JP2000012540A - 溝配線の形成方法 - Google Patents
溝配線の形成方法Info
- Publication number
- JP2000012540A JP2000012540A JP10170784A JP17078498A JP2000012540A JP 2000012540 A JP2000012540 A JP 2000012540A JP 10170784 A JP10170784 A JP 10170784A JP 17078498 A JP17078498 A JP 17078498A JP 2000012540 A JP2000012540 A JP 2000012540A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- groove
- forming
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 通常のＬＳＩ配線は下地層と配線主材料層と
の積層構造になっているため、これらの研磨選択比が大
きく異なると、下地層の研磨中に溝部分の配線主材料層
の研磨が進み、ディッシングが顕著になっていた。 【解決手段】 配線の形成方法は、層間絶縁膜１１に形
成された凹部としての溝１３の内壁および層間絶縁膜１
１上に下地層１４を成膜した後、溝１３を埋め込む状態
に配線主材料層１５を形成する工程を備えた配線の形成
方法において、下地層１４を成膜した後で配線主材料層
１５を形成する前に、溝１３内を除く層間絶縁膜１１上
の下地層１４を除去する工程と、配線主材料層１５を形
成した後、溝１３内を除く層間絶縁膜１１上の配線主材
料層１５を研磨により除去する工程とを備えた形成方法
である。
の積層構造になっているため、これらの研磨選択比が大
きく異なると、下地層の研磨中に溝部分の配線主材料層
の研磨が進み、ディッシングが顕著になっていた。 【解決手段】 配線の形成方法は、層間絶縁膜１１に形
成された凹部としての溝１３の内壁および層間絶縁膜１
１上に下地層１４を成膜した後、溝１３を埋め込む状態
に配線主材料層１５を形成する工程を備えた配線の形成
方法において、下地層１４を成膜した後で配線主材料層
１５を形成する前に、溝１３内を除く層間絶縁膜１１上
の下地層１４を除去する工程と、配線主材料層１５を形
成した後、溝１３内を除く層間絶縁膜１１上の配線主材
料層１５を研磨により除去する工程とを備えた形成方法
である。
Description
【０００１】
【発明の属する技術分野】本発明は、溝配線の形成方法
に関し、詳しくは溝や孔に配線主材料を埋め込んだ後に
それを研磨して配線を形成する溝配線の形成方法に関す
る。
に関し、詳しくは溝や孔に配線主材料を埋め込んだ後に
それを研磨して配線を形成する溝配線の形成方法に関す
る。
【０００２】
【従来の技術】ＬＳＩの高集積化にともない、配線の多
層化や微細化が進んでいる。その中で、溝配線技術は、
層間の平坦化や微細配線の形成が比較的容易で、反応性
イオンエッチング加工が困難とされている配線材料（例
えば銅）にも適用できるため、注目されている。この技
術は、図３の（１）に示すように、まず層間絶縁膜１１
１に溝１１２を形成した後、図３の（２）に示すよう
に、溝１１２の内壁および層間絶縁膜１１１上に下地層
１１３を形成する。さらに溝１１２を埋め込む状態に配
線主材料層１１４を層間絶縁膜１１１上に形成する。こ
の配線主材料層１１４は、例えば、銅、アルミニウム−
銅、アルミニウム等で形成されている。そして化学的機
械研磨法等によって溝１１２以外の部分に堆積した配線
材料層（例えば下地層１１３と配線主材料層１１４）を
除去し、図３の（３）に示すように、溝１１２の部分に
のみ配線材料を残して配線１１５を形成する技術であ
る。
層化や微細化が進んでいる。その中で、溝配線技術は、
層間の平坦化や微細配線の形成が比較的容易で、反応性
イオンエッチング加工が困難とされている配線材料（例
えば銅）にも適用できるため、注目されている。この技
術は、図３の（１）に示すように、まず層間絶縁膜１１
１に溝１１２を形成した後、図３の（２）に示すよう
に、溝１１２の内壁および層間絶縁膜１１１上に下地層
１１３を形成する。さらに溝１１２を埋め込む状態に配
線主材料層１１４を層間絶縁膜１１１上に形成する。こ
の配線主材料層１１４は、例えば、銅、アルミニウム−
銅、アルミニウム等で形成されている。そして化学的機
械研磨法等によって溝１１２以外の部分に堆積した配線
材料層（例えば下地層１１３と配線主材料層１１４）を
除去し、図３の（３）に示すように、溝１１２の部分に
のみ配線材料を残して配線１１５を形成する技術であ
る。
【０００３】
【発明が解決しようとする課題】しかしながら、通常の
ＬＳＩ配線は下地層と配線主材料層との積層構造になっ
ているため、研磨工程において、これらの選択比が大き
く異なる場合には、下地層の研磨中に溝部分の配線主材
料層の研磨が進む。その結果、前記図３の（３）に示し
たように、溝１１２内に形成される配線１１５の中央部
が過剰に研磨されて薄くなるという、いわゆるディッシ
ングが顕著になる。その結果、配線の断面積が縮小され
ることによる配線抵抗の上昇、配線抵抗の分布の悪化を
招いていた。
ＬＳＩ配線は下地層と配線主材料層との積層構造になっ
ているため、研磨工程において、これらの選択比が大き
く異なる場合には、下地層の研磨中に溝部分の配線主材
料層の研磨が進む。その結果、前記図３の（３）に示し
たように、溝１１２内に形成される配線１１５の中央部
が過剰に研磨されて薄くなるという、いわゆるディッシ
ングが顕著になる。その結果、配線の断面積が縮小され
ることによる配線抵抗の上昇、配線抵抗の分布の悪化を
招いていた。
【０００４】研究レベルでは、絶縁膜上の配線主材料層
の研磨が終了した時点で、研磨に用いるスラリーを下地
層を研磨するものに切り換えてからその下地層を研磨す
るという方法も検討されてはいる。しかしながら、この
方法では、スラリーの切替えの判定が難しく、また複数
種類のスラリーを使用するためにプロセスコストが上昇
するという問題がある。
の研磨が終了した時点で、研磨に用いるスラリーを下地
層を研磨するものに切り換えてからその下地層を研磨す
るという方法も検討されてはいる。しかしながら、この
方法では、スラリーの切替えの判定が難しく、また複数
種類のスラリーを使用するためにプロセスコストが上昇
するという問題がある。
【０００５】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた溝配線の形成方法であって、絶縁
膜に形成された凹部の内壁およびこの絶縁膜上に下地層
を成膜した後、その凹部を埋め込む状態に配線主材料層
を形成する工程を備えた溝配線の形成方法において、下
地層を成膜した後で配線主材料層を形成する前に、凹部
内を除く絶縁膜上の下地層を除去する工程と、配線主材
料層を形成した後に凹部内を除く絶縁膜上の配線主材料
層を研磨により除去する工程とを備えていることを特徴
としている。
決するためになされた溝配線の形成方法であって、絶縁
膜に形成された凹部の内壁およびこの絶縁膜上に下地層
を成膜した後、その凹部を埋め込む状態に配線主材料層
を形成する工程を備えた溝配線の形成方法において、下
地層を成膜した後で配線主材料層を形成する前に、凹部
内を除く絶縁膜上の下地層を除去する工程と、配線主材
料層を形成した後に凹部内を除く絶縁膜上の配線主材料
層を研磨により除去する工程とを備えていることを特徴
としている。
【０００６】上記溝配線の形成方法では、下地層を成膜
した後で配線主材料層を形成する前に、凹部内を除く絶
縁膜上の下地層を除去し、その後、配線主材料層を形成
してから凹部内を除く絶縁膜上の配線主材料層を研磨に
より除去することから、下地層と配線主材料層との研磨
選択比が大きく異なる場合であっても、下地層を除去す
るときには配線主材料層は形成されていないので、従来
の形成方法のような配線主材料層にディッシングは起こ
らない。また配線主材料層の研磨時には下地層は除去さ
れているので、配線主材料層のみを研磨するだけでよ
い。そのため、下地層を研磨するときに生じていたよう
なディッシングは起こらない。
した後で配線主材料層を形成する前に、凹部内を除く絶
縁膜上の下地層を除去し、その後、配線主材料層を形成
してから凹部内を除く絶縁膜上の配線主材料層を研磨に
より除去することから、下地層と配線主材料層との研磨
選択比が大きく異なる場合であっても、下地層を除去す
るときには配線主材料層は形成されていないので、従来
の形成方法のような配線主材料層にディッシングは起こ
らない。また配線主材料層の研磨時には下地層は除去さ
れているので、配線主材料層のみを研磨するだけでよ
い。そのため、下地層を研磨するときに生じていたよう
なディッシングは起こらない。
【０００７】
【発明の実施の形態】本発明の溝配線の形成方法に係わ
る実施の形態の一例を、図１の製造工程図によって説明
する。
る実施の形態の一例を、図１の製造工程図によって説明
する。
【０００８】図１の（１）に示すように、素子等を形成
した例えばシリコン基板のような基板（図示省略）上に
層間絶縁膜１１を成膜した後、通常のリソグラフィー技
術とエッチング技術とにより、上記層間絶縁膜１１を加
工して凹部（溝）１３を形成する。以下、凹部は溝１３
として説明する。上記溝１３は、例えばその幅が０．５
μｍ、その深さが０．５μｍに形成した。なお上記層間
絶縁膜１１の最上層には、引き続き行われる工程で加え
られる熱による銅の拡散および銅の酸化を防止するため
に、銅が拡散しにくい材料からなるバリア層１２を形成
しておく。ここでは、一例として、プラズマエンハンス
メントＣＶＤで形成する窒化シリコン膜で上記バリア層
１２を形成した。
した例えばシリコン基板のような基板（図示省略）上に
層間絶縁膜１１を成膜した後、通常のリソグラフィー技
術とエッチング技術とにより、上記層間絶縁膜１１を加
工して凹部（溝）１３を形成する。以下、凹部は溝１３
として説明する。上記溝１３は、例えばその幅が０．５
μｍ、その深さが０．５μｍに形成した。なお上記層間
絶縁膜１１の最上層には、引き続き行われる工程で加え
られる熱による銅の拡散および銅の酸化を防止するため
に、銅が拡散しにくい材料からなるバリア層１２を形成
しておく。ここでは、一例として、プラズマエンハンス
メントＣＶＤで形成する窒化シリコン膜で上記バリア層
１２を形成した。
【０００９】次いで熱（pre heat）処理を行う。ここで
は基板（図示省略）裏面から加熱するガス加熱方式を用
いる。この熱処理では、一例として、５００℃のアルゴ
ンガスをガス圧力１．０ｋＰａにして１分間吹き付ける
ことで、上記基板を加熱した。
は基板（図示省略）裏面から加熱するガス加熱方式を用
いる。この熱処理では、一例として、５００℃のアルゴ
ンガスをガス圧力１．０ｋＰａにして１分間吹き付ける
ことで、上記基板を加熱した。
【００１０】次いで図１の（２）に示すように、例えば
ＤＣマグネトロンスパッタ法により、上記溝１３の内壁
およびバリア層１２上に、溝配線の下地層１４を成膜す
る。この下地層１４の成膜では、一例として、プロセス
ガスにアルゴン（供給流量を２０ｓｃｃｍ）と窒素（供
給流量を７０ｓｃｃｍ）とを用い、成膜雰囲気の圧力を
０．４Ｐａ、成膜温度を２００℃、ＤＣパワーを１２ｋ
Ｗに設定した。そして５０ｎｍの厚さの窒化タンタル
（ＴａＮ）を堆積して上記下地層１４を形成した。
ＤＣマグネトロンスパッタ法により、上記溝１３の内壁
およびバリア層１２上に、溝配線の下地層１４を成膜す
る。この下地層１４の成膜では、一例として、プロセス
ガスにアルゴン（供給流量を２０ｓｃｃｍ）と窒素（供
給流量を７０ｓｃｃｍ）とを用い、成膜雰囲気の圧力を
０．４Ｐａ、成膜温度を２００℃、ＤＣパワーを１２ｋ
Ｗに設定した。そして５０ｎｍの厚さの窒化タンタル
（ＴａＮ）を堆積して上記下地層１４を形成した。
【００１１】なお、上記下地層１４は、窒化タンタルの
他に、例えばタンタル（Ｔａ）、タングステン（Ｗ）、
窒化タングステン（ＷＮ）、窒化ケイ化タングステン
（ＷＳｉＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）
等の導電体材料、またはこれらの積層構造で形成するこ
とも可能である。
他に、例えばタンタル（Ｔａ）、タングステン（Ｗ）、
窒化タングステン（ＷＮ）、窒化ケイ化タングステン
（ＷＳｉＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）
等の導電体材料、またはこれらの積層構造で形成するこ
とも可能である。
【００１２】次いで図１の（３）に示すように、研磨に
よって、溝１３以外の部分に堆積した窒化タンタルから
なる下地層１４を除去して、上記バリア層１２を露出さ
せる。
よって、溝１３以外の部分に堆積した窒化タンタルから
なる下地層１４を除去して、上記バリア層１２を露出さ
せる。
【００１３】上記研磨では、一例として、研磨パッドに
不織布と独立発泡体との積層構造のものを用い、スラリ
ーに過酸化水素水添加のアルミナ含有スラリーを用い
る、そして研磨圧力を１００ｇ／ｃｍ2 、研磨定盤の回
転数を３０ｒｐｍ、研磨ヘッドの回転数を３０ｒｐｍ、
スラリーの供給流量を１００ｃｍ3 ／分、供給スラリー
の温度を２５℃〜３０℃に設定した。
不織布と独立発泡体との積層構造のものを用い、スラリ
ーに過酸化水素水添加のアルミナ含有スラリーを用い
る、そして研磨圧力を１００ｇ／ｃｍ2 、研磨定盤の回
転数を３０ｒｐｍ、研磨ヘッドの回転数を３０ｒｐｍ、
スラリーの供給流量を１００ｃｍ3 ／分、供給スラリー
の温度を２５℃〜３０℃に設定した。
【００１４】次いで通常の洗浄処理を行った後、スパッ
タエッチング処理を行い、下地層１４の表面の酸化物を
除去する。なお、上記スパッタエッチング前に、前記説
明した熱（pre heat）処理を併用して行ってもよい。
タエッチング処理を行い、下地層１４の表面の酸化物を
除去する。なお、上記スパッタエッチング前に、前記説
明した熱（pre heat）処理を併用して行ってもよい。
【００１５】上記スパッタエッチングでは、一例とし
て、プロセスガスにアルゴン（Ａｒ）（供給流量：５０
ｓｃｃｍ）を用い、エッチング雰囲気の圧力を０．２Ｐ
ａ、基板温度を２００℃、エッチング時間を３０秒に設
定した。
て、プロセスガスにアルゴン（Ａｒ）（供給流量：５０
ｓｃｃｍ）を用い、エッチング雰囲気の圧力を０．２Ｐ
ａ、基板温度を２００℃、エッチング時間を３０秒に設
定した。
【００１６】次に図１の（４）に示すように、上記スパ
ッタエッチング後、真空状態を保持した状態で、ＤＣマ
グネトロンスパッタ法により、層間絶縁膜１１上に例え
ば銅を堆積して配線主材料層１５を形成する。このと
き、配線主材料層１５は、凹部１３を完全に埋め込んで
はいない。
ッタエッチング後、真空状態を保持した状態で、ＤＣマ
グネトロンスパッタ法により、層間絶縁膜１１上に例え
ば銅を堆積して配線主材料層１５を形成する。このと
き、配線主材料層１５は、凹部１３を完全に埋め込んで
はいない。
【００１７】上記配線主材料の成膜では、一例として、
プロセスガスにアルゴン（Ａｒ）（供給流量：１００ｓ
ｃｃｍ）を用い、ＤＣパワーを１５ｋＷ、成膜雰囲気の
圧力を０．４Ｐａ、成膜温度を２００℃に設定して、
１．０００μｍの厚さに銅を成膜した。
プロセスガスにアルゴン（Ａｒ）（供給流量：１００ｓ
ｃｃｍ）を用い、ＤＣパワーを１５ｋＷ、成膜雰囲気の
圧力を０．４Ｐａ、成膜温度を２００℃に設定して、
１．０００μｍの厚さに銅を成膜した。
【００１８】なお、上記配線主材料１５は、銅により形
成する他に、銅−ジルコニウム（Ｃｕ−Ｚｒ）等の銅系
材料、もしくはアルミニウム（Ａｌ）、アルミニウム−
銅（Ａｌ−Ｃｕ）、アルミニウム−シリコン（Ａｌ−Ｓ
ｉ）、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃ
ｕ）、アルミニウム−ゲルマニウム（Ａｌ−Ｇｅ）等の
アルミニウム系材料、もしくは銀（Ａｇ）等の導電体材
料を用いることも可能である。
成する他に、銅−ジルコニウム（Ｃｕ−Ｚｒ）等の銅系
材料、もしくはアルミニウム（Ａｌ）、アルミニウム−
銅（Ａｌ−Ｃｕ）、アルミニウム−シリコン（Ａｌ−Ｓ
ｉ）、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃ
ｕ）、アルミニウム−ゲルマニウム（Ａｌ−Ｇｅ）等の
アルミニウム系材料、もしくは銀（Ａｇ）等の導電体材
料を用いることも可能である。
【００１９】次いで図１の（５）に示すように、高真空
雰囲気で基板（図示省略）を加熱し、リフロー法により
配線主材料層１５の一部で溝１３の内部を埋め込む。こ
こでは、基板裏面からのガス加熱方式を用いた。その
際、層間絶縁膜１１上にはバリア層１２が形成されてお
り、溝１３の内壁には窒化タンタルからなる下地層１４
が形成されていることから、配線主材料層１５の銅が層
間絶縁膜１１に拡散することはない。
雰囲気で基板（図示省略）を加熱し、リフロー法により
配線主材料層１５の一部で溝１３の内部を埋め込む。こ
こでは、基板裏面からのガス加熱方式を用いた。その
際、層間絶縁膜１１上にはバリア層１２が形成されてお
り、溝１３の内壁には窒化タンタルからなる下地層１４
が形成されていることから、配線主材料層１５の銅が層
間絶縁膜１１に拡散することはない。
【００２０】上記リフローでは、一例として、吹き付け
るガスには５００℃に加熱されたアルゴンガスを用い、
吹き付け圧力を１．０００ｋＰａ、吹き付け時間を１分
間に設定した。
るガスには５００℃に加熱されたアルゴンガスを用い、
吹き付け圧力を１．０００ｋＰａ、吹き付け時間を１分
間に設定した。
【００２１】なお、上記リフロー法に代えて高圧リフロ
ー法により埋め込みを行うことも可能である。高圧リフ
ロー法では、一例として、プロセスガスにアルゴン（Ａ
ｒ）を用い、リフロー雰囲気を７０ＭＰａ、リフロー時
間を１分、基板温度を４５０℃に設定すればよい。
ー法により埋め込みを行うことも可能である。高圧リフ
ロー法では、一例として、プロセスガスにアルゴン（Ａ
ｒ）を用い、リフロー雰囲気を７０ＭＰａ、リフロー時
間を１分、基板温度を４５０℃に設定すればよい。
【００２２】次いで図１の（６）に示すように、研磨に
より、溝１３の上部の配線主材料層１５を研磨して除去
する。その際、バリア層１２が研磨ストッパとして機能
する。その結果、溝１３の内部に下地層１４と配線主材
料層１５とからなる配線１６が形成される。
より、溝１３の上部の配線主材料層１５を研磨して除去
する。その際、バリア層１２が研磨ストッパとして機能
する。その結果、溝１３の内部に下地層１４と配線主材
料層１５とからなる配線１６が形成される。
【００２３】上記研磨では、一例として、研磨パッドに
は不織布と独立発泡体との積層構造のものを用い、スラ
リーには過酸化水素水添加のアルミナ含有スラリーを用
い、研磨圧力を１００ｇ／ｃｍ2 、研磨定盤の回転数を
３０ｒｐｍ、研磨ヘッドの回転数を３０ｒｐｍ、スラリ
ーの供給流量を１００ｃｍ3 ／分、供給スラリーの温度
を２５℃〜３０℃に設定した。
は不織布と独立発泡体との積層構造のものを用い、スラ
リーには過酸化水素水添加のアルミナ含有スラリーを用
い、研磨圧力を１００ｇ／ｃｍ2 、研磨定盤の回転数を
３０ｒｐｍ、研磨ヘッドの回転数を３０ｒｐｍ、スラリ
ーの供給流量を１００ｃｍ3 ／分、供給スラリーの温度
を２５℃〜３０℃に設定した。
【００２４】上記実施の形態で説明した溝配線の形成方
法では、下地層１４を成膜した後で配線主材料層１５を
形成する前に、溝１３内を除く層間絶縁膜１１上の下地
層１４を除去し、その後、配線主材料層１５を形成して
から溝１３内を除く層間絶縁膜１１上の配線主材料層１
５を研磨により除去することから、下地層１４と配線主
材料層１５との研磨選択比が大きく異なる場合であって
も、下地層１４を除去するときには配線主材料層１５は
形成されていないので、従来の溝配線の形成方法のよう
な配線主材料層１５にディッシングは起こらない。また
配線主材料層１５の研磨時には窒化シリコン膜１２上の
下地層１４は除去されているので、配線主材料層１５の
みを研磨するだけでよい。そのため、従来のような下地
層１４を研磨するときに生じていた配線主材料層１５を
大きく凹ますようなディッシングは起こらない。
法では、下地層１４を成膜した後で配線主材料層１５を
形成する前に、溝１３内を除く層間絶縁膜１１上の下地
層１４を除去し、その後、配線主材料層１５を形成して
から溝１３内を除く層間絶縁膜１１上の配線主材料層１
５を研磨により除去することから、下地層１４と配線主
材料層１５との研磨選択比が大きく異なる場合であって
も、下地層１４を除去するときには配線主材料層１５は
形成されていないので、従来の溝配線の形成方法のよう
な配線主材料層１５にディッシングは起こらない。また
配線主材料層１５の研磨時には窒化シリコン膜１２上の
下地層１４は除去されているので、配線主材料層１５の
みを研磨するだけでよい。そのため、従来のような下地
層１４を研磨するときに生じていた配線主材料層１５を
大きく凹ますようなディッシングは起こらない。
【００２５】上記実施の形態では、凹部が溝で形成され
ている溝配線の形成方法を説明したが、凹部は、配線間
を接続するもしくは配線と素子間を接続するもしくは素
子間を接続するための接続孔であってもよく、または溝
およびその溝の底部に形成された接続孔からなるもので
あってもよい。したがって、本発明の溝配線の形成方法
は、いわゆるダマシン配線プロセス、デュアルダマシン
配線プロセスに適用することが可能である。
ている溝配線の形成方法を説明したが、凹部は、配線間
を接続するもしくは配線と素子間を接続するもしくは素
子間を接続するための接続孔であってもよく、または溝
およびその溝の底部に形成された接続孔からなるもので
あってもよい。したがって、本発明の溝配線の形成方法
は、いわゆるダマシン配線プロセス、デュアルダマシン
配線プロセスに適用することが可能である。
【００２６】また、本発明の溝配線の形成方法を繰り返
すことにより、図２に示すような多層埋め込み配線を形
成することができる。図２の（１）に示すように、下層
配線部分１０は前記図１によって説明した実施の形態で
形成される配線１６と同様の配線構造であり、上層配線
部分３０は前記実施の形態で説明した方法をデュアルダ
マシン配線プロセスに適用して形成した溝配線３１とこ
の溝配線３１と上記上層配線部分の配線１６とを接続す
るコンタクトプラグ３２とからなる配線構造である。デ
ュアルダマシン配線プロセスに適用する場合も、溝およ
び接続孔の各内壁および層間絶縁膜上に下地層を形成し
た後で配線主材料層を形成する前に、溝内および接続孔
内を除く層間絶縁膜の表面上に形成されている下地層の
みを除去し、その後に配線主材料層を形成すればよい。
すことにより、図２に示すような多層埋め込み配線を形
成することができる。図２の（１）に示すように、下層
配線部分１０は前記図１によって説明した実施の形態で
形成される配線１６と同様の配線構造であり、上層配線
部分３０は前記実施の形態で説明した方法をデュアルダ
マシン配線プロセスに適用して形成した溝配線３１とこ
の溝配線３１と上記上層配線部分の配線１６とを接続す
るコンタクトプラグ３２とからなる配線構造である。デ
ュアルダマシン配線プロセスに適用する場合も、溝およ
び接続孔の各内壁および層間絶縁膜上に下地層を形成し
た後で配線主材料層を形成する前に、溝内および接続孔
内を除く層間絶縁膜の表面上に形成されている下地層の
みを除去し、その後に配線主材料層を形成すればよい。
【００２７】また図２の（２）に示すように、下層配線
部分１０は前記図１によって説明した実施の形態で形成
される配線１６と同様の配線構造であり、コンタクト部
分４０は前記図１によって説明した実施の形態において
配線１６の代わりに接続孔４１内に形成されるコンタク
トプラグ４２を形成した配線構造であり、上層配線部分
５０は前記図１によって説明した実施の形態と同様にし
て形成される溝５１とその溝５１内に形成された配線５
２からなる配線構造である。
部分１０は前記図１によって説明した実施の形態で形成
される配線１６と同様の配線構造であり、コンタクト部
分４０は前記図１によって説明した実施の形態において
配線１６の代わりに接続孔４１内に形成されるコンタク
トプラグ４２を形成した配線構造であり、上層配線部分
５０は前記図１によって説明した実施の形態と同様にし
て形成される溝５１とその溝５１内に形成された配線５
２からなる配線構造である。
【００２８】以上、説明したように、本発明の溝配線の
形成方法は、種々の配線構造を形成する際に適用するこ
とができ、配線主材料層を研磨するときに、凹部内に埋
め込まれた配線主材料層の上層部分を大きく凹ますこと
なく、配線やプラグを形成することを可能とする。
形成方法は、種々の配線構造を形成する際に適用するこ
とができ、配線主材料層を研磨するときに、凹部内に埋
め込まれた配線主材料層の上層部分を大きく凹ますこと
なく、配線やプラグを形成することを可能とする。
【００２９】
【発明の効果】以上、説明したように本発明によれば、
下地層を成膜した後で配線主材料層を形成する前に、凹
部内を除く絶縁膜上の下地層を除去し、その後、配線主
材料層を形成してから凹部内を除く絶縁膜上の配線主材
料層を研磨により除去するので、下地層と配線主材料層
との研磨選択比の差に起因したディッシングを防止する
ことができる。よって、配線抵抗の上昇やその分布を抑
えた、良好な溝配線の形成が可能になる。さらに下地層
の研磨と配線主材料層の研磨を同一種類のスラリーを用
いて行うことができるため、プロセスコストの上昇を抑
えることができる。
下地層を成膜した後で配線主材料層を形成する前に、凹
部内を除く絶縁膜上の下地層を除去し、その後、配線主
材料層を形成してから凹部内を除く絶縁膜上の配線主材
料層を研磨により除去するので、下地層と配線主材料層
との研磨選択比の差に起因したディッシングを防止する
ことができる。よって、配線抵抗の上昇やその分布を抑
えた、良好な溝配線の形成が可能になる。さらに下地層
の研磨と配線主材料層の研磨を同一種類のスラリーを用
いて行うことができるため、プロセスコストの上昇を抑
えることができる。
【図１】本発明の溝配線の形成方法に係わる実施の形態
の一例を説明する製造工程図である。
の一例を説明する製造工程図である。
【図２】本発明の溝配線の形成方法を適用して形成され
る多層埋め込み配線の概略構成断面図である。
る多層埋め込み配線の概略構成断面図である。
【図３】従来の技術による溝配線の形成方法を説明する
製造工程図である。
製造工程図である。
１１…層間絶縁膜、１３…凹部（溝）、１４…下地層、
１５…配線主材料層、１６…配線
１５…配線主材料層、１６…配線
Claims (4)
- 【請求項１】 絶縁膜に形成された凹部の内壁および該
絶縁膜上に下地層を成膜した後、該凹部を埋め込む状態
に配線主材料層を形成する工程を備えた溝配線の形成方
法において、 前記下地層を成膜した後で前記配線主材料層を形成する
前に、前記凹部内を除く前記絶縁膜上の下地層を除去す
る工程と、 前記配線主材料層を形成した後、前記凹部内を除く前記
絶縁膜上の該配線主材料層を研磨により除去する工程と
を備えたことを特徴とする溝配線の形成方法。 - 【請求項２】 請求項１記載の溝配線の形成方法におい
て、 前記凹部は溝からなることを特徴とする溝配線の形成方
法。 - 【請求項３】 請求項１記載の溝配線の形成方法におい
て、 前記凹部は接続孔からなることを特徴とする溝配線の形
成方法。 - 【請求項４】 請求項１記載の溝配線の形成方法におい
て、 前記凹部は溝および該溝の底部に形成された接続孔から
なることを特徴とする溝配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10170784A JP2000012540A (ja) | 1998-06-18 | 1998-06-18 | 溝配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10170784A JP2000012540A (ja) | 1998-06-18 | 1998-06-18 | 溝配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000012540A true JP2000012540A (ja) | 2000-01-14 |
Family
ID=15911316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10170784A Pending JP2000012540A (ja) | 1998-06-18 | 1998-06-18 | 溝配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000012540A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010034479A (ja) * | 2008-07-31 | 2010-02-12 | Shin Etsu Handotai Co Ltd | ウェーハの研磨方法 |
| JP2011519485A (ja) * | 2008-05-01 | 2011-07-07 | オヴォニクス，インコーポレイテッド | 相変化メモリデバイスに電極を形成する方法 |
| KR20130007972A (ko) | 2011-07-05 | 2013-01-21 | 소니 주식회사 | 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기 |
| JP2013033786A (ja) * | 2011-08-01 | 2013-02-14 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| US8834230B2 (en) | 2008-07-31 | 2014-09-16 | Shin-Etsu Handotai Co., Ltd. | Wafer polishing method and double-side polishing apparatus |
| US8896125B2 (en) | 2011-07-05 | 2014-11-25 | Sony Corporation | Semiconductor device, fabrication method for a semiconductor device and electronic apparatus |
-
1998
- 1998-06-18 JP JP10170784A patent/JP2000012540A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011519485A (ja) * | 2008-05-01 | 2011-07-07 | オヴォニクス，インコーポレイテッド | 相変化メモリデバイスに電極を形成する方法 |
| KR101620396B1 (ko) * | 2008-05-01 | 2016-05-12 | 오보닉스, 아이엔씨. | 상변화 메모리 소자들에서 전극들의 제조 방법들 |
| US9108289B2 (en) | 2008-07-31 | 2015-08-18 | Shin-Etsu Handotai Co., Ltd. | Double-side polishing apparatus |
| JP2010034479A (ja) * | 2008-07-31 | 2010-02-12 | Shin Etsu Handotai Co Ltd | ウェーハの研磨方法 |
| US8834230B2 (en) | 2008-07-31 | 2014-09-16 | Shin-Etsu Handotai Co., Ltd. | Wafer polishing method and double-side polishing apparatus |
| US9443802B2 (en) | 2011-07-05 | 2016-09-13 | Sony Corporation | Semiconductor device, fabrication method for a semiconductor device and electronic apparatus |
| US9111763B2 (en) | 2011-07-05 | 2015-08-18 | Sony Corporation | Semiconductor device, fabrication method for a semiconductor device and electronic apparatus |
| US8896125B2 (en) | 2011-07-05 | 2014-11-25 | Sony Corporation | Semiconductor device, fabrication method for a semiconductor device and electronic apparatus |
| KR20130007972A (ko) | 2011-07-05 | 2013-01-21 | 소니 주식회사 | 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기 |
| KR20190071647A (ko) | 2011-07-05 | 2019-06-24 | 소니 주식회사 | 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기 |
| KR20200070189A (ko) | 2011-07-05 | 2020-06-17 | 소니 주식회사 | 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기 |
| KR20210107592A (ko) | 2011-07-05 | 2021-09-01 | 소니그룹주식회사 | 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기 |
| KR20220126271A (ko) | 2011-07-05 | 2022-09-15 | 소니그룹주식회사 | 반도체 장치, 반도체 장치의 제조 방법 및 전자 장치 |
| US11569123B2 (en) | 2011-07-05 | 2023-01-31 | Sony Corporation | Semiconductor device, fabrication method for a semiconductor device and electronic apparatus |
| JP2013033786A (ja) * | 2011-08-01 | 2013-02-14 | Sony Corp | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6221757B1 (en) | Method of making a microelectronic structure | |
| JP4266502B2 (ja) | 半導体基板の表面上における銅のデュアル・ダマシン構造体の表面を処理する方法 | |
| CN100442474C (zh) | 制造半导体器件的方法 | |
| US6255217B1 (en) | Plasma treatment to enhance inorganic dielectric adhesion to copper | |
| US6586334B2 (en) | Reducing copper line resistivity by smoothing trench and via sidewalls | |
| US8822331B2 (en) | Anchored damascene structures | |
| US7199045B2 (en) | Metal-filled openings for submicron devices and methods of manufacture thereof | |
| US6261950B1 (en) | Self-aligned metal caps for interlevel metal connections | |
| JP3501265B2 (ja) | 半導体装置の製造方法 | |
| US7071100B2 (en) | Method of forming barrier layer with reduced resistivity and improved reliability in copper damascene process | |
| EP0848419A1 (en) | Method of making an aluminum contact | |
| US6372632B1 (en) | Method to eliminate dishing of copper interconnects by the use of a sacrificial oxide layer | |
| JP2005203476A (ja) | 半導体装置の配線構造及びその製造方法 | |
| KR20000012027A (ko) | 반도체장치의제조방법 | |
| US7176141B2 (en) | Plasma treatment to improve barrier layer performance over porous low-K insulating dielectrics | |
| JP2000012540A (ja) | 溝配線の形成方法 | |
| US6579789B2 (en) | Method for fabricating metal wiring and the metal wiring | |
| JP2002299343A (ja) | 半導体装置の製造方法 | |
| JP2001053151A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH11102909A (ja) | 銅合金配線の形成方法 | |
| JP2002064139A (ja) | 半導体装置の製造方法 | |
| JP2002319617A (ja) | 半導体装置及びその製造方法 | |
| KR20060075339A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH11233517A (ja) | 半導体装置の銅配線 | |
| JP2003243393A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |