JP2013033786A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013033786A JP2013033786A JP2011168021A JP2011168021A JP2013033786A JP 2013033786 A JP2013033786 A JP 2013033786A JP 2011168021 A JP2011168021 A JP 2011168021A JP 2011168021 A JP2011168021 A JP 2011168021A JP 2013033786 A JP2013033786 A JP 2013033786A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- substrate
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05547—Structure comprising a core and a coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/0805—Shape
- H01L2224/08057—Shape in side view
- H01L2224/08058—Shape in side view being non uniform along the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08137—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8034—Bonding interfaces of the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8034—Bonding interfaces of the bonding area
- H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】第1電極33、および第1電極33の拡散防止材料で構成され第1電極33の周囲を覆う第1絶縁膜35を含むと共に、第1電極33と第1絶縁膜35とで貼合せ面41が構成された第1基板2と、第1基板2に貼り合わせて設けられ、第1電極33に接合された第2電極67、および第2電極67の拡散防止材料で構成され第2電極67の周囲を覆う第2絶縁膜69を含むと共に、第2電極67と第2絶縁膜69とで第1基板2に対する貼合せ面71が構成された第2基板7とを備えた。
【選択図】図2
Description
1.実施形態の半導体装置の概略構成例
2.実施形態の半導体装置の構成
3.実施形態の半導体装置の製造におけるセンサ基板の作製手順
4.実施形態の半導体装置の製造における回路基板の作製手順
5.実施形態の半導体装置の製造における基板の貼り合わせ
6.実施形態の半導体装置の変形例
7.実施形態の半導体装置を用いた電子機器の一例
図1に、本技術が適用される三次元構造の半導体装置の一例として、固体撮像装置の概略構成を示す。この図に示す半導体装置1は、第1基板としてのセンサ基板2と、第2基板としての回路基板7とを含み、このセンサ基板2に対して積層させた状態で貼り合わされた第2基板としての回路基板7とを備えた、いわゆる3次元構造の半導体装置(固体撮像装置)である。以下、第1基板としてのセンサ基板2を単にセンサ基板2と称し、第2基板としての回路基板7を単に回路基板7と称する。
図2は、実施形態の半導体装置の構成を示す要部断面図であり、図1における3画素分の断面図である。以下、この要部断面図に基づいて実施形態の半導体装置の詳細な構成を説明する。
センサ基板2側の半導体層2aは、例えば単結晶シリコンからなる半導体基板を薄膜化したものである。この半導体層2aにおいて、カラーフィルタ層17やオンチップレンズ19等が配置されている第1面側には、例えばn型不純物層(またはp型不純物層)からなる光電変換部21が画素毎に設けられている。また、半導体層2aの第2面側には、n+型不純物層からなるフローティングディフュージョンFDおよびトランジスタTrのソース/ドレイン23、さらにはここでの図示を省略した他の不純物層などが設けられている。
センサ基板2において半導体層2a上に設けられた配線層2bは、半導体層2aとの界面側に、ゲート絶縁膜25を介して設けられた転送ゲートTGおよびトランジスタTrのゲート電極27、さらにはここでの図示を省略した他の電極を有している。またこれらの転送ゲートTGおよびゲート電極27は、層間絶縁膜29で覆われており、この層間絶縁膜29に設けられた溝パターン内にはたとえば銅(Cu)を用いた埋込配線31が設けられている。
配線層2b上に設けられたセンサ基板2側の電極層2cは、センサ基板2において、回路基板7側の表面に引き出された第1電極33と、第1電極33の周囲を覆う第1絶縁膜35とを有している。これらの第1電極33および第1絶縁膜35は、センサ基板2において回路基板7に対する貼合せ面41を構成している。
回路基板7側の半導体層7aは、例えば単結晶シリコンからなる半導体基板を薄膜化したものである。この半導体層7aにおいて、センサ基板2側の表面層には、トランジスタTrのソース/ドレイン51、さらにはここでの図示を省略した不純物層などが設けられている。
回路基板7側の第1配線層7bは、半導体層7aとの界面側に、ゲート絶縁膜53を介して設けられたゲート電極55、さらにはここでの図示を省略した他の電極を有している。これらのゲート電極55および他の電極は、層間絶縁膜57で覆われており、この層間絶縁膜57に設けられた溝パターン内にはたとえば銅(Cu)を用いた埋込配線59が設けられている。
回路基板7側の第2配線層7cは、第1配線層7bとの界面側に、拡散防止絶縁膜61を介して積層された層間絶縁膜63を備えている。これらの拡散防止絶縁膜61および層間絶縁膜63に設けられた溝パターン内にはたとえば銅(Cu)を用いた埋込配線65が設けられている。
第2基板である回路基板7側の電極層7dは、回路基板7において、センサ基板2側の表面に引き出されて第1電極33に接合された第2電極67と、第2電極67の周囲を覆う第2絶縁膜69とを有している。これらの第2電極67および第2絶縁膜69は、回路基板7においてセンサ基板2に対する貼合せ面71を構成しており、以下に説明するようにセンサ基板2側の電極層2cと同様に構成されている。
センサ基板2の光電変換部21を覆う保護膜15は、パッシベーション性を有する材料膜で構成され、例えば酸化シリコン膜、窒化シリコン膜、または酸窒化シリコン膜などが用いられる。
カラーフィルタ層17は、各光電変換部21に対応して1:1で設けられた各色のカラーフィルタで構成されている。各色のカラーフィルタの配列が限定されることはない。
オンチップレンズ19は、各光電変換部21およびカラーフィルタ層17を構成する各色のカラーフィルタに対応して1:1で設けられ、各光電変換部21に入射光が集光されるように構成されている。
以上のように構成された半導体装置1によれば、第1電極33に対する拡散防止材料で構成された第1絶縁膜35によって第1電極33の周囲を覆った構造であるため、第1電極33と第1絶縁膜35との間にバリアメタル層を設ける必要はない。同様に、第2電極67に対する拡散防止材料で構成された第2絶縁膜69によって第2電極67の周囲を覆った構造であるため、第2電極67と第2絶縁膜69との間にバリアメタル層を設ける必要はない。
図3は、実施形態で説明した構成の半導体装置の製造に用いるセンサ基板の作製手順を説明するための断面工程図(その1)であり、図4は断面工程図(その2)である。以下、これらの図に基づいて実施形態に用いるセンサ基板の作製手順を説明する。
先ず、図3Aに示すように、例えば単結晶シリコンからなる半導体基板20を用意する。この半導体基板20の所定深さにn型不純物層からなる光電変換部21を形成し、さらに光電変換部21の表面層に、n+型不純物層からなる電荷転送部やp+型不純物層からなる正孔用の電荷蓄積部を形成する。また半導体基板20の表面層に、n+型不純物層からなるフローティングディユージョンFD、およびソース/ドレイン23、さらにはここでの図示を省略した他の不純物層を形成する。
次に図3Bに示すように、層間絶縁膜29に溝パターン29aを形成する。この溝パターン29aは、必要に応じた箇所で転送ゲートTGに達する形状で形成される。またここでの図示は省略したが、層間絶縁膜29およびゲート絶縁膜25には、必要箇所においてソース/ドレイン23に達する溝パターンを形成する。
その後図3Cに示すように、化学的機械研磨(chemical mechanical polishing:以下CMP)法によって、バリアメタル層31aが露出するまで配線層31bを平坦化除去し、さらに、層間絶縁膜29が露出するまでバリアメタル層31aを平坦化除去する。これにより、溝パターン29a内にバリアメタル層31aを介して配線層31bを埋め込んでなる埋込配線31を形成し、埋込配線31を備えた配線層2bを得る。
すなわち先ず、図4Aに示すように、配線層2b上に、第1絶縁膜35を成膜する。第1絶縁膜35は、次に成膜する第1電極膜を構成する材料に対する拡散防止材料を用いて成膜される。例えば第1電極膜が銅(Cu)からなる場合、第1絶縁膜35は、酸化シリコンよりも分子構造が密な無機絶縁性材料または有機絶縁性材料が用いられる。このような無機絶縁性材料としては、窒化シリコン(SiN)、炭窒化シリコン(SiCN)、酸窒化シリコン(SiON)、炭化シリコン(SiC)が例示される。また有機絶縁性材料としては、ベンゾシクロブテン(BCB)、ポリベンゾオキサゾール(PBO)、ポリイミド、ポリアリルエーテル(PAE)が例示される。
次に図4Bに示すように、第1絶縁膜35上に、溝パターン35aを埋め込む状態で、第1電極膜33aを直接成膜する。第1電極膜33aは、第1絶縁膜35に対しての拡散が防止された材料からなり、例えば銅(Cu)を用いて構成される。このような第1電極膜33aの成膜は、例えばスパッタ法によって薄いシード層を成膜した後、このシード層を電極としたメッキ法によって行われる。
次いで図4Cに示すように、CMP法によって、第1絶縁膜35が露出するまで第1絶縁膜35上に直接成膜された第1電極膜33aを平坦化除去する。この際、第1絶縁膜35を研磨ストッパとし、研磨面内において周囲に第1絶縁膜35が露出した第1電極膜33a部分から順に、研磨が自動的に停止するようなCMPを行う。このようなCMPは、第1電極膜33aが銅(Cu)に代表される化学的に活性な材料であれば良く、次のような様々な方法が例示される。
図5は、実施形態で説明した構成の半導体装置の製造に用いる回路基板の作製手順を説明するための断面工程図(その1)であり、図6は断面工程図(その2)である。以下、これらの図に基づいて実施形態に用いる回路基板の作製手順を説明する。
先ず、図5Aに示すように、例えば単結晶シリコンからなる半導体基板50を用意する。この半導体基板50の表面層に、各導電型のソース/ドレイン51、およびここでの図示を省略した他の不純物層を形成する。また半導体基板50の表面上に、ゲート絶縁膜53を成膜し、さらにこの上部にゲート電極55を形成する。ゲート電極55は、ソース/ドレイン51間に形成される。またこれと同一工程で、ここでの図示を省略した他の電極を形成する。
次に、図5Bに示すように、第1配線層7b上に拡散防止絶縁膜61を介して層間絶縁膜63を積層させて成膜し、この層間絶縁膜63および拡散防止絶縁膜61に溝パターン63aする。この溝パターン63aは、必要に応じた箇所で下層の埋込配線59に達して形成される。その後は、第1配線層7bの形成手順と同様にして、溝パターン63a内にバリアメタル層65aを介して配線層65bを埋め込んでなる埋込配線65を形成し、第2配線層7cを得る。
すなわち先ず、図5Cに示すように、第2配線層7c上に、第2絶縁膜69を成膜する。第2絶縁膜69は、次に成膜する第2電極膜を構成する材料に対する拡散防止材料を用いて成膜される。例えば第2電極膜が銅(Cu)からなる場合、第2絶縁膜69は、先に説明したセンサ基板(2)側の第1絶縁膜(35)と同様の材料が用いられ、同様に成膜される。
次に図6Aに示すように、第2絶縁膜69上に、溝パターン69aを埋め込む状態で、第2電極膜67aを直接成膜する。第2電極膜67aは、第2絶縁膜69に対しての拡散が防止された材料からなり、例えば銅(Cu)を用いて構成される。このような第2電極膜67aの成膜は、例えばスパッタ法によって薄いシード層を成膜した後、このシード層を電極としたメッキ法によって行われる。
次いで図6Bに示すように、CMP法によって、第2絶縁膜69が露出するまで第2電極膜67aを平坦化除去する。第2電極膜67aの平坦化は、図4Cを用いて説明した第1電極膜33aの平坦化と同様に、第2絶縁膜69を研磨ストッパとし、研磨面内において周囲に第2絶縁膜69が露出した第2電極膜67a部分から順に、研磨が自動的に停止するようなCMPによって行う。
次に図7および図8を用いて、平坦な貼合せ面41が形成されたセンサ基板2と、平坦な貼合せ面71が形成された回路基板7との貼り合わせ手順を説明する。
先ず図7に示すように、上述した手順で作製したセンサ基板2と回路基板7とを、平坦な貼合せ面41−貼合せ面71同士を向かい合わせて対向配置する。またさらに、センサ基板2側の第1電極33と、回路基板7側の第2電極67とが対応するように、センサ基板2と回路基板7とを位置合わせする。図示した例では、第1電極33と第2電極67とが1:1で対応している状態を示したが、対応状態はこれに限定されることはない。
次に図8に示すように、センサ基板2と回路基板7とを、貼合せ面41−貼合せ面71同士を接触させて積層させる。この状態で熱処理を行うことにより、貼合せ面41の第1電極33と、貼合せ面71の第2電極67とを接合させる。貼合せ面41の第1絶縁膜35と貼合せ面71の第2絶縁膜69とを接合させる。このような熱処理は、第1電極33と第2電極67とを構成する材料により、センサ基板2および回路基板7に形成された素子や配線に影響のない範囲でこれらの電極33,67が十分に接合する温度および時間で行われる。
その後は図2に示したように、センサ基板2における光電変換部21の露出面上に保護膜15を成膜し、さらに保護膜15上にカラーフィルタ層17およびオンチップレンズ19を形成し、半導体装置(固体撮像装置)1を完成させる。
以上説明した実施形態の製造方法によれば、図4Cを用いて説明したように、センサ基板2の形成において、第1絶縁膜35上に直接成膜された第1電極膜33aを、第1絶縁膜35を研磨ストッパとしたCMPによって平坦化除去している。この際、周囲に第1絶縁膜35が露出した第1電極膜33a部分から順に、研磨を自動的に停止させたCMPを行うことにより、研磨面の全面においてディッシングやエロージョンの発生を防止でき、平坦な研磨面を貼合せ面41として得ることが可能になる。
図10は、実施形態の変形例となる半導体装置の要部断面図である。この図に示すように、第1基板としてのセンサ基板2には、層間絶縁膜35-1と拡散防止絶縁膜35-2とを用いた第1絶縁膜35’を設けても良い。この場合、例えば酸化シリコンや低誘電率材料を用いた層間絶縁膜35-1に、溝パターン35aが設けられ、この溝パターン35aの内壁を含む層間絶縁膜35-1上を覆う状態で、拡散防止絶縁膜35-2が設けられている。そして、溝パターン35a内に、拡散防止絶縁膜35-2を介して第1電極33が設けられている。これにより、第1電極33の周囲は拡散防止絶縁膜35-2で囲まれ、第1電極33と拡散防止絶縁膜35-2とで貼合せ面41が構成された状態となっている。
上述の実施形態で説明した本技術に係る半導体装置(固体撮像装置)は、例えばデジタルカメラやビデオカメラ等のカメラシステム、さらには撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器などの電子機器に適用することができる。
(1)
第1電極、および当該第1電極の拡散防止材料で構成され当該第1電極の周囲を覆う第1絶縁膜を含むと共に、当該第1電極と当該第1絶縁膜とで貼合せ面が構成された第1基板と、
前記第1基板に貼り合わせて設けられ、前記第1電極に接合された第2電極、および当該第2電極の拡散防止材料で構成され当該第2電極の周囲を覆う第2絶縁膜を含むと共に、当該第2電極と当該第2絶縁膜とで前記第1基板に対する貼合せ面が構成された第2基板とを備えた
半導体装置。
前記第1電極と前記第2電極とは、それぞれが単一の材料層で構成されている
(1)記載の半導体装置。
前記第1基板の貼合せ面と前記第2基板の貼合せ面は、それぞれが平坦化された面として構成されている
(1)または(2)記載の半導体装置。
前記第1電極は、前記第1絶縁膜に形成された溝パターン内に埋め込まれ、
前記第2電極は、前記第2絶縁膜に形成された溝パターン内に埋め込まれている
(1)〜(3)の何れかに記載の半導体装置。
前記第1基板の貼合せ面は、前記第1電極および前記第1絶縁膜のみで構成され、
前記第2基板の貼合せ面は、前記第2電極および前記第2絶縁膜のみで構成されている
(1)〜(4)の何れかに記載の半導体装置。
前記第1絶縁膜は、前記第1電極と共に前記第2電極を構成する材料に対する拡散防止材料で構成され、
前記第2絶縁膜は、前記第2電極と共に前記第1電極を構成する材料に対する拡散防止材料で構成される
(1)〜(5)の何れかに記載の半導体装置。
前記第1電極と前記第2電極とは同一材料で構成されている
(1)〜(6)の何れかに記載の半導体装置。
前記第1絶縁膜と前記第2絶縁膜とは同一材料で構成されている
(1)〜(7)の何れかに記載の半導体装置。
電極材料に対する拡散防止材料で構成された絶縁膜を基板上に成膜し、当該絶縁膜に溝パターンを形成することと、
前記絶縁膜に形成された溝パターンを埋め込む状態で前記電極材料によって構成された電極膜を当該絶縁膜上に成膜することと、
前記絶縁膜が露出するまで前記電極膜を研磨し、前記溝パターン内に当該電極膜が埋め込まれた電極をパターン形成することと、
前記電極が形成された2枚の前記基板を、当該電極同士を接合させる状態で貼り合わせることとを行う
半導体装置の製造方法。
前記電極をパターン形成する際には、前記絶縁膜をストッパにした化学的機械研磨を行う
(9)記載の半導体装置の製造方法。
前記電極をパターン形成する際には、前記電極膜の研磨によって前記絶縁膜が周囲に露出した当該電極膜部分から順に、研磨が自動的に停止するような化学的機械研磨を行う
(9)または(10)記載の半導体装置の製造方法。
Claims (11)
- 第1電極、および当該第1電極の拡散防止材料で構成され当該第1電極の周囲を覆う第1絶縁膜を含むと共に、当該第1電極と当該第1絶縁膜とで貼合せ面が構成された第1基板と、
前記第1基板に貼り合わせて設けられ、前記第1電極に接合された第2電極、および当該第2電極の拡散防止材料で構成され当該第2電極の周囲を覆う第2絶縁膜を含むと共に、当該第2電極と当該第2絶縁膜とで前記第1基板に対する貼合せ面が構成された第2基板とを備えた
半導体装置。 - 前記第1電極と前記第2電極とは、それぞれが単一の材料層で構成されている
請求項1記載の半導体装置。 - 前記第1基板の貼合せ面と前記第2基板の貼合せ面は、それぞれが平坦化された面として構成されている
請求項1記載の半導体装置。 - 前記第1電極は、前記第1絶縁膜に形成された溝パターン内に埋め込まれ、
前記第2電極は、前記第2絶縁膜に形成された溝パターン内に埋め込まれている
請求項1記載の半導体装置。 - 前記第1基板の貼合せ面は、前記第1電極および前記第1絶縁膜のみで構成され、
前記第2基板の貼合せ面は、前記第2電極および前記第2絶縁膜のみで構成されている
請求項1記載の半導体装置。 - 前記第1絶縁膜は、前記第1電極と共に前記第2電極を構成する材料に対する拡散防止材料で構成され、
前記第2絶縁膜は、前記第2電極と共に前記第1電極を構成する材料に対する拡散防止材料で構成される
請求項1記載の半導体装置。 - 前記第1電極と前記第2電極とは同一材料で構成されている
請求項1記載の半導体装置。 - 前記第1絶縁膜と前記第2絶縁膜とは同一材料で構成されている
請求項1記載の半導体装置。 - 電極材料に対する拡散防止材料で構成された絶縁膜を基板上に成膜し、当該絶縁膜に溝パターンを形成することと、
前記絶縁膜に形成された溝パターンを埋め込む状態で前記電極材料によって構成された電極膜を当該絶縁膜上に成膜することと、
前記絶縁膜が露出するまで前記電極膜を研磨し、前記溝パターン内に当該電極膜が埋め込まれた電極をパターン形成することと、
前記電極が形成された2枚の前記基板を、当該電極同士を接合させる状態で貼り合わせることとを行う
半導体装置の製造方法。 - 前記電極をパターン形成する際には、前記絶縁膜をストッパにした化学的機械研磨を行う
請求項9記載の半導体装置の製造方法。 - 前記電極をパターン形成する際には、前記電極膜の研磨によって前記絶縁膜が周囲に露出した当該電極膜部分から順に、研磨が自動的に停止するような化学的機械研磨を行う
請求項9記載の半導体装置の製造方法。
Priority Applications (17)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011168021A JP5982748B2 (ja) | 2011-08-01 | 2011-08-01 | 半導体装置、半導体装置の製造方法、および電子機器 |
TW101121190A TWI495041B (zh) | 2011-07-05 | 2012-06-13 | 半導體裝置、用於半導體裝置之製造方法及電子設備 |
US13/533,526 US8896125B2 (en) | 2011-07-05 | 2012-06-26 | Semiconductor device, fabrication method for a semiconductor device and electronic apparatus |
KR1020120069684A KR102030852B1 (ko) | 2011-07-05 | 2012-06-28 | 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기 |
CN201210233277.XA CN102867847B (zh) | 2011-07-05 | 2012-07-05 | 半导体器件、半导体器件制造方法及电子装置 |
US14/467,852 US9111763B2 (en) | 2011-07-05 | 2014-08-25 | Semiconductor device, fabrication method for a semiconductor device and electronic apparatus |
US14/718,942 US9443802B2 (en) | 2011-07-05 | 2015-05-21 | Semiconductor device, fabrication method for a semiconductor device and electronic apparatus |
US15/228,894 US9911778B2 (en) | 2011-07-05 | 2016-08-04 | Semiconductor device, fabrication method for a semiconductor device and electronic apparatus |
US15/228,860 US10038024B2 (en) | 2011-07-05 | 2016-08-04 | Semiconductor device, fabrication method for a semiconductor device and electronic apparatus |
US15/992,908 US10431621B2 (en) | 2011-07-05 | 2018-05-30 | Semiconductor device, fabrication method for a semiconductor device and electronic apparatus |
US16/410,877 US10985102B2 (en) | 2011-07-05 | 2019-05-13 | Semiconductor device, fabrication method for a semiconductor device and electronic apparatus |
KR1020190069266A KR20190071647A (ko) | 2011-07-05 | 2019-06-12 | 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기 |
KR1020200069977A KR102298787B1 (ko) | 2011-07-05 | 2020-06-10 | 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기 |
US17/194,641 US11569123B2 (en) | 2011-07-05 | 2021-03-08 | Semiconductor device, fabrication method for a semiconductor device and electronic apparatus |
KR1020210112763A KR102439964B1 (ko) | 2011-07-05 | 2021-08-26 | 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기 |
KR1020220109225A KR102673911B1 (ko) | 2011-07-05 | 2022-08-30 | 반도체 장치, 반도체 장치의 제조 방법 및 전자 장치 |
KR1020240073260A KR20240085908A (ko) | 2011-07-05 | 2024-06-04 | 반도체 장치, 반도체 장치의 제조 방법 및 전자 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011168021A JP5982748B2 (ja) | 2011-08-01 | 2011-08-01 | 半導体装置、半導体装置の製造方法、および電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013033786A true JP2013033786A (ja) | 2013-02-14 |
JP2013033786A5 JP2013033786A5 (ja) | 2014-09-11 |
JP5982748B2 JP5982748B2 (ja) | 2016-08-31 |
Family
ID=47789440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011168021A Active JP5982748B2 (ja) | 2011-07-05 | 2011-08-01 | 半導体装置、半導体装置の製造方法、および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5982748B2 (ja) |
Cited By (94)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015005578A (ja) * | 2013-06-19 | 2015-01-08 | キヤノン株式会社 | 固体撮像装置、その製造方法及びカメラ |
JP2016512656A (ja) * | 2013-03-13 | 2016-04-28 | インテル・コーポレーション | デバイス内インターコネクト構造体を形成する方法 |
WO2016139794A1 (ja) * | 2015-03-05 | 2016-09-09 | オリンパス株式会社 | 半導体装置および半導体装置の製造方法 |
WO2016152513A1 (ja) * | 2015-03-23 | 2016-09-29 | ソニー株式会社 | 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器 |
JP2017005058A (ja) * | 2015-06-08 | 2017-01-05 | 東京エレクトロン株式会社 | 表面改質方法、プログラム、コンピュータ記憶媒体、表面改質装置及び接合システム |
WO2017035321A1 (en) * | 2015-08-25 | 2017-03-02 | Ziptronix, Inc. | Conductive barrier direct hybrid bonding |
US9761463B2 (en) | 2014-07-08 | 2017-09-12 | Toshiba Memory Corporation | Semiconductor device and semiconductor device manufacturing method |
JP2017216480A (ja) * | 2017-09-01 | 2017-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2019515511A (ja) * | 2016-05-16 | 2019-06-06 | レイセオン カンパニー | 3d集積デバイスにおける相互接続のためのバリア層 |
US10508030B2 (en) | 2017-03-21 | 2019-12-17 | Invensas Bonding Technologies, Inc. | Seal for microelectronic assembly |
US10515925B2 (en) | 2017-04-21 | 2019-12-24 | Invensas Bonding Technologies, Inc. | Die processing |
US10515913B2 (en) | 2017-03-17 | 2019-12-24 | Invensas Bonding Technologies, Inc. | Multi-metal contact structure |
US10522499B2 (en) | 2017-02-09 | 2019-12-31 | Invensas Bonding Technologies, Inc. | Bonded structures |
US10529634B2 (en) | 2017-05-11 | 2020-01-07 | Invensas Bonding Technologies, Inc. | Probe methodology for ultrafine pitch interconnects |
US10546832B2 (en) | 2016-12-21 | 2020-01-28 | Invensas Bonding Technologies, Inc. | Bonded structures |
JP2020043298A (ja) * | 2018-09-13 | 2020-03-19 | キヤノン株式会社 | 半導体装置、その製造方法および電子機器 |
US10607937B2 (en) | 2015-12-18 | 2020-03-31 | Invensas Bonding Technologies, Inc. | Increased contact alignment tolerance for direct bonding |
US10658313B2 (en) | 2017-12-11 | 2020-05-19 | Invensas Bonding Technologies, Inc. | Selective recess |
US10727219B2 (en) | 2018-02-15 | 2020-07-28 | Invensas Bonding Technologies, Inc. | Techniques for processing devices |
US10777533B2 (en) | 2012-08-30 | 2020-09-15 | Invensas Bonding Technologies, Inc. | Heterogeneous device |
US10784191B2 (en) | 2017-03-31 | 2020-09-22 | Invensas Bonding Technologies, Inc. | Interface structures and methods for forming same |
US10790262B2 (en) | 2018-04-11 | 2020-09-29 | Invensas Bonding Technologies, Inc. | Low temperature bonded structures |
US10796936B2 (en) | 2016-12-22 | 2020-10-06 | Invensas Bonding Technologies, Inc. | Die tray with channels |
US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
JP2020198459A (ja) * | 2015-05-18 | 2020-12-10 | ソニー株式会社 | 半導体装置および撮像装置 |
US10879212B2 (en) | 2017-05-11 | 2020-12-29 | Invensas Bonding Technologies, Inc. | Processed stacked dies |
US10879226B2 (en) | 2016-05-19 | 2020-12-29 | Invensas Bonding Technologies, Inc. | Stacked dies and methods for forming bonded structures |
CN112204745A (zh) * | 2018-06-05 | 2021-01-08 | 索尼半导体解决方案公司 | 固态摄像装置、制造固态摄像装置的方法和电子设备 |
US10896902B2 (en) | 2016-01-13 | 2021-01-19 | Invensas Bonding Technologies, Inc. | Systems and methods for efficient transfer of semiconductor elements |
US10923408B2 (en) | 2017-12-22 | 2021-02-16 | Invensas Bonding Technologies, Inc. | Cavity packages |
JPWO2019138875A1 (ja) * | 2018-01-15 | 2021-03-04 | ソニー株式会社 | 機能素子および機能素子の製造方法ならびに電子機器 |
US10964664B2 (en) | 2018-04-20 | 2021-03-30 | Invensas Bonding Technologies, Inc. | DBI to Si bonding for simplified handle wafer |
US10998265B2 (en) | 2016-09-30 | 2021-05-04 | Invensas Bonding Technologies, Inc. | Interface structures and methods for forming same |
US10998292B2 (en) | 2018-06-13 | 2021-05-04 | Invensas Bonding Technologies, Inc. | Offset pads over TSV |
US11004757B2 (en) | 2018-05-14 | 2021-05-11 | Invensas Bonding Technologies, Inc. | Bonded structures |
US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
US11011418B2 (en) | 2005-08-11 | 2021-05-18 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
US11031285B2 (en) | 2017-10-06 | 2021-06-08 | Invensas Bonding Technologies, Inc. | Diffusion barrier collar for interconnects |
US11056390B2 (en) | 2015-06-24 | 2021-07-06 | Invensas Corporation | Structures and methods for reliable packages |
US11056348B2 (en) | 2018-04-05 | 2021-07-06 | Invensas Bonding Technologies, Inc. | Bonding surfaces for microelectronics |
CN113348729A (zh) * | 2019-02-01 | 2021-09-03 | 索尼半导体解决方案公司 | 显示装置、显示装置制造方法以及电子设备 |
JP2021136271A (ja) * | 2020-02-25 | 2021-09-13 | キオクシア株式会社 | 半導体装置およびその製造方法 |
US11158606B2 (en) | 2018-07-06 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Molded direct bonded and interconnected stack |
US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
US11169326B2 (en) | 2018-02-26 | 2021-11-09 | Invensas Bonding Technologies, Inc. | Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects |
US11171117B2 (en) | 2018-06-12 | 2021-11-09 | Invensas Bonding Technologies, Inc. | Interlayer connection of stacked microelectronic components |
JP2021184476A (ja) * | 2014-07-31 | 2021-12-02 | 株式会社半導体エネルギー研究所 | 撮像装置 |
US11195748B2 (en) | 2017-09-27 | 2021-12-07 | Invensas Corporation | Interconnect structures and methods for forming same |
US11205600B2 (en) | 2014-03-12 | 2021-12-21 | Invensas Corporation | Integrated circuits protected by substrates with cavities, and methods of manufacture |
US11205625B2 (en) | 2019-04-12 | 2021-12-21 | Invensas Bonding Technologies, Inc. | Wafer-level bonding of obstructive elements |
US11244916B2 (en) | 2018-04-11 | 2022-02-08 | Invensas Bonding Technologies, Inc. | Low temperature bonded structures |
US11256004B2 (en) | 2018-03-20 | 2022-02-22 | Invensas Bonding Technologies, Inc. | Direct-bonded lamination for improved image clarity in optical devices |
US11276676B2 (en) | 2018-05-15 | 2022-03-15 | Invensas Bonding Technologies, Inc. | Stacked devices and methods of fabrication |
US11296053B2 (en) | 2019-06-26 | 2022-04-05 | Invensas Bonding Technologies, Inc. | Direct bonded stack structures for increased reliability and improved yield in microelectronics |
US11296044B2 (en) | 2018-08-29 | 2022-04-05 | Invensas Bonding Technologies, Inc. | Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes |
US11348801B2 (en) | 2016-12-28 | 2022-05-31 | Invensas Bonding Technologies, Inc. | Processing stacked substrates |
US11355404B2 (en) | 2019-04-22 | 2022-06-07 | Invensas Bonding Technologies, Inc. | Mitigating surface damage of probe pads in preparation for direct bonding of a substrate |
US11367652B2 (en) | 2016-12-28 | 2022-06-21 | Invensas Bonding Technologies, Inc. | Microelectronic assembly from processed substrate |
US11373963B2 (en) | 2019-04-12 | 2022-06-28 | Invensas Bonding Technologies, Inc. | Protective elements for bonded structures |
US11380597B2 (en) | 2017-12-22 | 2022-07-05 | Invensas Bonding Technologies, Inc. | Bonded structures |
US11385278B2 (en) | 2019-05-23 | 2022-07-12 | Invensas Bonding Technologies, Inc. | Security circuitry for bonded structures |
US11387214B2 (en) | 2017-06-15 | 2022-07-12 | Invensas Llc | Multi-chip modules formed using wafer-level processing of a reconstituted wafer |
US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
WO2022203020A1 (ja) * | 2021-03-26 | 2022-09-29 | 昭和電工マテリアルズ株式会社 | 半導体装置の製造方法、半導体装置、集積回路要素、及び、集積回路要素の製造方法 |
US11462419B2 (en) | 2018-07-06 | 2022-10-04 | Invensas Bonding Technologies, Inc. | Microelectronic assemblies |
US11476213B2 (en) | 2019-01-14 | 2022-10-18 | Invensas Bonding Technologies, Inc. | Bonded structures without intervening adhesive |
US11515291B2 (en) | 2018-08-28 | 2022-11-29 | Adeia Semiconductor Inc. | Integrated voltage regulator and passive components |
US11538781B2 (en) | 2020-06-30 | 2022-12-27 | Adeia Semiconductor Bonding Technologies Inc. | Integrated device packages including bonded structures |
WO2023026559A1 (ja) * | 2021-08-24 | 2023-03-02 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置及び電子機器 |
US11610846B2 (en) | 2019-04-12 | 2023-03-21 | Adeia Semiconductor Bonding Technologies Inc. | Protective elements for bonded structures including an obstructive element |
US11621246B2 (en) | 2019-03-29 | 2023-04-04 | Adeia Semiconductor Technologies Llc | Diffused bitline replacement in stacked wafer memory |
US11626363B2 (en) | 2016-12-29 | 2023-04-11 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structures with integrated passive component |
US11664357B2 (en) | 2018-07-03 | 2023-05-30 | Adeia Semiconductor Bonding Technologies Inc. | Techniques for joining dissimilar materials in microelectronics |
US11710718B2 (en) | 2015-07-10 | 2023-07-25 | Adeia Semiconductor Technologies Llc | Structures and methods for low temperature bonding using nanoparticles |
US11715730B2 (en) | 2017-03-16 | 2023-08-01 | Adeia Semiconductor Technologies Llc | Direct-bonded LED arrays including optical elements configured to transmit optical signals from LED elements |
US11721653B2 (en) | 2019-12-23 | 2023-08-08 | Adeia Semiconductor Bonding Technologies Inc. | Circuitry for electrical redundancy in bonded structures |
US11728273B2 (en) | 2020-09-04 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structure with interconnect structure |
US11735523B2 (en) | 2020-05-19 | 2023-08-22 | Adeia Semiconductor Bonding Technologies Inc. | Laterally unconfined structure |
US11742314B2 (en) | 2020-03-31 | 2023-08-29 | Adeia Semiconductor Bonding Technologies Inc. | Reliable hybrid bonded apparatus |
US11760059B2 (en) | 2003-05-19 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Method of room temperature covalent bonding |
US11762200B2 (en) | 2019-12-17 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Bonded optical devices |
US11764177B2 (en) | 2020-09-04 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structure with interconnect structure |
US11842894B2 (en) | 2019-12-23 | 2023-12-12 | Adeia Semiconductor Bonding Technologies Inc. | Electrical redundancy for bonded structures |
US11862602B2 (en) | 2019-11-07 | 2024-01-02 | Adeia Semiconductor Technologies Llc | Scalable architecture for reduced cycles across SOC |
US11862604B2 (en) | 2018-06-22 | 2024-01-02 | Adeia Semiconductor Inc. | Systems and methods for releveled bump planes for chiplets |
US11876076B2 (en) | 2019-12-20 | 2024-01-16 | Adeia Semiconductor Technologies Llc | Apparatus for non-volatile random access memory stacks |
US11881454B2 (en) | 2016-10-07 | 2024-01-23 | Adeia Semiconductor Inc. | Stacked IC structure with orthogonal interconnect layers |
US11901281B2 (en) | 2019-03-11 | 2024-02-13 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structures with integrated passive component |
US11908739B2 (en) | 2017-06-05 | 2024-02-20 | Adeia Semiconductor Technologies Llc | Flat metal features for microelectronics applications |
US11929347B2 (en) | 2020-10-20 | 2024-03-12 | Adeia Semiconductor Technologies Llc | Mixed exposure for large die |
US11935907B2 (en) | 2014-12-11 | 2024-03-19 | Adeia Semiconductor Technologies Llc | Image sensor device |
US11973056B2 (en) | 2016-10-27 | 2024-04-30 | Adeia Semiconductor Technologies Llc | Methods for low temperature bonding using nanoparticles |
US12009338B2 (en) | 2020-03-19 | 2024-06-11 | Adeia Semiconductor Bonding Technologies Inc. | Dimension compensation control for directly bonded structures |
US12033943B2 (en) | 2023-06-27 | 2024-07-09 | Adeia Semiconductor Bonding Technologies Inc. | Laterally unconfined structure |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000012540A (ja) * | 1998-06-18 | 2000-01-14 | Sony Corp | 溝配線の形成方法 |
JP2007081113A (ja) * | 2005-09-14 | 2007-03-29 | Sony Corp | 半導体装置の製造方法 |
JP2010103533A (ja) * | 2008-10-21 | 2010-05-06 | Taiwan Semiconductor Manufacturing Co Ltd | ディッシング効果を低減する接合パッドの設計 |
JP2010219339A (ja) * | 2009-03-17 | 2010-09-30 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器 |
JP2011044655A (ja) * | 2009-08-24 | 2011-03-03 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JP2011049270A (ja) * | 2009-08-26 | 2011-03-10 | Sony Corp | 半導体装置の製造方法および半導体装置 |
-
2011
- 2011-08-01 JP JP2011168021A patent/JP5982748B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000012540A (ja) * | 1998-06-18 | 2000-01-14 | Sony Corp | 溝配線の形成方法 |
JP2007081113A (ja) * | 2005-09-14 | 2007-03-29 | Sony Corp | 半導体装置の製造方法 |
JP2010103533A (ja) * | 2008-10-21 | 2010-05-06 | Taiwan Semiconductor Manufacturing Co Ltd | ディッシング効果を低減する接合パッドの設計 |
JP2010219339A (ja) * | 2009-03-17 | 2010-09-30 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器 |
JP2011044655A (ja) * | 2009-08-24 | 2011-03-03 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JP2011049270A (ja) * | 2009-08-26 | 2011-03-10 | Sony Corp | 半導体装置の製造方法および半導体装置 |
Cited By (148)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11760059B2 (en) | 2003-05-19 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Method of room temperature covalent bonding |
US11289372B2 (en) | 2005-08-11 | 2022-03-29 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
US11515202B2 (en) | 2005-08-11 | 2022-11-29 | Adeia Semiconductor Bonding Technologies Inc. | 3D IC method and device |
US11011418B2 (en) | 2005-08-11 | 2021-05-18 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
US10777533B2 (en) | 2012-08-30 | 2020-09-15 | Invensas Bonding Technologies, Inc. | Heterogeneous device |
US11631586B2 (en) | 2012-08-30 | 2023-04-18 | Adeia Semiconductor Bonding Technologies Inc. | Heterogeneous annealing method |
JP2016512656A (ja) * | 2013-03-13 | 2016-04-28 | インテル・コーポレーション | デバイス内インターコネクト構造体を形成する方法 |
JP2015005578A (ja) * | 2013-06-19 | 2015-01-08 | キヤノン株式会社 | 固体撮像装置、その製造方法及びカメラ |
US11205600B2 (en) | 2014-03-12 | 2021-12-21 | Invensas Corporation | Integrated circuits protected by substrates with cavities, and methods of manufacture |
US9761463B2 (en) | 2014-07-08 | 2017-09-12 | Toshiba Memory Corporation | Semiconductor device and semiconductor device manufacturing method |
JP2021184476A (ja) * | 2014-07-31 | 2021-12-02 | 株式会社半導体エネルギー研究所 | 撮像装置 |
US11935907B2 (en) | 2014-12-11 | 2024-03-19 | Adeia Semiconductor Technologies Llc | Image sensor device |
WO2016139794A1 (ja) * | 2015-03-05 | 2016-09-09 | オリンパス株式会社 | 半導体装置および半導体装置の製造方法 |
JPWO2016139794A1 (ja) * | 2015-03-05 | 2017-12-21 | オリンパス株式会社 | 半導体装置および半導体装置の製造方法 |
WO2016152513A1 (ja) * | 2015-03-23 | 2016-09-29 | ソニー株式会社 | 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器 |
JP2020198459A (ja) * | 2015-05-18 | 2020-12-10 | ソニー株式会社 | 半導体装置および撮像装置 |
JP7151748B2 (ja) | 2015-05-18 | 2022-10-12 | ソニーグループ株式会社 | 半導体装置および撮像装置 |
JP2017005058A (ja) * | 2015-06-08 | 2017-01-05 | 東京エレクトロン株式会社 | 表面改質方法、プログラム、コンピュータ記憶媒体、表面改質装置及び接合システム |
US11056390B2 (en) | 2015-06-24 | 2021-07-06 | Invensas Corporation | Structures and methods for reliable packages |
US11710718B2 (en) | 2015-07-10 | 2023-07-25 | Adeia Semiconductor Technologies Llc | Structures and methods for low temperature bonding using nanoparticles |
US9953941B2 (en) | 2015-08-25 | 2018-04-24 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
WO2017035321A1 (en) * | 2015-08-25 | 2017-03-02 | Ziptronix, Inc. | Conductive barrier direct hybrid bonding |
US11830838B2 (en) | 2015-08-25 | 2023-11-28 | Adeia Semiconductor Bonding Technologies Inc. | Conductive barrier direct hybrid bonding |
US11264345B2 (en) | 2015-08-25 | 2022-03-01 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
US10262963B2 (en) | 2015-08-25 | 2019-04-16 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
US10607937B2 (en) | 2015-12-18 | 2020-03-31 | Invensas Bonding Technologies, Inc. | Increased contact alignment tolerance for direct bonding |
US10896902B2 (en) | 2016-01-13 | 2021-01-19 | Invensas Bonding Technologies, Inc. | Systems and methods for efficient transfer of semiconductor elements |
JP2019515511A (ja) * | 2016-05-16 | 2019-06-06 | レイセオン カンパニー | 3d集積デバイスにおける相互接続のためのバリア層 |
US11658173B2 (en) | 2016-05-19 | 2023-05-23 | Adeia Semiconductor Bonding Technologies Inc. | Stacked dies and methods for forming bonded structures |
US11837596B2 (en) | 2016-05-19 | 2023-12-05 | Adeia Semiconductor Bonding Technologies Inc. | Stacked dies and methods for forming bonded structures |
US10879226B2 (en) | 2016-05-19 | 2020-12-29 | Invensas Bonding Technologies, Inc. | Stacked dies and methods for forming bonded structures |
US10998265B2 (en) | 2016-09-30 | 2021-05-04 | Invensas Bonding Technologies, Inc. | Interface structures and methods for forming same |
US11881454B2 (en) | 2016-10-07 | 2024-01-23 | Adeia Semiconductor Inc. | Stacked IC structure with orthogonal interconnect layers |
US11973056B2 (en) | 2016-10-27 | 2024-04-30 | Adeia Semiconductor Technologies Llc | Methods for low temperature bonding using nanoparticles |
US12027487B2 (en) | 2016-10-27 | 2024-07-02 | Adeia Semiconductor Technologies Llc | Structures for low temperature bonding using nanoparticles |
US10546832B2 (en) | 2016-12-21 | 2020-01-28 | Invensas Bonding Technologies, Inc. | Bonded structures |
US10879207B2 (en) | 2016-12-21 | 2020-12-29 | Invensas Bonding Technologies, Inc. | Bonded structures |
US11670615B2 (en) | 2016-12-21 | 2023-06-06 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structures |
US10796936B2 (en) | 2016-12-22 | 2020-10-06 | Invensas Bonding Technologies, Inc. | Die tray with channels |
US11367652B2 (en) | 2016-12-28 | 2022-06-21 | Invensas Bonding Technologies, Inc. | Microelectronic assembly from processed substrate |
US11348801B2 (en) | 2016-12-28 | 2022-05-31 | Invensas Bonding Technologies, Inc. | Processing stacked substrates |
US11626363B2 (en) | 2016-12-29 | 2023-04-11 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structures with integrated passive component |
US10522499B2 (en) | 2017-02-09 | 2019-12-31 | Invensas Bonding Technologies, Inc. | Bonded structures |
US10879210B2 (en) | 2017-02-09 | 2020-12-29 | Invensas Bonding Technologies, Inc. | Bonded structures |
US11715730B2 (en) | 2017-03-16 | 2023-08-01 | Adeia Semiconductor Technologies Llc | Direct-bonded LED arrays including optical elements configured to transmit optical signals from LED elements |
US10515913B2 (en) | 2017-03-17 | 2019-12-24 | Invensas Bonding Technologies, Inc. | Multi-metal contact structure |
US11088099B2 (en) | 2017-03-17 | 2021-08-10 | Invensas Bonding Technologies, Inc. | Multi-metal contact structure in microelectronic component |
US11894326B2 (en) | 2017-03-17 | 2024-02-06 | Adeia Semiconductor Bonding Technologies Inc. | Multi-metal contact structure |
US11417576B2 (en) | 2017-03-21 | 2022-08-16 | Invensas Bonding Technologies, Inc. | Seal for microelectronic assembly |
US11257727B2 (en) | 2017-03-21 | 2022-02-22 | Invensas Bonding Technologies, Inc. | Seal for microelectronic assembly |
US10508030B2 (en) | 2017-03-21 | 2019-12-17 | Invensas Bonding Technologies, Inc. | Seal for microelectronic assembly |
US10784191B2 (en) | 2017-03-31 | 2020-09-22 | Invensas Bonding Technologies, Inc. | Interface structures and methods for forming same |
US10714449B2 (en) | 2017-04-21 | 2020-07-14 | Invensas Bonding Technologies, Inc. | Die processing |
US11742315B2 (en) | 2017-04-21 | 2023-08-29 | Adeia Semiconductor Bonding Technologies Inc. | Die processing |
US10985133B2 (en) | 2017-04-21 | 2021-04-20 | Invensas Bonding Technologies, Inc. | Die processing |
US10515925B2 (en) | 2017-04-21 | 2019-12-24 | Invensas Bonding Technologies, Inc. | Die processing |
US10748824B2 (en) | 2017-05-11 | 2020-08-18 | Invensas Bonding Technologies, Inc. | Probe methodology for ultrafine pitch interconnects |
US11652083B2 (en) | 2017-05-11 | 2023-05-16 | Adeia Semiconductor Bonding Technologies Inc. | Processed stacked dies |
US10879212B2 (en) | 2017-05-11 | 2020-12-29 | Invensas Bonding Technologies, Inc. | Processed stacked dies |
US10529634B2 (en) | 2017-05-11 | 2020-01-07 | Invensas Bonding Technologies, Inc. | Probe methodology for ultrafine pitch interconnects |
US11908739B2 (en) | 2017-06-05 | 2024-02-20 | Adeia Semiconductor Technologies Llc | Flat metal features for microelectronics applications |
US11387214B2 (en) | 2017-06-15 | 2022-07-12 | Invensas Llc | Multi-chip modules formed using wafer-level processing of a reconstituted wafer |
JP2017216480A (ja) * | 2017-09-01 | 2017-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
US11552041B2 (en) | 2017-09-24 | 2023-01-10 | Adeia Semiconductor Bonding Technologies Inc. | Chemical mechanical polishing for hybrid bonding |
US11195748B2 (en) | 2017-09-27 | 2021-12-07 | Invensas Corporation | Interconnect structures and methods for forming same |
US11694925B2 (en) | 2017-10-06 | 2023-07-04 | Adeia Semiconductor Bonding Technologies Inc. | Diffusion barrier collar for interconnects |
US11031285B2 (en) | 2017-10-06 | 2021-06-08 | Invensas Bonding Technologies, Inc. | Diffusion barrier collar for interconnects |
US10658313B2 (en) | 2017-12-11 | 2020-05-19 | Invensas Bonding Technologies, Inc. | Selective recess |
US11600542B2 (en) | 2017-12-22 | 2023-03-07 | Adeia Semiconductor Bonding Technologies Inc. | Cavity packages |
US10923408B2 (en) | 2017-12-22 | 2021-02-16 | Invensas Bonding Technologies, Inc. | Cavity packages |
US11380597B2 (en) | 2017-12-22 | 2022-07-05 | Invensas Bonding Technologies, Inc. | Bonded structures |
US11948847B2 (en) | 2017-12-22 | 2024-04-02 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structures |
JP7283716B2 (ja) | 2018-01-15 | 2023-05-30 | ソニーグループ株式会社 | 機能素子および機能素子の製造方法ならびに電子機器 |
US11865829B2 (en) | 2018-01-15 | 2024-01-09 | Sony Corporation | Functional element and method of manufacturing functional element, and electronic apparatus |
JPWO2019138875A1 (ja) * | 2018-01-15 | 2021-03-04 | ソニー株式会社 | 機能素子および機能素子の製造方法ならびに電子機器 |
US10727219B2 (en) | 2018-02-15 | 2020-07-28 | Invensas Bonding Technologies, Inc. | Techniques for processing devices |
US11855064B2 (en) | 2018-02-15 | 2023-12-26 | Adeia Semiconductor Bonding Technologies Inc. | Techniques for processing devices |
US11037919B2 (en) | 2018-02-15 | 2021-06-15 | Invensas Bonding Technologies, Inc. | Techniques for processing devices |
US11860415B2 (en) | 2018-02-26 | 2024-01-02 | Adeia Semiconductor Bonding Technologies Inc. | Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects |
US11169326B2 (en) | 2018-02-26 | 2021-11-09 | Invensas Bonding Technologies, Inc. | Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects |
US11256004B2 (en) | 2018-03-20 | 2022-02-22 | Invensas Bonding Technologies, Inc. | Direct-bonded lamination for improved image clarity in optical devices |
US11056348B2 (en) | 2018-04-05 | 2021-07-06 | Invensas Bonding Technologies, Inc. | Bonding surfaces for microelectronics |
US11804377B2 (en) | 2018-04-05 | 2023-10-31 | Adeia Semiconductor Bonding Technologies, Inc. | Method for preparing a surface for direct-bonding |
US11515279B2 (en) | 2018-04-11 | 2022-11-29 | Adeia Semiconductor Bonding Technologies Inc. | Low temperature bonded structures |
US10790262B2 (en) | 2018-04-11 | 2020-09-29 | Invensas Bonding Technologies, Inc. | Low temperature bonded structures |
US11244916B2 (en) | 2018-04-11 | 2022-02-08 | Invensas Bonding Technologies, Inc. | Low temperature bonded structures |
US11791307B2 (en) | 2018-04-20 | 2023-10-17 | Adeia Semiconductor Bonding Technologies Inc. | DBI to SI bonding for simplified handle wafer |
US10964664B2 (en) | 2018-04-20 | 2021-03-30 | Invensas Bonding Technologies, Inc. | DBI to Si bonding for simplified handle wafer |
US11004757B2 (en) | 2018-05-14 | 2021-05-11 | Invensas Bonding Technologies, Inc. | Bonded structures |
US11955393B2 (en) | 2018-05-14 | 2024-04-09 | Adeia Semiconductor Bonding Technologies Inc. | Structures for bonding elements including conductive interface features |
US11276676B2 (en) | 2018-05-15 | 2022-03-15 | Invensas Bonding Technologies, Inc. | Stacked devices and methods of fabrication |
US11916054B2 (en) | 2018-05-15 | 2024-02-27 | Adeia Semiconductor Bonding Technologies Inc. | Stacked devices and methods of fabrication |
CN112204745A (zh) * | 2018-06-05 | 2021-01-08 | 索尼半导体解决方案公司 | 固态摄像装置、制造固态摄像装置的方法和电子设备 |
US11171117B2 (en) | 2018-06-12 | 2021-11-09 | Invensas Bonding Technologies, Inc. | Interlayer connection of stacked microelectronic components |
US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
US10998292B2 (en) | 2018-06-13 | 2021-05-04 | Invensas Bonding Technologies, Inc. | Offset pads over TSV |
US11955445B2 (en) | 2018-06-13 | 2024-04-09 | Adeia Semiconductor Bonding Technologies Inc. | Metal pads over TSV |
US11749645B2 (en) | 2018-06-13 | 2023-09-05 | Adeia Semiconductor Bonding Technologies Inc. | TSV as pad |
US11728313B2 (en) | 2018-06-13 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Offset pads over TSV |
US11862604B2 (en) | 2018-06-22 | 2024-01-02 | Adeia Semiconductor Inc. | Systems and methods for releveled bump planes for chiplets |
US11664357B2 (en) | 2018-07-03 | 2023-05-30 | Adeia Semiconductor Bonding Technologies Inc. | Techniques for joining dissimilar materials in microelectronics |
US11158606B2 (en) | 2018-07-06 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Molded direct bonded and interconnected stack |
US11462419B2 (en) | 2018-07-06 | 2022-10-04 | Invensas Bonding Technologies, Inc. | Microelectronic assemblies |
US11837582B2 (en) | 2018-07-06 | 2023-12-05 | Adeia Semiconductor Bonding Technologies Inc. | Molded direct bonded and interconnected stack |
US11764189B2 (en) | 2018-07-06 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Molded direct bonded and interconnected stack |
US11894345B2 (en) | 2018-08-28 | 2024-02-06 | Adeia Semiconductor Inc. | Integrated voltage regulator and passive components |
US11515291B2 (en) | 2018-08-28 | 2022-11-29 | Adeia Semiconductor Inc. | Integrated voltage regulator and passive components |
US11296044B2 (en) | 2018-08-29 | 2022-04-05 | Invensas Bonding Technologies, Inc. | Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes |
US11967575B2 (en) | 2018-08-29 | 2024-04-23 | Adeia Semiconductor Bonding Technologies Inc. | Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes |
US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
JP2020043298A (ja) * | 2018-09-13 | 2020-03-19 | キヤノン株式会社 | 半導体装置、その製造方法および電子機器 |
US11756880B2 (en) | 2018-10-22 | 2023-09-12 | Adeia Semiconductor Bonding Technologies Inc. | Interconnect structures |
US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
US11476213B2 (en) | 2019-01-14 | 2022-10-18 | Invensas Bonding Technologies, Inc. | Bonded structures without intervening adhesive |
US11817409B2 (en) | 2019-01-14 | 2023-11-14 | Adeia Semiconductor Bonding Technologies Inc. | Directly bonded structures without intervening adhesive and methods for forming the same |
CN113348729A (zh) * | 2019-02-01 | 2021-09-03 | 索尼半导体解决方案公司 | 显示装置、显示装置制造方法以及电子设备 |
US11901281B2 (en) | 2019-03-11 | 2024-02-13 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structures with integrated passive component |
US11978724B2 (en) | 2019-03-29 | 2024-05-07 | Adeia Semiconductor Technologies Llc | Diffused bitline replacement in memory |
US11621246B2 (en) | 2019-03-29 | 2023-04-04 | Adeia Semiconductor Technologies Llc | Diffused bitline replacement in stacked wafer memory |
US11373963B2 (en) | 2019-04-12 | 2022-06-28 | Invensas Bonding Technologies, Inc. | Protective elements for bonded structures |
US11610846B2 (en) | 2019-04-12 | 2023-03-21 | Adeia Semiconductor Bonding Technologies Inc. | Protective elements for bonded structures including an obstructive element |
US11848284B2 (en) | 2019-04-12 | 2023-12-19 | Adeia Semiconductor Bonding Technologies Inc. | Protective elements for bonded structures |
US11728287B2 (en) | 2019-04-12 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Wafer-level bonding of obstructive elements |
US11205625B2 (en) | 2019-04-12 | 2021-12-21 | Invensas Bonding Technologies, Inc. | Wafer-level bonding of obstructive elements |
US11355404B2 (en) | 2019-04-22 | 2022-06-07 | Invensas Bonding Technologies, Inc. | Mitigating surface damage of probe pads in preparation for direct bonding of a substrate |
US11978681B2 (en) | 2019-04-22 | 2024-05-07 | Adeia Semiconductor Bonding Technologies Inc. | Mitigating surface damage of probe pads in preparation for direct bonding of a substrate |
US11385278B2 (en) | 2019-05-23 | 2022-07-12 | Invensas Bonding Technologies, Inc. | Security circuitry for bonded structures |
US11955463B2 (en) | 2019-06-26 | 2024-04-09 | Adeia Semiconductor Bonding Technologies Inc. | Direct bonded stack structures for increased reliability and improved yield in microelectronics |
US11296053B2 (en) | 2019-06-26 | 2022-04-05 | Invensas Bonding Technologies, Inc. | Direct bonded stack structures for increased reliability and improved yield in microelectronics |
US11862602B2 (en) | 2019-11-07 | 2024-01-02 | Adeia Semiconductor Technologies Llc | Scalable architecture for reduced cycles across SOC |
US11762200B2 (en) | 2019-12-17 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Bonded optical devices |
US11876076B2 (en) | 2019-12-20 | 2024-01-16 | Adeia Semiconductor Technologies Llc | Apparatus for non-volatile random access memory stacks |
US11842894B2 (en) | 2019-12-23 | 2023-12-12 | Adeia Semiconductor Bonding Technologies Inc. | Electrical redundancy for bonded structures |
US11721653B2 (en) | 2019-12-23 | 2023-08-08 | Adeia Semiconductor Bonding Technologies Inc. | Circuitry for electrical redundancy in bonded structures |
JP2021136271A (ja) * | 2020-02-25 | 2021-09-13 | キオクシア株式会社 | 半導体装置およびその製造方法 |
US12009338B2 (en) | 2020-03-19 | 2024-06-11 | Adeia Semiconductor Bonding Technologies Inc. | Dimension compensation control for directly bonded structures |
US11742314B2 (en) | 2020-03-31 | 2023-08-29 | Adeia Semiconductor Bonding Technologies Inc. | Reliable hybrid bonded apparatus |
US11735523B2 (en) | 2020-05-19 | 2023-08-22 | Adeia Semiconductor Bonding Technologies Inc. | Laterally unconfined structure |
US11538781B2 (en) | 2020-06-30 | 2022-12-27 | Adeia Semiconductor Bonding Technologies Inc. | Integrated device packages including bonded structures |
US11631647B2 (en) | 2020-06-30 | 2023-04-18 | Adeia Semiconductor Bonding Technologies Inc. | Integrated device packages with integrated device die and dummy element |
US11728273B2 (en) | 2020-09-04 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structure with interconnect structure |
US11764177B2 (en) | 2020-09-04 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structure with interconnect structure |
US11929347B2 (en) | 2020-10-20 | 2024-03-12 | Adeia Semiconductor Technologies Llc | Mixed exposure for large die |
WO2022201497A1 (ja) * | 2021-03-26 | 2022-09-29 | 昭和電工マテリアルズ株式会社 | 半導体装置の製造方法、半導体装置、集積回路要素、及び、集積回路要素の製造方法 |
WO2022203020A1 (ja) * | 2021-03-26 | 2022-09-29 | 昭和電工マテリアルズ株式会社 | 半導体装置の製造方法、半導体装置、集積回路要素、及び、集積回路要素の製造方法 |
WO2023026559A1 (ja) * | 2021-08-24 | 2023-03-02 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置及び電子機器 |
US12033943B2 (en) | 2023-06-27 | 2024-07-09 | Adeia Semiconductor Bonding Technologies Inc. | Laterally unconfined structure |
Also Published As
Publication number | Publication date |
---|---|
JP5982748B2 (ja) | 2016-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5982748B2 (ja) | 半導体装置、半導体装置の製造方法、および電子機器 | |
US11689070B2 (en) | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus | |
US11569123B2 (en) | Semiconductor device, fabrication method for a semiconductor device and electronic apparatus | |
US11329091B2 (en) | Solid-state image pickup unit, method of manufacturing solid-state image pickup unit, and electronic apparatus | |
JP5994274B2 (ja) | 半導体装置、半導体装置の製造方法、及び、電子機器 | |
JP5682327B2 (ja) | 固体撮像素子、固体撮像素子の製造方法、及び電子機器 | |
JP5939184B2 (ja) | 半導体装置の製造方法 | |
KR102673911B1 (ko) | 반도체 장치, 반도체 장치의 제조 방법 및 전자 장치 | |
KR101126823B1 (ko) | 기판을 통해 연장하는 컨택트 플러그를 갖는 이미저 및 이미저 제조 방법 | |
JP2020057812A (ja) | 半導体装置、及び、電子機器 | |
KR20200011414A (ko) | 촬상 장치 및 전자 기기 | |
JP2017059834A (ja) | 固体撮像装置及び電子機器 | |
JP5948783B2 (ja) | 固体撮像装置、および電子機器 | |
JP2013026565A (ja) | 固体撮像装置、固体撮像装置の製造方法、および電子機器 | |
JP2018078305A (ja) | 固体撮像装置及び電子機器 | |
JP6233376B2 (ja) | 固体撮像装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140725 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160718 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5982748 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |