JP2017005058A - 表面改質方法、プログラム、コンピュータ記憶媒体、表面改質装置及び接合システム - Google Patents

表面改質方法、プログラム、コンピュータ記憶媒体、表面改質装置及び接合システム Download PDF

Info

Publication number
JP2017005058A
JP2017005058A JP2015115938A JP2015115938A JP2017005058A JP 2017005058 A JP2017005058 A JP 2017005058A JP 2015115938 A JP2015115938 A JP 2015115938A JP 2015115938 A JP2015115938 A JP 2015115938A JP 2017005058 A JP2017005058 A JP 2017005058A
Authority
JP
Japan
Prior art keywords
substrate
processing
surface modification
processing container
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015115938A
Other languages
English (en)
Other versions
JP6415391B2 (ja
Inventor
元 古家
Hajime Furuya
元 古家
重徳 北原
Shigenori Kitahara
重徳 北原
篤史 永田
Atsushi Nagata
篤史 永田
典彦 岡本
Norihiko Okamoto
典彦 岡本
泰明 房野
Yasuaki Fusano
泰明 房野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015115938A priority Critical patent/JP6415391B2/ja
Priority to KR1020160068609A priority patent/KR102500726B1/ko
Publication of JP2017005058A publication Critical patent/JP2017005058A/ja
Application granted granted Critical
Publication of JP6415391B2 publication Critical patent/JP6415391B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Plasma Technology (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】表面改質装置の損傷を抑制しつつ、当該表面改質装置において基板の表面を適切に改質する。【解決手段】表面改質装置３０は、処理容器１００内に配置され、基板ＳＵ、ＳＬが載置される下部電極１１０と、処理容器１００内において下部電極１１０に対向して配置される上部電極１４０と、を有する。下部電極１１０は、プラズマ生成用の所定周波数の電圧を印加するための高周波電源１３４に接続され、上部電極１４０は接地されている。所定周波数は、１３ＭＨｚ〜１００ＭＨｚのいずれかである。【選択図】図４

Description

本発明は、基板同士を接合する前に、表面改質装置において基板の接合される表面を改質する表面改質方法、プログラム、コンピュータ記憶媒体、表面改質装置及び接合システムに関する。
近年、半導体デバイスの高集積化が進んでいる。高集積化した複数の半導体デバイスを水平面内で配置し、これら半導体デバイスを配線で接続して製品化する場合、配線長が増大し、それにより配線の抵抗が大きくなること、また配線遅延が大きくなることが懸念される。
そこで、半導体デバイスを３次元に積層する３次元集積技術を用いることが提案されている。この３次元集積技術においては、例えば特許文献１に記載の接合システムを用いて、２枚の半導体基板（以下、「基板」という。）の接合が行われる。例えば接合システムは、基板の接合される表面を改質する表面改質装置（表面活性化装置）と、当該表面改質装置で改質された基板の表面を親水化する表面親水化装置と、当該表面親水化装置で表面が親水化された基板同士を接合する接合装置と、を有している。この接合システムでは、表面改質装置において基板の表面に対してプラズマ処理を行い当該表面を改質し、さらに表面親水化装置において基板の表面に純水を供給して当該表面を親水化した後、接合装置において基板同士をファンデルワールス力及び水素結合（分子間力）によって接合する。
上記表面改質装置は、処理容器内に対向して配置された下部電極と上部電極を有し、さらに処理容器内に処理ガスを供給するガス供給機構を有している。下部電極は第１の高周波電源に接続され、上部電極は第２の高周波電源に接続されている。かかる表面改質装置では、下部電極に基板を静電吸着させた後、ガス供給機構から処理ガスが供給される。そして、第１の高周波電源から下部電極に、例えば２ＭＨｚの高周波電圧が印加され、第２の高周波電源から上部電極に、例えば６０ＭＨｚの高周波電圧が印加される。そうすると、下部電極と上部電極との間に電界が形成され、この電界によって処理容器の内部に供給された処理ガスがプラズマ化される。この処理ガスのプラズマを用いて基板の表面が改質される（特許文献１）。
特開２０１２−４９２６６号公報
しかしながら、特許文献１に記載された表面改質装置を用いた場合、プラズマ処理時には、下部電極と上部電極の間における処理ガスのプラズマによって、処理容器内に露出した上部電極の下面が損傷を被るおそれがある。
ここで、接合される基板には、その上部に絶縁膜と金属部からなる処理膜が形成されている場合がある。そして、基板同士を接合する際には、絶縁膜同士が対応し、且つ、金属部同士が対応するように処理膜同士が接合される。かかる場合、基板同士を適切に接合するには、絶縁膜同士の接合強度を確保しつつ、金属部同士の導通を確保するため、各金属部の表面が酸化するのを抑制する必要がある。
しかしながら、特許文献１に記載された表面改質装置では、このように絶縁膜同士の接合強度を確保しつつ、金属部の酸化を抑制することまで考慮されておらず、接合処理に改善の余地があった。
本発明は、かかる点に鑑みてなされたものであり、表面改質装置の損傷を抑制しつつ、当該表面改質装置において基板の表面を適切に改質することを目的とする。
前記の目的を達成するため、本発明は、基板同士を接合する前に、表面改質装置において基板の接合される表面を改質する表面改質方法であって、前記表面改質装置は、処理容器内に配置され、基板が載置される下部電極と、前記処理容器内において前記下部電極に対向して配置される上部電極と、前記処理容器内に処理ガスを供給するガス供給機構と、前記処理容器内を所定圧力まで減圧する減圧機構と、を有し、前記下部電極は電源に接続され、且つ、前記上部電極は接地され、前記表面改質方法では、前記ガス供給機構から前記処理容器内に処理ガスを供給し、前記減圧機構によって当該処理容器内を前記所定圧力に減圧した状態で、前記電源から前記下部電極に所定周波数の電圧を印加して前記処理ガスをプラズマ化し、当該処理ガスのプラズマを用いて基板の表面を改質し、前記所定周波数は前記所定圧力を調節して設定されることを特徴としている。
本発明によれば、処理ガスのプラズマを用いて基板の表面を改質する際、上部電極は接地され、すなわちグランド電位に接続されているため、上部電極の下面（処理容器内部側の面）の損傷を抑制することができる。このため、上部電極の寿命を伸ばすことができる。また、このように損傷を抑制することで、パーティクルを軽減でき、製品の歩留まりを向上させることもできる。
また、電源から下部電極に電圧を印加することによって、処理容器の内部に供給された処理ガスがプラズマ化され、当該処理ガスのプラズマを用いて基板の表面が適切に改質される。
特に上述した絶縁膜と金属部からなる処理膜同士を接合する場合においては、発明者らが鋭意検討したところ、処理容器内の所定圧力を調節すれば、絶縁膜同士の接合強度を確保しつつ、金属部の酸化を抑制することができること分かった。すなわち、処理容器内の所定圧力を調節して、電源から下部電極に印加される電圧の所定周波数を設定することで、基板の表面を適切に改質して、基板同士を適切に接合することができる。なお、このように基板の表面を適切に改質するために調節すべきパラメータが、処理容器内の所定圧力である理由については、後述する実施の形態において説明する。
前記所定周波数は、１３ＭＨｚ〜１００ＭＨｚのいずれかであってもよい。
各基板には、絶縁膜と金属部からなる処理膜が形成されており、基板同士を接合する際には、前記絶縁膜同士が対応し、且つ、前記金属部同士が対応するように、前記処理膜同士が接合され、前記表面改質装置では、前記処理膜の表面を改質してもよい。
前記処理容器に基板を搬入及び搬出する際には、当該処理容器内を大気圧に開放してもよい。
別な観点による本発明によれば、前記表面改質方法を表面改質装置によって実行させるように、当該表面改質装置を制御する制御部のコンピュータ上で動作するプログラムが提供される。
また別な観点による本発明によれば、前記プログラムを格納した読み取り可能なコンピュータ記憶媒体が提供される。
さらに別な観点による本発明は、基板同士を接合する前に、当該基板の接合される表面を処理ガスのプラズマによって改質する表面改質装置であって、処理容器内に配置され、基板が載置される下部電極と、前記処理容器内において前記下部電極に対向して配置される上部電極と、を有し、前記下部電極は、プラズマ生成用の所定周波数の電圧を印加するための電源に接続され、前記上部電極は接地され、前記所定周波数は、１３ＭＨｚ〜１００ＭＨｚのいずれかであることを特徴としている。
各基板には、絶縁膜と金属部からなる処理膜が形成されており、基板同士を接合する際には、前記絶縁膜同士が対応し、且つ、前記金属部同士が対応するように、前記処理膜同士が接合され、前記表面改質装置では、前記処理膜の表面を改質してもよい。
前記表面改質装置は、前記処理容器内に前記処理ガスを供給するガス供給機構と、前記処理容器内を所定圧力まで減圧する減圧機構と、前記処理容器内の圧力を制御する制御部と、をさらに有し、前記制御部は、前記処理容器に基板を搬入及び搬出する際には、当該処理容器内を大気圧に開放し、前記処理容器内を密閉し前記処理ガスのプラズマを用いて基板の表面を改質する際には、当該処理容器内を前記所定圧力まで減圧させるように、前記ガス供給と前記減圧機構を制御してもよい。
また別な観点による本発明は、前記表面改質装置を備えた接合システムであって、前記表面改質装置を備えた処理ステーションと、基板又は基板同士が接合された重合基板をそれぞれ複数保有可能で、且つ前記処理ステーションに対して基板又は重合基板を搬入出する搬入出ステーションと、を備え、前記処理ステーションは、前記表面改質装置で改質された基板の表面を親水化する表面親水化装置と、前記表面親水化装置で表面が親水化された基板同士を接合する接合装置と、前記表面改質装置、前記表面親水化装置及び前記接合装置に対して、基板又は重合基板を搬送するための搬送装置と、を有することを特徴としている。
本発明によれば、表面改質装置の損傷を抑制しつつ、当該表面改質装置において基板の表面を適切に改質することができ、さらに基板同士を適切に接合することができる。
本実施の形態にかかる接合システムの構成の概略を示す平面図である。 本実施の形態にかかる接合システムの内部構成の概略を示す側面図である。 上側基板と下側基板の構成の概略を示す側面図である。 表面改質装置の構成の概略を示す縦断面図である。 下部電極の平面図である。 接合装置の構成の概略を示す横断面図である。 接合装置の構成の概略を示す縦断面図である。 上チャック、チャック保持部、及び下チャックの構成の概略を示す縦断面図である。 基板接合処理の主な工程を示すフローチャートである。 上側基板の中心部と下側基板の中心部を押圧して当接させる様子を示す説明図である。 下部電極に印加される高周波電圧の周波数が１３ＭＨｚの場合において、表面改質処理の処理条件を変化させた際の、絶縁膜の接合強度と金属部の酸化膜の厚みの変化を示したグラフである。 下部電極に印加される高周波電圧の周波数が１００ＭＨｚの場合において、表面改質処理の処理条件を変化させた際の、絶縁膜の接合強度と金属部の酸化膜の厚みの変化を示したグラフである。
以下、本発明の実施の形態について説明する。図１は、本実施の形態にかかる接合システム１の構成の概略を示す平面図である。図２は、接合システム１の内部構成の概略を示す側面図である。
接合システム１では、図３に示すように２枚の基板ＳＵ、ＳＬを接合する。以下、上側に配置される基板を「上側基板ＳＵ」といい、下側に配置される基板を「下側基板ＳＬ」という。
上側基板ＳＵと下側基板ＳＬは同様の構成を有している。すなわち、基板ＳＵ、ＳＬはそれぞれ、例えばシリコンウェハや化合物半導体ウェハなどのウェハＷＵ、ＷＬ上に処理膜ＦＵ、ＦＬが形成された基板である。処理膜ＦＵ、ＦＬはそれぞれ、絶縁膜ＤＵ、ＤＬに金属部ＭＵ、ＭＬが貫通して設けられた構成を有している。絶縁膜ＤＵ、ＤＬには例えばシリコン単窒化膜（ＳｉＣＮ膜）が用いられ、金属部ＭＵ、ＭＬには例えば銅（Ｃｕ）が用いられる。以下、基板ＳＵ、ＳＬにおいて、接合される面を表面ＳＵ１、ＳＬ１といい、表面ＳＵ１、ＳＬ１は、処理膜ＦＵ、ＦＬにおいてウェハＷＵ、ＷＬと反対側の面である。また、表面ＳＵ１、ＳＬ１の反対側の面を裏面ＳＵ２、ＳＬ２といい、裏面ＳＵ２、ＳＬ２は、ウェハＷＵ、ＷＬにおいて処理膜ＦＵ、ＦＬと反対側の面である。
そして、接合システム１では、上側基板ＳＵと下側基板ＳＬを接合して、重合基板ＳＴを形成する。この際、絶縁膜ＤＵ、ＤＬ同士が対応し、且つ、金属部ＭＵ、ＭＬ同士が対応するように、処理膜ＦＵ、ＦＬ同士が接合される。
接合システム１は、図１に示すように例えば外部との間で複数の基板ＳＵ、ＳＬ、複数の重合基板ＳＴをそれぞれ収容可能なカセットＣＵ、ＣＬ、ＣＴが搬入出される搬入出ステーション２と、基板ＳＵ、ＳＬ、重合基板ＳＴに対して所定の処理を施す各種処理装置を備えた処理ステーション３とを一体に接続した構成を有している。
搬入出ステーション２には、カセット載置台１０が設けられている。カセット載置台１０には、複数、例えば４つのカセット載置板１１が設けられている。カセット載置板１１は、水平方向のＸ方向（図１中の上下方向）に一列に並べて配置されている。これらのカセット載置板１１には、接合システム１の外部に対してカセットＣＵ、ＣＬ、ＣＴを搬入出する際に、カセットＣＵ、ＣＬ、ＣＴを載置することができる。このように、搬入出ステーション２は、複数の上側基板ＳＵ、複数の下側基板ＳＬ、複数の重合基板ＳＴを保有可能に構成されている。なお、カセット載置板１１の個数は、本実施の形態に限定されず、任意に設定することができる。また、カセットの１つを異常基板の回収用として用いてもよい。すなわち、種々の要因で上側基板ＳＵと下側基板ＳＬとの接合に異常が生じた基板を、他の正常な重合基板ＳＴと分離することができるカセットである。本実施の形態においては、複数のカセットＣＴのうち、１つのカセットＣＴを異常基板の回収用として用い、他のカセットＣＴを正常な重合基板ＳＴの収容用として用いている。
搬入出ステーション２には、カセット載置台１０に隣接して基板搬送部２０が設けられている。基板搬送部２０には、Ｘ方向に延伸する搬送路２１上を移動自在な基板搬送装置２２が設けられている。基板搬送装置２２は、鉛直方向及び鉛直軸周り（θ方向）にも移動自在であり、各カセット載置板１１上のカセットＣＵ、ＣＬ、ＣＴと、後述する処理ステーション３の第３の処理ブロックＧ３のトランジション装置５０、５１との間で基板ＳＵ、ＳＬ、重合基板ＳＴを搬送できる。
処理ステーション３には、各種装置を備えた複数例えば３つの処理ブロックＧ１、Ｇ２、Ｇ３が設けられている。例えば処理ステーション３の正面側（図１のＸ方向負方向側）には、第１の処理ブロックＧ１が設けられ、処理ステーション３の背面側（図１のＸ方向正方向側）には、第２の処理ブロックＧ２が設けられている。また、処理ステーション３の搬入出ステーション２側（図１のＹ方向負方向側）には、第３の処理ブロックＧ３が設けられている。
例えば第１の処理ブロックＧ１には、基板ＳＵ、ＳＬの表面ＳＵ１、ＳＬ１を改質する表面改質装置３０が配置されている。表面改質装置３０では、例えば減圧雰囲気下において処理ガスがプラズマ化され、この処理ガスのプラズマによって表面ＳＵ１、ＳＬ１が改質される。なお、表面改質装置３０の構成については後述する。
例えば第２の処理ブロックＧ２には、例えば純水によって基板ＳＵ、ＳＬの表面ＳＵ１、ＳＬ１を親水化すると共に当該表面ＳＵ１、ＳＬ１を洗浄する表面親水化装置４０、基板ＳＵ、ＳＬを接合する接合装置４１が、搬入出ステーション２側からこの順で水平方向のＹ方向に並べて配置されている。なお、表面親水化装置４０、接合装置４１の数や配置は本実施の形態に限定されず、任意に設定できる。
表面親水化装置４０では、例えばスピンチャックに保持された基板ＳＵ、ＳＬを回転させながら、当該基板ＳＵ、ＳＬ上に純水を供給する。そうすると、供給された純水は基板ＳＵ、ＳＬの表面ＳＵ１、ＳＬ１上を拡散し、表面ＳＵ１、ＳＬ１が親水化される。
なお、接合装置４１の構成については後述する。
例えば第３の処理ブロックＧ３には、図２に示すように基板ＳＵ、ＳＬ、重合基板ＳＴのトランジション装置５０、５１が下から順に２段に設けられている。
図１に示すように第１の処理ブロックＧ１〜第３の処理ブロックＧ３に囲まれた領域には、基板搬送領域６０が形成されている。基板搬送領域６０には、例えば基板搬送装置６１が配置されている。
基板搬送装置６１は、例えば鉛直方向、水平方向（Ｙ方向、Ｘ方向）及び鉛直軸周りに移動自在な搬送アームを有している。基板搬送装置６１は、基板搬送領域６０内を移動し、周囲の第１の処理ブロックＧ１、第２の処理ブロックＧ２及び第３の処理ブロックＧ３内の所定の装置に基板ＳＵ、ＳＬ、重合基板ＳＴを搬送できる。
以上の接合システム１には、図１に示すように制御部７０が設けられている。制御部７０は、例えばコンピュータであり、プログラム格納部（図示せず）を有している。プログラム格納部には、接合システム１における基板ＳＵ、ＳＬ、重合基板ＳＴの処理を制御するプログラムが格納されている。また、プログラム格納部には、上述の各種処理装置や搬送装置などの駆動系の動作を制御して、接合システム１における後述の基板接合処理を実現させるためのプログラムも格納されている。なお、前記プログラムは、例えばコンピュータ読み取り可能なハードディスク（ＨＤ）、フレキシブルディスク（ＦＤ）、コンパクトディスク（ＣＤ）、マグネットオプティカルデスク（ＭＯ）、メモリーカードなどのコンピュータに読み取り可能な記憶媒体Ｈに記録されていたものであって、その記憶媒体Ｈから制御部７０にインストールされたものであってもよい。
なお、接合システム１の外部には、重合基板ＳＴを熱処理する熱処理装置（図示せず）が設けられている。熱処理装置は種々の構成が取り得るが、例えば重合基板ＳＴを加熱処理する加熱部と、重合基板ＳＴを温度調節する温度調節部を有している。熱処理装置では、先ず、加熱部によって重合基板ＳＴが所定の温度まで加熱された後、温度調節部によって所定の温度、例えば常温（２５℃）に調節される。
次に、上述した表面改質装置３０の構成について説明する。表面改質装置３０は、図４に示すように内部を密閉可能な処理容器１００を有している。処理容器１００の基板搬送領域６０側の側面には、基板ＳＵ、ＳＬの搬入出口１０１が形成され、当該搬入出口１０１にはゲートバルブ１０２が設けられている。
処理容器１００の内部には、基板ＳＵ、ＳＬを載置させるための下部電極１１０が設けられている。下部電極１１０は、例えばアルミニウムなどの導電性材料で構成される。下部電極１１０の下方には、例えばモータなどを備えた駆動部１１１が設けられている。この駆動部１１１により、下部電極１１０は昇降自在になっている。
下部電極１１０の上部は、基板ＳＵ、ＳＬを載置する載置部１２０に構成されている。
下部電極１１０の上面の周囲には、図５に示すように下部電極１１０の上面に載置された基板ＳＵ、ＳＬの外周を囲むように、環状のフォーカスリング１２１が配置されている。フォーカスリング１２１は、反応性イオンを引き寄せない絶縁性または導電性の材料、例えば石英からなり、反応性イオンを、内側の基板ＳＵ、ＳＬにだけ効果的に入射せしめるように作用する。すなわち、このフォーカスリング１２１によって、反応性イオンの均一性が最適化される。
図４に示すように下部電極１１０と処理容器１００の側壁との間には、例えばアルミニウムからなるシャッタ１３０が設けられている。シャッタ１３０は、処理容器１００の内部において、下部電極１１０と後述する上部電極１４０との間を電気的に遮蔽してプラズマ領域を形成するために設けられる。
また、下部電極１１０と処理容器１００の側壁との間において、シャッタ１３０の下方には、複数のバッフル孔が設けられた排気板１３１が配置されている。排気板１３１は、側面視において、処理容器１００側から下部電極１１０側に向けて下方に傾斜している。排気板１３１は、例えばアルミニウムからなる。この排気板１３１により、処理容器１００内の雰囲気が処理容器１００内から均一に排気される。また、この排気板１３１により、プラズマを生成する領域（下部電極１１０と上部電極１４０の間の領域）とプラズマ生成しない領域（下部電極１１０より下方の領域）の間に圧力差が設けられ、上記プラズマを生成する領域のみにプラズマが生成される。
下部電極１１０の下面には、中空に成形された導体よりなる給電棒１３２が接続されている。給電棒１３２には、例えばブロッキングコンデンサなどから成る整合器１３３を介して、高周波電源１３４が接続されている。プラズマ処理時には、高周波電源１３４から、所定周波数、例えば１３ＭＨｚ〜１００ＭＨｚのいずれかの高周波電圧が、下部電極１１０に印加される。なお、この所定周波数の設定方法については後述する。
なお、下部電極１１０に高周波電圧を印加する高周波電源１３４は、上述した制御部７０によって制御される。
下部電極１１０の上方には、上部電極１４０が配置されている。下部電極１１０の上面と上部電極１４０の下面は、互いに平行に、所定の間隔をあけて対向して配置されている。下部電極１１０の上面と上部電極１４０の下面の間隔は、駆動部１１１により調整される。上部電極１４０は、例えばアルミニウムなどの導電性材料で構成される。
上部電極１４０は接地され、グランド電位に接続されている。このように上部電極１４０が接地されているため、プラズマ処理中、上部電極１４０の下面の損傷を抑制することができる。
また、上部電極１４０の下面の面積は、下部電極１１０の上面の面積より大きい。ここで、下部電極１１０の上面の面積をＡ１、下部電極１１０の自己バイアス電位をＶｄｃ１とし、上部電極１４０の下面の面積をＡ２、上部電極１４０の自己バイアス電位をＶｄｃ２とすると、下記式（１）が成立する。
Ｖｄｃ１／Ｖｄｃ２＝（Ａ２／Ａ１）４ ・・・（１）
上記式（１）によれば、本実施の形態のように下部電極１１０に対して上部電極１４０の面積を大きくした場合、基板ＳＵ、ＳＬに対して十分な自己バイアス電位Ｖｄｃをとることができる。そうすると、プラズマ処理を適切に行うことができる。また、上部電極１４０のＶｄｃを小さくできるので、当該上部電極の１０の下面の損傷をさらに抑制することができる。
なお、上部電極１４０と下部電極１１０の間において、処理容器１００の側壁と排気板１３１も接地され、グランド電位に接続されている。このため、これら処理容器１００の側壁と排気板１３１の損傷も抑制することができる。特に排気板１３１は、側面視において処理容器１００側から下部電極１１０側に向けて下方に傾斜しており、その表面積が大きいため、当該排気板１３１の損傷をさらに抑制することができる。
上部電極１４０の下面には、例えば石英からなる上部電極カバー１４１が設けられている。この上部電極カバー１４１によって、プラズマ処理中、上部電極１４０の下面の損傷をさらに抑制することができる。
上部電極１４０の内部には中空部１５０が形成されている。中空部１５０には、ガス供給管１５１が接続されている。ガス供給管１５１は、内部に処理ガスを貯留するガス供給源１５２に連通している。また、ガス供給管１５１には、処理ガスの流れを制御するバルブや流量調節部等を含む供給機器群１５３が設けられている。そして、ガス供給源１５２から供給された処理ガスは、供給機器群１５３で流量制御され、ガス供給管１５１を介して、上部電極１４０の中空部１５０に導入される。なお、処理ガスには、例えば酸素ガスや窒素ガス等が用いられる。
中空部１５０の内部には、処理ガスの均一拡散を促進するためのバッフル板１５４が設けられている。バッフル板１５４には、多数の小孔が設けられている。上部電極カバー１４１の下面には、上部電極１４０の中空部１５０から処理容器１００の内部に処理ガスを噴出させる多数のガス噴出口１５５が形成されている。なお、本実施の形態においては、これら中空部１５０、ガス供給管１５１、ガス供給源１５２、供給機器群１５３、バッフル板１５４及びガス噴出口１５５が、ガス供給機構を構成している。
処理容器１００の下方には、吸気口１６０が形成されている。吸気口１６０には、処理容器１００の内部の雰囲気を所定圧力まで減圧する真空ポンプ１６１に連通する吸気管１６２が接続されている。なお、本実施の形態においては、これら吸気口１６０、真空ポンプ１６１及び吸気管１６２が、減圧機構を構成している。
下部電極１１０の下方には、基板ＳＵ、ＳＬを下方から支持し昇降させるための昇降ピン（図示せず）が設けられている。昇降ピンは、下部電極１１０に形成された貫通孔（図示せず）を挿通し、下部電極１１０の上面から突出可能になっている。
なお、表面改質装置３０における各部の動作は、上述した制御部７０によって制御される。
次に、上述した接合装置４１の構成について説明する。接合装置４１は、図６に示すように内部を密閉可能な処理容器２００を有している。処理容器２００の基板搬送領域６０側の側面には、基板ＳＵ、ＳＬ、重合基板ＳＴの搬入出口２０１が形成され、当該搬入出口２０１には開閉シャッタ２０２が設けられている。
処理容器２００の内部は、内壁２０３によって、搬送領域Ｔ１と処理領域Ｔ２に区画されている。上述した搬入出口２０１は、搬送領域Ｔ１における処理容器２００の側面に形成されている。また、内壁２０３にも、基板ＳＵ、ＳＬ、重合基板ＳＴの搬入出口２０４が形成されている。
搬送領域Ｔ１のＸ方向正方向側には、基板ＳＵ、ＳＬ、重合基板ＳＴを一時的に載置するためのトランジション２１０が設けられている。トランジション２１０は、例えば２段に形成され、基板ＳＵ、ＳＬ、重合基板ＳＴのいずれか２つを同時に載置することができる。
搬送領域Ｔ１には、基板搬送機構２１１が設けられている。基板搬送機構２１１は、図６及び図７に示すように例えば鉛直方向、水平方向（Ｙ方向、Ｘ方向）及び鉛直軸周りに移動自在な搬送アームを有している。そして、基板搬送機構２１１は、搬送領域Ｔ１内、又は搬送領域Ｔ１と処理領域Ｔ２との間で基板ＳＵ、ＳＬ、重合基板ＳＴを搬送できる。
搬送領域Ｔ１のＸ方向負方向側には、基板ＳＵ、ＳＬの水平方向の向きを調節する位置調節機構２２０が設けられている。位置調節機構２２０は、基板ＳＵ、ＳＬを保持して回転させる保持部（図示せず）を備えた基台２２１と、基板ＳＵ、ＳＬのノッチ部の位置を検出する検出部２２２と、を有している。そして、位置調節機構２２０では、基台２２１に保持された基板ＳＵ、ＳＬを回転させながら検出部２２２で基板ＳＵ、ＳＬのノッチ部の位置を検出することで、当該ノッチ部の位置を調節して基板ＳＵ、ＳＬの水平方向の向きを調節している。なお、基台２２１において基板ＳＵ、ＳＬを保持する構造は特に限定されるものではなく、例えばピンチャック構造やスピンチャック構造など、種々の構造が用いられる。
また、搬送領域Ｔ１には、上側基板ＳＵの表裏面を反転させる反転機構２３０が設けられている。反転機構２３０は、上側基板ＳＵを保持する保持アーム２３１を有している。保持アーム２３１は、水平方向（Ｙ方向）に延伸している。また保持アーム２３１には、上側基板ＳＵを保持する保持部材２３２が例えば４箇所に設けられている。
保持アーム２３１は、例えばモータなどを備えた駆動部２３３に支持されている。この駆動部２３３によって、保持アーム２３１は水平軸周りに回動自在である。また保持アーム２３１は、駆動部２３３を中心に回動自在であると共に、水平方向（Ｙ方向）に移動自在である。駆動部２３３の下方には、例えばモータなどを備えた他の駆動部（図示せず）が設けられている。この他の駆動部によって、駆動部２３３は鉛直方向に延伸する支持柱２３４に沿って鉛直方向に移動できる。このように駆動部２３３によって、保持部材２３２に保持された上側基板ＳＵは、水平軸周りに回動できると共に鉛直方向及び水平方向に移動できる。また、保持部材２３２に保持された上側基板ＳＵは、駆動部２３３を中心に回動して、位置調節機構２２０から後述する上チャック２４０との間を移動できる。
処理領域Ｔ２には、上側基板ＳＵを下面で吸着保持する上チャック２４０と、下側基板ＳＬを上面で載置して吸着保持する下チャック２４１とが設けられている。下チャック２４１は、上チャック２４０の下方に設けられ、上チャック２４０と対向配置可能に構成されている。すなわち、上チャック２４０に保持された上側基板ＳＵと下チャック２４１に保持された下側基板ＳＬは対向して配置可能となっている。
上チャック２４０は、当該上チャック２４０の上方に設けられた上チャック保持部２５０に保持されている。上チャック保持部２５０は、処理容器２００の天井面に設けられている。すなわち、上チャック２４０は、上チャック保持部２５０を介して処理容器２００に固定されて設けられている。
上チャック保持部２５０には、下チャック２４１に保持された下側基板ＳＬの表面ＳＬ１を撮像する上部撮像部２５１が設けられている。すなわち、上部撮像部２５１は上チャック２４０に隣接して設けられている。上部撮像部２５１には、例えばＣＣＤカメラが用いられる。
下チャック２４１は、当該下チャック２４１の下方に設けられた第１の下チャック移動部２６０に支持されている。第１の下チャック移動部２６０は、後述するように下チャック２４１を水平方向（Ｙ方向）に移動させるように構成されている。また、第１の下チャック移動部２６０は、下チャック２４１を鉛直方向に移動自在、且つ鉛直軸回りに回転可能に構成されている。
第１の下チャック移動部２６０には、上チャック２４０に保持された上側基板ＳＵの表面ＳＵ１を撮像する下部撮像部２６１が設けられている。すなわち、下部撮像部２６１は下チャック２４１に隣接して設けられている。下部撮像部２６１には、例えばＣＣＤカメラが用いられる。
第１の下チャック移動部２６０は、当該第１の下チャック移動部２６０の下面側に設けられ、水平方向（Ｙ方向）に延伸する一対のレール２６２、２６２に取り付けられている。そして、第１の下チャック移動部２６０は、レール２６２に沿って移動自在に構成されている。
一対のレール２６２、２６２は、第２の下チャック移動部２６３に配設されている。第２の下チャック移動部２６３は、当該第２の下チャック移動部２６３の下面側に設けられ、水平方向（Ｘ方向）に延伸する一対のレール２６４、２６４に取り付けられている。そして、第２の下チャック移動部２６３は、レール２６４に沿って移動自在に構成され、すなわち下チャック２４１を水平方向（Ｘ方向）に移動させるように構成されている。なお、一対のレール２６４、２６４は、処理容器２００の底面に設けられた載置台２６５上に配設されている。
次に、接合装置４１の上チャック２４０と上チャック保持部２５０の詳細な構成について説明する。
上チャック２４０には、図８に示すようにピンチャック方式が採用されている。上チャック２４０は、平面視において上側基板ＳＵの径以上の径を有する本体部２７０を有している。本体部２７０の下面には、上側基板ＳＵの裏面ＳＵ２に接触する複数のピン２７１が設けられている。また、本体部２７０の下面の外周部には、ピン２７１と同じ高さを有し、上側基板ＳＵの裏面ＳＵ２の外周部を支持する外側リブ２７２が設けられている。外側リブ２７２は、複数のピン２７１の外側に環状に設けられている。
また、本体部２７０の下面には、外側リブ２７２の内側において、ピン２７１と同じ高さを有し、上側基板ＳＵの裏面ＳＵ２を支持する内側リブ２７３が設けられている。内側リブ２７３は、外側リブ２７２と同心円状に環状に設けられている。そして、外側リブ２７２の内側の領域２７４（以下、吸引領域２７４という場合がある。）は、内側リブ２７３の内側の第１の吸引領域２７４ａと、内側リブ２７３の外側の第２の吸引領域２７４ｂとに区画されている。
本体部２７０の下面には、第１の吸引領域２７４ａにおいて、上側基板ＳＵを真空引きするための第１の吸引口２７５ａが形成されている。第１の吸引口２７５ａは、例えば第１の吸引領域２７４ａにおいて４箇所に形成されている。第１の吸引口２７５ａには、本体部２７０の内部に設けられた第１の吸引管２７６ａが接続されている。さらに第１の吸引管２７６ａには、第１の真空ポンプ２７７ａが接続されている。
また、本体部２７０の下面には、第２の吸引領域２７４ｂにおいて、上側基板ＳＵを真空引きするための第２の吸引口２７５ｂが形成されている。第２の吸引口２７５ｂは、例えば第２の吸引領域２７４ｂにおいて２箇所に形成されている。第２の吸引口２７５ｂには、本体部２７０の内部に設けられた第２の吸引管２７６ｂが接続されている。さらに第２の吸引管２７６ｂには、第２の真空ポンプ２７７ｂが接続されている。
そして、上側基板ＳＵ、本体部２７０及び外側リブ２７２に囲まれて形成された吸引領域２７４ａ、２７４ｂをそれぞれ吸引口２７５ａ、２７５ｂから真空引きし、吸引領域２７４ａ、２７４ｂを減圧する。このとき、吸引領域２７４ａ、２７４ｂの外部の雰囲気が大気圧であるため、上側基板ＳＵは減圧された分だけ大気圧によって吸引領域２７４ａ、２７４ｂ側に押され、上チャック２４０に上側基板ＳＵが吸着保持される。また、上チャック２４０は、第１の吸引領域２７４ａと第２の吸引領域２７４ｂ毎に上側基板ＳＵを真空引き可能に構成されている。
かかる場合、外側リブ２７２が上側基板ＳＵの裏面ＳＵ２の外周部を支持するので、上側基板ＳＵはその外周部まで適切に真空引きされる。このため、上チャック２４０に上側基板ＳＵの全面が吸着保持され、当該上側基板ＳＵの平面度を小さくして、上側基板ＳＵを平坦にすることができる。
しかも、複数のピン２７１の高さが均一なので、上チャック２４０の下面の平面度をさらに小さくすることができる。このように上チャック２４０の下面を平坦にして（下面の平面度を小さくして）、上チャック２４０に保持された上側基板ＳＵの鉛直方向の歪みを抑制することができる。
また、上側基板ＳＵの裏面ＳＵ２は複数のピン２７１に支持されているので、上チャック２４０による上側基板ＳＵの真空引きを解除する際、当該上側基板ＳＵが上チャック２４０から剥がれ易くなる。
上チャック２４０において、本体部２７０の中心部には、当該本体部２７０を厚み方向に貫通する貫通孔２７８が形成されている。この本体部２７０の中心部は、上チャック２４０に吸着保持される上側基板ＳＵの中心部に対応している。そして貫通孔２７８には、後述する押動部材２９０におけるアクチュエータ部２９１の先端部が挿通するようになっている。
上チャック保持部２５０は、図７に示すように上チャック２４０の本体部２７０の上面に設けられた支持部材２８０を有している。支持部材２８０は、平面視において少なくとも本体部２７０の上面を覆うように設けられ、且つ本体部２７０に対して例えばネジ止めによって固定されている。支持部材２８０は、処理容器２００の天井面に設けられた複数の支持柱２８１に支持されている。
支持部材２８０の上面には、図８に示すように上側基板ＳＵの中心部を押圧する押動部材２９０がさらに設けられている。押動部材２９０は、アクチュエータ部２９１とシリンダ部２９２とを有している。
アクチュエータ部２９１は、電空レギュレータ（図示せず）から供給される空気により一定方向に一定の圧力を発生させるもので、圧力の作用点の位置によらず当該圧力を一定に発生させることができる。そして、電空レギュレータからの空気によって、アクチュエータ部２９１は、上側基板ＳＵの中心部と当接して当該上側基板ＳＵの中心部にかかる押圧荷重を制御することができる。また、アクチュエータ部２９１の先端部は、電空レギュレータからの空気によって、貫通孔２７８を挿通して鉛直方向に昇降自在になっている。
アクチュエータ部２９１は、シリンダ部２９２に支持されている。シリンダ部２９２は、例えばモータを内蔵した駆動部によってアクチュエータ部２９１を鉛直方向に移動させることができる。
以上のように押動部材２９０は、アクチュエータ部２９１によって押圧荷重の制御をし、シリンダ部２９２によってアクチュエータ部２９１の移動の制御をしている。そして、押動部材２９０は、後述する基板ＳＵ、ＳＬの接合時に、上側基板ＳＵの中心部と下側基板ＳＬの中心部とを当接させて押圧することができる。
次に、接合装置４１の下チャック２４１の詳細な構成について説明する。
下チャック２４１には、図８に示すように上チャック２４０と同様にピンチャック方式が採用されている。下チャック２４１は、平面視において下側基板ＳＬの径以上の径を有する本体部３００を有している。本体部３００の上面には、下側基板ＳＬの裏面ＳＬ２に接触する複数のピン３０１が設けられている。また、本体部３００の上面の外周部には、ピン３０１と同じ高さを有し、下側基板ＳＬの裏面ＳＬ２の外周部を支持する外側リブ３０２が設けられている。外側リブ３０２は、複数のピン３０１の外側に環状に設けられている。
また、本体部３００の上面には、外側リブ３０２の内側において、ピン３０１と同じ高さを有し、下側基板ＳＬの裏面ＳＬ２を支持する内側リブ３０３が設けられている。内側リブ３０３は、外側リブ３０２と同心円状に環状に設けられている。そして、外側リブ３０２の内側の領域３０４（以下、吸引領域３０４という場合がある。）は、内側リブ３０３の内側の第１の吸引領域３０４ａと、内側リブ３０３の外側の第２の吸引領域３０４ｂとに区画されている。
本体部３００の上面には、第１の吸引領域３０４ａにおいて、下側基板ＳＬを真空引きするための第１の吸引口３０５ａが形成されている。第１の吸引口３０５ａは、例えば第１の吸引領域３０４ａにおいて１箇所に形成されている。第１の吸引口３０５ａには、本体部３００の内部に設けられた第１の吸引管３０６ａが接続されている。さらに第１の吸引管３０６ａには、第１の真空ポンプ３０７ａが接続されている。
また、本体部３００の上面には、第２の吸引領域３０４ｂにおいて、下側基板ＳＬを真空引きするための第２の吸引口３０５ｂが形成されている。第２の吸引口３０５ｂは、例えば第２の吸引領域３０４ｂにおいて２箇所に形成されている。第２の吸引口３０５ｂには、本体部３００の内部に設けられた第２の吸引管３０６ｂが接続されている。さらに第２の吸引管３０６ｂには、第２の真空ポンプ３０７ｂが接続されている。
そして、下側基板ＳＬ、本体部３００及び外側リブ３０２に囲まれて形成された吸引領域３０４ａ、３０４ｂをそれぞれ吸引口３０５ａ、３０５ｂから真空引きし、吸引領域３０４ａ、３０４ｂを減圧する。このとき、吸引領域３０４ａ、３０４ｂの外部の雰囲気が大気圧であるため、下側基板ＳＬは減圧された分だけ大気圧によって吸引領域３０４ａ、３０４ｂ側に押され、下チャック２４１に下側基板ＳＬが吸着保持される。また、下チャック２４１は、第１の吸引領域３０４ａと第２の吸引領域３０４ｂ毎に下側基板ＳＬを真空引き可能に構成されている。
かかる場合、外側リブ３０２が下側基板ＳＬの裏面ＳＬ２の外周部を支持するので、下側基板ＳＬはその外周部まで適切に真空引きされる。このため、下チャック２４１に下側基板ＳＬの全面が吸着保持され、当該下側基板ＳＬの平面度を小さくして、下側基板ＳＬを平坦にすることができる。
しかも、複数のピン３０１の高さが均一なので、下チャック２４１の上面の平面度をさらに小さくすることができる。このように下チャック２４１の上面を平坦にして（上面の平坦度を小さくして）、下チャック２４１に保持された下側基板ＳＬの鉛直方向の歪みを抑制することができる。
また、下側基板ＳＬの裏面ＳＬ２は複数のピン３０１に支持されているので下チャック２４１による下側基板ＳＬの真空引きを解除する際、当該下側基板ＳＬが下チャック２４１から剥がれ易くなる。
下チャック２４１において、本体部３００の中心部付近には、当該本体部３００を厚み方向に貫通する貫通孔（図示せず）が例えば３箇所に形成されている。そして貫通孔には、第１の下チャック移動部２６０の下方に設けられた昇降ピンが挿通するようになっている。
本体部３００の外周部には、基板ＳＵ、ＳＬ、重合基板ＳＴが下チャック２４１から飛び出したり、滑落するのを防止するガイド部材（図示せず）が設けられている。ガイド部材は、本体部３００の外周部に複数個所、例えば４箇所に等間隔に設けられている。
なお、接合装置４１における各部の動作は、上述した制御部７０によって制御される。
次に、以上のように構成された接合システム１及び熱処理装置を用いて行われる基板ＳＵ、ＳＬの接合処理方法について説明する。図９は、かかる基板接合処理の主な工程の例を示すフローチャートである。
先ず、複数枚の上側基板ＳＵを収容したカセットＣＵ、複数枚の下側基板ＳＬを収容したカセットＣＬ、及び空のカセットＣＴが、搬入出ステーション２の所定のカセット載置板１１に載置される。その後、基板搬送装置２２によりカセットＣＵ内の上側基板ＳＵが取り出され、処理ステーション３の第３の処理ブロックＧ３のトランジション装置５０に搬送される。
次に上側基板ＳＵは、基板搬送装置６１によって第１の処理ブロックＧ１の表面改質装置３０に搬送される。このとき、ゲートバルブ１０２とシャッタ１３０が開かれており、処理容器１００内が大気圧に開放されている。上側基板ＳＵは表面改質装置３０に搬入されると、基板搬送装置６１から、予め上昇していた昇降ピンに受け渡される。その後、基板搬送装置６１が表面改質装置３０から退出し、ゲートバルブ１０２とシャッタ１３０が閉じられる。
その後、上側基板ＳＵを昇降ピンで保持した状態で、真空ポンプ１６１を作動させ、吸気口１６０を介して処理容器１００の内部の雰囲気が所定圧力、例えば２．６Ｐａ（２０ｍＴｏｒｒ）まで減圧される。続いて、昇降ピンが下降し、上側基板ＳＵが下部電極１１０の上面に載置される。大気圧下で上側基板ＳＵを下部電極１１０の上面に載置しようとすると、当該上側基板ＳＵが水平方向にずれるおそれがあるため、このように所定圧力まで減圧された後に上側基板ＳＵが下部電極１１０に載置される。そして、後述するように上側基板ＳＵを処理中、処理容器１００内の雰囲気は上記所定圧力に維持される。
その後、ガス供給源１５２から供給された処理ガスが、上部電極１４０の下面のガス噴出口１５５から、処理容器１００の内部に均一に供給される。そして、高周波電源１３４から下部電極１１０に、例えば１３ＭＨｚ〜１００ＭＨｚのいずれかのの高周波電圧が印加される。そうすると、上部電極１４０と下部電極１１０との間に電界が形成され、この電界によって処理容器１００の内部に供給された処理ガスがプラズマ化される。
この処理ガスのプラズマによって、下部電極１１０上の上側基板ＳＵの表面ＳＵ１が改質される。具体的には、酸素プラズマや窒素プラズマによりダングリングボンドが形成され、上側基板ＳＵの処理膜ＦＵ、ＦＬの表面が改質される（図９の工程Ｓ１）。
上側基板ＳＵの表面ＳＵ１が改質されると、処理容器１００内への処理ガスの供給を停止すると共に、高周波電源１３４から下部電極１１０への高周波電圧の印加を停止する。
その後、真空ポンプ１６１を停止し、処理容器１００内の減圧を停止する。続いて、ゲートバルブ１０２とシャッタ１３０が開けられた後、すなわち処理容器１００内が大気圧に開放された後、昇降ピンを上昇させ下部電極１１０から基板搬送装置６１に上側基板ＳＵが受け渡されて、処理容器１００から搬出される。
次に上側基板ＳＵは、基板搬送装置６１によって第２の処理ブロックＧ２の表面親水化装置４０に搬送される。表面親水化装置４０では、スピンチャックに保持された上側基板ＳＵを回転させながら、当該上側基板ＳＵ上に純水を供給する。そうすると、供給された純水は上側基板ＳＵの表面ＳＵ１上を拡散し、表面改質装置３０において改質された上側基板ＳＵの表面ＳＵ１に水酸基（シラノール基）が付着して当該表面ＳＵ１が親水化される。また、当該純水によって、上側基板ＳＵの表面ＳＵ１が洗浄される（図９の工程Ｓ２）。
次に上側基板ＳＵは、基板搬送装置６１によって第２の処理ブロックＧ２の接合装置４１に搬送される。接合装置４１に搬入された上側基板ＳＵは、トランジション２１０を介して基板搬送機構２１１により位置調節機構２２０に搬送される。そして位置調節機構２２０によって、上側基板ＳＵの水平方向の向きが調節される（図９の工程Ｓ３）。
その後、位置調節機構２２０から反転機構２３０の保持アーム２３１に上側基板ＳＵが受け渡される。続いて搬送領域Ｔ１において、保持アーム２３１を反転させることにより、上側基板ＳＵの表裏面が反転される（図９の工程Ｓ４）。すなわち、上側基板ＳＵの表面ＳＵ１が下方に向けられる。
その後、反転機構２３０の保持アーム２３１が、駆動部２３３を中心に回動して上チャック２４０の下方に移動する。そして、反転機構２３０から上チャック２４０に上側基板ＳＵが受け渡される。上側基板ＳＵは、上チャック２４０にその裏面ＳＵ２が吸着保持される（図９の工程Ｓ５）。具体的には、真空ポンプ２７７ａ、２７７ｂを作動させ、吸引領域２７４ａ、２７４ｂにおいて吸引口２７５ａ、２７５ｂを介して上側基板ＳＵを真空引きし、上側基板ＳＵが上チャック２４０に吸着保持される。
上側基板ＳＵに上述した工程Ｓ１〜Ｓ５の処理が行われている間、当該上側基板ＳＵに続いて下側基板ＳＬの処理が行われる。先ず、基板搬送装置２２によりカセットＣＬ内の下側基板ＳＬが取り出され、処理ステーション３のトランジション装置５０に搬送される。
次に下側基板ＳＬは、基板搬送装置６１によって表面改質装置３０に搬送され、下側基板ＳＬの表面ＳＬ１が改質される（図９の工程Ｓ６）。なお、工程Ｓ６における下側基板ＳＬの表面ＳＬ１の改質は、上述した工程Ｓ１と同様である。
その後、下側基板ＳＬは、基板搬送装置６１によって表面親水化装置４０に搬送され、下側基板ＳＬの表面ＳＬ１が親水化される共に当該表面ＳＬ１が洗浄される（図９の工程Ｓ７）。なお、工程Ｓ７における下側基板ＳＬの表面ＳＬ１の親水化及び洗浄は、上述した工程Ｓ２と同様である。
その後、下側基板ＳＬは、基板搬送装置６１によって接合装置４１に搬送される。接合装置４１に搬入された下側基板ＳＬは、トランジション２１０を介して基板搬送機構２１１により位置調節機構２２０に搬送される。そして位置調節機構２２０によって、下側基板ＳＬの水平方向の向きが調節される（図９の工程Ｓ８）。
その後、下側基板ＳＬは、基板搬送機構２１１によって下チャック２４１に搬送され、下チャック２４１にその裏面ＳＬ２が吸着保持される（図９の工程Ｓ９）。具体的には、真空ポンプ３０７ａ、３０７ｂを作動させ、吸引領域３０４ａ、３０４ｂにおいて吸引口３０５ａ、３０５ｂを介して下側基板ＳＬを真空引きし、下側基板ＳＬが下チャック２４１に吸着保持される。
次に、上チャック２４０に保持された上側基板ＳＵと下チャック２４１に保持された下側基板ＳＬとの水平方向の位置調節を行う。具体的には、第１の下チャック移動部２６０と第２の下チャック移動部２６３によって下チャック２４１を水平方向（Ｘ方向及びＹ方向）に移動させ、上部撮像部２５１を用いて、下側基板ＳＬの表面ＳＬ１上の予め定められた基準点を順次撮像する。同時に、下部撮像部２６１を用いて、上側基板ＳＵの表面ＳＵ１上の予め定められた基準点を順次撮像する。撮像された画像は、制御部７０に出力される。制御部７０では、上部撮像部２５１で撮像された画像と下部撮像部２６１で撮像された画像に基づいて、上側基板ＳＵの基準点と下側基板ＳＬの基準点がそれぞれ合致するような位置に、第１の下チャック移動部２６０と第２の下チャック移動部２６３によって下チャック２４１を移動させる。こうして上側基板ＳＵと下側基板ＳＬの水平方向位置が調節される（図９の工程Ｓ１０）。
その後、第１の下チャック移動部２６０によって下チャック２４１を鉛直上方に移動させて、上チャック２４０と下チャック２４１の鉛直方向位置の調節を行い、当該上チャック２４０に保持された上側基板ＳＵと下チャック２４１に保持された下側基板ＳＬとの鉛直方向位置の調節を行う（図９の工程Ｓ１１）。そして、上側基板ＳＵと下側基板ＳＬが所定の位置に対向配置される。
次に、上チャック２４０に保持された上側基板ＳＵと下チャック２４１に保持された下側基板ＳＬの接合処理が行われる。
先ず、図１０に示すように押動部材２９０のシリンダ部２９２によってアクチュエータ部２９１を下降させる。そうすると、このアクチュエータ部２９１の下降に伴い、上側基板ＳＵの中心部が押圧されて下降する。このとき、電空レギュレータから供給される空気によって、アクチュエータ部２９１には、所定の押圧荷重がかけられる。そして、押動部材２９０によって、上側基板ＳＵの中心部と下側基板ＳＬの中心部を当接させて押圧する（図９の工程Ｓ１２）。このとき、第１の真空ポンプ２７７ａの作動を停止して、第１の吸引領域２７４ａにおける第１の吸引口２７５ａからの上側基板ＳＵの真空引きを停止すると共に、第２の真空ポンプ２７７ｂは作動させたままにし、第２の吸引領域２７４ｂを第２の吸引口２７５ｂから真空引きする。そして、押動部材２９０で上側基板ＳＵの中心部を押圧する際にも、上チャック２４０によって上側基板ＳＵの外周部を保持することができる。
そうすると、押圧された上側基板ＳＵの中心部と下側基板ＳＬの中心部との間で接合が開始する（図１０中の太線部）。すなわち、上側基板ＳＵの表面ＳＵ１と下側基板ＳＬの表面ＳＬ１はそれぞれ工程Ｓ１、Ｓ６において改質されているため、先ず、表面ＳＵ１、ＳＬ１間にファンデルワールス力（分子間力）が生じ、当該表面ＳＵ１、ＳＬ１同士が接合される。さらに、上側基板ＳＵの表面ＳＵ１と下側基板ＳＬの表面ＳＬ１はそれぞれ工程Ｓ２、Ｓ７において親水化されているため、表面ＳＵ１、ＳＬ１間の親水基が水素結合し（分子間力）、表面ＳＵ１、ＳＬ１同士が強固に接合される。
その後、押動部材２９０によって上側基板ＳＵの中心部と下側基板ＳＬの中心部を押圧した状態で第２の真空ポンプ２７７ｂの作動を停止して、第２の吸引領域２７４ｂにおける第２の吸引口２７５ｂからの上側基板ＳＵの真空引きを停止する。そうすると、上側基板ＳＵが下側基板ＳＬ上に落下する。そして上側基板ＳＵが下側基板ＳＬ上に順次落下して当接し、上述した表面ＳＵ１、ＳＬ１間のファンデルワールス力と水素結合による接合が順次拡がる。こうして、上側基板ＳＵの表面ＳＵ１と下側基板ＳＬの表面ＳＬ１が全面で当接し、上側基板ＳＵと下側基板ＳＬが接合される（図９の工程Ｓ１３）。
この工程Ｓ１３では、上側基板ＳＵと下側基板ＳＬにおいて、絶縁膜ＤＵ、ＤＬ同士が対応し、且つ、金属部ＭＵ、ＭＬ同士が対応するように、処理膜ＦＵ、ＦＬ同士が接合される。ここで、接合前の基板ＳＵ、ＳＬの処理膜ＦＵ、ＦＬにおいて、金属部ＭＵ、ＭＬは絶縁膜ＤＵ、ＤＬに比べて凹んでいる場合がある。かかる場合、絶縁膜ＤＵ、ＤＬ間に上述したファンデルワールス力が生じる。そして、金属部ＭＵ、ＭＬ同士は、後述する工程Ｓ１４の熱処理において接合され、その導通が確保される。
また、工程Ｓ１３において、上側基板ＳＵの裏面ＳＵ２は複数のピン２７１に支持されているので、上チャック２４０による上側基板ＳＵの真空引きを解除した際、当該上側基板ＳＵが上チャック２４０から剥がれ易くなっている。このため、上側基板ＳＵと下側基板ＳＬの接合の拡がり（ボンディングウェーブ）が真円状になり、上側基板ＳＵと下側基板ＳＬが適切に接合される。
その後、押動部材２９０のアクチュエータ部２９１を上チャック２４０まで上昇させる。また、真空ポンプ３０７ａ、３０７ｂの作動を停止し、吸引領域３０４における下側基板ＳＬの真空引きを停止して、下チャック２４１による下側基板ＳＬの吸着保持を停止する。このとき、下側基板ＳＬの裏面ＳＬ２は複数のピン３０１に支持されているので、下チャック２４１による下側基板ＳＬの真空引きを解除した際、当該下側基板ＳＬが下チャック２４１から剥がれ易くなっている。
上側基板ＳＵと下側基板ＳＬが接合された重合基板ＳＴは、基板搬送装置６１によってトランジション装置５１に搬送され、その後搬入出ステーション２の基板搬送装置２２によって所定のカセット載置板１１のカセットＣＴに搬送される。
その後、重合基板ＳＴは接合システム１から搬出され、接合システム１の外部の熱処理装置に搬送される。熱処理装置では、先ず、加熱部によって重合基板ＳＴが例えば２００℃まで加熱され、これにより絶縁膜ＤＵ、ＤＬの接合強度が大きくなる。さらに加熱温度を上昇させ、重合基板ＳＴは例えば３５０℃まで加熱される。そうすると、例えば上述したように金属部ＭＵ、ＭＬが絶縁膜ＤＵ、ＤＬに比べて凹んでいる場合でも、当該金属部ＭＵ、ＭＬが熱膨張して接合され、金属部ＭＵ、ＭＬ間の導通が確保される。その後、温度調節部によって、重合基板ＳＴは所定の温度、例えば常温（２５℃）に調節される（図９の工程Ｓ１４）。こうして、一連の基板ＳＵ、ＳＬの接合処理が終了する。
以上の実施の形態によれば、工程Ｓ１において、高周波電源１３４から下部電極１１０に高周波電圧を印加することによって、処理容器１００の内部に供給された処理ガスがプラズマ化され、当該処理ガスのプラズマを用いて基板ＳＵ、ＳＬの表面ＳＵ１、ＳＬ１を適切に改質することができる。また、上部電極１４０の下面の面積が下部電極１１０の上面の面積より大きいので、基板ＳＵ、ＳＬに対して十分な自己バイアス電位Ｖｄｃをとることができ、プラズマ処理をより適切に行うことができる。
この際、上部電極１４０は接地され、グランド電位に接続されているので、プラズマ処理中、上部電極１４０の下面の損傷を抑制することができる。また、上部電極１４０の下面の面積が下部電極１１０の上面の面積より大きいので、上部電極１４０の下面の損傷をさらに抑制することができる。さらに、上部電極１４０の下面には上部電極カバー１４１が設けられているので、上部電極１４０の下面の損傷をさらに抑制することができる。
また、上部電極１４０と下部電極１１０の間において、処理容器１００の側壁と排気板１３１も接地され、グランド電位に接続されているので、処理容器１００の側壁と排気板１３１の損傷を抑制することができる。特に排気板１３１は、側面視において処理容器１００側から下部電極１１０側に向けて下方に傾斜しており、その表面積が大きいため、当該排気板１３１の損傷をさらに抑制することができる。
また、下部電極１１０の上面の周囲には、石英からなるフォーカスリング１２１が設けられているので、処理ガスのプラズマは、基板ＳＵ、ＳＬの表面ＳＵ１、ＳＬ１にのみ入射し、当該プラズマの下部電極１１０への衝突が抑制される。このため、下部電極１１０の損傷を抑制することができる。
このように上部電極１４０、処理容器１００の側壁、排気板１３１、及び下部電極１１０の損傷を抑制することができるので、これらの寿命を伸ばすことができる。また、このように損傷を抑制することで、パーティクルを軽減でき、製品の歩留まりを向上させることもできる。
また、本実施の形態の接合システム１は、表面改質装置３０、表面親水化装置４０、及び接合装置４１を備えているので、一のシステム内で基板ＳＵ、ＳＬの接合を効率よく行うことができる。したがって、基板接合処理のスループットをより向上させることができる。
次に、以上の実施の形態の表面改質装置３０において、高周波電源１３４から下部電極１１０に印加される高周波電圧の所定周波数の設定方法について説明する。
上述したように基板ＳＵ、ＳＬの接合処理において、絶縁膜ＤＵ、ＤＬは、工程Ｓ１３の接合処理においてファンデルワールス力によって接合され、さらに工程Ｓ１４の熱処理においてその接合が強固なものとされる。かかる場合、絶縁膜ＤＵ、ＤＬの接合強度は大きければ大きいほど好ましい。一方、金属部ＭＵ、ＭＬは、工程Ｓ１４の熱処理において熱膨張して接合される。かかる場合、金属部ＭＵ、ＭＬの導通を確保するためには、当該金属部ＭＵ、ＭＬの酸化を抑制する必要がある。
そこで発明者らは、これら絶縁膜ＤＵ、ＤＬの接合強度向上と、金属部ＭＵ、ＭＬの酸化抑制を満たすべく、先ず、所定周波数を設定する際に調節すべきパラメータを探った。具体的に発明者らは、接合システム１を用いて実験を行い、図１１及び図１２に示すように表面改質装置３０における処理条件を変化させて、接合処理後の重合基板ＳＴにおける絶縁膜ＤＵ、ＤＬの接合強度（ＳｉＣＮ膜の接合強度）と、金属部ＭＵ、ＭＬの酸化膜の厚み（Ｃｕ２Ｏ膜の厚み）を測定した。変化させた処理条件は、処理容器１００内の圧力、高周波電源１３４の電力、処理時間（高周波電源１３４から下部電極１１０に高周波電圧を印加する時間）である。
実験を行った結果を図１１及び図１２に示す。図１１は１３ＭＨｚの高周波電圧を用いた場合の結果であり、図１２は１００ＭＨｚの高周波電圧を用いた場合の結果である。図１１及び図１２にはそれぞれ６つのグラフが含まれており、各グラフの横軸は、処理容器１００内の圧力（Ｐｒｅｓｓ．）、高周波電源１３４の電力（Ｐｏｗｅｒ）、処理時間（Ｔｉｍｅ）であり、縦軸は、絶縁膜ＤＵ、ＤＬの接合強度（ＳｉＣＮ Ｓｔｒｅｎｇｔｈ）、金属部ＭＵ、ＭＬの酸化膜の厚み（Ｃｕ２Ｏ Ｔｈｉｃｋｎｅｓｓ）である。なお、各グラフにおいては、それぞれのパラメータの変化傾向のみを示し、その絶対値は示していない。
図１１を参照すると、処理容器１００内の圧力を大きくすると、絶縁膜ＤＵ、ＤＬの接合強度が大きくなり、且つ、金属部ＭＵ、ＭＬの酸化膜の厚みが小さくなる。これに対して、高周波電源１３４の電力と処理時間を大きくすると、絶縁膜ＤＵ、ＤＬの接合強度と金属部ＭＵ、ＭＬの酸化膜の厚みが共に大きくなってしまう。
図１２を参照すると、処理容器１００内の圧力を小さくすると、絶縁膜ＤＵ、ＤＬの接合強度が大きくなり、且つ、金属部ＭＵ、ＭＬの酸化膜の厚みが小さくなる。これに対して、高周波電源１３４の電力と処理時間を大きくすると、絶縁膜ＤＵ、ＤＬの接合強度と金属部ＭＵ、ＭＬの酸化膜の厚みが共に大きくなってしまう。
以上より、絶縁膜ＤＵ、ＤＬの接合強度向上と金属部ＭＵ、ＭＬの酸化抑制は、処理容器１００内の圧力を調節すれば実現できることが分かる。
さらに発明者らは、下部電極１１０に印加される高周波電圧の最適な所定周波数を探るため、接合システム１を用いて実験を行った。この実験では、高周波電圧の周波数（Ｆｒｅｑ．）を３８０ｋＭＨｚ、１３ＭＨｚ、１００ＭＨｚに変化させ、接合後の重合基板ＳＴの歩留まり（Ｙｉｅｌｄ）を測定した。重合基板ＳＴの歩留まりは、金属部ＭＵ、ＭＬ同士が適切に接合されているか否かを基準としている。具体的には、接合された複数の金属部ＭＵ、ＭＬの抵抗値を測定する。この金属部ＭＵ、ＭＬの抵抗値は、当該金属部ＭＵ、ＭＬの導通が適切にとれているかどうかを示す。そして、測定された抵抗値が基準抵抗値（許容される抵抗値）以下となる金属部ＭＵ、ＭＬの数の、金属部ＭＵ、ＭＬの全体数に対する割合が、重合基板ＳＴの歩留まりとして表される。
実験を行った結果、周波数が３８０ｋＨｚの場合、重合基板ＳＴの歩留まりは約６０％と良くなかった。一方、周波数が１３ＭＨｚの場合、重合基板ＳＴの歩留まりは約９０％であり、周波数が１００ＭＨｚの場合、重合基板ＳＴの歩留まりは約１００％であった。すなわち、周波数が１３ＭＨｚ、１００ＭＨｚの場合、歩留まりは向上することが分かった。したがって、下部電極１１０に印加される高周波電圧の最適な所定周波数は、１３ＭＨｚ〜１００ＭＨｚのいずれかとなる。
以上の実施の形態では、重合基板ＳＴを熱処理する熱処理装置は、接合システム１の外部に設けられていたが、接合システム１の内部に設けられてもよい。
以上の実施の形態は、ウェハＷＵ、ＷＬ上に処理膜ＦＵ、ＦＬが形成された基板ＳＵ、ＳＬを接合する場合について説明したが、本発明が適用される基板はこれに限定されない。
本発明は、例えばウェハ上に絶縁膜が形成された基板とベアシリコンからなる基板を接合する場合や、ウェハ上に絶縁膜が形成された基板同士を接合する場合にも適用できる。発明者らが鋭意検討した結果、これらの場合でも、本発明を適用すれば上述した効果が得られることを確認している。なお、これらの場合、上述した熱処理装置を省略してもよい。
また本発明は、基板がウェハ以外のＦＰＤ（フラットパネルディスプレイ）、フォトマスク用のマスクレチクルなどの他の基板である場合にも適用できる。
以上、添付図面を参照しながら本発明の好適な実施の形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。本発明はこの例に限らず種々の態様を採りうるものである。
１ 接合システム
２ 搬入出ステーション
３ 処理ステーション
３０ 表面改質装置
４０ 表面親水化装置
４１ 接合装置
６１ 基板搬送装置
７０ 制御部
１００ 処理容器
１１０ 下部電極
１３４ 高周波電源
１４０ 上部電極
１５０ 中空部
１５１ ガス供給管
１５２ ガス供給源
１５３ 供給機器群
１５４ バッフル板
１５５ ガス噴出口
１６０ 吸気口
１６１ 真空ポンプ
１６２ 吸気管
ＤＵ、ＤＬ 絶縁膜
ＦＵ、ＦＬ 処理膜
ＭＵ、ＭＬ 金属部
ＳＵ 上側基板
ＳＬ 下側基板
ＳＴ 重合基板
ＷＵ、ＷＬ ウェハ

Claims (10)

  1. 基板同士を接合する前に、表面改質装置において基板の接合される表面を改質する表面改質方法であって、
    前記表面改質装置は、
    処理容器内に配置され、基板が載置される下部電極と、
    前記処理容器内において前記下部電極に対向して配置される上部電極と、
    前記処理容器内に処理ガスを供給するガス供給機構と、
    前記処理容器内を所定圧力まで減圧する減圧機構と、を有し、
    前記下部電極は電源に接続され、且つ、前記上部電極は接地され、
    前記表面改質方法では、
    前記ガス供給機構から前記処理容器内に処理ガスを供給し、前記減圧機構によって当該処理容器内を前記所定圧力に減圧した状態で、前記電源から前記下部電極に所定周波数の電圧を印加して前記処理ガスをプラズマ化し、当該処理ガスのプラズマを用いて基板の表面を改質し、
    前記所定周波数は前記所定圧力を調節して設定されることを特徴とする、表面改質方法。
  2. 前記所定周波数は、１３ＭＨｚ〜１００ＭＨｚのいずれかであることを特徴とする、請求項１に記載の表面改質方法。
  3. 各基板には、絶縁膜と金属部からなる処理膜が形成されており、
    基板同士を接合する際には、前記絶縁膜同士が対応し、且つ、前記金属部同士が対応するように、前記処理膜同士が接合され、
    前記表面改質装置では、前記処理膜の表面を改質することを特徴とする、請求項１又は２に記載の表面改質方法。
  4. 前記処理容器に基板を搬入及び搬出する際には、当該処理容器内を大気圧に開放することを特徴とする、請求項１〜３のいずれか一項に記載の表面改質方法。
  5. 請求項１〜４のいずれか一項に記載の表面改質方法を表面改質装置によって実行させるように、当該表面改質装置を制御する制御部のコンピュータ上で動作するプログラム。
  6. 請求項５に記載のプログラムを格納した読み取り可能なコンピュータ記憶媒体。
  7. 基板同士を接合する前に、当該基板の接合される表面を処理ガスのプラズマによって改質する表面改質装置であって、
    処理容器内に配置され、基板が載置される下部電極と、
    前記処理容器内において前記下部電極に対向して配置される上部電極と、を有し、
    前記下部電極は、プラズマ生成用の所定周波数の電圧を印加するための電源に接続され、
    前記上部電極は接地され、
    前記所定周波数は、１３ＭＨｚ〜１００ＭＨｚのいずれかであることを特徴とする、表面改質装置。
  8. 各基板には、絶縁膜と金属部からなる処理膜が形成されており、
    基板同士を接合する際には、前記絶縁膜同士が対応し、且つ、前記金属部同士が対応するように、前記処理膜同士が接合され、
    前記表面改質装置では、前記処理膜の表面を改質することを特徴とする、請求項７に記載の表面改質装置。
  9. 前記処理容器内に前記処理ガスを供給するガス供給機構と、
    前記処理容器内を所定圧力まで減圧する減圧機構と、
    前記処理容器内の圧力を制御する制御部と、をさらに有し、
    前記制御部は、前記処理容器に基板を搬入及び搬出する際には、当該処理容器内を大気圧に開放し、前記処理容器内を密閉し前記処理ガスのプラズマを用いて基板の表面を改質する際には、当該処理容器内を前記所定圧力まで減圧させるように、前記ガス供給機構と前記減圧機構を制御することを特徴とする、請求項７又は８に記載の表面改質装置。
  10. 請求項７〜９のいずれか一項に記載の表面改質装置を備えた接合システムであって、
    前記表面改質装置を備えた処理ステーションと、
    基板又は基板同士が接合された重合基板をそれぞれ複数保有可能で、且つ前記処理ステーションに対して基板又は重合基板を搬入出する搬入出ステーションと、を備え、
    前記処理ステーションは、
    前記表面改質装置で改質された基板の表面を親水化する表面親水化装置と、
    前記表面親水化装置で表面が親水化された基板同士を接合する接合装置と、
    前記表面改質装置、前記表面親水化装置及び前記接合装置に対して、基板又は重合基板を搬送するための搬送装置と、を有することを特徴とする、接合システム。
JP2015115938A 2015-06-08 2015-06-08 表面改質方法、プログラム、コンピュータ記憶媒体、表面改質装置及び接合システム Active JP6415391B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015115938A JP6415391B2 (ja) 2015-06-08 2015-06-08 表面改質方法、プログラム、コンピュータ記憶媒体、表面改質装置及び接合システム
KR1020160068609A KR102500726B1 (ko) 2015-06-08 2016-06-02 표면 개질 방법, 컴퓨터 기억 매체, 표면 개질 장치 및 접합 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015115938A JP6415391B2 (ja) 2015-06-08 2015-06-08 表面改質方法、プログラム、コンピュータ記憶媒体、表面改質装置及び接合システム

Publications (2)

Publication Number Publication Date
JP2017005058A true JP2017005058A (ja) 2017-01-05
JP6415391B2 JP6415391B2 (ja) 2018-10-31

Family

ID=57735804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015115938A Active JP6415391B2 (ja) 2015-06-08 2015-06-08 表面改質方法、プログラム、コンピュータ記憶媒体、表面改質装置及び接合システム

Country Status (2)

Country Link
JP (1) JP6415391B2 (ja)
KR (1) KR102500726B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116937A (ko) 2018-04-05 2019-10-15 도쿄엘렉트론가부시키가이샤 접합 시스템 및 접합 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102527289B1 (ko) * 2021-06-24 2023-05-02 정라파엘 기판 본딩 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391227A (ja) * 1989-09-01 1991-04-16 Nippon Soken Inc 半導体基板の接着方法
JPH056872A (ja) * 1990-08-14 1993-01-14 Matsushita Electric Ind Co Ltd ドライエツチング方法
JPH0582404A (ja) * 1991-09-19 1993-04-02 Nippondenso Co Ltd シリコン基板の接合方法
JPH11283940A (ja) * 1998-03-26 1999-10-15 Tokyo Electron Ltd プラズマ処理方法
JP2003523627A (ja) * 2000-02-16 2003-08-05 ジプトロニクス・インコーポレイテッド 低温結合方法および結合構成物
JP2006517344A (ja) * 2003-02-07 2006-07-20 ジプトロニクス・インコーポレイテッド 室温金属直接ボンディング
JP2006339363A (ja) * 2005-06-01 2006-12-14 Bondtech Inc 表面活性化方法および表面活性化装置
JP2012049266A (ja) * 2010-08-25 2012-03-08 Tokyo Electron Ltd 接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP2013033786A (ja) * 2011-08-01 2013-02-14 Sony Corp 半導体装置および半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5421825B2 (ja) * 2010-03-09 2014-02-19 東京エレクトロン株式会社 接合システム、接合方法、プログラム及びコンピュータ記憶媒体

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391227A (ja) * 1989-09-01 1991-04-16 Nippon Soken Inc 半導体基板の接着方法
JPH056872A (ja) * 1990-08-14 1993-01-14 Matsushita Electric Ind Co Ltd ドライエツチング方法
JPH0582404A (ja) * 1991-09-19 1993-04-02 Nippondenso Co Ltd シリコン基板の接合方法
JPH11283940A (ja) * 1998-03-26 1999-10-15 Tokyo Electron Ltd プラズマ処理方法
JP2003523627A (ja) * 2000-02-16 2003-08-05 ジプトロニクス・インコーポレイテッド 低温結合方法および結合構成物
JP2006517344A (ja) * 2003-02-07 2006-07-20 ジプトロニクス・インコーポレイテッド 室温金属直接ボンディング
JP2006339363A (ja) * 2005-06-01 2006-12-14 Bondtech Inc 表面活性化方法および表面活性化装置
JP2012049266A (ja) * 2010-08-25 2012-03-08 Tokyo Electron Ltd 接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP2013033786A (ja) * 2011-08-01 2013-02-14 Sony Corp 半導体装置および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116937A (ko) 2018-04-05 2019-10-15 도쿄엘렉트론가부시키가이샤 접합 시스템 및 접합 방법
US10847495B2 (en) 2018-04-05 2020-11-24 Tokyo Electron Limited Bonding system and bonding method

Also Published As

Publication number Publication date
JP6415391B2 (ja) 2018-10-31
KR102500726B1 (ko) 2023-02-17
KR20160144315A (ko) 2016-12-16

Similar Documents

Publication Publication Date Title
KR102146633B1 (ko) 접합 장치 및 접합 시스템
KR101430852B1 (ko) 접합 시스템, 접합 방법, 프로그램 및 컴퓨터 기억 매체
JP5538613B1 (ja) 接合装置及び接合システム
JP6177739B2 (ja) 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP5521066B1 (ja) 接合装置及び接合システム
WO2012114826A1 (ja) 接合装置、接合システム及び接合方法
JP5626736B2 (ja) 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP5606429B2 (ja) 接合方法、プログラム、コンピュータ記憶媒体、接合装置及び接合システム
JP5389847B2 (ja) 接合方法、プログラム、コンピュータ記憶媒体、接合装置及び接合システム
JP6382769B2 (ja) 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
WO2012121046A1 (ja) 接合装置、接合システム及び接合方法
WO2012026335A1 (ja) 接合システム、接合方法及びコンピュータ記憶媒体
JP2013120902A (ja) 接合方法、プログラム、コンピュータ記憶媒体、接合装置及び接合システム
WO2012121044A1 (ja) 接合方法、接合装置及び接合システム
JP5411177B2 (ja) 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP6415391B2 (ja) 表面改質方法、プログラム、コンピュータ記憶媒体、表面改質装置及び接合システム
JP6040123B2 (ja) 接合方法および接合システム
JP2015138929A (ja) 接合システム、接合方法、プログラム、コンピュータ記憶媒体
JP6231937B2 (ja) 接合装置及び接合システム
JP2017073455A (ja) 接合システム
JP2014150266A (ja) 接合装置及び接合システム
JP2016225506A (ja) 表面改質装置、接合システム、表面改質方法、プログラム及びコンピュータ記憶媒体
JP5531123B1 (ja) 接合装置及び接合システム
JP2019186288A (ja) 接合方法および接合システム
JP2022181912A (ja) 接合システムおよび表面改質方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181002

R150 Certificate of patent or registration of utility model

Ref document number: 6415391

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250