KR102527289B1 - 기판 본딩 방법 - Google Patents

기판 본딩 방법 Download PDF

Info

Publication number
KR102527289B1
KR102527289B1 KR1020210082185A KR20210082185A KR102527289B1 KR 102527289 B1 KR102527289 B1 KR 102527289B1 KR 1020210082185 A KR1020210082185 A KR 1020210082185A KR 20210082185 A KR20210082185 A KR 20210082185A KR 102527289 B1 KR102527289 B1 KR 102527289B1
Authority
KR
South Korea
Prior art keywords
substrate
dies
bonding
unwanted
carrier wafer
Prior art date
Application number
KR1020210082185A
Other languages
English (en)
Other versions
KR20230000147A (ko
Inventor
정라파엘
차지수
이형섭
신승수
Original Assignee
정라파엘
주식회사 브로젠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정라파엘, 주식회사 브로젠 filed Critical 정라파엘
Priority to KR1020210082185A priority Critical patent/KR102527289B1/ko
Publication of KR20230000147A publication Critical patent/KR20230000147A/ko
Application granted granted Critical
Publication of KR102527289B1 publication Critical patent/KR102527289B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/98—Methods for disconnecting semiconductor or solid-state bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

기판 본딩 방법에 있어서, 캐리어 웨이퍼 상에, 복수의 제1 패드들을 갖는 제1 다이들로 개별화될 제1 기판을 부착하고, 상기 제1 기판의 상부 표면을 활성화 한다. 상기 제1 기판을, 상기 제1 패드에 대응되는 제2 패드를 갖고 활성화 처리된 제2 기판 상에 정렬한 후, 상기 정렬된 제1 기판을 상기 제2 기판 상에 본딩하여 예비 본딩체를 형성한다. 이어서, 상기 예비 본딩체로부터 상기 캐리어 웨이퍼와 함께 상기 제1 다이들 중 원하지 않는 다이를 제거한다.

Description

기판 본딩 방법{SUBSTRATE BONDING METHOD}
본 발명의 실시예들은 기판 본딩 방법에 관한 것이다. 보다 상세하게는, 본 발명의 실시예들은 복수의 다이들이 형성된 기판을 베이스 기판에 부착할 수 있는 기판 본딩 방법에 관한 것이다.
전자 소자는, 반도체 제품, 광통신 및 디스플레이 등 다양한 분야에서 사용된다. 상기 전자 소자들은 제조 공정에서 양품 및 불량으로 분류되어 상기 불량을 제외하고 상기 양품으로 판정된 전자 소자들이 베이스 기판 상에 본딩될 수 있다.
상기 전자 소자들, 예를 들면 다이들을 베이스 기판 상에 본딩하는 기판 본딩 방법에 있어서, 캐리어 웨이퍼 상에 부착된 다이들 중 양품으로 판정된 정상 다이만을 선택하여, 상기 양품 다이들을 캐리어 웨이퍼로부터 디본딩하여, 상기 양품 다이들을 어태치 필름에 부착한다. 이어서, 상기 어태치 필름으로부터 양품 다이를 픽업하여 상기 베이스 기판 상에 본딩할 수 있다. 이때, 상기 양품 다이들을 상기 베이스 기판 상에 본딩하기 위한 본딩 공정은 예를 들면 열압착 공정을 포함할 수 있다.
상기 열압착 공정에는 복수의 양품 다이를 픽업하여 상기 베이스 기판의 상면을 향하여 열가압함으로써 상기 양품 다이가 베이스 기판 상에 부착될 수 있다.
하지만, 상기 열압착 공정은 다이 단위로 픽업하고, 이송하여 열압착함으로써 상당한 오랜 시간이 소요될 수 있다. 한편, 웨이퍼 들을 상호 수직으로 적층하여 본딩하는 웨이퍼 투 웨이퍼(wafer to Wafer) 본딩 방식의 경우, 그 내부에 하나의 불량 다이가 있는 경우 제품 전체가 불량으로 판정되어, 제품 생산성을 지극히 악화시키는 문제가 있다.
본 발명의 실시예들은 본딩 효율 및 제품 생산성을 개선할 수 있는 기판 본딩 방법을 제공한다.
본 발명의 실시예들에 따른 기판 본딩 방법에 있어서, 캐리어 웨이퍼 상에, 복수의 제1 패드들을 갖는 제1 다이들로 개별화될 제1 기판을 부착하고, 상기 제1 기판의 상부 표면을 활성화 한다. 상기 제1 기판을, 상기 제1 패드에 대응되는 제2 패드를 갖고 활성화 처리된 제2 기판 상에 정렬한 후, 상기 정렬된 제1 기판을 상기 제2 기판 상에 본딩하여 예비 본딩체를 형성한다. 이어서, 상기 예비 본딩체로부터 상기 캐리어 웨이퍼와 함께 상기 제1 다이들 중 원하지 않는 다이를 제거한다.
본 발명의 일 실시예에 있어서, 상기 원하지 않는 다이를 제거하기 위하여, 상기 원하지 않는 다이들 일부에 선택적으로 레이저 또는 자외선을 조사할 수 있다.
여기서, 상기 원하지 않는 다이들은 불량 다이 또는 특정 위치의 다이를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 정렬된 제1 기판을 상기 제2 기판 상에 본딩하기 위하여, 상기 제1 기판 및 상기 제2 기판에 대하여 상호 진공 및 상온 상태에서 퍼머넌트 본딩 공정을 수행할 수 있다.
여기서, 상기 퍼머넌트 본딩 공정은, 상기 제2 기판에 대하여, 상기 제1 기판의 중심부로부터 외곽부로 순차적으로 가압할 수 있다.
이를 위하여, 상기 제2 기판에 대하여, 상기 제1 기판의 중심부로부터 외곽부로 순차적으로 가압할 때, 동심원으로 배열된 진공 라인들이 형성된 상부 가압 유닛을 이용할 수 있다.
이 경우, 상기 제2 기판에 대하여, 상기 제1 기판의 중심부로부터 외곽부로 순차적으로 가압하기 위하여, 상기 진공 라인들을 상기 상부 가압 유닛의 중심에서 외곽으로 순차적으로 오프시킬 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 제1 패드를 갖는 제1 기판을, 제1 패드에 대응되는 제2 패드를 갖고 활성화 처리된 제2 기판 상에 정렬한 후, 상기 정렬된 제1 기판을 상기 제2 기판 상에 본딩하여 예비 본딩체를 형성한다. 이어서, 상기 예비 본딩체로부터 상기 캐리어 웨이퍼와 함께 상기 제1 다이들 중 원하지 않는 다이를 제거한다. 이로써, 원하지 않는 다이가 제거된 상태로 제1 및 제2 기판들이 상호 본딩될 수 있다. 결과적으로 본딩 효율 및 제품 생산성이 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 기판 본딩 방법을 설명하기 위한 순서도이다.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 기판 본딩 방법을 설명하기 위한 단면도들이다.
도 6은 도 1의 퍼먼넌트 본딩 공정에 사용되는 상부 프레스의 일 예를 설명하기 위한 단면도이다.
이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 기판 본딩 방법을 설명하기 위한 순서도이다. 도 2 내지 도 5는 본 발명의 일 실시예에 따른 기판 본딩 방법을 설명하기 위한 단면도들이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 기판 본딩 방법에 있어서, 캐리어 웨이퍼(10) 상에, 복수의 제1 패드들(111a, 112a, 113a)을 갖는 제1 다이들(111, 112, 113)로 개별화될 제1 기판을 부착힌디/
보다 상세하게는, 상기 제1 기판(110)은 실리콘 기판 상에 리세스를 포함한다. 상기 리세스는 후속하는 형성될 제1 패드(111a, 112a, 113a)의 위치에 형성될 수 있다.
이어서, 상기 리세스를 구리와 같은 금속 물질로 매립하여 금속층(미도시)을 형성한다. 상기 금속층은 스퍼터링 공정과 같은 물리적 기상 증착 공정을 통하여 형성될 수 있다.
이후, 상기 금속층에 대하여 평탄화 공정을 수행하여 상기 실리콘 기판의 상면을 노출시킨다. 이로써, 상기 리세스 내에 제1 패드들(111a, 112a, 113a)을 형성한다. 상기 평탄화 공정은 예를 들면, 슬러리를 이용하는 기계적 화학적 폴리싱(CMP) 공정을 포함할 수 있다.
상기 제1 패드들(111a, 112a, 113a)이 형성된 제1 기판(110)을 캐리어 웨이퍼(10) 상에 부착하기 위하여, 캐리어 웨이퍼(10) 및 제1 기판(110) 사이에는, 광경화성 수지 물질 또는 열경화성 수지 물질과 같은 점착 물질로 이루어진 점착 테이프(11)가 개재될 수 있다.
상기 점착 물질은 열 또는 자외선 또는 레이저 광에 의하여 가변적인 점착력을 가질 수 있다.
이어서, 상기 제1 기판(110)를 절단하는 다이싱 공정이 수행될 수 있다. 이로써, 상기 캐리어 웨이퍼(10) 상에서 상기 제1 기판(110)을 복수개로 제1 다이들(111, 112 및 113)로 개별화한다.
상기 다이싱 공정은 블레이드 또는 레이저 등을 이용하는 제1 기판(110)을 수직 방향으로 절단할 수 있다. 상기 다이싱 공정은 공지되어 있으므로 이에 대한 상세한 설명은 생략하기로 한다.
상기 복수개의 다이들(111, 112 및 113)로 개별화된 제1 기판(110)의 상부 표면을 활성화 공정을 통하여 활성화 한다(S130). 상기 활성화된 상부 표면은 활성화된 제2 기판 사이에는 수소 원자 및 불소 원자간의 반데르발스 힘으로 상온에서 결합할 수 있다. 상온의 예로는 섭씨 15 내지 25도 사이일 수 있다.
상기 활성화 공정에 대하여 보다 상세하게 설명하면, 플라즈마 또는 HF/NH4F 등을 이용하여 상기 제1 기판(110)을 이루는 실리콘 원자를 SiF 분자로 변화시킨다. 이어서, 물 분자(H2O)를 이용하여 상기 제1 기판(110)의 상부 표면에 OH기가 부착될 수 있다. 이로써, 상기 제1 기판(110)의 상부 표면이 활성화 될 수 있다.
이어서, 상기 제1 기판(110)을, 상기 제1 패드(111a, 112a, 113a)에 대응되는 제2 패드(121a, 122a 및 123a)를 갖고 활성화 처리된 제2 기판(120) 상에 정렬한다. 상기 제2 기판(120)에 대한 활성화 공정은 상술한 플라즈마 또는 불소를 이용할 수 있다. 즉, 상기 활성화된 제2 기판(120) 상에는 상기 제1 기판(110)의 상부 표면이 부착될 수 있다. 이때, 상기 제2 기판(120)의 상부 표면 및 제1 기판(110)의 상부 표면 사이에는 수소 원자 및 불소 원자 간의 반데르발스 힘으로 상온에서 결합할 수 있다.
상기 제1 및 제2 기판들을 상호 정렬하기 위한 정렬 공정은 아래와 같이 수행될 수 있다.
상기 제1 기판은 상부 얼라인 척에 고정되는 반면에, 상기 제2 기판은 하부 얼라인 척에 고정된다. 이를 위하여, 상기 제1 및 제2 기판 사이에는 스페이서가 인입된다. 이어서, 카메라 유닛(미도시)을 이용하여 상기 제1 및 제2 기판을 상호 정렬할 수 있다. 상호 정렬된 제1 및 제2 기판들은 클램퍼를 이용하여 상호 클램핑 될 수 있다. 이어서, 클램핑된 제1 및 제2 기판은 후속하여 본딩 공정을 위한 유닛으로 이송될 수 있다.
상기 정렬된 제1 기판을 상기 제2 기판 상에 본딩하여 예비 본딩체(130)를 형성한다(S170).
본 발명의 일 실시예에 있어서, 상기 정렬된 제1 기판(110)을 상기 제2 기판(120) 상에 본딩하는 본딩 공정에 있어서, 상온에서 수행되는 퍼머넌트 본딩 공정을 수행한다. 즉, 상기 제2 기판(120)의 상부 표면 및 제1 기판(110)의 상부 표면 사이에는 수소 원자 및 불소 원자간의 반데르발스 힘으로 상온에서 결합할 수 있다.이로써, 상온에서 퍼머넌트 본딩 공정이 수행됨에 따라 금속으로 이루어진 제1 패드(115) 및 제2 패드(125)에 대한 열산화 반응이 억제될 수 있다.
상기 예비 본딩체로부터 상기 캐리어 웨이퍼와 함께 상기 제1 다이들 중 원하지 않는 다이(113)를 제거한다(S180).
상기 원하지 않는 다이는 예를 들면, 불량으로 판정된 불량 다이 또는 원하는 않는 색을 발광하는 LED 소자를 포함할 수 있다.
이를 위하여, 상기 원하지 않는 다이들 일부에 선택적으로 레이저 또는 자외선을 조사하여, 상기 점착 테이프가 추가적으로 경화될 수 있다. 이 경우, 상기 원하지 않는 다이는 보다 견고하게 상기 캐리어 웨이퍼에 부착되어 상기 퍼머넌트 본딩에서의 결합력 이상의 결합력을 가질 수 있다. 이로써, 상기 캐리어 웨이퍼가 상기 제1 기판의 상면으로부터 이형될 때, 상기 원하지 않는 다이들이 캐리어 웨이퍼와 함께 제거될 수 있다.
이후, 상기 원하지 않는 다이의 위치에 추가적으로 제3 다이가 부착될 수 있다. 상기 제3 다이는 예를 들면, 양품 다이 또는 특정색을 발광하는 LED 소자를 포함할 수 있다. 상기 제3 다이는 상기 제1 기판의 비워있는 위치에 본딩될 수 있다.
이로써, 상기 제1 및 제2 기판들이 상호 정밀하게 본딩되어 본딩체가 형성된다. 이 경우, 원하지 않는 다이는 제1 기판으로부터 제거되고 원하는 제3 다이(114)가 그 위치를 채움으로써 본딩체가 완성된다.
본 발명의 일 실시예에 있어서, 복수의 본딩체들이 수용된 배치 내에서 상기 본딩체에 대하여 어닐링 공정이 수행된다. 상기 배치내에 수용된 복수의 본딩체들이 동시에 처리됨에 따라 어닐링 공정의 생산효율이 증대될 수 있다.
또한, 상기 퍼머넌트 본딩 공정을 통하여 상기 제2 기판(120)의 상부 표면 및 제1 기판(110)의 상부 표면이 프리 본딩되어 상기 제1 및 제2 패드들이 밀봉됨에 따라 상기 어닐링 공정 중 상기 제1 및 제2 패드들에 대한 열산화 반응이 억제될 수 있다.
상기 어닐링 공정은 예를 들면, 섭씨 150 내지 300 도의 온도 범위에서 수행될 수 있다. 이로써, 상기 프리 본딩된 제1 기판(110)이 상기 제2 기판(120) 상에 견고하게 본딩될 수 있다.
본 발명의 일 실시예에 있어서, 상기 다이들이 적색, 녹색 및 청색 중 어느 하나만의 색을 발광시키는 LED 소자에 해당할 수 있다. 이 경우, 상기 다이들이 매트릭스 형태를 배열될 수 있다.
이때, 상기 다이들은 일정 간격으로 이격된 상태로 분리될 수 있다. 예를 들면, 상기 적색 발광 LED 다이들은 1*1, 1*4, 1*7 등의 제1행 및 4*1, 4*4, 4*7 등의 제4행과 같은 위치 좌표(l*m; 이때, l 및 m은 3*n+1, n은 0을 포함하는 자연수임)에 해당한다. 즉, 상기 적색 발광 LED 소자는 특정 위치 좌표에 위치하는 다이들만 제2 기판에 부착되고, 상기 다른 위치 좌표에 위치하는 상기 적색 발광 다LED 소자는 캐리어 웨이퍼와 함께 제거될 수 있다.
이어서, 다른 색, 예를 들면 녹색을 발생하는 녹색 LED 소자를 갖는 다른 제1 기판으로부터 동일한 방법으로 일정 간격으로 이격된 상태로 분리될 수 있다. 예를 들면, 상기 일부 다이들은 1*1, 1*4, 1*7 등의 제1행 및 4*1, 4*4, 4*7 등의 제4행과 같은 위치 좌표(l*m; 이때, l 및 m은 3*n+1, n은 0을 포함하는 자연수임)에 해당한다. 즉, 상기 녹색 발광 LED 소자는 특정 위치 좌표에 위치하는 다이들만 제2 기판에 부착되고, 상기 다른 위치 좌표에 위치하는 상기 녹색 발광 LED 소자는 캐리어 웨이퍼와 함께 제거될 수 있다.
이어서, 또 다른 색, 청색을 발생하는 청색 LED 소자를 갖는 제1 기판으로부터 동일한 방법으로 일정 간격으로 이격된 상태로 분리될 수 있다. 예를 들면, 상기 일부 다이들은 1*1, 1*4, 1*7 등의 제1행 및 4*1, 4*4, 4*7 등의 제4행과 같은 위치 좌표(l*m; 이때, l 및 m은 3*n+1, n은 0을 포함하는 자연수임)에 해당한다. 후속하여 상기 다이들은 제2 기판 상에 부착될 수 있다. 즉, 상기 청색 발광 LED 소자는 특정 위치 좌표에 위치하는 다이들만 제2 기판에 부착되고, 상기 다른 위치 좌표에 위치하는 상기 청색 발광 LED 소자는 캐리어 웨이퍼와 함께 제거될 수 있다.
이로써, 하나의 제2 기판(120) 상에 적색, 녹색 및 청색 중 어느 하나만을 발생시키는 LED 소자들이 하나의 픽셀로 정의되고, 상기 복수의 픽셀이 제2 기판(120) 상에 구현될 수 있다.
도 6은 도 1의 퍼먼넌트 본딩 공정에 사용되는 상부 프레스의 일 예를 설명하기 위한 단면도이다.
도 1 및 도 6을 참조하면, 상기 퍼머넌트 본딩 공정은, 상기 제2 기판에 대하여, 상기 제1 기판의 중심부로부터 외곽부로 순차적으로 가압할 수 있다. 이로써, 상기 중심부로부터 상기 외곽부가 순차적으로 제2 기판과 밀착함에 따라 상기 제1 및 제2 기판들 사이의 계면에 보이드 또는 기포가 형성되는 것이 억제될 수 있다.
이를 위하여, 상기 동심원으로 배열된 진공 라인들(21, 22, 23 및 24)이 형성된 상부 가압 유닛(20)이 이용될 수 있다. 상기 상부 가압 유닛(20)은 상기 제2 기판을 지지하는 하부 지지 유닛(미도시)과 상호 마주보도록 배치되며, 상호 접근함에 따라 제1 및 제2 기판들이 예비적으로 본딩될 수 있다.
이 경우, 상기 제2 기판에 대하여, 상기 제1 기판의 중심부로부터 외곽부로 순차적으로 가압하기 위하여, 진공 라인들(21, 22, 23 및 24)을 상기 상부 가압 유닛의 중심에서 외곽으로 순차적으로 오프시킬 수 있다. 이로써, 상기 중심부가 먼저 상부 가압 유닛으로부터 분리되어 상기 제2 기판의 중심부와 컨택한 후, 상기 외곽부가 방사 방향으로 제2 기판의 외곽부와 컨택한다. 이로써, 상기 중심부로부터 상기 외곽부가 순차적으로 제2 기판과 밀착함에 따라 상기 제1 및 제2 기판들 사이의 계면에 보이드 또는 기포가 형성되는 것이 억제될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 캐리어 웨이퍼 110: 제1 기판
111, 112, 113 : 제1 다이 111a, 112a, 113a : 제1 패드
120 : 제2 기판 121a, 122a, 123a : 제2 패드
114 : 제3 다이 20 : 상부 가압 유닛

Claims (7)

  1. 캐리어 웨이퍼 상에 점착 테이프를 개재시켜, 복수의 제1 패드들을 갖는 제1 다이들로 개별화될 제1 기판을 부착하는 단계;
    상기 제1 기판에 대한 다이싱 공정을 수행하여 제1 다이들로 개별화하는 단계;
    상기 제1 기판의 상부 표면을, 플라즈마 또는 HF/NH4F 이용하여 상기 제1 기판을 이루는 실리콘 원자를 SiF 분자로 변화시키고 물분자를 이용하여 OH기가 부착된 상태로 활성화시키는 활성화 공정을 수행하는 단계;
    상기 제1 기판을, 상기 제1 패드에 대응되는 제2 패드를 갖고 상기 활성화 공정을 통하여 활성화 처리된 상부 표면을 갖는 제2 기판 상에 정렬하는 단계;
    상호 정렬된 제1 기판 및 상기 제2 기판을, 수소 원자 및 불소 원자 간의 반데르발스 힘을 이용하여 본딩하여 예비 본딩체를 형성하는 단계; 및
    상기 예비 본딩체로부터 상기 캐리어 웨이퍼와 함께 상기 제1 다이들 중 원하지 않는 다이를 제거하는 단계;를 포함하는 기판 본딩 방법.
  2. 제1항에 있어서, 상기 원하지 않는 다이를 제거하는 단계는,
    상기 원하지 않는 다이들 일부에 선택적으로 레이저 또는 자외선을 조사하여 상기 점착 테이프를 경화시키는 단계; 및
    상기 캐리어 웨이퍼를 상기 제1 기판으부터 이형시켜 상기 원하지 않는 다이들을 상기 캐리어 웨이퍼와 함게 제거하는 것을 특징으로 하는 기판 본딩 방법.
  3. 제2항에 있어서, 상기 원하지 않는 다이들은 불량 다이 또는 특정 위치의 다이를 포함하는 것을 특징으로 하는 기판 본딩 방법.
  4. 제1항에 있어서, 상기 정렬된 제1 기판을 상기 제2 기판 상에 본딩하는 단계는,
    상기 제1 기판 및 상기 제2 기판에 대하여 진공 및 상온 상태에서 퍼머넌트 본딩 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 기판 본딩 방법.
  5. 제4항에 있어서, 상기 퍼머넌트 본딩 공정은,
    상기 제2 기판에 대하여, 상기 제1 기판의 중심부로부터 외곽부로 순차적으로 가압하는 단계를 포함하는 것을 특징으로 하는 기판 본딩 방법.
  6. 제5항에 있어서, 상기 제2 기판에 대하여, 상기 제1 기판의 중심부로부터 외곽부로 순차적으로 가압하는 단계는
    동심원으로 배열된 진공 라인들이 형성된 상부 가압 유닛을 이용하는 것을 특징으로 하는 기판 본딩 방법.
  7. 제6항에 있어서, 상기 제2 기판에 대하여, 상기 제1 기판의 중심부로부터 외곽부로 순차적으로 가압하는 단계는, 상기 진공 라인들을 상기 상부 가압 유닛의 중심에서 외곽으로 순차적으로 오프시키는 것을 특징으로 하는 기판 본딩 방법.
KR1020210082185A 2021-06-24 2021-06-24 기판 본딩 방법 KR102527289B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210082185A KR102527289B1 (ko) 2021-06-24 2021-06-24 기판 본딩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210082185A KR102527289B1 (ko) 2021-06-24 2021-06-24 기판 본딩 방법

Publications (2)

Publication Number Publication Date
KR20230000147A KR20230000147A (ko) 2023-01-02
KR102527289B1 true KR102527289B1 (ko) 2023-05-02

Family

ID=84925531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210082185A KR102527289B1 (ko) 2021-06-24 2021-06-24 기판 본딩 방법

Country Status (1)

Country Link
KR (1) KR102527289B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135397A (ja) 2011-03-30 2017-08-03 ボンドテック株式会社 電子部品実装方法および電子部品実装システム
KR102228803B1 (ko) 2020-07-28 2021-03-17 (주)제이스텍 레이저 조사와 가압 동시기능을 갖는 레이저 장치와 내열성 테이프를 이용한 반도체칩 제거 및 부착방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6415391B2 (ja) * 2015-06-08 2018-10-31 東京エレクトロン株式会社 表面改質方法、プログラム、コンピュータ記憶媒体、表面改質装置及び接合システム
JP6640546B2 (ja) * 2015-12-18 2020-02-05 東京エレクトロン株式会社 接合装置、接合システムおよび接合方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135397A (ja) 2011-03-30 2017-08-03 ボンドテック株式会社 電子部品実装方法および電子部品実装システム
KR102228803B1 (ko) 2020-07-28 2021-03-17 (주)제이스텍 레이저 조사와 가압 동시기능을 갖는 레이저 장치와 내열성 테이프를 이용한 반도체칩 제거 및 부착방법

Also Published As

Publication number Publication date
KR20230000147A (ko) 2023-01-02

Similar Documents

Publication Publication Date Title
EP3092666B1 (en) Glueless light emitting device with phosphor converter
US9064686B2 (en) Method and apparatus for temporary bonding of ultra thin wafers
CN105493297A (zh) 微发光二极管的转移方法、制造方法、装置和电子设备
JP5769716B2 (ja) ウエハにチップを結合する方法
WO2011108327A1 (ja) 再配列ウェーハの製造方法および半導体装置の製造方法
WO2014002535A1 (ja) 半導体装置の製造方法
CN101425469A (zh) 使用大尺寸面板的半导体构装方法
US9281182B2 (en) Pre-cut wafer applied underfill film
US7960247B2 (en) Die thinning processes and structures
CN105742198A (zh) 管芯接合器及其使用方法
WO2020196225A1 (ja) チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法
KR102527289B1 (ko) 기판 본딩 방법
JP3719921B2 (ja) 半導体装置及びその製造方法
US10304716B1 (en) Package structure and manufacturing method thereof
JPH1174230A (ja) 薄膜半導体装置の製造方法
KR102547027B1 (ko) 다이 본딩 방법
KR102588869B1 (ko) 다이 본딩 방법
TWI484546B (zh) 補償晶粒厚度之覆晶接合製程
WO2015087763A1 (ja) 封止シート貼付け方法
JP6616457B2 (ja) チップの接合方法及びチップの接合装置
TW202133386A (zh) 發光二極體封裝結構及其製造方法
TWI823702B (zh) 用以頂推電子基板之裝置
US20210257231A1 (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
CN114420569A (zh) 扇出式封装方法及封装结构
KR20220153407A (ko) 본딩 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant