WO2016152513A1 - 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器 - Google Patents

半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器 Download PDF

Info

Publication number
WO2016152513A1
WO2016152513A1 PCT/JP2016/057280 JP2016057280W WO2016152513A1 WO 2016152513 A1 WO2016152513 A1 WO 2016152513A1 JP 2016057280 W JP2016057280 W JP 2016057280W WO 2016152513 A1 WO2016152513 A1 WO 2016152513A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal
electrode
semiconductor device
diffusion
region
Prior art date
Application number
PCT/JP2016/057280
Other languages
English (en)
French (fr)
Inventor
宣年 藤井
嘉彦 長濱
駿介 古瀬
賢哉 萩本
雄一 山本
駒井　尚紀
香織 瀧本
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Publication of WO2016152513A1 publication Critical patent/WO2016152513A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/0807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/08111—Disposition the bonding area being disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces

Abstract

　本技術は、ウェハの電極を貼り合わせて接合する際に生じるCu拡散による絶縁破壊およびリーク電流の発生を抑制することができるようにする半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器に関する。 基板の表面に金属で形成された電極が形成され、絶縁膜によりSiO2よりなる非金属領域が形成され、電極および非金属領域を含む、最表面に絶縁膜が形成された後、電極を囲むように、金属の非金属領域での拡散を防止する構造として空隙が形成された基板が、表面を、電極が対向するように２枚貼り合わされるようにする。本技術は、CMOSイメージセンサに適用することができる。

Description

半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器
　本技術は、半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器に関し、特に、ウェハの電極を貼り合わせて接合する際に生じるCu拡散による絶縁破壊およびリーク電流の発生を抑制するようにした半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器に関する。
　複数のウェハを貼り合わせて積層することにより製造される半導体装置がある。
　この半導体装置は、接合されるウェハの対向する接合面におけるCu電極を貼り合わせることで、相互に設けられた回路等を電気的に接続することで製造される。
　より詳細には、表面におけるCu電極と、その周囲に形成されるSiO2とが対向した状態で貼り合わされ、CuとSiO2との２種類の接合によるハイブリッド接合がなされる。
　ところが、近年の電極の微細化により、電極間距離が近いと、SiO2においてCu拡散が発生し、電極間で電極間リークや絶縁破壊が生じてしまうことがあった。
　そこで、接合面にCu拡散防止膜として、SiN等からなる層間膜を形成してから接合することで、Cu拡散を低減させる技術が提案されている（特許文献１参照）。
　また、接合面からCu電極となる部位のみを突出した状態に形成した後、Cu電極となる部位のみを接合することで、Cu拡散を低減させる技術が提案されている（特許文献２，３参照）。
特開２０１３－０３３７８６号公報 特開２０１０－１０３５３３号公報 特表２０１０－５２９６７４号公報
　しかしながら、特許文献１の技術の場合、CMP（Chemical Mechanical Polishing）などによるウェハの表面の平坦化が困難なものとなる。また、拡散防止膜として誘電率の高いSiNからなる層間膜を形成した場合、Cu電極間の距離が微細になってくると、配線間容量が増大する恐れがある。
　また、特許文献２，３の技術の場合、ウェハを貼り合わせた時に、全体の接合強度低下が懸念されるため、BGR（Back Ground Remove）やウェハプロセスに影響を与える可能性がある。さらに、接合面の隙間に接合後のプロセスにおける薬液侵入も発生し、半導体装置の製造が困難となる。また、配線が微細で有るため、接合後の隙間に空隙なく樹脂を充填するといった補強も困難である。
　本技術は、このような状況に鑑みてなされたものであり、特に、Cu拡散を抑制し、絶縁破壊、およびリーク電流の発生を抑制できるようにするものである。
　本技術の第１の側面の半導体装置は、所定の面に金属で形成された電極が形成され、絶縁膜により非金属領域が形成され、前記電極を囲むように、前記金属の前記非金属領域での拡散を防止する構造が形成された基板が、前記所定の面を前記電極が対向するように２枚貼り合わされている。
　前記電極を形成する金属は、Cuとすることができる。
　前記金属の前記非金属領域での拡散を防止する構造は、空隙とすることができる。
　前記金属の前記非金属領域での拡散を防止する構造は、前記電極を形成する金属とは異なる金属による拡散防止壁とすることができる。
　前記拡散防止壁は、複数の種別の金属より形成されるようにすることができる。
　前記拡散防止壁の金属には、SiCおよびSiNを含ませるようにすることができる。
　前記拡散防止壁の角部は、多角形、または曲線形とすることができる。
　前記金属の前記非金属領域での拡散を防止する構造は、前記電極を複数に囲むものとすることができる。
　前記金属の前記非金属領域での拡散を防止する構造は、空隙、および前記電極を形成する金属とは異なる金属による拡散防止壁とすることができる。
　前記金属の前記非金属領域での拡散を防止する構造は、前記空隙が前記電極を囲み、前記拡散防止壁が、前記電極を囲む前記空隙を囲む構造とすることができる。
　前記金属の前記非金属領域での拡散を防止する構造は、前記拡散防止壁が、前記電極を囲み、前記空隙が、前記電極を囲む前記拡散防止壁を囲む構造とすることができる。
　本技術の第１の側面の固体撮像素子は、所定の面に金属で形成された電極が形成され、絶縁膜により非金属領域が形成され、前記電極を囲むように、前記金属の前記非金属領域での拡散を防止する構造が形成された基板が、前記所定の面を前記電極が対向するように２枚貼り合わされる。
　本技術の第１の側面の撮像装置は、所定の面に金属で形成された電極が形成され、絶縁膜により非金属領域が形成され、前記電極を囲むように、前記金属の前記非金属領域での拡散を防止する構造が形成された基板が、前記所定の面を前記電極が対向するように２枚貼り合わされる。
　本技術の第１の側面の電子機器は、所定の面に金属で形成された電極が形成され、絶縁膜により非金属領域が形成され、前記電極を囲むように、前記金属の前記非金属領域での拡散を防止する構造が形成された基板が、前記所定の面を前記電極が対向するように２枚貼り合わされる。
　本技術の第１の側面の半導体装置の製造方法は、基板の所定の面に金属で形成された電極を形成し、前記所定の面に絶縁膜により非金属領域を形成し、前記基板の、前記電極を囲むように、前記金属の前記非金属領域での拡散を防止する構造の基板を形成し、前記基板を、前記所定の面を前記電極が対向するように２枚貼り合わす。
　本技術の第２の側面の半導体装置は、所定の面に金属で形成された電極が形成され、絶縁膜により非金属領域が形成された基板の、前記所定の面が、ジカルボン酸を含む溶液で処理されることで、前記電極が有機膜で修飾され、前記基板が、前記電極が対向するように２枚貼り合わされている。
　前記所定の面は、金属酸化膜が製膜された後、前記ジカルボン酸を含む溶液で処理されることで、前記電極が有機膜で修飾されるようにすることができる。
　前記金属酸化膜には、Al2O3、Ta2O5、ZrO2、Nb2O5、およびMoO3を含ませるようにすることができる。
　本技術の第２の側面の半導体装置の製造方法は、基板の所定の面に金属で形成された電極を形成し、絶縁膜により非金属領域を形成し、前記基板の、前記所定の面を、ジカルボン酸を含む溶液で処理することで、前記電極を有機膜で修飾し、前記基板を、前記電極が対向するように２枚貼り合わせる。
　本技術の第１の側面においては、所定の面に金属で形成された電極が形成され、絶縁膜により非金属領域が形成された後、前記電極を囲むように、前記金属の前記非金属領域での拡散を防止する構造が形成された基板が、前記所定の面を前記電極が対向するように２枚貼り合わされている。
　本技術の第２の側面においては、所定の面に金属で形成された電極が形成され、絶縁膜により非金属領域が形成された基板の、前記所定の面が、ジカルボン酸を含む溶液で処理されることで、前記電極が有機膜で修飾され、前記基板が、前記電極が対向するように２枚貼り合わされている。
　本技術の一側面によれば、ウェハを貼り合わせる際のCu拡散に起因する絶縁破壊、およびリーク電流の発生を抑制することが可能となる。
従来の電極同士を貼り合わせて積層させた半導体装置の構成例を説明する図である。 本技術を適用した電極同士を貼り合わせて積層させた半導体装置の第１の実施の形態の構成例を説明する図である。 図１の半導体装置の製造方法を説明する図である。 図２の半導体装置のウェハを貼り合わせる際のズレに対する許容条件を説明する図である。 図２の半導体装置のウェハを貼り合わせる際のズレに対する許容条件を説明する図である。 図２の半導体装置のウェハを貼り合わせる際のズレに対する許容条件を説明する図である。 図２の半導体装置のウェハを貼り合わせる際のズレに対する許容条件を説明する図である。 本技術を適用した半導体装置の第２の実施の形態の構成例を説明する図である。 図８の半導体装置の製造方法を説明する図である。 図８の半導体装置のウェハを貼り合わせる際のズレに対する許容条件を説明する図である。 図８の半導体装置の拡散防止壁の角の構造の応用例を説明する図である。 拡散防止壁を形成する際に生じるボイドについて説明する図である。 本技術を適用した半導体装置の第３の実施の形態の構成例を説明する図である。 図１３の半導体装置の製造方法を説明する図である。 本技術を適用した半導体装置の第３の実施の形態の第１の変形例を説明する図である。 本技術を適用した半導体装置の第３の実施の形態の第２の変形例を説明する図である。 本技術を適用した半導体装置の第３の実施の形態の第３の変形例を説明する図である。 本技術を適用した半導体装置の第４の実施の形態の構成例を説明する図である。 図１８の単分子膜の接合を説明する図である。 本技術を適用した半導体撮像素子からなる固体撮像素子を利用した撮像装置および電子機器の構成を説明する図である。 固体撮像素子の使用例を示す図である。
　以下、本発明を実施するための最良の形態の例を説明するが、本発明は以下の例に限定されるものではない。
　＜第１の実施の形態＞
　＜一般的な半導体装置の構成例＞
　まず、本技術を適用した半導体装置の説明にあたって、図１を参照して、一般的な半導体装置の製造方法を説明する。尚、図１は、左右ともに一般的な半導体装置の側面断面図である。また、図１においては、半導体装置の駆動領域などは省略している。
　一般的な半導体装置は、図１の左部で示されるように、ウェハ１１ｕ，１１ｄが、図中の上下方向より点線で示される接合面で貼り合わされることにより製造される。この際、上方のウェハ１１ｕにおける電極Ｃ１と、下方のウェハ１１ｄにおける電極Ｃ２とが等間隔の距離Ｔ１により配置されているので、相互の位置を併せて貼り合わせることで、電極Ｃ１，Ｃ２とが電気的、かつ、物理的に接続される。ウェハ１１ｕ，１１ｄにおける接合面となる部位は、電極Ｃ１，Ｃ２の周囲が、SiO2により処理され、ウェハ１１ｕ，１１ｄの接合面においては、Cu（銅）より構成される電極Ｃ１ｕ，Ｃ１ｄ間の接合と、それ以外の接合面のSiO2間の接合とにより貼り合わされる。
　このように、CuとSiO2との接合により貼り合わされることから、図１のウェハ１１ｕ，１１ｄとの接合は、ハイブリッド接合とも称される。
　近年、ウェハ１１ｕ，１１ｄにおける配線層の構造は微細化が進んできており、例えば、図１の右部で示されるように、それぞれの間隔が、電極Ｃ１ｕ，Ｃ１ｄ間の距離Ｔ１よりも小さな、距離Ｔ２（＜Ｔ１）で電極Ｃ１１ｕ，Ｃ１１ｄがそれぞれ配設され、貼り合わされる。
　ところで、図１の右部および左部においては、ウェハ１１ｄの接合面が、ウェハｌ１ｕの接合面に対して、僅かながら右方向にズレた状態で接続されている状態を示している。これは、貼り合わせ時のアライメント精度に応じて発生するズレを表現したものである。すなわち、現実には、このようなズレは、工作において誤差の範囲として処理されるものの十分に発生し得るものである。
　図１の左部で示されるように、電極Ｃ１ｕ，Ｃ１ｄのそれぞれの間隔が距離Ｔ１で示されるように十分に設けられている場合、貼り合わせ時のアライメント精度に応じたズレが発生しても、電極Ｃ１ｕ，Ｃ１ｄがそれぞれ対向した位置で貼り合わされている限り、完成する半導体装置に与える影響は略ない。
　しかしながら、図１の右部で示されるように、電極Ｃ１１ｕ，Ｃ１１ｄのそれぞれの間隔が距離Ｔ１に対して十分に小さい距離Ｔ２などである場合、貼り合わせ時のアライメント精度に応じて、図１の右部と同様のズレが生じると、図中の矢印で示されるように、電極Ｃ１１ｕ，Ｃ１１ｄにおけるCu拡散により、絶縁破壊が生じてしまう恐れがあり、半導体装置の歩留まりを悪化させる可能性があった。
　＜本技術を適用した半導体装置の構成例＞
　図２は、本技術を適用した半導体装置の構成例を示しており、図中左部は、側面断面図であり、右部は、左部の点線で示される接合面の水平断面図である。
　図２の左部で示されるように、本技術を適用した半導体装置は、ウェハ（基板）２１Ｕ，２１Ｄを点線で示される接合面で貼り合わされて構成されている。
　ウェハ２１Ｕ，２１Ｄは、点線で示される接合面において、対向する位置にそれぞれ電極Ｍｕ，Ｍｄが設けられており、その周囲がSiO2により加工された状態で、貼り合わされる。また、電極Ｍｕ，Ｍｄの接合面の反対側のウェハ２１Ｕ，２１Ｄにおける境界には、Cu拡散防止用のSiCNからなる層間膜が設けられている。
　また、図２の右部で示されるように、電極Ｍ（Ｍｕ，Ｍｄが接合された部位）の周囲には、SiCNからなる層間膜まで空隙Ｇ１，Ｇ２が設けられている。この物体が何も存在しないスリット状の空間である空隙Ｇ１，Ｇ２が設けられることにより、SiO2で満たされた部位が存在しない空間が電極Ｍ間に設けられるので、Cu拡散を防止することが可能となる。結果として、Cu拡散による絶縁破壊やリーク電流の発生を抑制することが可能となる。
　＜図２の半導体装置の製造方法について＞
　次に、図３を参照して、図２の半導体装置の製造方法について説明する。
　第一の工程として、図３の左上部で示されるように、ウェハ２１にCuからなる電極Ｍが形成される。
　第二の工程として、図３の左上部で示されるウェハ２１の図中の上面部にCMP（Chemical Mechanical Polishing）が掛けられ、さらに、ALD（Atomic Layer deposition）によりSiO2の薄膜が形成される。この時のSiO2膜厚は貼り合わされる電極間に電流が流れる膜厚が要求され、ここでは1nmの膜厚とした。
　第三の工程として、図３の左上部で示されるウェハ２１の図中の下面部に電極ＭにおけるCu拡散防止用のSiCNからなる層間膜が形成される。
　第四の工程として、図３の右上部で示されるように、ウェハ２１に、想定されるズレ量に応じて設定される、所定の幅ｄ１であって、所定の間隔ｄ２でリソグラフィとエッチングにより空隙Ｇ１，Ｇ２が形成される。
　第五の工程として、図３の左下部で示されるように、上述した２枚のウェハ２１Ｕ，２１Ｄの上面部におけるSiO2を対向するように点線で示される接合面により貼り合わされる。
　このように形成された半導体装置により、図３の左下部で示されるように、所定の幅ｄ１の空隙Ｇ１，Ｇ２が、所定の間隔ｄ２で設けられ、空隙Ｇ１ｕ，Ｇ１ｄ、およびＧ２ｕ，Ｇ２ｄがそれぞれ対向するように貼り合わされることにより、図３の左下部で示されるように、ズレが生じた際にも空隙が電極Ｍｕ，Ｍｄの間に設けられる。結果として、電極Ｍｕ，Ｍｄのそれぞれの間に、空隙Ｇ１ｕ，Ｇ１ｄ，Ｇ２ｕ，Ｇ２ｄが設けられることにより、Cu拡散が防止されるので、絶縁破壊やリーク電流の発生を抑制することが可能となる。
　＜空隙の幅ｄ１と空隙の間隔ｄ２との関係＞
　空隙の幅ｄ１と空隙の間隔ｄ２とは、想定されるズレ幅に応じて設定されるものであり、例えば、電極Ｍｕ，Ｍｄの間隔Ｐが全体としてＰ＝１０００という所定の単位における所定値で設定されている場合、電極Ｍｕと空隙Ｇ１ｕとの間隔ＸがＸ＝３５０であり、空隙Ｇ１ｕ，Ｇ２ｕの幅ｄ１がｄ１＝１００であり、空隙Ｇ１ｕ，Ｇ２ｕの間隔ｄ２がｄ２＝１００であり、空隙Ｇ２ｕと隣接する電極Ｍｕまでの距離ＸがＸ＝３５０であり、ズレ幅ＳがＳ＝２００であるとき、図４で示されるように、空隙Ｇ１ｕ，Ｃ１ｄとが対向する位置関係となる。
　図４のような条件においては、電極Ｍｕ間、およびＭｄ間に、空隙を形成させておくことで、SiO2におけるCu拡散が抑制されるので、絶縁破壊やリーク電流の発生を抑制することが可能となる。
　また、例えば、電極Ｍｕ，Ｍｄの間隔Ｐが全体としてＰ＝５００という所定の単位における所定値で設定されている場合、電極Ｍｕと空隙Ｇ１ｕとの間隔ＸがＸ＝１００であり、空隙Ｇ１ｕ，Ｇ２ｕの幅ｄ１がｄ１＝１００であり、空隙Ｇ１ｕ，Ｇ２ｕの間隔ｄ２がｄ２＝１００であり、空隙Ｇ２ｕと隣接する電極Ｍｕまでの距離ＸがＸ＝１００であり、ズレ幅ＳがＳ＝２００であるとき、図５で示されるように、空隙Ｇ１ｕ，Ｃ２ｄとが対向する位置関係となる。
　図５のような条件においては、電極Ｍｕ間、およびＭｄ間に、空隙を形成させておくことで、SiO2におけるCu拡散が抑制されるので、絶縁破壊やリーク電流の発生を抑制することが可能となる。
　さらに、例えば、電極Ｍｕ，Ｍｄの間隔Ｐが全体としてＰ＝３００という所定の単位における所定値で設定されている場合、電極Ｍｕと空隙Ｇ１ｕとの間隔ＸがＸ＝６０であり、空隙Ｇ１ｕ，Ｇ２ｕの幅ｄ１がｄ１＝６０であり、空隙Ｇ１ｕ，Ｇ２ｕの間隔ｄ２がｄ２＝６０であり、空隙Ｇ２ｕと隣接する電極Ｍｕまでの距離ＸがＸ＝６０であり、ズレ幅ＳがＳ＝２００であるとき、図６で示されるように、電極ＭｕとＭｄとの間に空隙が存在しない位置関係となる。
　図６のような条件においては、電極Ｍｕ間、およびＭｄ間に、空隙が形成されていないことにより、SiO2におけるCu拡散の発生を抑制できない恐れがあり、絶縁破壊やリーク電流の発生を抑制できない恐れがある。このような場合、空隙の幅ｄ１、および空隙の間隔ｄ２，Ｘを見直す必要がある。
　また、空隙がＧ１のみであって、電極Ｍｕと空隙Ｇ１ｕとの間隔ＸがＸ＝１００であり、空隙Ｇ１ｕの幅ｄ１がｄ１＝１００であり、空隙Ｇ１ｕの間隔ｄ２がｄ２＝０であり、空隙Ｇ１ｕと隣接する電極Ｍｕまでの距離ＸがＸ＝１００であり、ズレ幅ＳがＳ＝１００であるとき、すなわち、空隙Ｇ２を無くしたときには、図７で示されるように、電極ＭｕとＭｄとの間に空隙Ｇ１ｕ，Ｇ１ｄが双方の端部で接触する位置関係となる。
　図７のような条件においては、電極Ｍｕ間、およびＭｄ間に、空隙Ｇ１ｕ，Ｇ１ｄが接触した状態で空隙を形成させておくことができるので、SiO2におけるCu拡散を抑制することができ、結果として、絶縁破壊やリーク電流の発生を抑制することができる。
　図４乃至図７で示されるような関係から、ズレ幅Ｓが、（ｄ１＋ｄ２）×２よりも小さい場合（ｄ１＞ｄ２）、電極Ｍｕ間、およびＭｄ間に、空隙を設けるようにすることができるので、絶縁破壊やリーク電流の発生を高い精度で抑制することが可能となる。尚、以上においては、空隙を電極間で１または２個設ける例について説明してきたが、それ以上の個数設けるようにしてもよいし、複数に空隙を設ける場合、その幅や間隔については、電極間の貼り合わせ時のアライメント精度に応じて生じうる誤差などから適切なものを設定する必要がある。
　＜第２の実施の形態＞
　以上においては、ウェハ上に設けられる電極間に空隙を設けることで、Cu拡散を抑制し、絶縁破壊やリーク電流による影響を抑制する例について説明してきたが、ウェハ上に設けられる電極間にCu拡散を抑制するバリアメタルからなる拡散防止壁を設ける構成とするようにしても良い。
　図８は、電極の周囲と、電極間にバリアメタルからなる拡散防止壁を設けるようにした半導体装置の構成例を示している。
　より詳細には、図８の左上部の側面断面図で示されるように、本技術を適用した半導体装置の第２の実施の形態は、上部のウェハ２１Ｕと、下部のウェハ２１Ｄとが図中の点線からなる接合面で対向して貼り合わされている。ウェハ２１Ｕ，２１Ｄには、Cuからなる電極Ｍｕ，Ｍｄが対向して貼り合わされ、ズレの無い状態で貼り合わされたとき、電極Ｍｕ，Ｍｄを取り囲むように、TiNまたはTaNなどのバリアメタルからなる拡散防止壁Ｗが形成されている。
　また、ウェハ２１Ｕ，２１Ｄには、電極Ｍｕ，Ｍｄ間にも、複数の拡散防止壁Ｗが設けられている。図８の左上部においては、ウェハ２１Ｕの電極Ｍｕ間には、３枚の拡散防止壁Ｗが設けられており、ウェハ２１Ｄの電極Ｍｄ間には、２枚の拡散防止壁Ｗが設けられており、相互に位置が互い違いになるように配置されている。
　さらに、図８の左上部のウェハ２１Ｕ，２１Ｄにおいては、上述した電極Ｍｕ，Ｍｓ、拡散防止壁Ｗ以外の部位がSiO2の薄膜により形成されている。
　このため、図８の右上部で示されるように、例えば、ウェハ２１Ｕに対して、ウェハ２１Ｄが右方向にズレて貼付けられる様な場合、左側の電極Ｍｄの点線で示される接合面における右端部については、拡散防止壁Ｗに囲まれていない部分が、一部SiO2に露出される。また、同様に、右側の電極Ｍｕの点線で示される接合面における左端部についても、拡散防止壁Ｗに囲まれていない部分が一部SiO2に露出される。
　結果として、一部SiO2に露出した電極Ｍｕ，Ｍｄより、電極の材質であるCu拡散が発生する可能性があるが、電極Ｍｕ，Ｍｄ間に設けられた拡散防止壁ＷによりCu拡散が防止される。
　また、ウェハ２１Ｕの電極Ｍｕよりも上方向、およびウェハ２１Ｄの電極Ｍｄよりも下方向へのCu拡散をさらに抑制したい場合、図８の左下部で示されるように、SiNやSiCからなる拡散防止膜Ｆを設けるようにしても良い。
　＜図８の半導体装置の製造方法について＞
　次に、図９を参照して、図８の半導体装置のウェハ２１（２１Ｕ，２１Ｄ共に共通）の製造方法について説明する。
　第一の工程において、図９の最上段で示されるように、ウェハ２１の図中の上部となるSiO2層間膜に電極Ｍ（Ｍｕ，Ｍｄ共に共通）を形成するための溝ＰＭと、拡散防止壁を形成するための溝ＷＭとが形成される。尚、図８においては、ウェハ２１Ｕ，２１Ｄにおける電極Ｍ間の拡散防止壁の数がそれぞれ３個および２個であり異なるため、形成される溝ＷＭの個数は、それぞれに対応する個数分形成される。
　第二の工程において、図９の上から２段目の左部で示されるように、溝ＰＭの底部に電極Ｍに接続する金属部位が設けられる穴部Ｖｉａが形成される。
　第三の工程において、図９の上から３段目で示されるように、溝ＰＭ，ＷＭ上にバリアメタルからなる拡散防止壁Ｗが形成される。
　第四の工程において、図９の上から４段目で示されるように、拡散防止壁Ｗ上に電極材質であるCuからなる金属部分Ｍがメッキ加工により形成される。
　第五の工程において、図９の上から５段目で示されるように、バリアメタルからなる拡散防止壁Ｗより上部の電極の材質となるCuからなる金属部分ＭをCMPにより磨いて取り除くことにより、電極Ｍが形成されてウェハ２１が完成する。
　図９で示されるように製造されたウェハ２１の上部が対向するように貼り合わされることにより、図８の左上部で示されるような半導体装置が製造される。
　尚、第一の工程において、図９の最上段の右部で示されるように、溝ＷＭを形成せず、第二の工程において、図９の上から２段目の右部で示されるように、電極Ｍ用の穴部Ｖｉａを形成する際に、併せて溝ＷＭを形成するようにしても良い。
　以上のように製造された半導体装置が、例えば、図１０の上段で示されるように、ウェハ２１Ｕ，２１Ｄの電極Ｍｕ，Ｍｄが、いずれも拡散防止壁Ｗを含めた幅Ｘ、および電極Ｍｕ，Ｍｄの間隔がＸであって、Ｘ＝１０００（値は所定の単位とする）としたとき、ウェハ２１Ｕの拡散防止壁Ｗの厚さｄ１が、ｄ１＝１００、その間隔Ｓ１が、Ｓ１＝１００、ウェハ２１の拡散防止壁Ｗの厚さｄ２がｄ２＝１２０、および、その間隔Ｓ２がＳ２＝１００である場合、ウェハ２１Ｄが、ウェハ２１Ｕに対して右方向に１００だけズレても、図１０の左下部で示されるように、ウェハ２１Ｕ，２１Ｄにおける電極Ｍｕ，Ｍｄ間の右側の上下２枚の拡散防止壁Ｗが相互に対向した状態となるので、Cu拡散を抑制することができる。尚、ここでは、拡散防止壁Ｗは、ウェハ２１Ｕ，２１Ｄにおける電極Ｍｕ，Ｍｄ間のそれぞれの中央位置に配置されるものとする。
　また、同様の条件で、ウェハ２１Ｄが、ウェハ２１Ｕに対して右方向に２００だけズレても、図１０の右下部で示されるように、ウェハ２１Ｄの電極Ｍｄ間の２枚の拡散防止壁Ｗの位置は，ウェハ２１Ｄにおける電極Ｍｕ間の３枚の拡散防止壁Ｗのうちの右端の拡散防止壁Ｗを挟むような位置となるので、Cu拡散を抑制することができる。
　すなわち、このように、ウェハ２１Ｕ，２１Ｄが貼り合わされるときにズレが生じても、Cu拡散を抑制することが可能となる。尚、電極Ｍ間の拡散防止壁Ｗについて、以上の例では、ウェハ２１Ｕが３枚であって、ウェハ２１Ｄが２枚である例を説明したが、それぞれの枚数は、これ以外の枚数であってもよいものである。
　＜拡散防止壁の角部の形状に対する工夫＞
　さらに、図１１で示されるように、図８の左上部の点線で示される位置の断面図で示されるように、拡散防止壁Ｗの角部の形状を右上部の拡大図で示されるように、多角形状とするようにしてもよいし、右下部の拡大図で示されるようにラウンド形状（曲線形状）とするようにしてもよい。尚、図１１は、左上部および左下部が、それぞれウェハ２１Ｕ，２１Ｄにおける接合面の断面図である。
　すなわち、図１１で示されるように、拡散防止壁Ｗの角部の形状を、右上部で示される多角形状や右下部で示されるラウンド形状などの形状変化を滑らかなものとすることにより、バリアメタルからなる拡散防止壁Ｗを、膜状に成膜する際、材質の埋込み不良を低減させることが可能となる。これにより、より高い精度で拡散防止壁Ｗを形成することが可能となり、Cu拡散をより高い精度で抑制することが可能となる。結果として、より高い精度で、絶縁破壊やリーク電流の発生を抑制することが可能となる。
　＜拡散防止壁を形成する際に生じるボイドについて＞
　例えば、図９を参照して説明した、半導体装置の製造方法における第三の工程において、バリアメタルからなる拡散防止壁が形成される際、気泡などが生じてボイドが発生するようなことがある。このような場合、そのまま第四の工程において、電極Ｍの材質Cuがメッキされることにより、例えば、図１２の左上部で示される状態となる。図１２の左上部においては、電極Ｍ間に形成されるべき拡散防止壁Ｗの図中上部に、気泡状のボイド部Ｖが生じていることが示されている。
　さらに、第五の工程において、図１２の右上部で示されるように、CMPにより点線で示される接合面より上部が磨きとられることにより、気泡状のボイド部Ｖが電極Ｍ間の拡散防止壁Ｗの図中上部先端部に形成されている。
　この状態で、２枚のウェハ２１Ｕ，２１Ｄ（ただし、ウェハ２１Ｕは、電極Ｍ間の拡散防止壁Ｗが３枚である）が、接合面が対向するように貼り合わされることにより、図１２の下部で示されるような半導体装置が完成することになる。この際、ウェハ２１Ｕ，２１Ｄの電極Ｍ間の拡散防止壁Ｗは、それぞれが対向する先端部において、空隙が設けられたような構成となるため、拡散防止壁Ｗとしての機能をさらに高めることが可能となる。
　＜第３の実施の形態＞
　以上においては、第１の実施の形態として、電極の周辺に空隙を設ける例と、第２の実施の形態として電極の周辺に拡散防止壁を設ける例について説明してきたが、空隙と拡散防止壁とを組み合わせるようにしてCu拡散を抑制するようにしても良い。
　図１３は、空隙と拡散防止壁とを組み合わせるようにして、電極を囲い込むように構成した半導体装置の側面断面である。すなわち、図１３においては、ウェハ２１Ｕ，２１Ｄにより挟み込まれた電極Ｍを全体として囲むようにバリアメタルからなる拡散防止壁Ｗが形成されている。さらに、点線で示される接合面を上下から挟み込むように、スリット状の空隙ＳＬが設けられている。
　＜図１３の半導体装置の製造方法について＞
　次に、図１４を参照して、図１３の半導体装置の製造方法について説明する。
　第一の工程において、図１４の最上段左部で示されるように、ウェハ２１の図中の上部となるSiO2層間膜に電極Ｍ（Ｍｕ，Ｍｄ共に共通）を形成するための溝ＰＭが形成される。
　第二の工程において、図１４の上から２段目左部で示されるように、溝ＰＭ上にTiNといったバリアメタルからなる拡散防止壁Ｗが形成される。
　第三の工程において、図１４の上から３段目左部で示されるように、拡散防止壁Ｗ上に電極材質であるCuによりメッキがなされる。
　第四の工程において、図１４の上から４段目左部で示されるように、バリアメタルからなる拡散防止壁Ｗより接合面より上部の電極の材質となるCuからなる金属部分ＭがCMPにより磨いて取り除かれ、電極Ｍが形成される。
　第五の工程において、図１４の上から５段目左部で示されるように、TiNといったバリアメタルからなる拡散防止壁Ｗの、図中の上端部であって、電極Ｍに対して外側にスリット状の空隙ＳＬが形成されて、ウェハ２１が完成する。
　第六の工程において、図１４の右下部で示されるように、生成されたウェハ２１の接合面が対向した状態で貼り合わされて、半導体装置が形成される。
　以上の製造方法により製造される半導体装置は、図１４の右下部で示されるように、電極Ｍの周囲を取り囲むように拡散防止壁Ｗが形成されると共に、点線で示される接合面近傍で、電極Ｍを囲むように空隙ＳＬが形成される。結果として、拡散防止壁Ｗと空隙ＳＬとの２重の構成でCu拡散が抑制されるので、より高い精度で絶縁破壊やリーク電流の発生を抑制することができる。
　＜第３の実施の形態における第１の変形例＞
　以上においては、電極Ｍを取り囲むように拡散防止壁Ｗを形成し、さらに、空隙ＳＬを設ける例について説明してきたが、拡散防止壁を２重に形成し、外周側の接合面近傍の拡散防止壁にスリット状の空隙を設けるようにしてもよい。
　すなわち、第一の工程において、図１５の最上段左部で示されるように、ウェハ２１の図中の上部となるSiO2層間膜に電極Ｍ（Ｍｕ，Ｍｄ共に共通）を形成するための溝ＰＭが形成される。
　第二の工程において、図１５の上から２段目左部で示されるように、溝ＰＭ上にTiNといったバリアメタルからなる拡散防止壁Ｗ１が形成された後、その上からTaNなどのバリアメタルからなる拡散防止壁Ｗ２が形成される。尚、２種類のバリアメタルの形成順序は、入れ替わっていても良いものである。
　第三の工程において、図１５の上から３段目左部で示されるように、拡散防止壁Ｗ１，Ｗ２上にCuからなる電極材質Ｍによりメッキがなされる。
　第四の工程において、図１５の上から４段目左部で示されるように、バリアメタルからなる拡散防止壁Ｗ１，Ｗ２の接合面より上部の電極の材質となるCuからなる金属部分ＭがCMPにより磨いて取り除かれ、電極Ｍが形成される。
　第五の工程において、図１５の上から５段目左部で示されるように、外周部となる拡散防止壁Ｗ１の、図中の上端部であって、電極Ｍに対して外側にスリット状の空隙ＳＬが形成されて、ウェハ２１が完成する。
　第六の工程において、図１５の右下部で示されるように、生成されたウェハ２１の接合面が対向した状態で貼り合わされて、半導体装置が形成される。
　以上の製造方法により製造される半導体装置は、図１５の右下部で示されるように、電極Ｍの周囲を取り囲むように拡散防止壁Ｗ１，Ｗ２が２重に形成されると共に、点線で示される接合面近傍で、外周部の拡散防止壁Ｗ２に電極Ｍを囲むように空隙ＳＬが形成される。結果として、２重の拡散防止壁Ｗ１，Ｗ２と空隙ＳＬとの３重の構成でCu拡散が抑制されるので、より高い精度で絶縁破壊やリーク電流の発生を抑制することが可能となる。
　＜第３の実施の形態における第２の変形例＞
　以上においては、電極Ｍを取り囲むように２重の拡散防止壁Ｗ１，Ｗ２を形成した後、外周部の拡散防止壁Ｗ１の接合面付近に空隙ＳＬを設ける例について説明してきたが、電極用の溝を形成する際に、予め空隙を設けるようにしてもよい。
　すなわち、第一の工程において、図１６の最上段左部で示されるように、ウェハ２１の図中の上部となるSiO2層間膜に電極Ｍ（Ｍｕ，Ｍｄ共に共通）と共に、空隙ＳＬに対応する溝ＰＭ’が形成される。
　第二の工程において、図１６の上から２段目左部で示されるように、溝ＰＭ’上にTiNといったバリアメタルからなる拡散防止壁Ｗが形成される。
　第三の工程において、図１６の上から３段目左部で示されるように、拡散防止壁Ｗ上に電極材質であるCuによりメッキがなされ、金属部分Ｍが形成される。
　第四の工程において、図１６の上から４段目左部で示されるように、バリアメタルからなる拡散防止壁Ｗの接合面より上部の電極の材質となるCuからなる金属部分ＭがCMPにより磨いて取り除かれ、電極Ｍが形成される。
　第五の工程において、図１６の上から５段目左部で示されるように、予め溝ＰＭ’に空隙用に設けられた部位を電極Ｍからスリット状に削りだして空隙ＳＬが形成されて、ウェハ２１が完成する。
　第六の工程において、図１６の右下部で示されるように、生成されたウェハ２１（２１Ｕ，２１Ｄ）の接合面が対向した状態で貼り合わされて、半導体装置が形成される。
　以上の製造方法により製造される半導体装置は、図１６の右下部で示されるように、電極Ｍの周囲を取り囲むように拡散防止壁Ｗが形成されると共に、点線で示される接合面近傍で、拡散防止壁Ｗに電極Ｍを囲むように空隙ＳＬが形成される。結果として、拡散防止壁Ｗと空隙ＳＬとの２重の構成でCu拡散が抑制されるので、絶縁破壊やリーク電流の発生を抑制することができる。
　＜第３の実施の形態における第３の変形例＞
　以上においては、電極の外周部に拡散防止壁を形成し、さらに、その外周部であって、接合面の近傍について空隙を設ける例について説明してきたが、拡散防止壁の内側の電極部であって、接合面近傍の位置にスリットを設けるようにしても良い。
　すなわち、第一の工程において、図１７の最上段左部で示されるように、ウェハ２１の図中の上部となるSiO2層間膜に電極Ｍ（Ｍｕ，Ｍｄ共に共通）に対応する溝ＰＭが形成される。
　第二の工程において、図１７の上から２段目左部で示されるように、溝ＰＭ上にTiNといったバリアメタルからなる拡散防止壁Ｗが形成される。
　第三の工程において、図１７の上から３段目左部で示されるように、拡散防止壁Ｗ上に電極材質であるCuによりメッキがなされる。
　第四の工程において、図１７の上から４段目左部で示されるように、バリアメタルからなる拡散防止壁Ｗより接合面より上部の電極の材質となるCuからなる金属部分ＭがCMPにより磨いて取り除かれ、電極Ｍが形成される。
　第五の工程において、図１７の最上段右部で示されるように、電極Ｍ上に、拡散防止壁Ｗの近傍が露出するようにエッチング用のマスクＭＳが形成される。
　第六の工程において、図１７の上から２段目右部で示されるように、ウェットエッチングにより、電極Ｍの上部であって、拡散防止壁Ｗ近傍の領域にスリット状の空隙ＳＬが形成される。
　第七の工程において、図１７の上から３段目右部で示されるように、マスクＭＳが除去されて、ウェハ２１が完成する。
　第八の工程において、図１７の上から４段目右部で示されるように、生成されたウェハ２１（２１Ｕ，２１Ｄ）の接合面が対向した状態で貼り合わされて、半導体装置が形成される。
　以上の製造方法により製造される半導体装置は、図１７の右下部で示されるように、電極Ｍの周囲を取り囲むように拡散防止壁Ｗが形成されると共に、点線で示される接合面近傍で、拡散防止壁Ｗの内側の電極Ｍを囲むように空隙ＳＬが形成される。結果として、空隙ＳＬと拡散防止壁Ｗとの２重の構成でCu拡散が抑制されるので、絶縁破壊やリーク電流の発生を抑制することができる。
　＜第４の実施の形態＞
　以上においては、拡散防止壁、および空隙といった物理的な構造によりCu拡散を抑制する例について説明してきたが、ウェハの接合面に化学的な処理を施すことにより、Cu拡散を抑制しつつ、絶縁破壊やリーク電流の発生を抑制するようにしてもよい。
　図１８は、ウェハの接合面に化学的な処理を施し、Cu拡散を抑制することにより、絶縁破壊やリーク電流の発生を抑制するようにした半導体装置の製造方法を説明する図である。尚、この例においては、従来の製造方法によりSiO2にCuからなる電極が形成されている状態のウェハを用いて説明を進めるものとする。
　すなわち、第一の工程において、図１８の左上部で示されるように、ウェハ２１の接合面に対して、Al2O3（等の金属酸化膜）からなる酸化膜が成膜される。
　第二の工程において、ウェハ２１の接合面が、カルボン酸を含む溶液に浸漬され、図１８の右上部で示されるようにエステルからなるSAM（Self-Assembled Monolayer）が、図１８の左下部で示されるように、表面に単分子膜ＭＦとして形成されて、ウェハ２１が完成する。
　第三の工程において、完成したウェハ２１（２１Ｕ，２１Ｄ）の単分子膜ＭＦとして形成されたSAMが設けられた接合面が貼り合わされる。
　より詳細には、図１９の右部で示されるように、接合面に形成されたSAMからなる単分子膜ＭＦが対向した状態で接合されることにより、図１９の右部で示されるように接合面が単分子膜ＭＦ’となって接合される。
　第四の工程において、４００度程度で焼成することにより、ウェハ２１Ｕ，２１Ｄの電極Ｍ間で、単原子膜ＭＦ’を介した通電が可能となり、半導体装置が完成される。
　エステルは、HSAB（Hard and Soft acids and bases principle）則に従って形成されるものである。ここでHSAB則とは、酸塩基の定義で酸塩基を硬い酸塩基（Hard acid）と軟らかい酸塩基（Soft acid）に分類したときのそれぞれの酸塩基の振る舞いに関する法則である。
　より具体的には、硬い酸塩基の特徴は中心原子が小さく電気陰性度が大きく、分極率が小さく高い電荷密度を持っている。軟らかい酸塩基は逆の特徴を持っている。一般的に硬い酸は硬い塩基、柔らかい酸は柔らかい塩基と反応（結合）しやすい性質を持っており、この性質に基づいた法則がHSAB則である。ここでは、HSAB則にしたがって、Al2O3の最表面のAl3+（硬い酸）と電離したカルボン酸COO-（硬い塩基）が静電的に結合することにより、SAMが形成される。
　尚、第一の工程において、接合面の成膜されるものは、Al2O3に限らず、硬い酸塩基になりうる金属ならば、他の金属でも良く、例えば、Ta2O5、ZrO2、Nb2O5、およびMoO3などでもよい。また、有機膜もカルボン酸に限らず、hard baseになりうるものなら他のサンであっても良い。
　さらに、ウェハ２１を元々構成しているSiO2におけるSi4+も硬い酸塩基（hard acid）なので金属膜を成膜しなくても良い。ただしSAMの密度を上げる上で、成膜する方が好ましい状態となる。
　結果として、ジカルボン酸で修飾したウェハ２１Ｕ，２１Ｄが接合されることにより、Cu拡散を抑制することが可能となる。結果として、半導体装置について、Cu拡散に起因する絶縁破壊やリーク電流の発生を抑制することが可能となる。
　＜電子機器への適用例＞
　上述した半導体装置は、例えば、固体撮像素子などでもよい。固体撮像素子は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
　図２０は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
　図２０に示される撮像装置２０１は、光学系２０２、シャッタ装置２０３、固体撮像素子２０４、駆動回路２０５、信号処理回路２０６、モニタ２０７、およびメモリ２０８を備えて構成され、静止画像および動画像を撮像可能である。
　光学系２０２は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像素子２０４に導き、固体撮像素子２０４の受光面に結像させる。
　シャッタ装置２０３は、光学系２０２および固体撮像素子２０４の間に配置され、駆動回路１００５の制御に従って、固体撮像素子２０４への光照射期間および遮光期間を制御する。
　固体撮像素子２０４は、上述した半導体装置として構成される固体撮像素子を含むパッケージにより構成される。固体撮像素子２０４は、光学系２０２およびシャッタ装置２０３を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像素子２０４に蓄積された信号電荷は、駆動回路２０５から供給される駆動信号（タイミング信号）に従って転送される。
　駆動回路２０５は、固体撮像素子２０４の転送動作、および、シャッタ装置２０３のシャッタ動作を制御する駆動信号を出力して、固体撮像素子２０４およびシャッタ装置２０３を駆動する。
　信号処理回路２０６は、固体撮像素子２０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路２０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ２０７に供給されて表示されたり、メモリ２０８に供給されて記憶（記録）されたりする。
　このように構成されている撮像装置２０１においても、上述した固体撮像素子２０４に代えて、上述した半導体装置からなる固体撮像素子を適用することにより、全画素で低ノイズによる撮像を実現させることが可能となる。
　＜固体撮像素子の使用例＞
　図２１は、上述の半導体装置からなる固体撮像素子を使用する使用例を示す図である。
　上述した半導体装置からなる固体撮像素子は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
　・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
　・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
　・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
　・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
　・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
　・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
　・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
　・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
　尚、本技術は、以下のような構成も取ることができる。
（１）　所定の面に金属で形成された電極が形成され、絶縁膜により非金属領域が形成された、前記電極を囲むように、前記金属の前記非金属領域での拡散を防止する構造が形成された基板が、前記所定の面を前記電極が対向するように２枚貼り合わされている
　半導体装置。
（２）　前記電極を形成する金属は、Cuである
　（１）に記載の半導体装置。
（３）　前記金属の前記非金属領域での拡散を防止する構造は、空隙である
　（１）または（２）に記載の半導体装置。
（４）　前記金属の前記非金属領域での拡散を防止する構造は、前記電極を形成する金属とは異なる金属による拡散防止壁である
　（１）または（２）に記載の半導体装置。
（５）　前記拡散防止壁は、複数の種別の金属より形成される
　（４）に記載の半導体装置。
（６）　前記拡散防止壁の金属は、SiCおよびSiNを含む
　（４）に記載の半導体装置。
（７）　前記拡散防止壁の角部は、多角形、または曲線形である
　（４）に記載の半導体装置。
（８）　前記金属の前記非金属領域での拡散を防止する構造は、前記電極を複数に囲む
　（３）に記載の半導体装置。
（９）　前記金属の前記非金属領域での拡散を防止する構造は、空隙、および前記電極を形成する金属とは異なる金属による拡散防止壁である
　（１）または（２）に記載の半導体装置。
（１０）　前記金属の前記非金属領域での拡散を防止する構造は、前記空隙が前記電極を囲み、前記拡散防止壁が、前記電極を囲む前記空隙を囲む
　（９）に記載の半導体装置。
（１１）　前記金属の前記非金属領域での拡散を防止する構造は、前記拡散防止壁が、前記電極を囲み、前記空隙が、前記電極を囲む前記拡散防止壁を囲む
　（９）に記載の半導体装置。
（１２）　所定の面に金属で形成された電極が形成され、絶縁膜により非金属領域が形成され、前記電極を囲むように、前記金属の前記非金属領域での拡散を防止する構造が形成された基板が、前記所定の面を前記電極が対向するように２枚貼り合わされている
　固体撮像素子。
（１３）　所定の面に金属で形成された電極が形成され、絶縁膜により非金属領域が形成され、前記電極を囲むように、前記金属の前記非金属領域での拡散を防止する構造が形成された基板が、前記所定の面を前記電極が対向するように２枚貼り合わされている
　撮像装置。
（１４）　所定の面に金属で形成された電極が形成され、絶縁膜により非金属領域が形成され、前記電極を囲むように、前記金属の前記非金属領域での拡散を防止する構造が形成された基板が、前記所定の面を前記電極が対向するように２枚貼り合わされている
　電子機器。
（１５）　基板の所定の面に金属で形成された電極を形成し、
　前記所定の面に絶縁膜により非金属領域を形成し、
　前記基板の前記電極を囲むように、前記金属の前記非金属領域での拡散を防止する構造の基板を形成し、
　前記基板を、前記所定の面を前記電極が対向するように２枚貼り合わせる
　半導体装置の製造方法。
（１６）　所定の面に金属で形成された電極が形成され、絶縁膜により非金属領域が形成された基板の、前記所定の面が、ジカルボン酸を含む溶液で処理されることで、前記電極が有機膜で修飾され、前記基板が、前記電極が対向するように２枚貼り合わされている
　半導体装置。
（１７）　前記所定の面は、金属酸化膜が製膜された後、前記ジカルボン酸を含む溶液で処理されることで、前記電極が有機膜で修飾される
　（１６）に記載の半導体装置。
（１８）　前記金属酸化膜は、Al2O3、Ta2O5、ZrO2、Nb2O5、およびMoO3を含む
　（１７）に記載の半導体装置。
（１９）　基板の所定の面に金属で形成された電極を形成し、
　絶縁膜により非金属領域を形成し、
　前記基板の、前記所定の面を、ジカルボン酸を含む溶液で処理することで、前記電極を有機膜で修飾し、
　前記基板を、前記電極が対向するように２枚貼り合わせる
　半導体装置の製造方法。
　１１，１１ｕ，１１ｄ　ウェハ，　２１，２１Ｕ，２１Ｄ　ウェハ，　Ｇ１ｕ，Ｇ２ｕ　空隙，　Ｍ，Ｍｕ，Ｍｄ　電極，　ＭＦ　単分子膜，　Ｗ，Ｗ１，Ｗ２　拡散防止壁，　Ｖ　ボイド，　ＳＬ　空隙，　ＰＭ　溝，　ＷＭ　溝，　Ｖｉａ　穴部

Claims (19)

  1. 　所定の面に金属で形成された電極が形成され、絶縁膜により非金属領域が形成され、前記電極を囲むように、前記金属の前記非金属領域での拡散を防止する構造が形成された基板が、前記所定の面を前記電極が対向するように２枚貼り合わされた
    　半導体装置。
  2. 　前記電極を形成する金属は、Cuである
    　請求項１に記載の半導体装置。
  3. 　前記金属の前記非金属領域での拡散を防止する構造は、空隙である
    　請求項１に記載の半導体装置。
  4. 　前記金属の前記非金属領域での拡散を防止する構造は、前記電極を形成する金属とは異なる金属による拡散防止壁である
    　請求項１に記載の半導体装置。
  5. 　前記拡散防止壁は、複数の種別の金属より形成される
    　請求項４に記載の半導体装置。
  6. 　前記拡散防止壁の金属は、SiCおよびSiNを含む
    　請求項４に記載の半導体装置。
  7. 　前記拡散防止壁の角部は、多角形、または曲線形である
    　請求項４に記載の半導体装置。
  8. 　前記金属の前記非金属領域での拡散を防止する構造は、前記電極を複数に囲む
    　請求項３に記載の半導体装置。
  9. 　前記金属の前記非金属領域での拡散を防止する構造は、空隙、および前記電極を形成する金属とは異なる金属による拡散防止壁である
    　請求項１に記載の半導体装置。
  10. 　前記金属の前記非金属領域での拡散を防止する構造は、前記空隙が前記電極を囲み、前記拡散防止壁が、前記電極を囲む前記空隙を囲む
    　請求項９に記載の半導体装置。
  11. 　前記金属の前記非金属領域での拡散を防止する構造は、前記拡散防止壁が、前記電極を囲み、前記空隙が、前記電極を囲む前記拡散防止壁を囲む
    　請求項９に記載の半導体装置。
  12. 　所定の面に金属で形成された電極が形成され、絶縁膜により非金属領域が形成され、前記電極を囲むように、前記金属の前記非金属領域での拡散を防止する構造が形成された基板が、前記所定の面を前記電極が対向するように２枚貼り合わされた
    　固体撮像素子。
  13. 　所定の面に金属で形成された電極が形成され、絶縁膜により非金属領域が形成され、前記電極を囲むように、前記金属の前記非金属領域での拡散を防止する構造が形成された基板が、前記所定の面を前記電極が対向するように２枚貼り合わされた
    　撮像装置。
  14. 　所定の面に金属で形成された電極が形成され、絶縁膜により非金属領域が形成され、前記電極を囲むように、前記金属の前記非金属領域での拡散を防止する構造が形成された基板が、前記所定の面を前記電極が対向するように２枚貼り合わされた
    　電子機器。
  15. 　所定の面に金属で形成された電極を形成し、
    　前記所定の面に絶縁膜により非金属領域を形成し、
    　前記電極および前記非金属領域を含む、前記所定の面の最表面に絶縁膜を形成し、
    　前記電極を囲むように、前記金属の前記非金属領域での拡散を防止する構造の基板を形成し、
    　前記基板を、前記所定の面を前記電極が対向するように２枚貼り合わす
    　半導体装置の製造方法。
  16. 　所定の面に金属で形成された電極が形成され、絶縁膜により非金属領域が形成された基板の、前記所定の面が、ジカルボン酸を含む溶液で処理されることで、前記電極が有機膜で修飾され、前記基板が、前記電極が対向するように２枚貼り合わされた
    　半導体装置。
  17. 　前記所定の面は、金属酸化膜が製膜された後、前記ジカルボン酸を含む溶液で処理されることで、前記電極が有機膜で修飾される
    　請求項１６に記載の半導体装置。
  18. 　前記金属酸化膜は、Al2O3、Ta2O5、ZrO2、Nb2O5、およびMoO3を含む
    　請求項１７に記載の半導体装置。
  19. 　基板の所定の面に金属で形成された電極を形成し、
    　絶縁膜により非金属領域を形成された
    　前記基板の、前記所定の面を、ジカルボン酸を含む溶液で処理することで、前記電極を有機膜で修飾し、
    　前記基板を、前記電極が対向するように２枚貼り合わせる
    　半導体装置の製造方法。
PCT/JP2016/057280 2015-03-23 2016-03-09 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器 WO2016152513A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-059418 2015-03-23
JP2015059418A JP2016181531A (ja) 2015-03-23 2015-03-23 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器

Publications (1)

Publication Number Publication Date
WO2016152513A1 true WO2016152513A1 (ja) 2016-09-29

Family

ID=56979089

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/057280 WO2016152513A1 (ja) 2015-03-23 2016-03-09 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器

Country Status (2)

Country Link
JP (1) JP2016181531A (ja)
WO (1) WO2016152513A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019070571A1 (en) 2017-10-06 2019-04-11 Invensas Bonding Technologies, Inc. DIFFUSION BARRIER COLLAR SERVING INTERCONNECTIONS
CN110073475A (zh) * 2016-10-24 2019-07-30 索尼半导体解决方案公司 半导体器件、制造方法和固态成像器件
US10998370B2 (en) 2018-09-13 2021-05-04 Canon Kabushiki Kaisha Semiconductor device with insulating layers forming a bonding plane between first and second circuit components, method of manufacturing the same, and electronic device
US11069637B2 (en) 2016-10-19 2021-07-20 Sony Semiconductor Solutions Corporation Semiconductor device, manufacturing method, and electronic device
WO2023154420A1 (en) * 2022-02-10 2023-08-17 Tokyo Electron Limited Technologies for plasma oxidation protection during hybrid bonding of semiconductor devices
US11862586B2 (en) 2021-06-16 2024-01-02 Kioxia Corporation Semiconductor device and method of manufacturing the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107546174B (zh) * 2017-07-28 2020-07-17 中国科学院微电子研究所 一种集成电路元器件的工艺方法
JP2019047043A (ja) * 2017-09-05 2019-03-22 日本放送協会 積層型半導体素子および半導体素子基板、ならびにこれらの製造方法
JP2021044347A (ja) 2019-09-10 2021-03-18 キオクシア株式会社 半導体装置
JPWO2022190640A1 (ja) * 2021-03-11 2022-09-15
WO2022201530A1 (ja) * 2021-03-26 2022-09-29 昭和電工マテリアルズ株式会社 半導体装置の製造方法、半導体装置、集積回路要素、及び、集積回路要素の製造方法
WO2023112520A1 (ja) * 2021-12-13 2023-06-22 ソニーセミコンダクタソリューションズ株式会社 半導体装置、電子機器、及びウエハ
WO2024024450A1 (ja) * 2022-07-26 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007138921A1 (ja) * 2006-05-26 2007-12-06 Wako Pure Chemical Industries, Ltd. 基板エッチング液
JP2013033786A (ja) * 2011-08-01 2013-02-14 Sony Corp 半導体装置および半導体装置の製造方法
JP2013038112A (ja) * 2011-08-04 2013-02-21 Sony Corp 半導体装置、半導体装置の製造方法、及び、電子機器
JP2013533629A (ja) * 2010-07-21 2013-08-22 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 銅部分及び誘電材料部分を含む２つの要素を直接ボンディングする方法
JP2013168419A (ja) * 2012-02-14 2013-08-29 Sony Corp 半導体装置、半導体装置の製造方法、及び、電子機器
JP2014170793A (ja) * 2013-03-01 2014-09-18 Fujitsu Semiconductor Ltd 半導体装置、半導体装置の製造方法及び電子装置
JP2014187166A (ja) * 2013-03-22 2014-10-02 Sony Corp 半導体装置、および製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007138921A1 (ja) * 2006-05-26 2007-12-06 Wako Pure Chemical Industries, Ltd. 基板エッチング液
JP2013533629A (ja) * 2010-07-21 2013-08-22 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 銅部分及び誘電材料部分を含む２つの要素を直接ボンディングする方法
JP2013033786A (ja) * 2011-08-01 2013-02-14 Sony Corp 半導体装置および半導体装置の製造方法
JP2013038112A (ja) * 2011-08-04 2013-02-21 Sony Corp 半導体装置、半導体装置の製造方法、及び、電子機器
JP2013168419A (ja) * 2012-02-14 2013-08-29 Sony Corp 半導体装置、半導体装置の製造方法、及び、電子機器
JP2014170793A (ja) * 2013-03-01 2014-09-18 Fujitsu Semiconductor Ltd 半導体装置、半導体装置の製造方法及び電子装置
JP2014187166A (ja) * 2013-03-22 2014-10-02 Sony Corp 半導体装置、および製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069637B2 (en) 2016-10-19 2021-07-20 Sony Semiconductor Solutions Corporation Semiconductor device, manufacturing method, and electronic device
CN110073475A (zh) * 2016-10-24 2019-07-30 索尼半导体解决方案公司 半导体器件、制造方法和固态成像器件
US11018110B2 (en) 2016-10-24 2021-05-25 Sony Semiconductor Solutions Corporation Semiconductor device, manufacturing method, and solid-state imaging device
WO2019070571A1 (en) 2017-10-06 2019-04-11 Invensas Bonding Technologies, Inc. DIFFUSION BARRIER COLLAR SERVING INTERCONNECTIONS
EP3692568A4 (en) * 2017-10-06 2021-06-09 Invensas Bonding Technologies, Inc. DIFFUSION BARRIER COLLAR FOR INTERCONNECTION
US11694925B2 (en) 2017-10-06 2023-07-04 Adeia Semiconductor Bonding Technologies Inc. Diffusion barrier collar for interconnects
US10998370B2 (en) 2018-09-13 2021-05-04 Canon Kabushiki Kaisha Semiconductor device with insulating layers forming a bonding plane between first and second circuit components, method of manufacturing the same, and electronic device
US11862586B2 (en) 2021-06-16 2024-01-02 Kioxia Corporation Semiconductor device and method of manufacturing the same
WO2023154420A1 (en) * 2022-02-10 2023-08-17 Tokyo Electron Limited Technologies for plasma oxidation protection during hybrid bonding of semiconductor devices

Also Published As

Publication number Publication date
JP2016181531A (ja) 2016-10-13

Similar Documents

Publication Publication Date Title
WO2016152513A1 (ja) 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器
KR102235927B1 (ko) 반도체 장치
JP6779929B2 (ja) 光電変換装置および機器
JP7182968B2 (ja) 光電変換装置および機器
WO2016152577A1 (ja) 固体撮像装置および電子機器
WO2013118646A1 (ja) 撮像素子、製造装置および方法、並びに、撮像装置
KR102426811B1 (ko) 적층형 디바이스 및 제조 방법, 및, 전자 기기
US10396116B2 (en) Solid-state image-capturing element and electronic device
WO2017126376A1 (ja) イメージセンサ、製造方法、及び、電子機器
WO2015087918A1 (ja) 固体撮像装置、撮像装置、固体撮像装置の製造方法
JP7131602B2 (ja) 半導体装置、固体撮像装置、撮像装置、および電子機器
US20170012032A1 (en) Semiconductor device
JP2012244101A (ja) 半導体装置
JP5298617B2 (ja) 固体撮像装置とその製造方法、及び電子機器
TWI651843B (zh) 影像拾取元件及其製造方法與電子裝置
CN109360833B (zh) 半导体装置、半导体装置的制造方法和电子装置
JP2019102619A (ja) 半導体装置および機器
US11482557B2 (en) Solid-state image-capturing device, semiconductor apparatus, electronic apparatus, and manufacturing method
WO2016158440A1 (ja) 固体撮像素子および電子機器
WO2021199665A1 (ja) 固体撮像装置及び固体撮像装置の製造方法、並びに電子機器
JP2007149893A (ja) 固体撮像装置の製造方法、固体撮像装置及びカメラ
CN112635501A (zh) 半导体装置和设备
WO2017169753A1 (ja) 回路基板、半導体装置、撮像装置、固体撮像素子、および固体撮像素子の製造方法、並びに電子機器
US20210159260A1 (en) Photoelectric conversion apparatus, method for manufacturing photoelectric conversion apparatus, and equipment
CN111295762A (zh) 固态摄像元件、制造方法和电子设备

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16768416

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16768416

Country of ref document: EP

Kind code of ref document: A1