CN112635501A - 半导体装置和设备 - Google Patents

半导体装置和设备 Download PDF

Info

Publication number
CN112635501A
CN112635501A CN202011049822.0A CN202011049822A CN112635501A CN 112635501 A CN112635501 A CN 112635501A CN 202011049822 A CN202011049822 A CN 202011049822A CN 112635501 A CN112635501 A CN 112635501A
Authority
CN
China
Prior art keywords
opening
semiconductor device
edge
insulating layer
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011049822.0A
Other languages
English (en)
Other versions
CN112635501B (zh
Inventor
小川俊之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN112635501A publication Critical patent/CN112635501A/zh
Application granted granted Critical
Publication of CN112635501B publication Critical patent/CN112635501B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/0807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体装置和设备。半导体装置包括彼此堆叠的第一和第二半导体部件。第一部件包括第一绝缘层和多个第一金属焊盘。第二部件包括第二绝缘层和多个第二金属焊盘。多个第一金属焊盘中的各个和多个第二金属焊盘中的各个彼此接合以形成多个接合部中的各个。沿半导体装置的边缘并穿过第一绝缘层和第二绝缘层之间的接合面的第一开口和第二开口形成在半导体装置中。多个接合部的第一开口和第二开口之间的第一接合部布置在不同的位置。

Description

半导体装置和设备
技术领域
本公开涉及一种半导体装置和设备。
背景技术
日本特开第2017-120939号公报描述了通过堆叠各自包括元件和布线结构的两个半导体部件而形成具有三维结构的半导体装置。在该半导体装置中，在两个半导体部件的各接合面中形成有电极，并且通过使电极接合而使两个半导体部件的元件电连接。
可以使用公知为镶嵌方法(damascene method)的布线形成技术来形成半导体部件的接合面中的金属焊盘。例如，通过在形成半导体部件的接合面的绝缘层中形成凹槽，从凹槽上方进行镀铜，并使用CMP(化学机械抛光)去除凹槽中的铜以外的铜，来形成金属焊盘。当通过CMP抛光其中形成有不均匀密度的金属焊盘的面时，可能过度抛光高密度部分。结果，半导体部件的接合面可能没有被平坦化，并且当两个半导体部件堆叠时，在它们两者之间可能产生内部空间。在堆叠之后，当对半导体部件进行切割或在半导体部件中形成开口时，如果内部空间与外部连通，则大气中的水或异物可能会进入内部空间，金属焊盘则可能会被腐蚀。
发明内容
本公开的一些方面提供了一种抑制由彼此堆叠的两个半导体部件包围的内部空间与外部连通的技术。
根据一个实施例，一种半导体装置，包括：第一半导体部件，其包括第一绝缘层和嵌入到配设在第一绝缘层中的凹部中的多个第一金属焊盘；以及第二半导体部件，其包括第二绝缘层和嵌入到配设在第二绝缘层中的凹部中的多个第二金属焊盘，其中，第一半导体部件和第二半导体部件彼此堆叠，使得第一绝缘层和第二绝缘层彼此接合，多个第一金属焊盘中的各个和多个第二金属焊盘中的各个彼此接合以形成多个接合部中的各个，在半导体装置中形成各自穿过第一绝缘层与第二绝缘层之间的接合面的第一开口和第二开口，半导体装置包括包围多个接合部的边缘，第一开口和第二开口沿着半导体装置的边缘布置，多个接合部包括在第一开口与第二开口之间的第一接合部，并且多个接合部中的任何一个在平行于边缘的方向上不位于第一接合部与第一开口之间，并且在接合面上，令Wd为第一接合部在平行于边缘的方向上的宽度，Wo为第一开口在平行于边缘的方向上的宽度，Doo为第一开口与第二开口之间的距离，Dod为第一开口与第一接合部之间的距离，并且Doe为第一开口与边缘之间的距离，则满足Doo<2×Wo，Doe<2×Wo以及Dod>Wd。根据另一实施例，一种半导体装置，包括：第一半导体部件，其包括第一绝缘层和嵌入到配设在第一绝缘层中的凹部中的多个第一金属焊盘；以及第二半导体部件，其包括第二绝缘层和嵌入到配设在第二绝缘层中的凹部中的多个第二金属焊盘，其中，第一半导体部件和第二半导体部件彼此堆叠，使得第一绝缘层和第二绝缘层彼此接合，多个第一金属焊盘中的各个和多个第二金属焊盘中的各个彼此接合以形成多个接合部中的各个，在半导体装置中形成穿过第一绝缘层与第二绝缘层之间的接合面的开口；半导体装置包括包围多个接合部的边缘，多个接合部包括在开口与边缘之间的第一接合部，并且多个接合部中的任一个在垂直于边缘的方向上不位于第一接合部与开口之间，并且在接合面上，令Wd为第一接合部在垂直于边缘的方向上的宽度，Wo为开口在垂直于边缘的方向上的宽度，Doe为开口与边缘之间的距离，并且Dod为开口与第一接合部之间的距离，则满足Doe<2×Wo和Dod>Wd。
通过以下对示例性实施例的描述(参考附图)，本公开的其他特征将变得清楚。
附图说明
图1是用于说明根据本公开的实施例的固态摄像装置的结构的示例的示意图；
图2A和图2B是用于说明根据本公开的实施例的半导体装置的结构的示例的示意图；
图3是用于说明根据本公开的实施例的半导体装置的各构件的尺寸的示例的示意图；
图4A至图4E是用于根据说明本公开的实施例的半导体装置的制造方法的示例的示意图；
图5A和图5B是用于将根据本公开的实施例的半导体装置与比较例的半导体装置进行比较的示意图；
图6A和图6B是用于说明根据本公开的另一实施例的半导体装置的结构的示例的示意图；
图7是用于说明根据本公开的另一实施例的半导体装置的各构件的尺寸的示例的示意图；
图8是用于说明根据本公开的又一实施例的半导体装置的结构的示例的示意图；以及
图9是用于说明根据本公开的实施例的设备的示意图。
具体实施方式
在下文中，将参考附图详细描述实施例。注意，以下实施例并非旨在限制要求保护的发明的范围。在实施例中描述了多个特征，但是没有公开要求所有这些特征的限制，而是可以适当地组合多个这样的特征。此外，在附图中，相同或相似的构造被赋予相同的附图标记，并且省略其重复描述。
<第一实施例>
参考图1，将描述根据本公开的第一实施例的半导体装置100的结构的示例。图1是半导体装置100的平面图。图1示出了作为半导体装置100的示例的光电转换装置(例如，固态摄像装置)。半导体装置100在其中央包括像素区域102，在像素区域102中，多个像素103以二维阵列布置。各个像素103可以包括例如光电转换元件(例如，光电二极管)和开关元件(例如，晶体管)。
半导体装置100还包括多个开口104。在图1中，仅给一个开口104赋予附图标记，但是具有与开口104相同形状的所有16个元件都是开口104。如稍后将描述的，开口104暴露半导体装置100的接合焊盘。多个开口104中的一些沿着半导体装置100的一个边缘101布置。在图1中，八个开口104沿着边缘101布置。通过切割半导体晶片以将半导体装置100分割成芯片来获得半导体装置100的边缘。沿着边缘101布置的各个开口104与边缘101之间的距离小于像素区域102与边缘101之间的距离。另外，多个开口104中的其他开口104在边缘101的相反侧上沿着边缘布置。在图1所示的示例中，多个开口104沿着两个边缘布置。相反，多个开口104可以仅沿着一个边缘布置，或者可以沿着三个或四个边缘布置。
参照图2A和图2B，将描述半导体装置100的结构的细节。图2A是半导体装置100的图1所示的区域105中的截面图。图2B示出了半导体装置100在半导体部件210与半导体部件220之间的接合面200上的结构。图2A是沿着图2B中的线A-A'截取的截面图。
半导体装置100包括半导体部件210和半导体部件220。半导体部件210在半导体部件220侧的面称为接合面214。半导体部件220在半导体部件210侧上的面被称为接合面224。半导体部件210和半导体部件220以它们堆叠的状态接合，使得接合面214和接合面224彼此面对。
半导体部件210包括半导体层211和覆盖半导体层211的一个面的绝缘层212。半导体层211例如由诸如硅的半导体形成。绝缘层212例如由诸如硅化合物的绝缘体形成。绝缘层212可以是多层膜，例如，包括在包括氧化硅层、氮化硅层和碳化硅层的三种硅化合物层当中的至少两种硅化合物层的多层膜。电路元件和布线构件(均未示出)形成在半导体部件210中。由于电路元件和布线结构可以具有现有的布置，因此将省略其描述。当半导体装置100是光电转换装置时，光电转换器可以配设在半导体部件210中。
绝缘层212的远离半导体层211的面成为半导体部件210的接合面214。在配设在接合面214中的凹部内嵌入有多个金属焊盘213。尽管仅一个焊盘213在图2A中被赋予附图标记，但半导体部件210中所有类似阴影线的部件都是金属焊盘213。金属焊盘213嵌入在配设在绝缘层212的接合面214中的凹部中。金属焊盘213例如由诸如铜的金属形成。半导体部件210还包括在绝缘层212中的接合焊盘201a和201b。接合焊盘201a和201b中的各个由诸如铜、铝或钨的金属形成。接合焊盘201a和201b可以是与布线层在同一层中的金属图案的一部分。
半导体部件220包括半导体层221和覆盖半导体层221的一个面的绝缘层222。半导体层221例如由诸如硅的半导体形成。绝缘层222例如由诸如硅化合物的绝缘体形成。绝缘层222可以是多层膜，例如，包括在包括氧化硅层、氮化硅层和碳化硅层的三种硅化合物层当中的至少两种硅化合物层的多层膜。电路元件和布线构件(均未示出)形成在半导体部件220中。由于电路元件和布线结构可以具有现有的布置，因此将省略其描述。当半导体装置100是光电转换装置时，可以在半导体部件220中配设基于上述光电转换器的电荷处理信号的信号处理单元。
绝缘层222的远离半导体层221的面成为半导体部件220的接合面224。在配设在接合面224中的凹部中嵌入有多个金属焊盘223。尽管仅一个焊盘223在图2A中被赋予附图标记，但半导体部件220中所有类似阴影线的部件都是金属焊盘223。金属焊盘223嵌入在设置在绝缘层222的接合面224中的凹部中。金属焊盘223由例如诸如铜的金属形成。
在半导体装置100中，从半导体部件220的半导体层221侧形成有暴露接合焊盘201a的开口104a和暴露接合焊盘201b的开口104b。开口104a和104b是多个开口104当中的两个相邻的开口。接合线(未示出)通过开口104a和104b连接到接合焊盘201a和201b。所有多个开口104均穿过接合面200。
多个接合部232布置在接合面200中，各个接合部232通过将多个第一金属焊盘213中的一个与多个第二金属焊盘223中的一个接合而形成。多个金属焊盘213可以与多个金属焊盘223一一对应。可选地，可以存在不与金属焊盘223接合的金属焊盘213和不与金属焊盘213接合的金属焊盘223。在下面的描述中，为了便于描述，假定多个金属焊盘213与多个金属焊盘223一一对应，并且所有配对形成接合部232。即，金属焊盘213与接合部232一一对应，并且金属焊盘223与接合部232一一对应。多个接合部232被半导体装置100的边缘(包括边缘101)包围。
多个接合部232可以包括普通接合部和虚设接合部。普通接合部是用于电源或信号传输的接合部。普通接合部可以电连接至半导体部件210中的电路元件或布线构件以及半导体部件220中的电路元件或布线构件。虚设接合部是既不用于电源也不用于信号传输的金属焊盘。虚设接合部可以不电连接到半导体部件210中的电路元件或布线构件以及半导体部件220中的电路元件或布线构件。
多个接合部232布置在整个接合面200上。例如，多个接合部232中的一些布置在与像素区域102重叠的区域中。此外，多个接合部232中的一些布置在开口104a与开口104b之间的区域202中。注意，多个接合部232未布置在开口104a和104b中及其附近。另外，在本实施例中，多个接合部232未布置在边缘101的附近。边缘101的附近例如可以是这样的范围：距边缘101的距离与从边缘101到开口104a的距离相似。多个接合部232可以以均匀的密度(例如，以相等的间隔)布置。通过这种布置，增加了两个半导体部件210和220之间的接合强度。
开口104a与开口104b之间的区域202是被外切于开口104a和开口104b的第一公共外切线、外切于开口104a和开口104b的第二公共外切线、开口104a以及开口104b包围的区域。公共外切线是切线，两个开口104a和104b在该切线的同一侧。如果两个开口104a和104b在切线的相对侧，则切线是与公共外切线不同的公共内切线。在区域202中，第一公共外切线和第二公共外切线彼此不相交。如果开口104a和开口104b是全等的(congruent)，则第一公共外切线和第二公共外切线可以是平行的。
参考图3，将描述半导体装置100的各元件的尺寸的示例。图3是聚焦于图2B的一部分的视图。Wo表示接合面200上的开口104a的宽度。Wo可以是开口104a在与边缘101平行的方向上的宽度。在本说明书中，如果两个方向平行，则假定由两个方向形成的角度是0°。然而，这可能是在实施例中包括误差的想法，并且例如，两个方向沿着彼此形成的角度可以等于或小于5°。如果开口104a具有矩形(包括正方形)轮廓，则Wo可以是在平行于边缘101的方向上的一侧的长度。如果开口104a具有正方形轮廓，则Wo可以是正方形的一侧的长度。其他开口104可以具有与开口104a相同的尺寸。
Wd表示接合面200上的接合部232的宽度。Wd可以是接合部232在平行于边缘101的方向上的宽度。如果接合部232具有矩形(包括正方形)轮廓，则Wd可以是平行于边缘101的方向上的一侧的长度。如果接合部232具有正方形轮廓，则Wd可以是正方形的一侧的长度。
Doo表示在接合面200上彼此相邻的两个开口104a和104b之间的距离。Doo可以是在平行于边缘101的方向上的距离。Doo可以是两个开口104a和104b之间的最短距离。
在区域202中包括的一个或更多个接合部232当中，没有其他接合部232位于接合部232a与开口104a之间。在该示例中，区域202中包括的一个或更多个接合部232当中最靠近开口104a的接合部被指示为接合部232a。然而，在区域202中包括的一个或更多个接合部232当中最靠近开口104a的接合部并非必须是接合部232a。还可以将另一个接合部232布置在比接合部232a更靠近开口104a但不位于接合部232a与开口104a之间的位置。然而，如果比接合部232a更靠近开口104a的接合部232不满足如下所述的接合部232的位置条件，则与满足下述条件的情况相比，效果可能降低。因此，接合部232a可以是区域202中包括的一个或更多个接合部232当中最靠近开口104a的接合部。Dod表示开口104a与接合面200上的接合部232a之间的距离。Dod可以是在与边缘101平行的方向上的距离。Dod可以是开口104a与接合部232a之间的最短距离。
Sd表示在接合面200上彼此相邻的两个接合部232之间的距离。彼此相邻的两个接合部232可以在平行于边缘101的方向上相邻。Sd可以是在平行于边缘101的方向上的距离。Sd可以是彼此相邻的两个接合部232之间的最短距离。
Doe表示接合面200上的开口104a与边缘101之间的距离。Doe可以是在垂直于边缘101的方向上的距离。在本说明书中，如果两个方向正交，则假定两个方向形成的角度为90°。然而，这可能是在实施例中包括误差的想法，并且例如，由彼此相交的两个方向形成的角度可以在85°(包括)与90°(包括)之间。Doe可以是开口104a与边缘101之间的最短距离。
在本实施例中，如图1所示，多个开口104中的一些沿着半导体装置100的边缘101布置。该状态可以用关于开口104的上述长度表示为，Doo<2×Wo和Doe<2×Wo。开口104a的宽度Wo可以满足50μm≤Wo≤200μm或80μm≤Wo≤120μm。宽度Wo例如可以为100μm。开口104a和104b之间的距离Doo可以满足50μm≤Doo≤250μm或120μm≤Doo≤160μm。距离Doo例如可以是140μm。为了在开口104a和开口104b之间布置足够数量的接合部232，可以满足Wo<Doo。开口104a与边缘101之间的距离Doe可以满足50μm≤Doe≤200μm，70μm≤Doe≤150μm或Doe≤Doo。
接合部232的宽度Wd可以满足1μm≤Wd≤10μm或1μm≤Wd≤5μm。宽度Wd例如可以是3μm。接合部232之间的距离Sd可以满足1μm≤Sd≤10μm或1μm≤Sd≤5μm。距离Sd例如可以是3μm。如上所述的尺寸便于在诸如区域202的小区域中以均匀的密度布置多个接合部232。通过这种布置，增加了区域202中的两个半导体部件210和220之间的接合强度。另外，从接合面214与接合面224之间的接合强度的观点出发，接合部232的密度可以小于0.3，即，可以满足Wd2/(Wd+Sd)2＜0.3。
如稍后将描述的，如果Dod太小，则在两个半导体部件210和220之间形成的内部空间可以与开口104a连通。因此，可以满足Dod>Wd，或者可以满足Dod≥Wd+Sd。此外，为了增加开口104a附近的接合强度，可以满足Dod＜Doo/4，Dod＜3×(Wd+Sd)或Dod≤2×(Wd+Sd)。此外，可以满足3μm≤Dod≤30μm，6μm≤Dod≤20μm或9μm≤Dod≤12μm。例如，当Wd＝Sd＝3μm时，如果满足9μm≤Dod≤12μm，则满足1.5×(Wd+Sd)≤Dod≤2×(Wd+Sd)。为了在开口104a与开口104b之间布置足够数量的接合部232，可以满足Doo＞10×(Wd+Sd)。例如，可以沿着连接开口104a和开口104b的方向在开口104a与开口104b之间布置五个或更多个接合部232。此外，可以沿着连接开口104a和开口104b的方向在开口104a与开口104b之间布置十个或更多个接合部232。
在上述示例中，已经描述了开口104a与接合部232a之间的关系。可以为其他开口和其他接合部建立相似的关系。例如，区域202中包括的一个或更多个接合部232当中最靠近开口104b的接合部被指示为接合部232a'。接合部232a'是区域202中包括的一个或更多个接合部232当中的接合部232的示例，该区域没有位于开口104b和其自身之间的其他接合部232。可以在开口104b和接合部232a'之间建立与开口104a和接合部232a之间相似的关系。在这种情况下，可以分别用Wd'，Wo'，Dod'，Doo'和Doe'代替Wd，Wo，Dod，Doo和Doe。此外，接合部232在不同于Wd的方向上的宽度可以表示为Wd”。
参考图4A至图4E，将描述半导体装置100的制造方法的示例。图4A至图4E中的各个对应于聚焦于图2A所示的截面图的一部分的部分。如图4A所示，绝缘层212形成在其中形成有电路元件的半导体层211上。接合焊盘201a和布线层(未示出)被掩埋在绝缘层212中。然后，在绝缘层212的表面中形成用于形成多个金属焊盘213的凹槽401。凹槽401通过例如光刻和干蚀刻来形成。类似地，绝缘层222形成在其中形成有电路元件的半导体层221上。布线层(未示出)被掩埋在绝缘层222中。然后，在绝缘层222的表面中形成用于形成多个金属焊盘223的凹槽402。
然后，如图4B所示，绝缘层212的表面被金属层403覆盖。金属层403由例如铜形成。金属层403例如通过溅射形成籽晶层、然后通过镀覆使籽晶层生长为具有足够的膜厚度而形成。金属层403的一部分进入凹槽401。类似地，绝缘层222的表面被金属层404覆盖。
然后，如图4C所示，通过对金属层403进行CMP，金属层403的除了进入凹槽401的部分以外的部分被去除。因此，金属层403的其余部分成为多个金属焊盘213。由于在绝缘层212的已经形成凹槽401的区域中的抛光速率比没有形成凹槽401的区域中的抛光速率高，因此，在已经形成金属焊盘213的区域中的绝缘层212的厚度小于在其他区域中的厚度。抛光量的这种变化可以称为腐蚀。为了便于描述，在图4C中强调了绝缘层212的厚度的变化。类似地，通过在金属层404上进行CMP，金属层404的除了进入凹槽402的部分以外的部分被去除。因此，金属层404的其余部分成为多个金属焊盘223。同样在绝缘层222中，已经形成金属焊盘223的区域中的绝缘层222的厚度小于在其他区域中的厚度。
然后，如图4D所示，绝缘层212和绝缘层222彼此堆叠，使得多个金属焊盘213和多个金属焊盘223彼此接合。此后，通过执行退火，金属焊盘213和223膨胀，使得金属焊盘213和金属焊盘223彼此接合。因此，形成多个接合部232。由于绝缘层212和222的表面几乎不膨胀，因此在绝缘层212与绝缘层222之间形成内部空间405。内部空间405被绝缘层212和绝缘层222完全覆盖。多个接合部232中的一些面对内部空间405。此后，对绝缘层211和221进行CMP等以使其具有期望的厚度。
然后，如图4E所示，从半导体层221侧形成开口104a，以暴露接合焊盘201a。该开口104a穿过接合面200。此后，对由此形成的半导体装置进行分割以形成半导体装置100。
参照图5A和图5B，将描述本实施例的效果。图5A对应于图4E。图5B示出了根据比较例的结构。在图5A所示的根据本实施例的结构中，开口104a与接合部232a之间的距离Dod在某种程度上较大(更具体地，Dod＞Wd)。因此，开口104a不与内部空间405连通(即，它们被绝缘层212和绝缘层222隔开)，因此水和异物不太可能从开口104a进入内部空间405。结果，抑制了接合部232的腐蚀。
另一方面，在根据图5B所示的比较例的结构中，开口104a与相邻的接合部232之间的距离Dod较小(更具体地，Dod<Wd)。因此，开口104a与内部空间405连通，使得水和异物很可能从开口104a进入内部空间405。结果，发生接合部232的腐蚀。
如上所述，根据本实施例，可以在将接合部232彼此相邻地布置在两个开口104之间的同时，抑制由腐蚀引起的内部空间405与开口104a的连通。因此，可以在提高两个半导体部件210和220之间的接合强度的同时，抑制由于腐蚀引起的接合部232的劣化。结果，可以提供高质量且不昂贵的半导体装置100。
<第二实施例>
参照图6A和图6B，将描述根据本公开的第二实施例的半导体装置600的结构的示例。将省略对半导体装置600的类似于半导体装置100的部件的重复描述。即，除非另有说明，否则半导体装置100的以上描述也适用于半导体装置600。
图6A是半导体装置600的图1所示的区域105中的截面图。图6B示出了半导体装置600的在半导体部件210和半导体部件220之间的接合面200上的结构。图6A是沿图6B中的B-B'线截取的截面图。
多个接合部232布置在整个接合面200上。例如，多个接合部232中的一些布置在与像素区域102重叠的区域中。在本实施例中，多个接合部232中的一些布置在开口104a与边缘101之间的区域601中。注意，在开口104a和104b及其附近未布置多个接合部232。此外，在开口104a与开口104b之间的区域202中未布置多个接合部232中的一些。开口104a与边缘101之间的区域601是由各自垂直于边缘101并且外切于开口104a的两条外切线、开口104a以及边缘101包围的区域。
参考图7，将描述半导体装置600的各元件的尺寸的示例。图7是聚焦于图6B的一部分的图。Wo表示接合面200上的开口104a的宽度。Wo可以是开口104a在垂直于边缘101的方向上的宽度。如果开口104a具有矩形(包括正方形)轮廓，则Wo可以是垂直于边缘101的方向上的一侧的长度。如果开口104a具有正方形轮廓，则Wo可以是正方形的一侧的长度。其他开口104可具有与开口104a相同的尺寸。
Wd表示接合面200上的接合部232的宽度。Wd可以是接合部232在垂直于边缘101的方向上的宽度。如果接合部232具有矩形(包括正方形)轮廓，则Wd可以是垂直于边缘101的方向上的一侧的长度。如果接合部232具有正方形轮廓，则Wd可以是正方形的一侧的长度。
在区域601中包括的一个或更多个接合部232当中，没有其他接合部232位于接合部232b与边缘101之间。在该示例中，在区域601中包括的一个或更多个接合部232当中最靠近边缘101的接合部被指示为接合部232b。然而，在区域601中包括的一个或更多个接合部232当中最靠近边缘101的接合部并非必须是接合部232b。也可以将另一个接合部232布置在比接合部232b更靠近边缘101但不位于接合部232b与边缘101之间的位置。但是，如果比接合部232b更靠近边缘101的接合部232不满足如下所述的接合部232的位置条件，则与满足下述条件的情况相比，效果可能降低。因此，接合部232b可以是区域601中包括的一个或更多个接合部232当中最靠近边缘101的接合部。Ded表示边缘101与接合面200上的接合部232b之间的距离。Ded可以是在垂直于边缘101的方向上的距离。Ded可以是边缘101与接合部232b之间的最短距离。
在区域601中包括的一个或更多个接合部232中，没有其他接合部232位于接合部232c与开口104a之间。在该示例中，区域601中包括的一个或更多个接合部232当中最靠近开口104a的接合部被指示为接合部232c。然而，在区域601中包括的一个或更多个接合部232当中最靠近开口104a的接合部并非必须是接合部232c。还可以将另一个接合部232布置在比接合部232c更靠近开口104a但不位于接合部232c与开口104a之间的位置。然而，如果比接合部232c更靠近开口104a的接合部232不满足如下所述的接合部232的位置条件，则与满足下述条件的情况相比，效果可能降低。因此，接合部232c可以是区域601中包括的一个或更多个接合部232当中最靠近开口104a的接合部。Dod表示开口104a与接合面200上的接合部232c之间的距离。Dod可以是在垂直于边缘101的方向上的距离。Dod可以是开口104a与接合部232c之间的最短距离。
Sd表示在接合面200上彼此相邻的两个接合部232之间的距离。彼此相邻的两个接合部232可以在垂直于边缘101的方向上相邻。Sd可以是在垂直于边缘101的方向上的距离。Sd可以是彼此相邻的两个接合部232之间的最短距离。
Doe表示接合面200上的开口104a与边缘101之间的距离。Doe可以是在垂直于边缘101的方向上的距离。Doe可以是开口104a与边缘101之间的最短距离。
在本实施例中，如图1所示，多个开口104中的一些沿着半导体装置100的边缘101布置。使用与开口104有关的上述长度，可以将该状态表示为，Doo<2×Wo和Doe<2×Wo。开口104a的宽度Wo可以满足50μm≤Wo≤200μm或80μm≤Wo≤120μm。宽度Wo例如可以是100μm。开口104a和104b之间的距离Doo可以满足50μm≤Doo≤250μm或120μm≤Doo≤160μm。距离Doo例如可以是140μm。为了在开口104a与开口104b之间布置足够数量的接合部232，可以满足Wo<Doo。
接合部232的宽度Wd可以满足1μm≤Wd≤10μm或1μm≤Wd≤5μm。宽度Wd例如可以是3μm。接合部232之间的距离Sd可以满足1μm≤Sd≤10μm或1μm≤Sd≤5μm。距离Sd例如可以是3μm。如上所述的尺寸便于在诸如区域601的小区域中以均匀的密度布置多个接合部232。通过这种布置，增加了区域601中的两个半导体部件210和220之间的接合强度。此外，从接合面214和224之间的接合强度的观点来看，接合部232的密度可以小于0.3，即，可以满足Wd2/(Wd+Sd)2＜0.3。
如上所述，如果Dod太小，则形成在两个半导体部件210和220之间的内部空间可以与开口104a连通。因此，可以满足Dod>Wd，或者可以满足Dod≥Wd+Sd。此外，为了增加开口104a附近的接合强度，可以满足Dod＜Doe/4或Dod＜3×(Wd+Sd)。可以进一步满足Dod≤2×(Wd+Sd)。此外，可以满足3μm≤Dod≤30μm，6μm≤Dod≤20μm或9μm≤Dod≤12μm。例如，当Wd＝Sd＝3μm时，如果满足9μm≤Dod≤12μm，则满足1.5×(Wd+Sd)≤Dod≤2×(Wd+Sd)。为了在开口104a与边缘101之间布置足够数量的接合部232，可以满足Doe＞10×(Wd+Sd)。例如，可以沿着连接开口104a与边缘101的方向在开口104a与边缘101之间布置五个或更多个接合部232。此外，可以沿着连接开口104a与边缘101的方向在开口104a与边缘101之间布置十个或更多个接合部232。
类似地，如果Ded太小，则两个半导体部件210和220之间形成的内部空间可以与边缘101连通。因此，可以满足Ded＞Wd，或者可以满足Ded≥Wd+Sd。此外，为了增加开口104a附近的接合强度，可以满足Ded＜Doe或Ded＜Doe/4。此外，为了增加开口104a附近的接合强度，可以满足Ded＜3×(Wd+Sd)或Ded＜2×(Wd+Sd)。此外，可以满足3μm≤Ded≤30μm，6μm≤Ded≤20μm或9μm≤Ded≤12μm。为了在开口104a与边缘101之间布置足够数量的接合部232，可以满足Doe＞10×(Wd+Sd)。例如，可以沿着连接开口104a与边缘101的方向在开口104a与边缘101之间布置五个或更多个接合部232。此外，可以沿着连接开口104a与边缘101的方向在开口104a与边缘101之间布置十个或更多个接合部232。
如上所述，根据本实施例，可以在将接合部232布置在彼此相邻的两个开口104之间的同时，抑制由腐蚀引起的内部空间与开口104a或边缘101的连通。因此，可以在提高两个半导体部件210和220之间的接合强度的同时，抑制由于腐蚀引起的接合部232的劣化。结果，可以提供高质量且不昂贵的半导体装置600。
<第三实施例>
参考图8，将描述根据本公开的第三实施例的半导体装置800的结构的示例。将省略对半导体装置800的类似于半导体装置100或600的部件的重复描述。即，除非另有说明，否则半导体装置100或600的以上描述也适用于半导体装置800。
图8示出了半导体装置800的图1所示的区域105中的结构，该区域在半导体部件210与半导体部件220之间的接合面200上。多个接合部232布置在整个接合面200上。例如，多个接合部232中的一些布置在与像素区域102重叠的区域中。此外，多个接合部232中的一些布置在开口104a与开口104b之间的区域202中。另外，多个接合部232中的一些布置在开口104a与边缘101之间的区域601中。注意，多个接合部232未布置在开口104a和104b及其附近。由于半导体装置800的截面结构与第一实施例和第二实施例中的半导体装置的截面结构相似，因此将省略其图示。
<通用实施例>
上述第一至第三实施例可以概括如下。半导体装置包括与接合面200相交的面(以下称为相交面)。在第一实施例中，相交面是面对穿过接合面200的开口104的面。在第二实施例中，相交面是面对半导体装置600的边缘101或面对穿过接合面200的开口104的面。在多个接合部232当中，最靠近相交面的接合部被称为最靠近接合部。在接合面200上，如果Wd表示最接近接合部的宽度，Dfd表示相交面与最接近接合部之间的距离，并且Sd表示多个接合部232当中的两个相邻的接合部之间的间隔，则满足Wd<Dfd和/或Dfd<3×(Wd+Sd)。满足Wd+Sd≤Dfd，或者Dfd≤2×(Wd+Sd)。Dfd在第一实施例中与Dod匹配(Dfd＝Dod)，在第二实施例中与Dod或Ded匹配(Dfd＝Dod或Ded)。另外，如果Dff表示经由绝缘层的一部分彼此面对的两个相交面之间的距离，则可以满足Dfd＜Dff。在第一实施例中，Dff与Doo匹配(Dff＝Doo)，并且在第二实施例中，Dff与Doe匹配(Dff＝Doe)。在第一实施例中描述的图3示出了边缘101与相对于边缘101的最接近接合部之间的距离Dfd。在边缘101与相对于边缘101的最接近接合部之间的关系中，满足Wd＜Dfd，并且进一步满足Dfd<Dff(Dfd<Doe)。在第二实施例中，在边缘101与相对于边缘101的最接近接合部之间的关系中，满足Wd＜Dfd并且Dfd＜Dff，并且进一步满足Dfd＜3×(Wd+Sd)。
<其他实施例>
下面将详细描述包括图9所示的半导体装置930的设备9191。半导体装置930可以是上述半导体装置100、600和800中的任何一个。半导体装置930可以包括半导体器件910和存储半导体器件910的封装920。封装920可以包括基底，在基底上固定有半导体器件910，并且由玻璃等制成的盖面向半导体器件910。封装920还可以包括诸如接合线和凸块的接合构件，用于连接基底的端子和半导体器件910的端子(接合焊盘201a或201b)。
设备9191可以包括光学装置940、控制装置950、处理装置960、显示装置970、存储装置980和/或机械装置990中的至少任何一个。光学装置940通过例如镜头、快门和反射镜来实现。控制装置950控制半导体装置930。控制装置950例如是诸如ASIC的半导体装置。
处理装置960处理从半导体装置930输出的信号。处理装置960是诸如CPU或ASIC的半导体装置，用于形成AFE(模拟前端)或DFE(数字前端)。显示装置970是显示由半导体装置930获得的信息(图像)的EL显示装置或液晶显示装置。存储装置980是存储由半导体装置930获得的信息(图像)的磁性器件或半导体器件。存储装置980是诸如SRAM或DRAM的易失性存储器或诸如闪存或硬盘驱动器的非易失性存储器。
机械装置990包括运动或推进单元，例如电机或发动机。设备9191在显示装置970上显示从半导体装置930输出的信号，并通过设备9191的通信装置(未示出)进行外部传输。为此，除了半导体装置930的存储电路和算术电路之外，设备9191可以进一步包括存储装置980和处理装置960。可以基于从半导体装置930输出的信号来控制机械装置990。
设备9191适合于诸如具有拍摄功能的信息终端(例如，智能电话或可穿戴终端)的电子设备或照相机(例如，镜头可互换型照相机、紧凑型照相机、摄像机或监控照相机)。照相机中的机械装置990可以驱动光学装置940的部件，以进行变焦、对焦操作和快门操作。可选地，照相机中的机械装置990可以移动半导体装置930，以进行抗振动操作。
设备9191还可以是运输设备，例如车辆、船舶或飞行器。运输设备中的机械装置990可以用作移动装置。作为运输设备的设备9191可以运输半导体装置930，或者通过拍摄功能来辅助和/或自动化驾驶(转向)。用于辅助和/或自动化驾驶(转向)的处理装置960可以基于由半导体装置930获得的信息来进行用于使机械装置990作为移动装置进行操作的处理。可选地，设备9191可以是诸如内窥镜的医疗设备、诸如分析距离测量传感器的测量设备、诸如电子显微镜的分析设备或诸如复印机的办公设备。
可以在不脱离技术范围的情况下适当地修改上述实施例。本说明书的公开内容不仅包括本说明书中描述的内容，还包括从本说明书和附图中可以理解的所有内容。本说明书的公开内容还包括本说明书中描述的概念的补充。即，例如，如果在本说明书中存在对“A是B”的描述，则即使省略了对“A不是B”的描述，本说明书也应当公开“A不是B”。这是因为，如果提供描述“A是B”，则以考虑“A不是B”的情况为前提。
尽管已经参考示例性实施例描述了本公开，但是应当理解，本公开不限于所公开的示例性实施例。所附权利要求的范围应被赋予最宽泛的解释，以涵盖所有这样的修改以及等同的结构和功能。

Claims (22)

1.一种半导体装置，包括：
第一半导体部件，其包括第一绝缘层和嵌入到配设在第一绝缘层中的凹部中的多个第一金属焊盘；以及
第二半导体部件，其包括第二绝缘层和嵌入到配设在第二绝缘层中的凹部中的多个第二金属焊盘，
其中，第一半导体部件和第二半导体部件彼此堆叠，使得第一绝缘层和第二绝缘层彼此接合，
所述多个第一金属焊盘中的各个和所述多个第二金属焊盘中的各个彼此接合以形成多个接合部中的各个，
在半导体装置中形成各自穿过第一绝缘层与第二绝缘层之间的接合面的第一开口和第二开口，
半导体装置包括包围多个接合部的边缘，
第一开口和第二开口沿着半导体装置的边缘布置，
多个接合部包括在第一开口与第二开口之间的第一接合部，并且多个接合部中的任何一个在平行于边缘的方向上不位于第一接合部与第一开口之间，并且
在接合面上，令Wd为第一接合部在平行于边缘的方向上的宽度，Wo为第一开口在平行于边缘的方向上的宽度，Doo为第一开口与第二开口之间的距离，Dod为第一开口与第一接合部之间的距离，并且Doe为第一开口与边缘之间的距离，
则满足Doo<2×Wo，Doe<2×Wo以及Dod>Wd。
2.根据权利要求1所述的半导体装置，其中，令Sd为在所述接合面上，所述第一接合部与所述多个接合部当中的、在与边缘平行的方向上与所述第一接合部相邻的另一接合部之间的间隔，则进一步满足Doo>10×(Wd+Sd)。
3.根据权利要求1所述的半导体装置，其中，令Sd为在所述接合面上，所述第一接合部与所述多个接合部当中的与所述第一接合部相邻的另一接合部之间的间隔，则进一步满足Dod＜3×(Wd+Sd)。
4.根据权利要求1所述的半导体装置，其中，进一步满足Dod＜Doo/4。
5.根据权利要求1所述的半导体装置，其中，所述多个接合部在所述第一开口与所述第二开口之间包括沿着连接所述第一开口和所述第二开口的方向布置的不少于五个接合部。
6.根据权利要求1所述的半导体装置，其中，所述第一接合部是所述多个接合部当中的、在所述第一开口与所述第二开口之间最靠近所述第一开口的接合部。
7.根据权利要求1的半导体装置，其中
多个接合部包括在第一开口与第二开口之间的第二接合部，并且多个接合部中的任何一个都不位于第二接合部与第二开口之间，并且
在接合面上，令Wd'为第二接合部在平行于边缘的方向上的宽度，Wo'为第二开口在平行于边缘的方向上的宽度，Dod'为第二开口与第二接合部之间的距离，并且Doe'为第二开口与边缘之间的距离，
则满足Doo'<2×Wo'，Doe'<2×Wo'以及Dod'>Wd'。
8.根据权利要求7所述的半导体装置，其中，所述第二接合部是所述多个接合部当中的、在所述第一开口与所述第二开口之间最靠近所述第二开口的接合部。
9.根据权利要求1所述的半导体装置，其中，进一步满足Wo<Doo。
10.根据权利要求1所述的半导体装置，其中，在所述接合面上，令Wd”为所述多个接合部中的一个接合部在垂直于所述边缘的方向上的宽度，Dfd为所述边缘与所述一个接合部之间的距离，并且Sd为所述一个接合部与多个接合部当中的与所述一个接合部相邻的接合部之间的间隔，
则满足Wd"<Dfd。
11.根据权利要求1所述的半导体装置，其中，进一步满足Wd2/(Wd+Sd)2＜0.3。
12.根据权利要求1所述的半导体装置，其中，进一步满足50μm≤Wo≤200μm和1μm≤Wd≤10μm。
13.根据权利要求1所述的半导体装置，其中，所述半导体装置是光电转换装置。
14.一种设备，包括：
根据权利要求1至13中任一项所述的半导体装置；以及
六个装置中的至少任何一个，所述六个装置包括
与半导体装置相对应的光学装置，
控制装置，被构造为控制半导体装置，
处理装置，被构造为处理由所述半导体装置获得的信息，
显示装置，被构造为显示由半导体装置获得的信息，
存储装置，被构造为存储由半导体装置获得的信息，以及
机械装置，被构造为基于由半导体装置获得的信息进行操作。
15.一种半导体装置，包括：
第一半导体部件，其包括第一绝缘层和嵌入到配设在第一绝缘层中的凹部中的多个第一金属焊盘；以及
第二半导体部件，其包括第二绝缘层和嵌入到配设在第二绝缘层中的凹部中的多个第二金属焊盘，
其中，第一半导体部件和第二半导体部件彼此堆叠，使得第一绝缘层和第二绝缘层彼此接合，
所述多个第一金属焊盘中的各个和所述多个第二金属焊盘中的各个彼此接合以形成多个接合部中的各个，
在半导体装置中形成穿过第一绝缘层与第二绝缘层之间的接合面的开口；
半导体装置包括包围多个接合部的边缘，
多个接合部包括在开口与边缘之间的第一接合部，并且多个接合部中的任一个在垂直于边缘的方向上不位于第一接合部与开口之间，并且
在接合面上，令Wd为第一接合部在垂直于边缘的方向上的宽度，Wo为开口在垂直于边缘的方向上的宽度，Doe为开口与边缘之间的距离，并且Dod为开口与第一接合部之间的距离，
则满足Doe<2×Wo和Dod>Wd。
16.根据权利要求15所述的半导体装置，其中，令Sd为在所述接合面上，所述第一接合部与所述多个接合部当中的、与所述第一接合部相邻的另一接合部之间的间隔，则进一步满足Doe＞10×(Wd+Sd)。
17.根据权利要求15所述的半导体装置，其中，令Sd为在所述接合面上，所述第一接合部与在与边缘垂直的方向上与所述第一接合部相邻的另一接合部之间的间隔，则进一步满足Dod＜3×(Wd+Sd)。
18.根据权利要求15所述的半导体装置，其中，满足Dod＜Doe/4。
19.根据权利要求15所述的半导体装置，其中，所述多个接合部在所述开口与所述边缘之间包括沿着连接所述开口与所述边缘的方向布置的不少于五个接合部。
20.根据权利要求15所述的半导体装置，其中，所述第一接合部是所述多个接合部当中的、所述开口与所述边缘之间的最靠近所述开口的接合部。
21.根据权利要求15所述的半导体装置，其中
所述多个接合部包括在所述开口与所述边缘之间的第二接合部，并且多个接合部中的任何一个都不位于所述第二接合部与所述边缘之间，并且
在接合面上，令Wd'为第二接合部在垂直于边缘的方向上的宽度，Ded为边缘与第二接合部之间的距离，并且Sd'为第二接合部与多个接合部当中的、与第二接合部相邻的接合部之间的间隔，
则进一步满足Ded<3×(Wd'+Sd')。
22.一种设备，包括：
根据权利要求15至21中任一项所述的半导体装置；以及
六个装置中的至少任何一个，所述六个装置包括
与半导体装置相对应的光学装置，
控制装置，被构造为控制半导体装置，
处理装置，被构造为处理由所述半导体装置获得的信息，
显示装置，被构造为显示由半导体装置获得的信息，
存储装置，被构造为存储由半导体装置获得的信息，以及
机械装置，被构造为基于由半导体装置获得的信息进行操作。
CN202011049822.0A 2019-10-08 2020-09-29 半导体装置和设备 Active CN112635501B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019185458A JP7353121B2 (ja) 2019-10-08 2019-10-08 半導体装置および機器
JP2019-185458 2019-10-08

Publications (2)

Publication Number Publication Date
CN112635501A true CN112635501A (zh) 2021-04-09
CN112635501B CN112635501B (zh) 2023-08-15

Family

ID=75275202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011049822.0A Active CN112635501B (zh) 2019-10-08 2020-09-29 半导体装置和设备

Country Status (3)

Country Link
US (1) US11342293B2 (zh)
JP (1) JP7353121B2 (zh)
CN (1) CN112635501B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11800725B1 (en) * 2020-01-20 2023-10-24 Monolithic 3D Inc. 3D semiconductor devices and structures with electronic circuit units

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040093277A (ko) * 2003-04-29 2004-11-05 매그나칩 반도체 유한회사 버팅콘택을 포함하여 구성된 퓨즈를 구비한 시모스이미지센서 및 이를 이용한 퓨즈 리페어 방법
US20070215927A1 (en) * 2006-03-18 2007-09-20 Shinko Electric Industries Co., Ltd. Semiconductor device and manufacturing method thereof
US20070262409A1 (en) * 2006-05-09 2007-11-15 Yoichiro Nozaki Lead frame and semiconductor device using the same
CN101114630A (zh) * 2006-07-28 2008-01-30 松下电器产业株式会社 半导体器件及其制造方法
US20110074019A1 (en) * 2009-09-25 2011-03-31 Renesas Electronics Corporation Semiconductor device
US20110279717A1 (en) * 2010-05-14 2011-11-17 Sony Corporation Semiconductor device, method for manufacturing the same, and electronic device
US20130105663A1 (en) * 2010-07-09 2013-05-02 Canon Kabushiki Kaisha Member for solid-state image pickup device and method for manufacturing solid-state image pickup device
US20160133484A1 (en) * 2014-11-07 2016-05-12 Renesas Electronics Corporation Method of Manufacturing Semiconductor Device
CN108511475A (zh) * 2018-05-17 2018-09-07 黄琴 一种超小型pad的辅助焊接元件及其制造组件、制造方法和辅助焊接方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0155874B1 (ko) 1995-08-31 1998-12-01 김광호 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법
JP3638778B2 (ja) 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP5600280B2 (ja) 1997-03-31 2014-10-01 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP3425582B2 (ja) 2000-04-14 2003-07-14 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3719650B2 (ja) 2000-12-22 2005-11-24 松下電器産業株式会社 半導体装置
JP2002198419A (ja) 2000-12-26 2002-07-12 Nec Corp 半導体装置の製造方法、半導体装置の設計方法
US6617663B2 (en) 2001-03-05 2003-09-09 Seiko Epson Corporation Methods of manufacturing semiconductor devices
US6638863B2 (en) 2001-04-24 2003-10-28 Acm Research, Inc. Electropolishing metal layers on wafers having trenches or vias with dummy structures
JP2003224098A (ja) 2002-01-30 2003-08-08 Semiconductor Leading Edge Technologies Inc 配線の設計方法、プログラムおよびそのプログラムを記録した記録媒体
WO2003088316A2 (en) 2002-04-12 2003-10-23 Acm Research, Inc. Electropolishing and electroplating methods
JP3536104B2 (ja) 2002-04-26 2004-06-07 沖電気工業株式会社 半導体装置の製造方法
JP2004153015A (ja) 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置及びその製造方法
WO2004097916A1 (ja) 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法、半導体ウエハおよび半導体装置
KR100546354B1 (ko) 2003-07-28 2006-01-26 삼성전자주식회사 원하는 분석 위치를 용이하게 찾을 수 있는 반도체 소자
JP4615846B2 (ja) 2003-11-14 2011-01-19 ルネサスエレクトロニクス株式会社 半導体装置
JP4191110B2 (ja) 2004-07-26 2008-12-03 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2006165040A (ja) 2004-12-02 2006-06-22 Renesas Technology Corp 半導体装置及び半導体装置のパターン設計方法
JP2006339406A (ja) 2005-06-02 2006-12-14 Renesas Technology Corp 半導体装置
JP2007250705A (ja) 2006-03-15 2007-09-27 Nec Electronics Corp 半導体集積回路装置及びダミーパターンの配置方法
JP2007294783A (ja) 2006-04-27 2007-11-08 Renesas Technology Corp 半導体装置の製造方法および半導体装置の設計支援システム
JP2008041984A (ja) 2006-08-08 2008-02-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2009147150A (ja) 2007-12-14 2009-07-02 Nec Electronics Corp 半導体装置
JP5356742B2 (ja) 2008-07-10 2013-12-04 ラピスセミコンダクタ株式会社 半導体装置、半導体装置の製造方法および半導体パッケージの製造方法
JP2010287638A (ja) 2009-06-10 2010-12-24 Sony Corp 固体撮像装置とその製造方法および撮像装置
JP5693060B2 (ja) 2010-06-30 2015-04-01 キヤノン株式会社 固体撮像装置、及び撮像システム
JP2012033894A (ja) 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
JP6342033B2 (ja) 2010-06-30 2018-06-13 キヤノン株式会社 固体撮像装置
JP5553693B2 (ja) 2010-06-30 2014-07-16 キヤノン株式会社 固体撮像装置及び撮像システム
JP5843475B2 (ja) 2010-06-30 2016-01-13 キヤノン株式会社 固体撮像装置および固体撮像装置の製造方法
JP5451547B2 (ja) 2010-07-09 2014-03-26 キヤノン株式会社 固体撮像装置
CN105938825B (zh) 2011-05-24 2019-04-05 索尼公司 半导体图像接收装置
JP5919653B2 (ja) 2011-06-09 2016-05-18 ソニー株式会社 半導体装置
JP5837783B2 (ja) 2011-09-08 2015-12-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP6140965B2 (ja) 2012-09-28 2017-06-07 キヤノン株式会社 半導体装置およびその製造方法
JP5925711B2 (ja) 2013-02-20 2016-05-25 浜松ホトニクス株式会社 検出器、ｐｅｔ装置及びｘ線ｃｔ装置
TWI676279B (zh) 2013-10-04 2019-11-01 新力股份有限公司 半導體裝置及固體攝像元件
JP7058479B2 (ja) 2016-10-18 2022-04-22 ソニーセミコンダクタソリューションズ株式会社 光検出器
JP2018073851A (ja) 2016-10-24 2018-05-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置、製造方法、及び、固体撮像装置
JP7037547B2 (ja) * 2017-04-04 2022-03-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器
WO2018186026A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP2019114595A (ja) 2017-12-21 2019-07-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法
JP2019140237A (ja) 2018-02-09 2019-08-22 キヤノン株式会社 光電変換装置および撮像システム
JP2019153675A (ja) 2018-03-02 2019-09-12 ルネサスエレクトロニクス株式会社 固体撮像装置およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040093277A (ko) * 2003-04-29 2004-11-05 매그나칩 반도체 유한회사 버팅콘택을 포함하여 구성된 퓨즈를 구비한 시모스이미지센서 및 이를 이용한 퓨즈 리페어 방법
US20070215927A1 (en) * 2006-03-18 2007-09-20 Shinko Electric Industries Co., Ltd. Semiconductor device and manufacturing method thereof
US20070262409A1 (en) * 2006-05-09 2007-11-15 Yoichiro Nozaki Lead frame and semiconductor device using the same
CN101114630A (zh) * 2006-07-28 2008-01-30 松下电器产业株式会社 半导体器件及其制造方法
US20110074019A1 (en) * 2009-09-25 2011-03-31 Renesas Electronics Corporation Semiconductor device
US20110279717A1 (en) * 2010-05-14 2011-11-17 Sony Corporation Semiconductor device, method for manufacturing the same, and electronic device
US20130105663A1 (en) * 2010-07-09 2013-05-02 Canon Kabushiki Kaisha Member for solid-state image pickup device and method for manufacturing solid-state image pickup device
US20160133484A1 (en) * 2014-11-07 2016-05-12 Renesas Electronics Corporation Method of Manufacturing Semiconductor Device
CN108511475A (zh) * 2018-05-17 2018-09-07 黄琴 一种超小型pad的辅助焊接元件及其制造组件、制造方法和辅助焊接方法

Also Published As

Publication number Publication date
US20210104481A1 (en) 2021-04-08
JP7353121B2 (ja) 2023-09-29
US11342293B2 (en) 2022-05-24
CN112635501B (zh) 2023-08-15
JP2021061351A (ja) 2021-04-15

Similar Documents

Publication Publication Date Title
KR102574526B1 (ko) 반도체 장치
EP3525239B1 (en) Photoelectric conversion apparatus and equipment
JP2020043265A (ja) 光電変換装置および機器
JP7321724B2 (ja) 半導体装置および機器
CN110678984A (zh) 成像器件和电子装置
US11101312B2 (en) Semiconductor apparatus and equipment
CN112635501B (zh) 半导体装置和设备
JP7158846B2 (ja) 半導体装置および機器
JP2021027276A (ja) 光電変換装置および機器
JP7414492B2 (ja) 光電変換装置、光電変換装置の製造方法
JP7282500B2 (ja) 半導体装置、機器、半導体装置の製造方法
JP7479830B2 (ja) 半導体装置および機器
JP7417393B2 (ja) 半導体装置及び半導体ウエハ
EP4117031A2 (en) Semiconductor device, equipment, and manufacturing method of semiconductor device
US20230317749A1 (en) Photoelectric conversion device and equipment
US11830902B2 (en) Semiconductor apparatus
US20240213285A1 (en) Semiconductor device and apparatus
US20230187466A1 (en) Photoelectric conversion apparatus, equipment, and method of manufacturing photoelectric conversion apparatus
JP2023178689A (ja) 光電変換装置、光電変換システム
JP2023010578A (ja) 半導体装置、機器、および半導体装置の製造方法
JP2022112911A (ja) 光電変換装置、その製造方法及び機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant