JP2013168419A - 半導体装置、半導体装置の製造方法、及び、電子機器 - Google Patents

半導体装置、半導体装置の製造方法、及び、電子機器 Download PDF

Info

Publication number
JP2013168419A
JP2013168419A JP2012029429A JP2012029429A JP2013168419A JP 2013168419 A JP2013168419 A JP 2013168419A JP 2012029429 A JP2012029429 A JP 2012029429A JP 2012029429 A JP2012029429 A JP 2012029429A JP 2013168419 A JP2013168419 A JP 2013168419A
Authority
JP
Japan
Prior art keywords
interlayer insulating
insulating layer
bonding
semiconductor device
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012029429A
Other languages
English (en)
Other versions
JP2013168419A5 (ja
JP5994274B2 (ja
Inventor
Masaya Hagimoto
賢哉 萩本
Nobutoshi Fujii
藤井　　宣年
Kenichi Aoyanagi
健一 青柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2012029429A priority Critical patent/JP5994274B2/ja
Priority to US13/755,881 priority patent/US9147650B2/en
Priority to CN201310049242.5A priority patent/CN103247603B/zh
Publication of JP2013168419A publication Critical patent/JP2013168419A/ja
Publication of JP2013168419A5 publication Critical patent/JP2013168419A5/ja
Priority to US14/827,883 priority patent/US9716076B2/en
Application granted granted Critical
Publication of JP5994274B2 publication Critical patent/JP5994274B2/ja
Priority to US15/634,693 priority patent/US10485293B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • A—HUMAN NECESSITIES
    • A43—FOOTWEAR
    • A43B—CHARACTERISTIC FEATURES OF FOOTWEAR; PARTS OF FOOTWEAR
    • A43B13/00—Soles; Sole-and-heel integral units
    • A43B13/02—Soles; Sole-and-heel integral units characterised by the material
    • A43B13/12—Soles with several layers of different materials
    • A—HUMAN NECESSITIES
    • A43—FOOTWEAR
    • A43B—CHARACTERISTIC FEATURES OF FOOTWEAR; PARTS OF FOOTWEAR
    • A43B13/00—Soles; Sole-and-heel integral units
    • A43B13/02—Soles; Sole-and-heel integral units characterised by the material
    • A43B13/12—Soles with several layers of different materials
    • A43B13/125—Soles with several layers of different materials characterised by the midsole or middle layer
    • A—HUMAN NECESSITIES
    • A43—FOOTWEAR
    • A43B—CHARACTERISTIC FEATURES OF FOOTWEAR; PARTS OF FOOTWEAR
    • A43B13/00—Soles; Sole-and-heel integral units
    • A43B13/14—Soles; Sole-and-heel integral units characterised by the constructive form
    • A—HUMAN NECESSITIES
    • A43—FOOTWEAR
    • A43B—CHARACTERISTIC FEATURES OF FOOTWEAR; PARTS OF FOOTWEAR
    • A43B13/00—Soles; Sole-and-heel integral units
    • A43B13/14—Soles; Sole-and-heel integral units characterised by the constructive form
    • A43B13/141—Soles; Sole-and-heel integral units characterised by the constructive form with a part of the sole being flexible, e.g. permitting articulation or torsion
    • A—HUMAN NECESSITIES
    • A43—FOOTWEAR
    • A43B—CHARACTERISTIC FEATURES OF FOOTWEAR; PARTS OF FOOTWEAR
    • A43B13/00—Soles; Sole-and-heel integral units
    • A43B13/14—Soles; Sole-and-heel integral units characterised by the constructive form
    • A43B13/18—Resilient soles
    • A43B13/181—Resiliency achieved by the structure of the sole
    • A43B13/183—Leaf springs
    • A—HUMAN NECESSITIES
    • A43—FOOTWEAR
    • A43B—CHARACTERISTIC FEATURES OF FOOTWEAR; PARTS OF FOOTWEAR
    • A43B13/00—Soles; Sole-and-heel integral units
    • A43B13/14—Soles; Sole-and-heel integral units characterised by the constructive form
    • A43B13/18—Resilient soles
    • A43B13/181—Resiliency achieved by the structure of the sole
    • A43B13/185—Elasticated plates sandwiched between two interlocking components, e.g. thrustors
    • A—HUMAN NECESSITIES
    • A43—FOOTWEAR
    • A43B—CHARACTERISTIC FEATURES OF FOOTWEAR; PARTS OF FOOTWEAR
    • A43B7/00—Footwear with health or hygienic arrangements
    • A43B7/14—Footwear with health or hygienic arrangements with foot-supporting parts
    • A43B7/24—Insertions or other supports preventing the foot canting to one side , preventing supination or pronation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08147—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32146—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Public Health (AREA)
  • General Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Health & Medical Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】信頼性の高い半導体装置を提供するものである。
【解決手段】半導体基体３１と、半導体基体３１上に形成された層間絶縁層３２と、層間絶縁層３２の表面に形成された接合電極３３と、層間絶縁層３２と接合電極３３とからなる接合面の全面を被覆する金属膜３５とを備える半導体装置３０を構成する。
【選択図】図３

Description

本技術は、基板を貼り合わせて配線接合を行う半導体装置、半導体装置の製造方法、及び、電子機器に関する。
半導体デバイスの高集積化は、２次元ＬＳＩにおける微細プロセスの導入と実装密度の向上によって実現されてきた。近年、微細化の物理的な限界が見え始めており、３次元ＬＳＩ技術が注目されている。
３次元ＬＳＩにおける基盤技術として、接合技術がある。接合技術の中にも様々な方式が有り、チップ同士を接合する技術やウェハ同士を接合する技術が検討されている。デバイスウェハ同士を貼りあわせて３次元ＬＳＩを作製する際、ウェハ表面に形成されたデバイス面のＣｕ電極同士を直接接合する方式がある。この方式において、Ｃｕ電極と層間絶縁膜（ＩＬＤ）を同一平面に平坦化し、Ｃｕ／ＩＬＤのハイブリッド接合を行う方法がある（特許文献１、特許文献２参照）。このような接合プロセスでは、接合強度の向上や接合不良を抑制するために、接合面を極めて平坦な面とすることが必要となる。
特開２００６−１９１０８１号公報 特開平１−２０５４６５号公報
上述の半導体基体同士が直接接合された半導体装置では、接合信頼性の向上が求められている。
本技術においては、信頼性の高い半導体装置、半導体装置の製造方法、及び、電子機器を提供するものである。
本技術の半導体装置は、半導体基体と、半導体基体上に形成された層間絶縁層と、層間絶縁層の表面に形成された接合電極と、層間絶縁層と接合電極とからなる接合面の全面を被覆する金属膜とを備える。
また、本発明の電子機器は、上述の半導体装置と、半導体装置の出力信号を処理する信号処理回路とを備える。
また、本技術の半導体装置の製造方法は、半導体基体上に層間絶縁層を形成する工程と、層間絶縁層の表面に接合電極を形成する工程と、層間絶縁層及び接合電極の表面の全面に金属膜を形成する工程とを有する。
また、本技術の半導体装置は、金属膜を介して接合電極の形成面同士が貼り合わされた第１の半導体基体と第２の半導体基体とからなる半導体装置である。この半導体装置は、第１の半導体基体と、第１の半導体基体上に形成された第１の層間絶縁層と、第１の層間絶縁層の表面に形成された第１の接合電極とを備える。また、第１の半導体基体と接合された第２の半導体基体と、第２の半導体基体上に形成された第２の層間絶縁層と、第２の層間絶縁層の表面に形成された第２の接合電極とを備える。そして、第１の半導体基体と第２の半導体基体との接合面において、前記第１の層間絶縁層又は前記第２の層間絶縁層と接触する部分に形成された、前記金属膜と前記第１の層間絶縁層又は前記第２の層間絶縁層との反応生成物からなる絶縁膜とを備える。
上述の本技術の半導体装置、及び、上述の製造方法により製造される半導体装置によれば、半導体基体の層間絶縁層及び接合電極の形成面上に、金属膜が形成されている。この半導体を、接合電極形成面で他の半導体基体と接合する際に、接合面を加熱することにより、層間絶縁層と金属層とが反応し、絶縁膜が形成される。また、接合電極上に形成された金属膜は、反応せずに加熱前の状態を維持する。
接合電極上の金属膜により、接合電極の電気的接続を確保する。また、金属膜の反応生成物の絶縁膜により、層間絶縁層と接合電極との接触を防ぎ、接合不良及びリークパス等の信頼性の低下を抑制する。
さらに、この半導体装置が適用された電子機器の信頼性を向上させることができる。
本技術によれば、信頼性の高い半導体装置、半導体装置の製造方法、及び、電子機器を提供することができる。
接合電極の概略構成を示す断面図である。 接合電極の概略構成を示す断面図である。 実施形態の接合電極を備える半導体装置の概略構成を示す断面図である。 実施形態の接合電極を備える半導体装置の概略構成を示す断面図である。 Ａ〜Ｃは、実施形態の接合電極を備える半導体装置の製造工程図である。 Ｄ〜Ｆは、実施形態の接合電極を備える半導体装置の製造工程図である。 Ｇ，Ｈは、実施形態の接合電極を備える半導体装置の製造工程図である。 接合電極を備える半導体装置の変形例の概略構成を示す断面図である。 固体撮像装置の構成を示す図である。 電子機器の構成を示す図である。
以下、本技術を実施するための形態例を説明するが、本技術は以下の例に限定されるものではない。
なお、説明は以下の順序で行う。
１．半導体装置の概要
２．半導体装置の実施形態
３．実施形態の半導体装置の製造方法
４．半導体装置の変形例
５．電子機器の実施形態
〈１．半導体装置の概要〉
［構成］
半導体装置の接合電極の構成の概要について説明する。
図１に、従来の一般的な半導体装置の接合部の構成の断面図を示す。この接合部は、複数枚の半導体基体が、その一方の面に形成された配線層同士を対向させ、配線層表面に形成された接合電極同士を接合させた構成である。
図１に示す接合部は、第１接合部１０と第２接合部２０とが接合された状態を示している。
第１接合部１０は、図示しない半導体基体上に形成されている。そして、第１接合部１０は、第１層間絶縁層１１と、第１接合電極１２とを備える。第１接合電極１２は、第１層間絶縁層１１内に形成され、第１接合電極１２の表面が第１層間絶縁層１１の表面から接合面に露出している。第１接合電極１２と第１層間絶縁層１１との接触面には、電極材料の絶縁層への拡散を防ぐためのバリアメタル層１３が設けられている。
第２接合部２０は、上記第１接合部１０とは別の図示しない半導体基体上に形成されている。そして、第２接合部２０は、第２層間絶縁層２１と、第２接合電極２２とを備える。第２接合電極２２は、第２層間絶縁層２１内に形成され、第２接合電極２２の表面が第２層間絶縁層２１の表面から接合面に露出している。また、第２層間絶縁層２１と第２接合電極２２との接触面には、電極材料の絶縁層への拡散を防ぐためのバリアメタル層２３が設けられている。
［課題］
上述のように、第１接合電極１２を形成した面と、第２接合電極２２を形成した面とを対向させた状態で、第１接合電極１２と第２接合電極２２とが接合して、第１接合部１０と第２接合部２０とが貼り合わされている。ここで、第１接合電極１２と第２接合電極２２とは、接合面と電極形成面が完全に一致せず、ずれた状態で接合されている。
また、第１接合電極１２と第２接合電極２２とは、接合信頼性を確保するため、一方の電極の面積を大きく形成することで、接合位置がずれた場合にも、接合面積に差が発生しないように設計される。
従って、接合面には、接合電極同士が接触する部分と、接合電極と層間絶縁層とが接触する部分とが存在する。つまり、この半導体装置の接合面では、第１接合電極１２と第２層間絶縁層２１とが接触する接触部１４が存在する。さらに、第２接合電極２２と第１層間絶縁層１１とが接触する接触部２４が存在する。
接触部１４，２４では、接合電極を構成する金属材料と、層間絶縁層を構成する無機酸化物等のように、異なる材料同士が接触するため接合性が低い。このように接合性が低いと、第１接合電極１２と第２層間絶縁層２１との界面、及び、第２接合電極２２と第１層間絶縁層１１との界面にボイド（空孔）が発生する場合がある。この場合には、接合性の劣化等、半導体装置の接合性に問題が発生する。
また、図２に示すように、接合電極を構成する金属、例えばＣｕが、接触する層間絶縁層内に拡散することにより、リークパス１５が形成される可能性がある。これは、半導体装置の絶縁性の不良、バリア性の問題を発生させる。
半導体基体の接合において、接合界面の接合電極同士と完全に一致させて接合することにより、接合電極と層間絶縁層との接触が無い構成とすれば、上述の問題は発生しない。しかし、接合時の極僅かなズレの発生を無くすことは困難である。このため、接合の位置ずれを防ぐことによる、接合性の改善は難しい。
さらに、構造的に、上下の接合電極の接合面積は同一にはならないため、必然的に接合電極と層間絶縁層との接触面が存在することになる。
従って、接合電極により接合された半導体装置では、位置ずれが発生した状態であっても、接合性の悪化、バリア性の悪化を防ぐ構成が求められている。
〈２．半導体装置の実施形態〉
［半導体装置の構成］
以下、接合電極を備える半導体装置の実施形態について説明する。
図３に、本実施形態の接合電極を備える半導体装置の概略構成を示す。図３は、本実施形態の半導体装置の接合部付近の断面図である。なお、上述の図３に示す半導体装置３０では、本実施形態の説明に不要な配線層等の記載を省略している。
図３に示すように、半導体装置３０は、半導体基体３１上に形成された層間絶縁層３２と、この層間絶縁層３２の表面に形成された接合電極３３とを備える。さらに、層間絶縁層３２と接合電極３３の表面を覆う金属膜３５を備える。
半導体基体３１には、図示しない電子回路や配線等の各種素子が形成されている。
層間絶縁層３２の最も表面側に形成されている層は、例えば、ＳｉＯ，ＨｆＯ，ＧｅＯ，ＧａＯ，ＳｉＯＮ等の酸化物若しくは窒化物絶縁層や金属酸化物から構成されている。その他の層は、従来公知の半導体装置の層間絶縁層に適用される材料を用いることができる。
接合電極３３は、従来公知の半導体装置の電極に適用されている材料、例えばＣｕから形成される。
バリアメタル層３４は、半導体装置にバリアメタル層として一般的に適用される材料、例えば、Ｔａ、Ｔｉ、Ｒｕ、ＴａＮ、ＴｉＮ等から形成される。
金属膜３５は、半導体装置３０の表面の全面を覆って形成されている。
また、金属膜３５は、加熱処理より半導体基体の接合が可能であり、導電性が高い金属が用いられる。さらに、金属膜３５は、加熱処理により層間絶縁層３２と接触する部分において、層間絶縁層３２と反応する金属を用いる。そして、この反応により、層間絶縁層３２と接触した部分に生成する金属膜３５の反応生成物が絶縁体となる金属を用いる。このような金属として、金属膜３５には、例えばＴｉ、Ｔａ等を用いる。
また、金属膜３５は、上述の反応により層間絶縁層３２と接触する部分全体が反応生成物となる厚さで形成される。これは、熱処理後に、層間絶縁層３２と接触した部分の表面に導電層が残存しない厚さである。表面に導電体が残存すると、隣接電極間でのショートやリーク電流の増大の原因となる。このため、材料の組み合わせや熱処理条件等により異なるが、金属膜３５の厚さを１００ｎｍ以下とすることにより、表面までの全体の反応が可能である。また、膜厚を２０ｎｍ以下とすることにより、上述の特性を良好に発現することが可能である。
また、金属膜３５は、層間絶縁層３２との反応生成物が充分な バリア性を有する厚さ、例えば、５分子層以上の厚さに形成する。
［半導体装置の接合］
次に、図４に上述の半導体装置３０同士を貼り合わせた構成を示す。図４では、それぞれ同じ構成の半導体装置３０Ａ，３０Ｂを示している。半導体装置３０Ａ，３０Ｂは、上述の図３に示す半導体装置３０と同じ構成であり、それぞれ符号にＡ，Ｂを付して示している。また、半導体装置３０Ａ，３０Ｂは、上述の図３に示す半導体装置３０と同じ構成であるため各部の説明は省略する。
半導体装置３０Ａと半導体装置３０Ｂとの接合は、接合電極３３Ａ，３３Ｂ形成面において、配線形成側の表面に設けられた金属膜３５Ａ，３５Ｂにより行われている。この接合により、接合電極３３Ａ，３３Ｂを介して半導体基体が貼り合わされている。また、半導体装置３０Ａと半導体装置３０Ｂとは、接合電極３３Ａと接合電極３３Ｂとの平面位置がずれた状態で接合されている。
上述の半導体装置３０Ａと半導体装置３０Ｂとの接合は、半導体基体３１Ａ，３１Ｂの配線形成面同士を対向させた後、両者を接触させる。そして、金属膜３５Ａと金属膜３５Ｂとを接触させた状態で加熱処理を行い、金属膜３５Ａと金属膜３５Ｂとを接合する。金属膜３５Ａ，３５Ｂを接触させた状態で加熱することにより、半導体基体３１Ａ，３１Ｂが貼り合わされる。
また、金属膜３５Ａ，３５Ｂは、接合の際に加えられる熱により、層間絶縁層３２Ａ，３２Ｂと接触する部分に反応が起こる。この反応が起こると、金属膜３５Ａ，３５Ｂと層間絶縁層３２Ａ，３２Ｂとが接触する部分に、金属膜と層間絶縁層との反応生成物である絶縁体が生成される。このため、金属膜３５Ａ，３５Ｂにおいて、層間絶縁層３２Ａ，３２Ｂ上に形成された部分は、反応生成物による絶縁膜３６Ａ，３６Ｂが形成される。
また、接合電極３３Ａ，３３Ｂ上に形成された金属膜３５Ａ，３５Ｂは、加熱処理後も変化せず、成膜された状態を保つ。
例えば、層間絶縁層３２ＡにＳｉＯ２を使用し、金属膜３５ＡにＴｉを使用した場合には、上述の反応によりＴｉＯ２からなる金属酸化物層が絶縁膜３６Ａとして層間絶縁層３２上に形成される。ＴｉＯ２は、一般にバリアメタルとして使用されるようにバリア性が高く、また、絶縁性が高い。
層間絶縁層３２Ａ，３２Ｂ上が絶縁膜３６Ａ，３６Ｂにより被覆されることにより、接合性の低い接合電極３３Ａ，３３Ｂと層間絶縁層３２Ａ，３２Ｂとの接触が起こらない。このため、接合界面におけるボイドの発生がない。従って、半導体装置の接合の信頼性が向上する。さらに、接合電極３３Ａ，３３Ｂを構成する金属、例えばＣｕの層間絶縁層３２Ａ，３２Ｂ内への拡散を防ぐことができる。このため、リークパスの形成が抑制され、半導体装置の信頼性が向上する。
なお、金属膜３５Ａ，３５Ｂは、接合する半導体装置３０Ａ，３０Ｂの両方に、同じ金属材料を用いてもよく、また、ＴｉとＴａ等のように異なる材料を用いて接合してもよい。異なる材料を用いて接合した場合においても、金属膜３５Ａ，３５Ｂ同士の接合が可能であり、層間絶縁層３２に接する金属膜３５が絶縁膜３６となれば、上述の効果を得ることができる。
〈３．半導体装置の製造方法〉
次に、実施形態の半導体装置の製造方法の一例を説明する。なお、以下の製造方法の説明では、上述の図３に示す半導体装置３０の接合部付近の製造方法のみを示し、その他、半導体基体３１上に形成される各種素子や配線等の構成の製造方法は説明を省略する。半導体基体、配線層、他の各種トランジスタ、各種素子の作製方法については説明を省略する。これらは従来公知の方法により作製することができる。また、上述の図３及び図４に示す本実施形態の半導体装置の構成と同様の構成には、同じ符号を付して各構成の詳細な説明は省略する。
まず、図５Ａに示すように、各種素子が形成された半導体基体３１上に層間絶縁層３２を形成する。層間絶縁層３２は、複数の層間絶縁層と配線等により形成されている。図では、これら層間絶縁層の積層や配線層等については省略して示している。
そして、図５Ｂに示すように、層間絶縁層３２上にレジスト層４１を形成する。レジスト層４１は、半導体装置の接合電極の形成位置を開口するパターンに形成する。
図５Ｃに示すように、レジスト層４１上から一般的なマグネトロン方式のエッチング装置を用いたドライエッチング法により、層間絶縁層３２を所定の深さにエッチングし、層間絶縁層３２の表面に開口部４２を形成する。エッチング処理の後、必要に応じて、例えば酸素（Ｏ２）プラズマをベースとしたアッシング処理や有機アミン系の薬液処理を施して、層間絶縁層３２の表面を洗浄する。
次に、図６Ｄに示すように、バリアメタル層、及び、接合電極を形成するためのバリア材料層４３、及び、電極材料層４４を形成する。バリア材料層４３は、ＲＦスパッタリング処理により、Ａｒ／Ｎ２雰囲気下において、Ｔａ、Ｔｉ、Ｒｕ、ＴａＮ、ＴｉＮ等を用いて５〜５０ｎｍ形成する。電極材料層４４は、電解めっき法又はスパッタリング法を用いて、バリア材料層４３上にＣｕ等により形成する。電極材料層４４は、形成されている開口部４２を埋め込んで形成する。そして、電極材料層４４の形成後、ホットプレートやシンターアニール装置を用いて、１００℃〜４００℃で１分〜６０分程度熱処理を行う。
次に、堆積したバリア材料層４３、及び、電極材料層４４のうち、配線パターンとして不要な部分を化学機械研磨（ＣＭＰ）法により除去する。この工程により、図６Ｅに示すように、バリアメタル層３４及び接合電極３３を形成する。
そして、図６Ｆに示すように、接合電極３３及び層間絶縁層３２の表面を覆って、全面に金属膜３５を形成する。金属膜３５は、ＡＬＤ（atomic layer deposition）法やＣＶＤ（Chemical Vapor Deposition）法等を用いて、Ｔｉ、Ｔａ等の材料を、１０〜１００ｎｍの厚さに形成する。
金属膜３５の形成後、必要に応じてＣＭＰ法等を用いて表面の平坦化処理を行う。
以上の工程により半導体装置３０を形成することができる。
また、上述の図５Ａ〜図６Ｆで述べた方法と同様の工程を繰り返し、一対の半導体装置３０を準備する。
そして、上述の方法により形成した二枚の半導体装置３０の接合面に、例えば蟻酸を用いたＷｅｔ処理、或いは、Ａｒ、ＮＨ３、Ｈ２等のプラズマを用いたＤｒｙ処理を施す。この処理により、接合電極３３の表面の酸化膜を除去し、清浄な金属面を露出させる。
そして、図７Ｇに示すように、二枚の半導体基体の表面同士を対向させる。そして、両者を接触させる。この状態では、金属膜３５は成膜時の材料から変化なく、半導体装置３０の全面を覆っている。
その際、ホットプレートやＲＴＡといったアニール装置にて、例えば大気圧にてＮ２雰囲気もしくは真空中で、１００℃〜４００℃で５分〜２時間程度熱処理を行う。
この加熱処理により、層間絶縁層３２と接触する部分の金属膜３５とが反応する。これにより、半導体装置３０の接合面に、反応生成物からなる絶縁膜３６が形成される。このように、半導体装置３０の接合と同時に、金属膜３５と層間絶縁層３２とを反応させ、絶縁膜３６を形成することが可能である。
以上の工程により、図７Ｈに示す本実施形態の半導体装置を製造することができる。
なお、絶縁膜３６の形成は、半導体装置３０の接合と異なる工程において行ってもよい。例えば、図６Ｆにおいて、金属膜３５を形成した後、半導体装置３０に加熱処理を行い、絶縁膜３６を形成してもよい。
〈４．半導体装置の変形例〉
次に、上述の実施の形態の半導体装置の変形例について説明する。
図８に変形例の半導体装置の構成を示す。図８に示す半導体装置は、接合面に形成される金属膜の構成を除き、上述の図４に示す半導体装置と同様の構成である。このため、図４に示す半導体装置と同様の構成には、同じ符号を符して説明を省略する。
図８に示す半導体装置５０は、接合面に１層の金属膜３５Ａが形成されている。このように、本実施の形態の半導体装置では、一方の半導体装置の接合面にのみ金属膜を形成し、他方の半導体装置の接合面に金属膜を形成しない構成としてもよい。例えば、図８に示す構成の半導体装置では、半導体装置３０Ａの接合面に金属膜３５Ａを形成し、半導体装置３０Ｂの接合面には、金属膜を形成しない構成とする。
そして、半導体装置３０Ａと半導体装置３０Ｂとを貼り合わせた後、加熱処理を行うことにより、層間絶縁層３２Ａ，３２Ｂと接する部分の金属膜３５Ａとが反応し、絶縁膜３６Ａとなる。
図８に示す構成の半導体装置５０において、層間絶縁層３２Ａ，３２Ｂと接する部分の金属膜３５Ａは絶縁膜３６Ａとなるが、接合電極３３Ａと接合電極３３Ｂとに挟まれた位置の金属膜３５Ａは絶縁膜に変化しない。このため、金属膜３５Ａにより、接合電極３３Ａと接合電極３３Ｂとの導通を確保することができる。
また、層間絶縁層３２Ａ，３２Ｂと接する部分の金属膜３５Ａが、絶縁膜３６Ａとなるため、層間絶縁層３２Ａ，３２Ｂ上が絶縁膜３６Ａにより被覆される。この結果、接合性の低い接合電極３３Ａ，３３Ｂと層間絶縁層３２Ａ，３２Ｂとの接触が起こらず、接合界面のボイドの発生による半導体装置の接合の信頼性の低下を抑制することができる。
さらに、層間絶縁層３２Ａ，３２Ｂ上を絶縁膜３６Ａが覆うことにより、接合電極３３Ａ，３３Ｂを構成する金属、例えばＣｕの層間絶縁層３２Ａ，３２Ｂ内への拡散を防ぐことができる。このため、リークパスの形成が抑制され、半導体装置の信頼性が向上する。
〈５．電子機器の実施形態〉
上述の実施形態の半導体装置は、２つの半導体部材を貼り合わせて配線接合を行う任意の電子機器、例えば、固体撮像装置、半導体メモリ、半導体ロジックデバイス（ＩＣ等）に適用可能である。
［固体撮像装置］
以下、上述の実施形態における電極接合の構成を固体撮像装置に適用した例を説明する。
図９に、本実施形態に係る固体撮像装置の要部の概略断面図を示す。なお、図９では、説明を簡略化するため、電極接合部、ビア及び層間絶縁層との間に形成されるバリアメタル層の図示は省略する。
本実施形態の固体撮像装置２００は、光電変換部２１０を有する第１半導体部材２０１と、演算回路を構成する各種ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタ２２０を有する第２半導体部材２０２とを備える。また、固体撮像装置２００は、カラーフィルタ２０３と、オンチップマイクロレンズ２０４とを備える。
本実施形態の固体撮像装置２００では、第１半導体部材２０１と、第２半導体部材２０２とが接合界面で接合される。また、本実施形態では、第１半導体部材２０１の第２半導体部材２０２側とは反対側の表面上（光電変換層２１１上）に、カラーフィルタ２０３及びオンチップマイクロレンズ２０４がこの順で積層される。
第１半導体部材２０１は、光電変換部２１０を有する光電変換層２１１と、光電変換層２１１のカラーフィルタ２０３側とは反対側に設けられた第１多層配線部２１２とを備える。
第１多層配線部２１２は、複数の配線層２１３を積層して構成される。各配線層２１３は、層間絶縁層２１４と、その内部に埋め込まれた第１接合部２１５と、自身よりカラーフィルタ２０３側に位置する層（配線層２１３又は光電変換層２１１）との電気接続を得るために設けられたビア２１６とを有する。また、本実施形態では、互いに隣り合う配線層２１３間、並びに、配線層２１３及び光電変換層２１１間には、中間層２１７が設けられる。
一方、第２半導体部材２０２は、演算回路を構成する各種ＭＯＳトランジスタ２２０が形成されたトランジスタ部２２１と、トランジスタ部２２１の第１半導体部材２０１側に設けられた第２多層配線部２２２とを備える。
第２多層配線部２２２は、複数の配線層２２３を積層して構成される。各配線層２２３は、層間絶縁層２２４と、その内部に埋め込まれた第２接合部２２５と、自身よりトランジスタ部２２１側に位置する層（配線層２２３又はトランジスタ部２２１）との電気接続を得るために設けられたビア２２６とを有する。また、本実施形態では、互いに隣り合う配線層２２３間、並びに、配線層２２３及びトランジスタ部２２１間には、中間層２２７が設けられる。
上述した構成の固体撮像装置２００では、接合面を挟んで接合される第１接合部２１５及び第２接合部２２５に対して、上記第１〜第３の実施形態のいずれかの第１接合部及び第２接合部の構成をそれぞれ適用する。この場合、より信頼性の高い接合面を有する固体撮像装置２００が得られる。
［カメラ］
上述の固体撮像装置は、例えば、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器などの電子機器に適用することができる。以下、電子機器の一構成例として、カメラを例に挙げ説明する。
図１０に、静止画像又は動画を撮影することのできるビデオカメラの構成例を示す。
この例のカメラ３００は、固体撮像装置３０１と、固体撮像装置３０１の受光センサ部に入射光を導く光学系３０２と、固体撮像装置３０１及び光学系３０２間に設けられたシャッタ装置３０３と、固体撮像装置３０１を駆動する駆動回路３０４とを備える。さらに、カメラ３００は、固体撮像装置３０１の出力信号を処理する信号処理回路３０５を備える。
固体撮像装置３０１は、上述した本開示に係る実施形態及び変形例の金属電極の接合手法を用いて作製される。その他の各部の構成及び機能は次の通りである。
光学系（光学レンズ）３０２は、被写体からの像光（入射光）を固体撮像装置３０１の撮像面（不図示）上に結像させる。これにより、固体撮像装置３０１内に、一定期間、信号電荷が蓄積される。なお、光学系３０２は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置３０３は、入射光の固体撮像装置３０１への光照射期間及び遮光期間を制御する。
駆動回路３０４は、固体撮像装置３０１及びシャッタ装置３０３に駆動信号を供給する。そして、駆動回路３０４は、供給した駆動信号により、固体撮像装置３０１の信号処理回路３０５への信号出力動作、及び、シャッタ装置３０３のシャッタ動作を制御する。すなわち、この例では、駆動回路３０４から供給される駆動信号（タイミング信号）により、固体撮像装置３０１から信号処理回路３０５への信号転送動作を行う。
信号処理回路３０５は、固体撮像装置３０１から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号（映像信号）は、メモリなどの記憶媒体（不図示）に記憶される、又は、モニタ（不図示）に出力される。
なお、本開示は以下のような構成も取ることができる。
（１）半導体基体と、前記半導体基体上に形成された層間絶縁層と、前記層間絶縁層の表面に形成された接合電極と、前記層間絶縁層と前記接合電極とからなる接合面の全面を被覆する金属膜と、を備える半導体装置。
（２）前記金属膜が、前記層間絶縁層との反応により絶縁体となる金属材料から構成される（１）に記載の半導体装置。
（３）前記金属膜が、Ｔａ、及び、Ｔｉから選ばれる少なくとも１種を含んで構成されている（１）又は（２）に記載の半導体装置。
（４）金属膜を介して接合電極の形成面同士が貼り合わされた第１の半導体基体と第２の半導体基体とからなる半導体装置であって、第１の半導体基体と、前記第１の半導体基体上に形成された第１の層間絶縁層と、前記第１の層間絶縁層の表面に形成された第１の接合電極と、前記第１の半導体基体と接合された第２の半導体基体と、前記第２の半導体基体上に形成された第２の層間絶縁層と、前記第２の層間絶縁層の表面に形成された第２の接合電極と、前記第１の半導体基体と前記第２の半導体基体との接合面において、前記第１の接合電極と前記第２の接合電極との間に形成された金属膜と、前記第１の半導体基体と前記第２の半導体基体との接合面において、前記第１の層間絶縁層又は前記第２の層間絶縁層と接触する部分に形成された、前記金属膜と前記第１の層間絶縁層又は前記第２の層間絶縁層との反応生成物からなる絶縁膜と、を備える半導体装置。
（５）前記第１の半導体基体の前記第１の接合電極上に形成された第１の金属膜と、前記第１の層間絶縁層上に形成された前記第１の金属膜と前記第１の層間絶縁層又は前記第２の層間絶縁層との反応生成物からなる第１の絶縁膜と、前記第２の半導体基体の前記第２の接合電極上に形成された第２の金属膜と、前記第２の層間絶縁層上に形成された前記第２の金属膜と前記第１の層間絶縁層又は前記第２の層間絶縁層との反応生成物からなる第２の絶縁膜とを備える（４）に記載の半導体装置。
（６）半導体基体上に層間絶縁層を形成する工程と、前記層間絶縁層の表面に接合電極を形成する工程と、前記層間絶縁層及び前記接合電極の表面の全面に金属膜を形成する工程と、を有する半導体装置の製造方法。
（７）（１）から（５）のいずれかに記載の半導体装置と、前記半導体装置の出力信号を処理する信号処理回路と、を備える電子機器。
１０，２１５ 第１接合部、１１ 第１層間絶縁層、１２ 第１接合電極、１３，２３，３４ バリアメタル層、１４，２４ 接触部、１５ リークパス、２１ 第２層間絶縁層、２２ 第２接合電極、３０，３０Ａ，３０Ｂ，５０ 半導体装置、３１，３１Ａ 半導体基体、３２，３２Ａ，２１４，２２４ 層間絶縁層、３３，３３Ａ，３３Ｂ 接合電極、３５，３５Ａ，３５Ｂ 金属膜、３６，３６Ａ，３６Ｂ 絶縁膜、４１ レジスト層、４２ 開口部、４３，１０５ バリア材料層、４４ 電極材料層、２０，２２５ 第２接合部、２００，３０１ 固体撮像装置、２０１ 第１半導体部材、２０２ 第２半導体部材、２０３ カラーフィルタ、２０４ オンチップマイクロレンズ、２１０ 光電変換部、２１１ 光電変換層、２１２ 第１多層配線部、２１３，２２３ 配線層、２１６，２２６ ビア、２１７，２２７ 中間層、２２０ トランジスタ、２２１ トランジスタ部、２２２ 第２多層配線部、３００ カメラ、３０２ 光学系、３０３ シャッタ装置、３０４ 駆動回路、３０５ 信号処理回路

Claims (7)

  1. 半導体基体と、
    前記半導体基体上に形成された層間絶縁層と、
    前記層間絶縁層の表面に形成された接合電極と、
    前記層間絶縁層と前記接合電極とからなる接合面の全面を被覆する金属膜と、を備える
    半導体装置。
  2. 前記金属膜が、前記層間絶縁層との反応により絶縁体となる金属材料から構成される請求項１に記載の半導体装置。
  3. 前記金属膜が、Ｔａ、及び、Ｔｉから選ばれる少なくとも１種を含んで構成されている請求項１に記載の半導体装置。
  4. 金属膜を介して接合電極の形成面同士が貼り合わされた第１の半導体基体と第２の半導体基体とからなる半導体装置であって、
    前記第１の半導体基体と、
    前記第１の半導体基体上に形成された第１の層間絶縁層と、
    前記第１の層間絶縁層の表面に形成された第１の接合電極と、
    前記第１の半導体基体と接合された第２の半導体基体と、
    前記第２の半導体基体上に形成された第２の層間絶縁層と、
    前記第２の層間絶縁層の表面に形成された第２の接合電極と、
    前記第１の半導体基体と前記第２の半導体基体との接合面において、前記第１の接合電極と前記第２の接合電極との間に形成された金属膜と、
    前記第１の半導体基体と前記第２の半導体基体との接合面において、前記第１の層間絶縁層又は前記第２の層間絶縁層と接触する部分に形成された、前記金属膜と前記第１の層間絶縁層又は前記第２の層間絶縁層との反応生成物からなる絶縁膜と、を備える
    半導体装置。
  5. 前記第１の半導体基体の前記第１の接合電極上に形成された第１の金属膜と、前記第１の層間絶縁層上に形成された前記第１の金属膜と前記第１の層間絶縁層又は前記第２の層間絶縁層との反応生成物からなる第１の絶縁膜と、前記第２の半導体基体の前記第２の接合電極上に形成された第２の金属膜と、前記第２の層間絶縁層上に形成された前記第２の金属膜と前記第１の層間絶縁層又は前記第２の層間絶縁層との反応生成物からなる第２の絶縁膜とを備える請求項４に記載の半導体装置。
  6. 半導体基体上に層間絶縁層を形成する工程と、
    前記層間絶縁層の表面に接合電極を形成する工程と、
    前記層間絶縁層及び前記接合電極の表面の全面に金属膜を形成する工程と、を有する
    半導体装置の製造方法。
  7. 半導体基体と、前記半導体基体上に形成された層間絶縁層と、前記層間絶縁層の表面に形成された接合電極と、前記層間絶縁層と前記接合電極とからなる接合面の全面を被覆する金属膜とを備える半導体装置と、
    前記半導体装置の出力信号を処理する信号処理回路と、を備える
    電子機器。
JP2012029429A 2012-02-14 2012-02-14 半導体装置、半導体装置の製造方法、及び、電子機器 Expired - Fee Related JP5994274B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012029429A JP5994274B2 (ja) 2012-02-14 2012-02-14 半導体装置、半導体装置の製造方法、及び、電子機器
US13/755,881 US9147650B2 (en) 2012-02-14 2013-01-31 Semiconductor device, method for manufacturing semiconductor device, and electronic apparatus
CN201310049242.5A CN103247603B (zh) 2012-02-14 2013-02-07 半导体装置、制造半导体装置的方法以及电子设备
US14/827,883 US9716076B2 (en) 2012-02-14 2015-08-17 Method for manufacturing semiconductor device with metal-containing film layer at bonding surface thereof
US15/634,693 US10485293B2 (en) 2012-02-14 2017-06-27 Semiconductor device and electronic apparatus with metal-containing film layer at bonding surface thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012029429A JP5994274B2 (ja) 2012-02-14 2012-02-14 半導体装置、半導体装置の製造方法、及び、電子機器

Publications (3)

Publication Number Publication Date
JP2013168419A true JP2013168419A (ja) 2013-08-29
JP2013168419A5 JP2013168419A5 (ja) 2015-03-26
JP5994274B2 JP5994274B2 (ja) 2016-09-21

Family

ID=48927002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012029429A Expired - Fee Related JP5994274B2 (ja) 2012-02-14 2012-02-14 半導体装置、半導体装置の製造方法、及び、電子機器

Country Status (3)

Country Link
US (3) US9147650B2 (ja)
JP (1) JP5994274B2 (ja)
CN (1) CN103247603B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016134576A (ja) * 2015-01-22 2016-07-25 日本放送協会 固体撮像素子およびその製造方法
JP2016174016A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置および半導体装置の製造方法
WO2016152513A1 (ja) * 2015-03-23 2016-09-29 ソニー株式会社 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器
WO2016190059A1 (ja) * 2015-05-22 2016-12-01 ソニー株式会社 半導体装置、製造方法、固体撮像素子、および電子機器
US9679867B2 (en) 2014-11-04 2017-06-13 Kabushiki Kaisha Toshiba Semiconductor device having a low-adhesive bond substrate pair
JP2020043120A (ja) * 2018-09-06 2020-03-19 株式会社東芝 半導体装置
WO2020071103A1 (ja) * 2018-10-05 2020-04-09 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法、撮像素子
JP2021108377A (ja) * 2016-06-30 2021-07-29 キヤノン株式会社 光電変換装置、積層用基板及びカメラ

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5994274B2 (ja) * 2012-02-14 2016-09-21 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
JP6313189B2 (ja) * 2014-11-04 2018-04-18 東芝メモリ株式会社 半導体装置の製造方法
KR102492854B1 (ko) * 2015-03-03 2023-01-31 소니그룹주식회사 반도체 장치 및 전자 기기
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
KR102505856B1 (ko) 2016-06-09 2023-03-03 삼성전자 주식회사 웨이퍼 대 웨이퍼 접합 구조체
US9666573B1 (en) 2016-10-26 2017-05-30 Micron Technology, Inc. Methods of forming integrated circuitry
TW202414634A (zh) * 2016-10-27 2024-04-01 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10103053B1 (en) 2017-07-14 2018-10-16 Micron Technology, Inc. Methods of forming integrated circuitry
JP2019054153A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置の製造方法
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US10818624B2 (en) * 2017-10-24 2020-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
DE102018124337A1 (de) * 2017-11-21 2019-05-23 Taiwan Semiconductor Manufacturing Co. Ltd. Ankerstrukturen und verfahren zur gleichmässigen waferplanarisierung und -bondung
US11152417B2 (en) 2017-11-21 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Anchor structures and methods for uniform wafer planarization and bonding
JP2019140178A (ja) * 2018-02-07 2019-08-22 東芝メモリ株式会社 半導体装置
US11244916B2 (en) * 2018-04-11 2022-02-08 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
TW202013708A (zh) * 2018-06-05 2020-04-01 日商索尼半導體解決方案公司 固體攝像裝置、固體攝像裝置之製造方法及電子機器
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11094573B2 (en) * 2018-11-21 2021-08-17 Applied Materials, Inc. Method and apparatus for thin wafer carrier
CN113330557A (zh) 2019-01-14 2021-08-31 伊文萨思粘合技术公司 键合结构
US11031374B2 (en) * 2019-03-06 2021-06-08 Micron Technology, Inc. Methods of compensating for misalignment of bonded semiconductor wafers
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US12080672B2 (en) * 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
US11404307B2 (en) 2019-09-27 2022-08-02 Intel Corporation Interconnect structures and methods of fabrication
JP2022528073A (ja) * 2020-02-17 2022-06-08 長江存儲科技有限責任公司 ハイブリッドウェハ接合方法およびその構造
CN111463114B (zh) * 2020-04-17 2021-08-06 武汉新芯集成电路制造有限公司 半导体器件及其形成方法、芯片
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11927814B2 (en) 2022-01-05 2024-03-12 Scidatek Inc. Semiconductor photodetector array sensor integrated with optical-waveguide-based devices
US20240071746A1 (en) * 2022-08-26 2024-02-29 Tokyo Electron Limited Plasma surface treatment for wafer bonding methods

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103546A (ja) * 2005-10-03 2007-04-19 Nec Electronics Corp 半導体装置およびその製造方法
JP2008258311A (ja) * 2007-04-03 2008-10-23 Denso Corp 半導体装置及び半導体装置の配線または電極形成方法
US20100219529A1 (en) * 2002-09-25 2010-09-02 Xiaorong Morrow Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects
JP2010219339A (ja) * 2009-03-17 2010-09-30 Sony Corp 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP2011049270A (ja) * 2009-08-26 2011-03-10 Sony Corp 半導体装置の製造方法および半導体装置
JP2012019147A (ja) * 2010-07-09 2012-01-26 Canon Inc 固体撮像装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01205465A (ja) 1988-02-10 1989-08-17 Sony Corp 固体撮像装置及びその製造方法
US7800199B2 (en) * 2003-06-24 2010-09-21 Oh Choonsik Semiconductor circuit
US6596640B1 (en) * 2002-06-21 2003-07-22 Intel Corporation Method of forming a raised contact for a substrate
US7186637B2 (en) * 2003-07-31 2007-03-06 Intel Corporation Method of bonding semiconductor devices
KR100610481B1 (ko) 2004-12-30 2006-08-08 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법
US7354862B2 (en) * 2005-04-18 2008-04-08 Intel Corporation Thin passivation layer on 3D devices
JP5183708B2 (ja) * 2010-09-21 2013-04-17 株式会社日立製作所 半導体装置およびその製造方法
JP2012204501A (ja) * 2011-03-24 2012-10-22 Sony Corp 半導体装置、電子デバイス、及び、半導体装置の製造方法
US8431436B1 (en) * 2011-11-03 2013-04-30 International Business Machines Corporation Three-dimensional (3D) integrated circuit with enhanced copper-to-copper bonding
JP5994274B2 (ja) * 2012-02-14 2016-09-21 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
US9142517B2 (en) * 2012-06-05 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding mechanisms for semiconductor wafers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100219529A1 (en) * 2002-09-25 2010-09-02 Xiaorong Morrow Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects
JP2007103546A (ja) * 2005-10-03 2007-04-19 Nec Electronics Corp 半導体装置およびその製造方法
JP2008258311A (ja) * 2007-04-03 2008-10-23 Denso Corp 半導体装置及び半導体装置の配線または電極形成方法
JP2010219339A (ja) * 2009-03-17 2010-09-30 Sony Corp 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP2011049270A (ja) * 2009-08-26 2011-03-10 Sony Corp 半導体装置の製造方法および半導体装置
JP2012019147A (ja) * 2010-07-09 2012-01-26 Canon Inc 固体撮像装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090351B2 (en) 2014-11-04 2018-10-02 Toshiba Memory Corporation Semiconductor device having gaps within the conductive parts
US9679867B2 (en) 2014-11-04 2017-06-13 Kabushiki Kaisha Toshiba Semiconductor device having a low-adhesive bond substrate pair
JP2016134576A (ja) * 2015-01-22 2016-07-25 日本放送協会 固体撮像素子およびその製造方法
JP2016174016A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置および半導体装置の製造方法
WO2016152513A1 (ja) * 2015-03-23 2016-09-29 ソニー株式会社 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器
US10332927B2 (en) 2015-05-22 2019-06-25 Sony Corporation Semiconductor device, manufacturing method, solid state image sensor, and electronic equipment
WO2016190059A1 (ja) * 2015-05-22 2016-12-01 ソニー株式会社 半導体装置、製造方法、固体撮像素子、および電子機器
US11776923B2 (en) 2015-05-22 2023-10-03 Sony Corporation Semiconductor device, manufacturing method, solid state image sensor, and electronic equipment
JP2021108377A (ja) * 2016-06-30 2021-07-29 キヤノン株式会社 光電変換装置、積層用基板及びカメラ
JP7191145B2 (ja) 2016-06-30 2022-12-16 キヤノン株式会社 光電変換装置、積層用基板及びカメラ
JP2020043120A (ja) * 2018-09-06 2020-03-19 株式会社東芝 半導体装置
WO2020071103A1 (ja) * 2018-10-05 2020-04-09 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法、撮像素子
US11742374B2 (en) 2018-10-05 2023-08-29 Sony Semiconductor Solutions Corporation Semiconductor device, method of manufacturing semiconductor device, and imaging element

Also Published As

Publication number Publication date
US9716076B2 (en) 2017-07-25
US20130207271A1 (en) 2013-08-15
US20170354199A1 (en) 2017-12-14
CN103247603A (zh) 2013-08-14
CN103247603B (zh) 2017-08-11
US20160141267A1 (en) 2016-05-19
US10485293B2 (en) 2019-11-26
US9147650B2 (en) 2015-09-29
JP5994274B2 (ja) 2016-09-21

Similar Documents

Publication Publication Date Title
JP5994274B2 (ja) 半導体装置、半導体装置の製造方法、及び、電子機器
JP6031765B2 (ja) 半導体装置、電子機器、及び、半導体装置の製造方法
JP5939184B2 (ja) 半導体装置の製造方法
KR102439964B1 (ko) 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기
US9165974B2 (en) Electronic devices including multiple semiconductor layers
US9379006B2 (en) Semiconductor apparatus, electronic device, and method of manufacturing semiconductor apparatus
JP5803398B2 (ja) 半導体装置、半導体装置の製造方法、及び、電子機器
JP2013033786A (ja) 半導体装置および半導体装置の製造方法
JP6127360B2 (ja) 半導体装置および半導体装置の製造方法
JP6140965B2 (ja) 半導体装置およびその製造方法
US11855116B2 (en) Semiconductor apparatus and device
KR20170070018A (ko) 적층형 디바이스 및 제조 방법, 및, 전자 기기
US10998370B2 (en) Semiconductor device with insulating layers forming a bonding plane between first and second circuit components, method of manufacturing the same, and electronic device
JP6632670B2 (ja) 半導体装置およびその製造方法
JP6385515B2 (ja) 半導体装置およびその製造方法
JP2020053701A (ja) 半導体デバイスの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160808

R151 Written notification of patent or utility model registration

Ref document number: 5994274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees