JP2007149893A - 固体撮像装置の製造方法、固体撮像装置及びカメラ - Google Patents
固体撮像装置の製造方法、固体撮像装置及びカメラ Download PDFInfo
- Publication number
- JP2007149893A JP2007149893A JP2005341102A JP2005341102A JP2007149893A JP 2007149893 A JP2007149893 A JP 2007149893A JP 2005341102 A JP2005341102 A JP 2005341102A JP 2005341102 A JP2005341102 A JP 2005341102A JP 2007149893 A JP2007149893 A JP 2007149893A
- Authority
- JP
- Japan
- Prior art keywords
- region
- multilayer film
- plug
- state imaging
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000003384 imaging method Methods 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000007787 solid Substances 0.000 title 1
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 39
- 239000004020 conductor Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000011810 insulating material Substances 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 230000002093 peripheral effect Effects 0.000 claims description 24
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 6
- 239000000470 constituent Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 46
- 238000000034 method Methods 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 12
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 239000002356 single layer Substances 0.000 description 4
- 239000004408 titanium dioxide Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- ORUIBWPALBXDOA-UHFFFAOYSA-L magnesium fluoride Chemical compound [F-].[F-].[Mg+2] ORUIBWPALBXDOA-UHFFFAOYSA-L 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】導電材料が十分に充填されずに隙間を生じるような事態を防止する。
【解決手段】半導体基板上に、多層膜４１の構成材料を順次堆積し（ｂ）、堆積された多層膜４１のうちプラグ形成予定領域及び当該プラグ形成予定領域を囲繞する領域を除去する（ｄ）。次に、除去された領域を、単一の絶縁材料で埋め戻し（ｆ）、埋め戻された領域のうちのプラグ形成予定領域に、エッチングを用いてホールを形成する。その後、形成されたホールに導電材料を充填してプラグを形成する。
【選択図】図５
【解決手段】半導体基板上に、多層膜４１の構成材料を順次堆積し（ｂ）、堆積された多層膜４１のうちプラグ形成予定領域及び当該プラグ形成予定領域を囲繞する領域を除去する（ｄ）。次に、除去された領域を、単一の絶縁材料で埋め戻し（ｆ）、埋め戻された領域のうちのプラグ形成予定領域に、エッチングを用いてホールを形成する。その後、形成されたホールに導電材料を充填してプラグを形成する。
【選択図】図５
Description
本発明は、デジタルカメラ等に用いられる固体撮像装置の製造方法に関する。
近年、固体撮像装置に用いられるカラーフィルタとして、無機材料からなるカラーフィルタが数多く提案されている。例えば、特許文献１は、２種類の無機材料を７層積層してなる多層膜カラーフィルタを開示している。カラーフィルタの構成材料として無機材料を採用することで、半導体プロセスによる形成が可能となるとともに、配線層と基板層との層間、あるいは多層配線の配線層間にカラーフィルタを配設することが可能となる（特許文献１、図２５参照）。配線層間等にカラーフィルタを配設できる点については、設計の自由度及び混色防止の観点から有用性が高いと考えられている。
WO 2005/069376
ところで、カラーフィルタを配線層間等に配設するのであれば、カラーフィルタを貫通するプラグを介して配線層どうしを電気的に接続する必要がある。プラグは、一般的には、異方性エッチングによりカラーフィルタにホールを形成し、このホールにＣＶＤ(Chemical Vapor Deposition)法を用いて導電材料を充填することで形成される。
しかしながら、カラーフィルタが多層膜である場合に、この手法を用いれば、次のような不具合が生じるおそれがある。
しかしながら、カラーフィルタが多層膜である場合に、この手法を用いれば、次のような不具合が生じるおそれがある。
異方性エッチングは、等方性エッチングと比較すれば進行方向の選択性がはるかに優れているものの、それでもなお、ある程度のサイドエッチングが生じることは免れない。多層膜では層毎に材料が異なるのでサイドエッチングの度合も層毎に異なる。そのため、エッチングの結果として得られたホールは、層毎に内径が異なる複雑な形状になる。ホールの内径が層毎に異なれば、導電材料をＣＶＤ法で充填したとき、導電材料が十分に充填されずに隙間を生じる場合がある。特に、内径が大きな層では内径が小さな層が庇のようになるので隙間を生じるおそれが大きい。このような隙間は、隙間に残留した残留物によりプラグを腐食させるなど、プラグの電気的特性を劣化させる悪因となる。
そこで、本発明は、多層膜カラーフィルタを配線層間等に配設する構成を採用しても、導電材料が十分に充填されずに隙間を生じるような事態を防止することができる固体撮像装置の製造方法、固体撮像装置及びカメラを提供することを目的とする。
上記課題を解決するために本発明に係る固体撮像装置の製造方法は、多層膜と、当該多層膜を貫通するプラグとを有する固体撮像装置の製造方法であって、多層膜のうちのプラグ形成予定領域及び当該プラグ形成予定領域を囲繞する領域を除去する除去工程と、除去された領域を、単一の絶縁材料で埋め戻す埋め戻し工程と、埋め戻された領域のうちの前記プラグ形成予定領域に、エッチングを用いてホールを形成するホール形成工程と、形成されたホールに導電材料を充填してプラグを形成するプラグ形成工程とを含む。
上記構成によれば、ホール形成工程において単一の絶縁材料をエッチングするので、サイドエッチングの進行速度は一定になる。そのため、エッチングの結果として得られたホールは、内径が略一定の形状あるいはホールが深くなるにつれて内径が連続的に小さくなるテーパ状の形状になる。ホールがこのような形状であれば、充填工程において導電材料をホールに隙間なく充填することができる。したがって、多層膜カラーフィルタを配線層間等に配設する構成を採用しても、導電材料が十分に充填されずに隙間を生じるような事態を防止することができる。
また、前記多層膜は、画素が配列される画素領域と当該画素領域の周辺において回路が配される周辺領域とを有する半導体基板を覆っており、前記除去工程は、堆積された多層膜のうち前記半導体基板の周辺領域を覆う領域を、前記プラグ形成予定領域及び当該プラグ形成予定領域を囲繞する領域として除去することとしてもよい。
一般に、多層膜のうち周辺領域を覆う領域には多くのプラグが形成される。上記構成によれば、多くのプラグ形成予定領域がまとめて除去されるので、プラグ形成予定領域毎に除去される場合に比べて、アラインメント精度を低く抑えることができる。その結果、製造コストを低減することができる。
一般に、多層膜のうち周辺領域を覆う領域には多くのプラグが形成される。上記構成によれば、多くのプラグ形成予定領域がまとめて除去されるので、プラグ形成予定領域毎に除去される場合に比べて、アラインメント精度を低く抑えることができる。その結果、製造コストを低減することができる。
また、前記除去工程は、堆積された多層膜においてプラグ形成予定領域を０．１μｍ以上拡大してなる領域を、前記プラグ形成予定領域及び当該プラグ形成予定領域を囲繞する領域として除去することとしてもよい。
アラインメント精度の観点から、上記数値範囲であれば、汎用的な製造装置を用いてプラグを形成することができる。その結果、製造コストを低減することができる。
アラインメント精度の観点から、上記数値範囲であれば、汎用的な製造装置を用いてプラグを形成することができる。その結果、製造コストを低減することができる。
また、前記多層膜は、画素毎に膜厚が異なり、前記埋め戻し工程は、画素毎に膜厚が異なることにより生じた多層膜主面の画素間における段差が埋まる高さまで、単一の絶縁材料を堆積する工程と、堆積された絶縁材料を、画素間で最も高い多層膜主面が露出するまで研磨する工程とを含むこととしてもよい。
上記構成により、埋め戻し工程において平坦化を行うことができる。そうすると、プラグ形成工程を、平坦化された絶縁材料上にホールが充填されるまで導電材料を堆積し、その後、平坦化された絶縁材料上に堆積した導電材料を除去するようにできる。この場合、絶縁材料が平坦化されているので、不要な導電材料の除去を容易に行うことができる。
上記構成により、埋め戻し工程において平坦化を行うことができる。そうすると、プラグ形成工程を、平坦化された絶縁材料上にホールが充填されるまで導電材料を堆積し、その後、平坦化された絶縁材料上に堆積した導電材料を除去するようにできる。この場合、絶縁材料が平坦化されているので、不要な導電材料の除去を容易に行うことができる。
本発明に係る固体撮像装置は、多層膜と、前記多層膜を貫通するプラグとを備え、前記多層膜のうち前記プラグを囲繞する領域は、単一の絶縁材料からなる。
上記構成によれば、多層膜のうちプラグ形成予定領域及びその囲繞領域を除去した後に単一の絶縁材料で埋め戻し、埋め戻された領域にホールを形成し、プラグを形成するという方法で製造することができる。この方法により製造されれば、多層膜カラーフィルタを配線層間等に配設する構成を採用しても、導電材料が十分に充填されずに隙間を生じるような事態を防止することができる。
上記構成によれば、多層膜のうちプラグ形成予定領域及びその囲繞領域を除去した後に単一の絶縁材料で埋め戻し、埋め戻された領域にホールを形成し、プラグを形成するという方法で製造することができる。この方法により製造されれば、多層膜カラーフィルタを配線層間等に配設する構成を採用しても、導電材料が十分に充填されずに隙間を生じるような事態を防止することができる。
また、前記多層膜は、画素が配列される画素領域と当該画素領域の周辺において回路が配される周辺領域とを有する半導体基板を覆っており、前記多層膜のうち前記半導体基板の周辺領域を覆う領域であって前記プラグを除く領域が、前記プラグを囲繞する領域として、単一の絶縁材料からなることとしてもよい。
上記構成によれば、多くのプラグ形成予定領域がまとめて除去されるので、プラグ形成予定領域毎に除去される場合に比べて、アラインメント精度を低く抑えることができる。その結果、製造コストを低減することができる。
上記構成によれば、多くのプラグ形成予定領域がまとめて除去されるので、プラグ形成予定領域毎に除去される場合に比べて、アラインメント精度を低く抑えることができる。その結果、製造コストを低減することができる。
本発明に係るカメラは、上述した固体撮像装置を備える。
上記構成によれば、上述した効果と同様の効果を奏することができる。
上記構成によれば、上述した効果と同様の効果を奏することができる。
本発明を実施するための最良の形態を、図面を参照して詳細に説明する。
（実施の形態１）
＜構成＞
図１は、本発明に係るカメラを示す外形図である。
図２は、本発明に係る固体撮像装置におけるレイアウトを示す平面図である。
（実施の形態１）
＜構成＞
図１は、本発明に係るカメラを示す外形図である。
図２は、本発明に係る固体撮像装置におけるレイアウトを示す平面図である。
図１に示すように、カメラ１００は内部に固体撮像装置１０１を備えている。また、図２に示すように、半導体基板１は、画素が配列される画素領域２と、画素領域２の周辺において回路が配される周辺領域３とを有する。周辺領域３には、垂直走査回路、水平走査回路、増幅回路等が配されている。
図３は、実施の形態１に係る固体撮像装置の一部の断面図である。
図３は、実施の形態１に係る固体撮像装置の一部の断面図である。
固体撮像装置１０１は、基板層１０、配線層２０、３０、５０を有し、各層は二酸化珪素等からなる層間絶縁膜２４、３４、４４、５４により絶縁されている。また、カラーフィルタとして機能する多層膜４１は、配線層３０と配線層５０との層間に配設されている。
基板層１０は、半導体基板１１からなり、半導体基板１１にウェル１２が形成されている。ウェル１２には、画素２ａ、２ｂ、２ｃ毎に、受光部としての不純物拡散部１３、トランジスタの一部としての不純物拡散部１４が形成されている。
基板層１０は、半導体基板１１からなり、半導体基板１１にウェル１２が形成されている。ウェル１２には、画素２ａ、２ｂ、２ｃ毎に、受光部としての不純物拡散部１３、トランジスタの一部としての不純物拡散部１４が形成されている。
配線層２０、３０、５０には、タングステン等の導電材料により配線２１、３１、５１が形成されている。さらに、配線を構成する導電材料を利用して遮光膜２３、３３も形成されている。基板層１０、配線層２０、３０、５０の各層は、プラグ２２、３２、５２を介して電気的に接続されている。プラグもタングステン等の導電材料により構成される。
多層膜４１は、スペーサ層と呼ばれる単層膜が２つの３層膜で挟まれた７層構造を有する。単層膜は、二酸化珪素からなり、画素２ａ、２ｂ、２ｃ毎に定められた膜厚に調整されている。３層膜は、二酸化チタン（５２ｎｍ）／二酸化珪素（９１ｎｍ）／二酸化チタン（５２ｎｍ）という構造を有する。
多層膜４１は、スペーサ層と呼ばれる単層膜が２つの３層膜で挟まれた７層構造を有する。単層膜は、二酸化珪素からなり、画素２ａ、２ｂ、２ｃ毎に定められた膜厚に調整されている。３層膜は、二酸化チタン（５２ｎｍ）／二酸化珪素（９１ｎｍ）／二酸化チタン（５２ｎｍ）という構造を有する。
本発明では、多層膜４１のうちプラグ５２を囲繞する領域は、単一の絶縁材料からなる層間絶縁膜４４になっている。
なお、多層膜４１は、単層膜の膜厚に応じて光透過特性を異ならせることができる（図４参照）。ここでは、青色、赤色、緑色の各画素において、単層膜の膜厚をそれぞれ１３３ｎｍ、３１ｎｍ、０ｎｍとしている。図４では、曲線４ｂが青色の画素、曲線４ｇが緑色の画素、曲線４ｒが赤色の画素における光透過特性を示している。
＜製造方法＞
図５、図６、図７は、実施の形態１に係る固体撮像装置の製造方法を示す工程断面図である。
なお、多層膜４１は、単層膜の膜厚に応じて光透過特性を異ならせることができる（図４参照）。ここでは、青色、赤色、緑色の各画素において、単層膜の膜厚をそれぞれ１３３ｎｍ、３１ｎｍ、０ｎｍとしている。図４では、曲線４ｂが青色の画素、曲線４ｇが緑色の画素、曲線４ｒが赤色の画素における光透過特性を示している。
＜製造方法＞
図５、図６、図７は、実施の形態１に係る固体撮像装置の製造方法を示す工程断面図である。
まず、基板層１０、配線層２０、３０を形成する（図５（ａ））。ここでは、基板層１０及び配線層２０の図示を省略している。
配線層３０上にカラーフィルタとしての多層膜４１を形成すべく、多層膜４１の構成材料（二酸化チタン及び二酸化窒素）を順次堆積する（図５（ｂ））。多層膜４１は、画素毎に膜厚が異なるように形成される。
配線層３０上にカラーフィルタとしての多層膜４１を形成すべく、多層膜４１の構成材料（二酸化チタン及び二酸化窒素）を順次堆積する（図５（ｂ））。多層膜４１は、画素毎に膜厚が異なるように形成される。
次に、多層膜４１のうちプラグ形成予定領域及びプラグ形成予定領域を囲繞する領域を除去する。そのために、多層膜４１上にエッチングマスク６１を形成する（図５（ｃ））。エッチングマスク６１は、プラグ形成予定領域及びプラグ形成予定領域を囲繞する領域に対応する部分に開口６２を有する。実施の形態１では、プラグ形成予定領域を径方向に０．１μｍ以上拡大してなる領域を除去することとする。その後、異方性エッチングを施す（図５（ｄ））。この結果、多層膜４１のうちプラグ形成予定領域及びプラグ形成予定領域を囲繞する領域を除去することができる。
次に、エッチングにより除去された領域を、単一の絶縁材料（例えば、層間絶縁膜と同じ材料である二酸化珪素）で埋め戻す。そのために、画素毎に多層膜４１の膜厚が異なることにより生じた画素間での多層膜主面の段差が埋まる高さまで、単一の絶縁材料を堆積する（図５（ｅ））。二酸化珪素の堆積は、例えば、ＣＶＤ法により行う。その後、堆積された絶縁材料を、最も高い多層膜主面４１ａが露出するまでＣＭＰ法により研磨する（図５（ｆ））。このようにすれば、除去された領域の埋め戻しと多層膜４１上の平坦化とを行うことができる。
次に、埋め戻された領域のうちプラグ形成予定領域に、エッチングを用いてホールを形成する。そのために、多層膜４１上にエッチングマスク６３を形成する（図６（ａ））。エッチングマスク６３は、プラグ形成予定領域に対応する部分に開口６４を有する。その後、異方性エッチングを施す（図６（ｂ））。この結果、プラグ形成予定領域にホールを形成することができる。
次に、形成されたホールに導電材料（例えば、タングステン）を充填してプラグを形成する。そのために、少なくともホールが充填されるまで、導電材料を堆積する（図６（ｃ））。タングステンの堆積は、例えば、タングステンＣＶＤ法により行う。タングステンＣＶＤ法を用いれば、ホールのみならず層間絶縁膜５４上にも導電材料が堆積されてしまう。したがって層間絶縁膜５４上に堆積した不要な導電材料を除去する必要がある。そこで、堆積された導電材料を最も高い多層膜主面４１ａが露出するまでＣＭＰ法により研磨する（図６（ｄ））。このようにすれば、ホールに導電材料を充填することができる。また、既に埋め戻し工程において多層膜４１上が平坦化されているので（図５（ｆ））、不必要に堆積した導電材料の除去を研磨という容易な手法で実施することができる。
次に、配線層３０に配線を形成する。そのために、予定された配線の厚みになるまで、多層膜４１上に導電材料（例えば、タングステン）を堆積する（図６（ｅ））。その後、配線パターンに対応するエッチングマスク６７を形成し（図７（ａ））、エッチングを施す（図７（ｂ））。その結果、配線層３０に配線が形成される。
最後に、配線層３０上に層間絶縁膜５４を堆積し（図７（ｃ））、堆積された層間絶縁膜５４を平坦化した後に（図７（ｄ））、マイクロレンズ５５を形成する（図７（ｅ））。
最後に、配線層３０上に層間絶縁膜５４を堆積し（図７（ｃ））、堆積された層間絶縁膜５４を平坦化した後に（図７（ｄ））、マイクロレンズ５５を形成する（図７（ｅ））。
図８は、実施の形態１に係る製造方法で製造された固体撮像装置の一部の拡大図である。
ここでは、プラグ５２の周辺部分が拡大して図示されている。プラグ５２の径は略一定である。これは、単一の絶縁材料からなる層間絶縁膜４４をエッチングしてホールを形成するので、サイドエッチングの進行度合が略一定になり、ホールの内径が略一定になるためである。また、プラグ５２と層間絶縁膜４４との間に隙間が存在しない。これは、ホールの内径が略一定であり、庇のようになる部分がないためである。
（実施の形態２）
実施の形態２は、多層膜４１の一部の領域を除去する工程において、周辺領域３を覆う領域を除去することを特徴とする。これ以外については実施の形態１と同様なので説明を省略する。
ここでは、プラグ５２の周辺部分が拡大して図示されている。プラグ５２の径は略一定である。これは、単一の絶縁材料からなる層間絶縁膜４４をエッチングしてホールを形成するので、サイドエッチングの進行度合が略一定になり、ホールの内径が略一定になるためである。また、プラグ５２と層間絶縁膜４４との間に隙間が存在しない。これは、ホールの内径が略一定であり、庇のようになる部分がないためである。
（実施の形態２）
実施の形態２は、多層膜４１の一部の領域を除去する工程において、周辺領域３を覆う領域を除去することを特徴とする。これ以外については実施の形態１と同様なので説明を省略する。
図９は、実施の形態２に係る固体撮像装置の一部の断面図である。
図９に示すように、多層膜４１のうちの周辺領域３を覆う領域は、単一の絶縁材料からなる層間絶縁膜４４に置き換えられている。プラグ５２は層間絶縁膜４４に形成されている。
一般に、多層膜４１のうち周辺領域３を覆う領域には多くのプラグが密集している。実施の形態２では、周辺領域３を覆う領域を除去するので、プラグ形成予定領域毎に多層膜４１を除去する実施の形態１に比べて、アラインメント精度を低く抑えることができる。その結果、製造コストを低減することができる。
図９に示すように、多層膜４１のうちの周辺領域３を覆う領域は、単一の絶縁材料からなる層間絶縁膜４４に置き換えられている。プラグ５２は層間絶縁膜４４に形成されている。
一般に、多層膜４１のうち周辺領域３を覆う領域には多くのプラグが密集している。実施の形態２では、周辺領域３を覆う領域を除去するので、プラグ形成予定領域毎に多層膜４１を除去する実施の形態１に比べて、アラインメント精度を低く抑えることができる。その結果、製造コストを低減することができる。
以上、本発明に係る固体撮像装置の製造方法について、実施の形態に基づいて説明したが、本発明はこれらの実施の形態に限られない。例えば、以下のような変形例が考えられる。
（１）実施の形態では、周辺領域３のみに多層膜４１を貫通するプラグが存在する例を挙げているが、以下に示すように、画素領域２にも多層膜４１を貫通するプラグが存在する場合もある。
（１）実施の形態では、周辺領域３のみに多層膜４１を貫通するプラグが存在する例を挙げているが、以下に示すように、画素領域２にも多層膜４１を貫通するプラグが存在する場合もある。
図１０は、変形例１に係る固体撮像装置の一部の断面図である。
図１０に示すように、カラーフィルタとして機能する多層膜４１は、配線層２０と配線層３０との層間に配設されている。各画素は、受光部領域２ｕと画素回路領域２ｖとを有する。画素回路領域２ｖには、一般的に、リードトランジスタ、リセットトランジスタ、増幅トランジスタ、行選択トランジスタ、及びこれらを接続する配線からなる回路が配される。この例では、画素回路領域２ｖに配されている回路は配線層３０を利用しているので、多層膜４１を貫通するプラグ３２が周辺領域３のみならず画素領域２にも存在することになる。
図１０に示すように、カラーフィルタとして機能する多層膜４１は、配線層２０と配線層３０との層間に配設されている。各画素は、受光部領域２ｕと画素回路領域２ｖとを有する。画素回路領域２ｖには、一般的に、リードトランジスタ、リセットトランジスタ、増幅トランジスタ、行選択トランジスタ、及びこれらを接続する配線からなる回路が配される。この例では、画素回路領域２ｖに配されている回路は配線層３０を利用しているので、多層膜４１を貫通するプラグ３２が周辺領域３のみならず画素領域２にも存在することになる。
図１１は、変形例２に係る固体撮像装置の一部の断面図である。
変形例２では、多層膜４１の一部の領域を除去する工程において、多層膜４１のうち、画素回路領域２ｖを覆う領域と周辺領域３を覆う領域とを除去する。この点について変形例１と異なる。一般に、多層膜４１のうち画素回路領域２ｖを覆う領域には多くのプラグが密集している。変形例２では、画素回路領域２ｖを覆う領域を除去するので、プラグ形成予定領域毎に多層膜４１を除去する変形例１に比べて、アラインメント精度を低く抑えることができる。その結果、製造コストを低減することができる。
（２）上記の変形例１では、画素領域２及び周辺領域３の双方ともプラグ形成予定領域毎に多層膜４１の一部を除去している。また、変形例２では、画素領域２及び周辺領域３の双方とも多層膜４１のうちプラグ形成予定領域が多く含まれる領域をまとめて除去している。しかし、画素領域２及び周辺領域３の双方ともを同様に除去する必要はない。例えば、画素領域２についてはプラグ形成予定領域毎に除去しつつ周辺領域３についてはまとめて除去するというようにしてもよい。
（３）実施の形態及び変形例では、多層配線の配線層間に多層膜４１を配設する例を挙げているが、これに限らず、基板層１０と配線層２０との層間に多層膜４１を配設する例でも同様に本発明を適用することができる。
（４）実施の形態では、多層膜４１を７層としているが、これ以外の多層膜でも構わない。また、実施の形態では、多層膜４１が積層方向に対称形となっているが、非対称形でも構わない。さらに、実施の形態では、多層膜４１を二酸化チタン及び二酸化珪素の組み合わせで構成しているが、これに限らず、酸化タンタル(Ta2O5)、酸化ジルコニウム(ZrO2)、一窒化珪素(SiN)、窒化珪素(Si3N4)、酸化アルミニウム(Al2O3)、フッ化マグネシウム(MgF2)、酸化ハフニウム(HfO3)、酸化マグネシウム(MgO2)を組み合わせて構成してもよい。
（５）実施の形態では、カラーフィルタ用途としての多層膜にプラグを形成する例について説明しているが、本発明はこれに限らず、反射膜用途など他の用途としての多層膜にプラグを形成する場合についても適用可能である。
変形例２では、多層膜４１の一部の領域を除去する工程において、多層膜４１のうち、画素回路領域２ｖを覆う領域と周辺領域３を覆う領域とを除去する。この点について変形例１と異なる。一般に、多層膜４１のうち画素回路領域２ｖを覆う領域には多くのプラグが密集している。変形例２では、画素回路領域２ｖを覆う領域を除去するので、プラグ形成予定領域毎に多層膜４１を除去する変形例１に比べて、アラインメント精度を低く抑えることができる。その結果、製造コストを低減することができる。
（２）上記の変形例１では、画素領域２及び周辺領域３の双方ともプラグ形成予定領域毎に多層膜４１の一部を除去している。また、変形例２では、画素領域２及び周辺領域３の双方とも多層膜４１のうちプラグ形成予定領域が多く含まれる領域をまとめて除去している。しかし、画素領域２及び周辺領域３の双方ともを同様に除去する必要はない。例えば、画素領域２についてはプラグ形成予定領域毎に除去しつつ周辺領域３についてはまとめて除去するというようにしてもよい。
（３）実施の形態及び変形例では、多層配線の配線層間に多層膜４１を配設する例を挙げているが、これに限らず、基板層１０と配線層２０との層間に多層膜４１を配設する例でも同様に本発明を適用することができる。
（４）実施の形態では、多層膜４１を７層としているが、これ以外の多層膜でも構わない。また、実施の形態では、多層膜４１が積層方向に対称形となっているが、非対称形でも構わない。さらに、実施の形態では、多層膜４１を二酸化チタン及び二酸化珪素の組み合わせで構成しているが、これに限らず、酸化タンタル(Ta2O5)、酸化ジルコニウム(ZrO2)、一窒化珪素(SiN)、窒化珪素(Si3N4)、酸化アルミニウム(Al2O3)、フッ化マグネシウム(MgF2)、酸化ハフニウム(HfO3)、酸化マグネシウム(MgO2)を組み合わせて構成してもよい。
（５）実施の形態では、カラーフィルタ用途としての多層膜にプラグを形成する例について説明しているが、本発明はこれに限らず、反射膜用途など他の用途としての多層膜にプラグを形成する場合についても適用可能である。
本発明は、デジタルカメラ等に利用することができる。
１ 半導体基板
２ 画素領域
３ 周辺領域
１０ 基板層
１１ 半導体基板
１２ ウェル
１３、１４ 不純物拡散部
２０、３０、５０ 配線層
２１、３１ 配線
２２、３２、５２ プラグ
２３ 遮光膜
２４、３４、４４、５４ 層間絶縁膜
５５ マイクロレンズ
１００ カメラ
１０１ 固体撮像装置
２ 画素領域
３ 周辺領域
１０ 基板層
１１ 半導体基板
１２ ウェル
１３、１４ 不純物拡散部
２０、３０、５０ 配線層
２１、３１ 配線
２２、３２、５２ プラグ
２３ 遮光膜
２４、３４、４４、５４ 層間絶縁膜
５５ マイクロレンズ
１００ カメラ
１０１ 固体撮像装置
Claims (7)
- 多層膜と、当該多層膜を貫通するプラグとを有する固体撮像装置の製造方法であって、
多層膜のうちのプラグ形成予定領域及び当該プラグ形成予定領域を囲繞する領域を除去する除去工程と、
除去された領域を、単一の絶縁材料で埋め戻す埋め戻し工程と、
埋め戻された領域のうちの前記プラグ形成予定領域に、エッチングを用いてホールを形成するホール形成工程と、
形成されたホールに導電材料を充填してプラグを形成するプラグ形成工程と
を含むことを特徴とする固体撮像装置の製造方法。 - 前記多層膜は、画素が配列される画素領域と当該画素領域の周辺において回路が配される周辺領域とを有する半導体基板を覆っており、
前記除去工程は、堆積された多層膜のうち前記半導体基板の周辺領域を覆う領域を、前記プラグ形成予定領域及び当該プラグ形成予定領域を囲繞する領域として除去すること
を特徴とする請求項１に記載の固体撮像装置の製造方法。 - 前記除去工程は、堆積された多層膜においてプラグ形成予定領域を０．１μｍ以上拡大してなる領域を、前記プラグ形成予定領域及び当該プラグ形成予定領域を囲繞する領域として除去すること
を特徴とする請求項１に記載の固体撮像装置の製造方法。 - 前記多層膜は、画素毎に膜厚が異なり、
前記埋め戻し工程は、
画素毎に膜厚が異なることにより生じた多層膜主面の画素間における段差が埋まる高さまで、単一の絶縁材料を堆積する工程と、
堆積された絶縁材料を、画素間で最も高い多層膜主面が露出するまで研磨する工程と
を含むことを特徴とする請求項１に記載の固体撮像装置の製造方法。 - 多層膜と、
前記多層膜を貫通するプラグとを備え、
前記多層膜のうち前記プラグを囲繞する領域は、単一の絶縁材料からなること
を特徴とする固体撮像装置。 - 前記多層膜は、画素が配列される画素領域と当該画素領域の周辺において回路が配される周辺領域とを有する半導体基板を覆っており、
前記多層膜のうち前記半導体基板の周辺領域を覆う領域であって前記プラグを除く領域が、前記プラグを囲繞する領域として、単一の絶縁材料からなること
を特徴とする請求項５に記載の固体撮像装置。 - 請求項５に記載の固体撮像装置を備えることを特徴とするカメラ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005341102A JP2007149893A (ja) | 2005-11-25 | 2005-11-25 | 固体撮像装置の製造方法、固体撮像装置及びカメラ |
| US11/602,179 US20070122935A1 (en) | 2005-11-25 | 2006-11-21 | Manufacturing method of solid-state imaging device, solid-state imaging device, and camera |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005341102A JP2007149893A (ja) | 2005-11-25 | 2005-11-25 | 固体撮像装置の製造方法、固体撮像装置及びカメラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007149893A true JP2007149893A (ja) | 2007-06-14 |
Family
ID=38088038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005341102A Withdrawn JP2007149893A (ja) | 2005-11-25 | 2005-11-25 | 固体撮像装置の製造方法、固体撮像装置及びカメラ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20070122935A1 (ja) |
| JP (1) | JP2007149893A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012064824A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Corp | 固体撮像素子、その製造方法、カメラ |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5709564B2 (ja) * | 2011-02-09 | 2015-04-30 | キヤノン株式会社 | 半導体装置の製造方法 |
| JP5921129B2 (ja) * | 2011-02-09 | 2016-05-24 | キヤノン株式会社 | 固体撮像装置、及び固体撮像装置の製造方法 |
| US9978801B2 (en) * | 2014-07-25 | 2018-05-22 | Invisage Technologies, Inc. | Multi-spectral photodetector with light-sensing regions having different heights and no color filter layer |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001298175A (ja) * | 2000-04-12 | 2001-10-26 | Toshiba Corp | 撮像システム |
| EP1592067A4 (en) * | 2004-01-15 | 2007-05-02 | Matsushita Electric Ind Co Ltd | TUBE-FREE PICTURE DEVICE, PROCESS FOR PRODUCING A TUBE-FREE PICTURE DEVICE AND CAMERA THEREWITH |
-
2005
- 2005-11-25 JP JP2005341102A patent/JP2007149893A/ja not_active Withdrawn
-
2006
- 2006-11-21 US US11/602,179 patent/US20070122935A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012064824A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Corp | 固体撮像素子、その製造方法、カメラ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070122935A1 (en) | 2007-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6130221B2 (ja) | 固体撮像装置、および電子機器 | |
| JP4117672B2 (ja) | 固体撮像素子及び固体撮像装置、並びにこれらの製造方法 | |
| JP4427949B2 (ja) | 固体撮像素子及びその製造方法 | |
| WO2013051462A1 (ja) | 固体撮像装置、固体撮像装置の製造方法、および電子機器 | |
| JP2009252949A (ja) | 固体撮像装置及びその製造方法 | |
| JP2013033786A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2008270500A (ja) | 固体撮像素子およびその製造方法、電子情報機器 | |
| KR102340576B1 (ko) | 스트레스 완화 구조물을 갖는 이미지 센서 및 이의 형성 방법 | |
| US8748210B2 (en) | Method of manufacturing semiconductor device having air gaps in multilayer wiring structure | |
| US8017982B2 (en) | Imagers with contact plugs extending through the substrates thereof and imager fabrication methods | |
| JP2020043265A (ja) | 光電変換装置および機器 | |
| JP2007048893A (ja) | 固体撮像素子およびその製造方法 | |
| US11177309B2 (en) | Image sensor with pad structure | |
| JP2012227375A (ja) | 固体撮像装置及びその製造方法 | |
| JP5948783B2 (ja) | 固体撮像装置、および電子機器 | |
| JP2009117681A (ja) | 半導体装置の製造方法および固体撮像装置の製造方法 | |
| JP2007149893A (ja) | 固体撮像装置の製造方法、固体撮像装置及びカメラ | |
| JP2013026565A (ja) | 固体撮像装置、固体撮像装置の製造方法、および電子機器 | |
| JP7158846B2 (ja) | 半導体装置および機器 | |
| JP6539123B2 (ja) | 固体撮像装置及びその製造方法ならびにカメラ | |
| JP6316902B2 (ja) | 固体撮像装置、および電子機器 | |
| JP6499400B2 (ja) | 半導体装置の製造方法 | |
| JP4535766B2 (ja) | 固体撮像素子およびその製造方法、電子情報機器 | |
| CN101136424A (zh) | 图像传感器和其制造方法 | |
| JP2004071790A (ja) | 固体撮像素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080707 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090925 |