JP2003174083A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003174083A JP2003174083A JP2001370787A JP2001370787A JP2003174083A JP 2003174083 A JP2003174083 A JP 2003174083A JP 2001370787 A JP2001370787 A JP 2001370787A JP 2001370787 A JP2001370787 A JP 2001370787A JP 2003174083 A JP2003174083 A JP 2003174083A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- insulating film
- forming
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 ＣｕやＣｕ合金を配線材料に用いながらも、
金属膜やＳｉＮ膜との密着性を悪化させることなく、配
線間スペースにフッ素添加酸化膜を形成し、特に狭スペ
ース部での配線間容量を低減できる半導体装置の製造方
法を提供する。 【解決手段】 本製造方法は、シリコン基板１１上に下
部酸化膜１２及び配線分離酸化膜２２を順次形成した
後、配線分離酸化膜２２に、下部酸化膜１２を露出させ
る配線溝２３を形成する工程と、配線溝２３内を含む配
線分離酸化膜２２上にＣｕめっき層２４ｃを形成した
後、ＣＭＰでＣｕめっき層２４ｃを研磨し、埋め込み構
造の金属配線２４を形成する工程と、配線分離酸化膜２
２を除去し、金属配線２４及び下部酸化膜１２を露出す
る工程と、金属配線２４を含む下部酸化膜１２上に、金
属配線２４間の絶縁膜としてＨＤＰ−ＦＳＧ膜２７を形
成する工程とを備えている。
金属膜やＳｉＮ膜との密着性を悪化させることなく、配
線間スペースにフッ素添加酸化膜を形成し、特に狭スペ
ース部での配線間容量を低減できる半導体装置の製造方
法を提供する。 【解決手段】 本製造方法は、シリコン基板１１上に下
部酸化膜１２及び配線分離酸化膜２２を順次形成した
後、配線分離酸化膜２２に、下部酸化膜１２を露出させ
る配線溝２３を形成する工程と、配線溝２３内を含む配
線分離酸化膜２２上にＣｕめっき層２４ｃを形成した
後、ＣＭＰでＣｕめっき層２４ｃを研磨し、埋め込み構
造の金属配線２４を形成する工程と、配線分離酸化膜２
２を除去し、金属配線２４及び下部酸化膜１２を露出す
る工程と、金属配線２４を含む下部酸化膜１２上に、金
属配線２４間の絶縁膜としてＨＤＰ−ＦＳＧ膜２７を形
成する工程とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、埋め込み金属配線
構造を備えた半導体装置及びその製造方法に関し、更に
詳細には、銅や銅合金を配線材料とする場合の配線間容
量（配線容量）の低減を図った半導体装置及びその製造
方法に関する。
構造を備えた半導体装置及びその製造方法に関し、更に
詳細には、銅や銅合金を配線材料とする場合の配線間容
量（配線容量）の低減を図った半導体装置及びその製造
方法に関する。
【０００２】
【従来の技術】近年、半導体装置の微細化、高集積化に
伴い、半導体装置の配線も微細化され、配線ピッチが縮
小化している。また、配線ピッチの更なる縮小化で配線
間容量の増大が進む結果、配線材料の電気抵抗の低減、
及び絶縁膜の低誘電率化が強く望まれるようになってき
た。
伴い、半導体装置の配線も微細化され、配線ピッチが縮
小化している。また、配線ピッチの更なる縮小化で配線
間容量の増大が進む結果、配線材料の電気抵抗の低減、
及び絶縁膜の低誘電率化が強く望まれるようになってき
た。
【０００３】このため、これまで配線材料に用いられて
きたアルミニウム（Ａｌ）から、低抵抗材料の銅（Ｃ
ｕ）等への転換、或いは、配線層間や配線間の絶縁膜に
用いられてきたシリコン酸化膜（ＳｉＯ2）から、Ｓｉ
ＯＦ（以下、ＦＳＧと言う）やＨＳＱ（ハイドロゲン-
シルセキオサン）等の低誘電率材料への転換が推し進め
られている。Ｃｕは、配線材料として広く用いられてき
たＡｌよりもエレクトロマイグレーション耐性に優れる
との報告がある。また、ＦＳＧ(F-doped-silicon-glas
s)膜は、酸化膜にフッ素（Ｆ）を添加するだけで、容易
に低誘電率効果が得られるので、従来技術との整合性の
観点で注目されている。
きたアルミニウム（Ａｌ）から、低抵抗材料の銅（Ｃ
ｕ）等への転換、或いは、配線層間や配線間の絶縁膜に
用いられてきたシリコン酸化膜（ＳｉＯ2）から、Ｓｉ
ＯＦ（以下、ＦＳＧと言う）やＨＳＱ（ハイドロゲン-
シルセキオサン）等の低誘電率材料への転換が推し進め
られている。Ｃｕは、配線材料として広く用いられてき
たＡｌよりもエレクトロマイグレーション耐性に優れる
との報告がある。また、ＦＳＧ(F-doped-silicon-glas
s)膜は、酸化膜にフッ素（Ｆ）を添加するだけで、容易
に低誘電率効果が得られるので、従来技術との整合性の
観点で注目されている。
【０００４】しかし、配線材料にＣｕを用いて微細配線
を形成する場合、ドライエッチング方法によって、Ｃｕ
を、下地の絶縁膜に比べて高い選択比でエッチングでき
るような適当なガスは存在しない。このため、絶縁膜上
に配線を形成する方法に代えて、絶縁膜内に埋め込み金
属配線を形成する所謂ダマシン（Damascene）法で埋め
込み金属配線を形成することが一般的になっている。更
に、接続プラグの形成とダマシン法による配線形成とを
組み合わせたデュアルダマシン法も実用化されている。
を形成する場合、ドライエッチング方法によって、Ｃｕ
を、下地の絶縁膜に比べて高い選択比でエッチングでき
るような適当なガスは存在しない。このため、絶縁膜上
に配線を形成する方法に代えて、絶縁膜内に埋め込み金
属配線を形成する所謂ダマシン（Damascene）法で埋め
込み金属配線を形成することが一般的になっている。更
に、接続プラグの形成とダマシン法による配線形成とを
組み合わせたデュアルダマシン法も実用化されている。
【０００５】ＦＳＧ膜を層間絶縁膜として用い、ダマシ
ン法によってＣｕの埋め込み金属配線を作製する従来技
術が、例えば特開平１１−１８６２６１号公報に記載さ
れている。この公報に記載の技術では、先ず、図１１
（ａ）に示すように、シリコン基板１１１上に、下地酸
化膜１１２、エッチングストッパ層となるＳｉＮ層１１
４、及び、ＦＳＧ膜からなる配線層分離酸化膜１２２を
順次、形成する。次いで、リソグラフィ技術及びドライ
エッチング技術を用いて配線層分離酸化膜１２２をパタ
ーニングし、更に、ＳｉＮ層１１４を選択的に除去し
て、下地酸化膜１１２を露出させた配線溝１２３を形成
する。
ン法によってＣｕの埋め込み金属配線を作製する従来技
術が、例えば特開平１１−１８６２６１号公報に記載さ
れている。この公報に記載の技術では、先ず、図１１
（ａ）に示すように、シリコン基板１１１上に、下地酸
化膜１１２、エッチングストッパ層となるＳｉＮ層１１
４、及び、ＦＳＧ膜からなる配線層分離酸化膜１２２を
順次、形成する。次いで、リソグラフィ技術及びドライ
エッチング技術を用いて配線層分離酸化膜１２２をパタ
ーニングし、更に、ＳｉＮ層１１４を選択的に除去し
て、下地酸化膜１１２を露出させた配線溝１２３を形成
する。
【０００６】続いて、図１１（ｂ）に示すように、配線
溝１２３内を含む配線層分離酸化膜１２２上に、スパッ
タ法によって、バリアメタルとしてのＴａＮ膜１２４ａ
と、Ｃｕシード膜１２４ｂとを順次、形成する。この
後、電解めっき法によって、Ｃｕシード膜１２４ｂ上に
Ｃｕめっき層１２４ｃを堆積するとともに、内面がＣｕ
シード膜１２４ｂで覆われた配線溝１２３内にＣｕめっ
き層（１２４ｃ）を埋め込む。
溝１２３内を含む配線層分離酸化膜１２２上に、スパッ
タ法によって、バリアメタルとしてのＴａＮ膜１２４ａ
と、Ｃｕシード膜１２４ｂとを順次、形成する。この
後、電解めっき法によって、Ｃｕシード膜１２４ｂ上に
Ｃｕめっき層１２４ｃを堆積するとともに、内面がＣｕ
シード膜１２４ｂで覆われた配線溝１２３内にＣｕめっ
き層（１２４ｃ）を埋め込む。
【０００７】引き続き、図１１（ｃ）に示すように、化
学機械研磨(ＣＭＰ:Chemical Mechanical Polishing)法
によって、配線溝１２３内にのみ埋め込み金属配線本体
１２４ｃ、Ｃｕシード膜１２４ｂ及びＴａＮ膜が１２４
ａ残存するように研磨する。これにより、ＴａＮ膜１２
４ａ、Ｃｕシード膜１２４ｂ、及び埋め込み金属配線本
体１２４ｃで構成される埋め込み金属配線１２４が得ら
れる。引き続き、所定温度のアニールを施して、配線溝
１２３内の埋め込み金属配線１２４中の不純物を除去
し、グレインサイズ(grain size)を大きくする。
学機械研磨(ＣＭＰ:Chemical Mechanical Polishing)法
によって、配線溝１２３内にのみ埋め込み金属配線本体
１２４ｃ、Ｃｕシード膜１２４ｂ及びＴａＮ膜が１２４
ａ残存するように研磨する。これにより、ＴａＮ膜１２
４ａ、Ｃｕシード膜１２４ｂ、及び埋め込み金属配線本
体１２４ｃで構成される埋め込み金属配線１２４が得ら
れる。引き続き、所定温度のアニールを施して、配線溝
１２３内の埋め込み金属配線１２４中の不純物を除去
し、グレインサイズ(grain size)を大きくする。
【０００８】
【発明が解決しようとする課題】ところで、上記公報に
記載の技術では、配線間のスペースが極めて狭い部分
（以下、狭スペース部とも言う）での、配線遅延に影響
を及ぼすような高い配線間容量を低減するために、ＦＳ
Ｇ膜からなる配線層分離酸化膜１２２自体の比誘電率の
低減、即ち、ＦＳＧ膜のＦ濃度を高める必要がある。し
かし、ＦＳＧ膜中のＦ濃度を高めると、膜中の不安定な
Ｆが増加して、ＦＳＧ膜の吸湿性が高くなる等の問題、
或いは、ＦＳＧ膜と金属膜や、ＦＳＧ膜とＳｉＮ層１１
４との密着性が悪化する等の問題が発生する。
記載の技術では、配線間のスペースが極めて狭い部分
（以下、狭スペース部とも言う）での、配線遅延に影響
を及ぼすような高い配線間容量を低減するために、ＦＳ
Ｇ膜からなる配線層分離酸化膜１２２自体の比誘電率の
低減、即ち、ＦＳＧ膜のＦ濃度を高める必要がある。し
かし、ＦＳＧ膜中のＦ濃度を高めると、膜中の不安定な
Ｆが増加して、ＦＳＧ膜の吸湿性が高くなる等の問題、
或いは、ＦＳＧ膜と金属膜や、ＦＳＧ膜とＳｉＮ層１１
４との密着性が悪化する等の問題が発生する。
【０００９】吸湿性が高くなる点に関しては、例えば、
Semiconductor World 1995.12 P167-P169に記載されて
いる。また、ＦＳＧ膜と金属膜との密着性が悪化する等
の点は、特開平８−３２１５４７号公報等に記載されて
いる。特に、金属膜やＳｉＮ膜との密着性の悪さは、熱
工程後に顕著になることから、ＦＳＧ膜中の不安定なＦ
が熱処理で拡散し、金属膜／ＳｉＮ膜界面に偏析するこ
とが一因と推定される。
Semiconductor World 1995.12 P167-P169に記載されて
いる。また、ＦＳＧ膜と金属膜との密着性が悪化する等
の点は、特開平８−３２１５４７号公報等に記載されて
いる。特に、金属膜やＳｉＮ膜との密着性の悪さは、熱
工程後に顕著になることから、ＦＳＧ膜中の不安定なＦ
が熱処理で拡散し、金属膜／ＳｉＮ膜界面に偏析するこ
とが一因と推定される。
【００１０】一方、高密度プラズマ（以下、ＨＤＰと言
う）法によって、従来のアルミニウム（Ａｌ）配線上に
ＦＳＧ膜を形成するプロセスでは、配線間のスペースが
狭くなる程、配線間の比誘電率が低下するという特性が
確認されている。図１２は、Ａｌ配線間のスペースに、
ＨＤＰ法で形成したＦＳＧ膜（以下、ＨＤＰ−ＦＳＧ膜
と言う）を埋め込んだ場合の、配線間部分のＦＳＧ膜の
比誘電率（配線スペースの配線依存性）を示すグラフで
ある。配線間部分の比誘電率を直接的に求めることは困
難なので、図１２では、配線間部分の配線容量を測定
し、シミュレーションとの比較から、配線間部分の比誘
電率を算出している。グラフ中、破線で示すグラフ線は
シミュレーション値を、■は実測値をそれぞれ示し、実
線で示すグラフ線は各実測値を近似したグラフ線であ
る。破線で示す各グラフ線に対するεの値が、配線間部
分の比誘電率である。
う）法によって、従来のアルミニウム（Ａｌ）配線上に
ＦＳＧ膜を形成するプロセスでは、配線間のスペースが
狭くなる程、配線間の比誘電率が低下するという特性が
確認されている。図１２は、Ａｌ配線間のスペースに、
ＨＤＰ法で形成したＦＳＧ膜（以下、ＨＤＰ−ＦＳＧ膜
と言う）を埋め込んだ場合の、配線間部分のＦＳＧ膜の
比誘電率（配線スペースの配線依存性）を示すグラフで
ある。配線間部分の比誘電率を直接的に求めることは困
難なので、図１２では、配線間部分の配線容量を測定
し、シミュレーションとの比較から、配線間部分の比誘
電率を算出している。グラフ中、破線で示すグラフ線は
シミュレーション値を、■は実測値をそれぞれ示し、実
線で示すグラフ線は各実測値を近似したグラフ線であ
る。破線で示す各グラフ線に対するεの値が、配線間部
分の比誘電率である。
【００１１】配線間スペースが狭くなる程比誘電率が低
下するという上記特性は、配線間のスペースが狭くなる
程、イオン、特にＯ+の入射量が少なく、酸化反応が進
行しないことで、膜中に取り込まれるＦ量が増加するこ
とに起因すると推定できる。また、埋め込み性の観点か
らも、狭スペース部になる程、ボイド(void）が形成さ
れるようになり、配線間の比誘電率をより低下させるこ
とができる。
下するという上記特性は、配線間のスペースが狭くなる
程、イオン、特にＯ+の入射量が少なく、酸化反応が進
行しないことで、膜中に取り込まれるＦ量が増加するこ
とに起因すると推定できる。また、埋め込み性の観点か
らも、狭スペース部になる程、ボイド(void）が形成さ
れるようになり、配線間の比誘電率をより低下させるこ
とができる。
【００１２】本発明はかかる問題点に鑑みてなされたも
のであって、その目的は、ＣｕやＣｕ合金を配線材料と
して埋め込み金属配線を形成しながらも、金属膜やＳｉ
Ｎ膜との密着性を悪化させることなく、配線間スペース
にＨＤＰ−ＦＳＧ膜等のフッ素添加酸化膜を形成し、特
に狭スペース部での、遅延に影響を及ぼすような高い配
線間容量を低減できる半導体装置の製造方法、及びこの
ような製造方法で製造した半導体装置を提供することに
ある。
のであって、その目的は、ＣｕやＣｕ合金を配線材料と
して埋め込み金属配線を形成しながらも、金属膜やＳｉ
Ｎ膜との密着性を悪化させることなく、配線間スペース
にＨＤＰ−ＦＳＧ膜等のフッ素添加酸化膜を形成し、特
に狭スペース部での、遅延に影響を及ぼすような高い配
線間容量を低減できる半導体装置の製造方法、及びこの
ような製造方法で製造した半導体装置を提供することに
ある。
【００１３】
【課題を解決するための手段】本発明者らは、ＣｕやＣ
ｕ合金を配線材料とした場合でも、Ａｌを配線材料とし
た従来技術と同様に、所定パターンの配線を形成した後
にＨＤＰ−ＦＳＧ膜を形成することができれば、Ｃｕや
Ｃｕ合金配線の特に狭スペース部での絶縁膜のＦ濃度を
高くすることができると考え、種々の実験を重ねること
により、本発明を発明するに到った。
ｕ合金を配線材料とした場合でも、Ａｌを配線材料とし
た従来技術と同様に、所定パターンの配線を形成した後
にＨＤＰ−ＦＳＧ膜を形成することができれば、Ｃｕや
Ｃｕ合金配線の特に狭スペース部での絶縁膜のＦ濃度を
高くすることができると考え、種々の実験を重ねること
により、本発明を発明するに到った。
【００１４】上記目的を達成するために、上述の知見に
基づいて、本発明に係る半導体装置の製造方法は、基板
上に第１及び第２の絶縁膜を順次形成した後、前記第２
の絶縁膜に、前記第１の絶縁膜を露出させる配線溝を形
成する第１の工程と、前記配線溝内を含む前記第２の絶
縁膜上に金属材料層を形成した後、化学機械研磨によっ
て前記金属材料層を研磨し、埋め込み構造の金属配線を
形成する第２の工程と、前記第２の絶縁膜を除去し、前
記金属配線及び前記第１の絶縁膜を露出する第３の工程
と、前記金属配線を含む前記第１の絶縁膜上に、前記金
属配線間の絶縁膜としてフッ素添加酸化膜を形成する第
４の工程とを備えることを特徴としている。
基づいて、本発明に係る半導体装置の製造方法は、基板
上に第１及び第２の絶縁膜を順次形成した後、前記第２
の絶縁膜に、前記第１の絶縁膜を露出させる配線溝を形
成する第１の工程と、前記配線溝内を含む前記第２の絶
縁膜上に金属材料層を形成した後、化学機械研磨によっ
て前記金属材料層を研磨し、埋め込み構造の金属配線を
形成する第２の工程と、前記第２の絶縁膜を除去し、前
記金属配線及び前記第１の絶縁膜を露出する第３の工程
と、前記金属配線を含む前記第１の絶縁膜上に、前記金
属配線間の絶縁膜としてフッ素添加酸化膜を形成する第
４の工程とを備えることを特徴としている。
【００１５】本発明で言う、フッ素添加酸化膜である
「ＨＤＰ−ＦＳＧ膜」は、高密度プラズマ（ＨＤＰ）法
によってフッ素（Ｆ）を含むように形成した低誘電率効
果の高い酸化膜を意味する。
「ＨＤＰ−ＦＳＧ膜」は、高密度プラズマ（ＨＤＰ）法
によってフッ素（Ｆ）を含むように形成した低誘電率効
果の高い酸化膜を意味する。
【００１６】本発明に係る半導体装置の製造方法では、
ＣｕやＣｕ合金を配線材料に用いながらも、埋め込み構
造の金属配線を一旦形成した後、金属配線の周囲の第２
の絶縁膜を除去することで、恰もドライエッチング技術
で加工したような露出金属配線を得ることができる。こ
れにより、配線材料にＡｌを用いた従来技術と同じよう
に、ＣｕやＣｕ合金からなる金属配線をフッ素添加酸化
膜で埋め込んで、埋め込み構造の金属配線を得ることが
できる。このため、金属膜やＳｉＮ膜との密着性を悪化
させることなく、ＣｕやＣｕ合金配線の特に狭スペース
部での絶縁膜のＦ濃度を高くすることができ、狭スペー
ス部で遅延に影響を及ぼす高い配線間容量を低減するこ
とができる。
ＣｕやＣｕ合金を配線材料に用いながらも、埋め込み構
造の金属配線を一旦形成した後、金属配線の周囲の第２
の絶縁膜を除去することで、恰もドライエッチング技術
で加工したような露出金属配線を得ることができる。こ
れにより、配線材料にＡｌを用いた従来技術と同じよう
に、ＣｕやＣｕ合金からなる金属配線をフッ素添加酸化
膜で埋め込んで、埋め込み構造の金属配線を得ることが
できる。このため、金属膜やＳｉＮ膜との密着性を悪化
させることなく、ＣｕやＣｕ合金配線の特に狭スペース
部での絶縁膜のＦ濃度を高くすることができ、狭スペー
ス部で遅延に影響を及ぼす高い配線間容量を低減するこ
とができる。
【００１７】本発明に係る好適な半導体装置の製造方法
は、前記第３の工程と第４の工程との間に、前記金属配
線の露出面を拡散保護膜で覆う第５の工程を備え、前記
第４の工程に後続して、前記フッ素添加酸化膜上に第３
の絶縁膜を形成した後、化学機械研磨を行って、前記第
３の絶縁膜を、予め設定した厚さに形成する第６の工程
と、研磨後の前記第３の絶縁膜と拡散保護膜とをパター
ニングして、前記金属配線に達する接続孔、及び該接続
孔に連通する配線溝を形成する第７の工程とを備えてい
る。この場合、金属配線の露出面を拡散保護膜で覆った
後に、金属配線を含む第１の絶縁膜上にフッ素添加酸化
膜を形成することができるので、金属配線表面の酸化進
行の抑制、及び金属配線からの金属原子の拡散抑止等の
効果を得ることができる。
は、前記第３の工程と第４の工程との間に、前記金属配
線の露出面を拡散保護膜で覆う第５の工程を備え、前記
第４の工程に後続して、前記フッ素添加酸化膜上に第３
の絶縁膜を形成した後、化学機械研磨を行って、前記第
３の絶縁膜を、予め設定した厚さに形成する第６の工程
と、研磨後の前記第３の絶縁膜と拡散保護膜とをパター
ニングして、前記金属配線に達する接続孔、及び該接続
孔に連通する配線溝を形成する第７の工程とを備えてい
る。この場合、金属配線の露出面を拡散保護膜で覆った
後に、金属配線を含む第１の絶縁膜上にフッ素添加酸化
膜を形成することができるので、金属配線表面の酸化進
行の抑制、及び金属配線からの金属原子の拡散抑止等の
効果を得ることができる。
【００１８】また、本発明に係る好適な半導体装置の製
造方法は、前記第４の工程に後続して、化学機械研磨を
行って前記フッ素添加酸化膜を研磨し、前記金属配線を
露出させる第５の工程と、前記金属配線の露出面を含む
前記フッ素添加酸化膜上に拡散保護膜を形成する第６の
工程と、前記拡散保護層上に第３の絶縁膜を形成した
後、前記拡散保護膜と前記第３の絶縁膜とをパターニン
グして、前記金属配線に達する接続孔、及び該接続孔に
連通する配線溝を形成する第７の工程とを備えている。
この場合、金属配線を含む第１の絶縁膜上にフッ素添加
酸化膜を形成した後に、露出させた金属配線の面を拡散
保護膜で覆うので、層間膜の平坦化に要する研磨量を低
減することができ、層間膜厚のバラツキを低減すること
ができる。
造方法は、前記第４の工程に後続して、化学機械研磨を
行って前記フッ素添加酸化膜を研磨し、前記金属配線を
露出させる第５の工程と、前記金属配線の露出面を含む
前記フッ素添加酸化膜上に拡散保護膜を形成する第６の
工程と、前記拡散保護層上に第３の絶縁膜を形成した
後、前記拡散保護膜と前記第３の絶縁膜とをパターニン
グして、前記金属配線に達する接続孔、及び該接続孔に
連通する配線溝を形成する第７の工程とを備えている。
この場合、金属配線を含む第１の絶縁膜上にフッ素添加
酸化膜を形成した後に、露出させた金属配線の面を拡散
保護膜で覆うので、層間膜の平坦化に要する研磨量を低
減することができ、層間膜厚のバラツキを低減すること
ができる。
【００１９】また、第４の工程では、フッ素添加酸化膜
を高密度プラズマ（ＨＤＰ）法によって形成し、高密度
プラズマ法の成膜条件の調整により、金属配線間のフッ
素添加酸化膜にボイドを形成することができる。これに
より、配線間スペースが狭い部分程サイズが大きいボイ
ドを形成できるので、配線間での絶縁膜の比誘電率を更
に有効に低減することができる。
を高密度プラズマ（ＨＤＰ）法によって形成し、高密度
プラズマ法の成膜条件の調整により、金属配線間のフッ
素添加酸化膜にボイドを形成することができる。これに
より、配線間スペースが狭い部分程サイズが大きいボイ
ドを形成できるので、配線間での絶縁膜の比誘電率を更
に有効に低減することができる。
【００２０】具体的に、第４の工程では、フッ素添加酸
化膜として、ＳｉＯＦ（ＨＤＰ−ＦＳＧ）膜を形成する
ことができる。このように、ＨＤＰ−ＦＳＧ膜を金属配
線の埋め込み絶縁膜に使用することにより、配線間の特
に狭スペース部での低誘電化をより有効に図ることがで
きる。
化膜として、ＳｉＯＦ（ＨＤＰ−ＦＳＧ）膜を形成する
ことができる。このように、ＨＤＰ−ＦＳＧ膜を金属配
線の埋め込み絶縁膜に使用することにより、配線間の特
に狭スペース部での低誘電化をより有効に図ることがで
きる。
【００２１】本発明に係る半導体装置は、絶縁膜に設け
られた配線溝に導電性金属を埋め込んでなる埋め込み金
属配線を有する半導体装置において、前記導電性金属が
Ｃｕであり、かつ、前記絶縁膜がフッ素添加酸化膜であ
ることを特徴としている。
られた配線溝に導電性金属を埋め込んでなる埋め込み金
属配線を有する半導体装置において、前記導電性金属が
Ｃｕであり、かつ、前記絶縁膜がフッ素添加酸化膜であ
ることを特徴としている。
【００２２】本発明に係る半導体装置では、フッ素添加
酸化膜としてＳｉＯＦ（ＨＤＰ−ＦＳＧ）膜を用いるこ
とができる。この場合、ＨＤＰ−ＦＳＧ膜の存在によ
り、配線遅延に影響を及ぼすような配線間容量が、配線
間隔の狭い部分ほど有効に低減できる。更に、絶縁膜の
埋め込み金属配線間にボイドを形成すれば、配線間での
絶縁膜の比誘電率を更に有効に低減できる。
酸化膜としてＳｉＯＦ（ＨＤＰ−ＦＳＧ）膜を用いるこ
とができる。この場合、ＨＤＰ−ＦＳＧ膜の存在によ
り、配線遅延に影響を及ぼすような配線間容量が、配線
間隔の狭い部分ほど有効に低減できる。更に、絶縁膜の
埋め込み金属配線間にボイドを形成すれば、配線間での
絶縁膜の比誘電率を更に有効に低減できる。
【００２３】
【発明の実施の形態】以下に、添付図面を参照し、実施
形態例を挙げて本発明の実施の形態を具体的かつ詳細に
説明する。尚、以下の実施形態例で示す、膜厚、成膜時
の雰囲気ガスの種類、成膜時の圧力、熱処理時の温度、
ガス流量等の条件は、本発明の理解を容易にするための
一つの例示であって、本発明はこの例示に限定されるも
のではない。製造方法の第１実施形態例 本実施形態例は、本発明に係る半導体装置の製造方法の
実施形態の一例であって、図１乃至図５は、本実施形態
例の半導体装置の製造工程をそれぞれ段階的に示す断面
図である。図１乃至図５では、説明を簡単にするため、
シリコン基板に形成された素子領域や素子分離領域等の
構成は図示省略している。
形態例を挙げて本発明の実施の形態を具体的かつ詳細に
説明する。尚、以下の実施形態例で示す、膜厚、成膜時
の雰囲気ガスの種類、成膜時の圧力、熱処理時の温度、
ガス流量等の条件は、本発明の理解を容易にするための
一つの例示であって、本発明はこの例示に限定されるも
のではない。製造方法の第１実施形態例 本実施形態例は、本発明に係る半導体装置の製造方法の
実施形態の一例であって、図１乃至図５は、本実施形態
例の半導体装置の製造工程をそれぞれ段階的に示す断面
図である。図１乃至図５では、説明を簡単にするため、
シリコン基板に形成された素子領域や素子分離領域等の
構成は図示省略している。
【００２４】先ず、図１（ａ）に示すように、シリコン
基板１１上に絶縁膜（下地酸化膜）１２を形成した後、
プラズマＣＶＤ法によって、エッチングストッパ層とし
ての膜厚５０ｎｍのＳｉＮ膜２１と、配線分離酸化膜と
しての膜厚４００ｎｍのＳｉＯ2膜２２とを順次、形成
する。次いで、図１（ｂ）に示すように、リソグラフィ
技術及びドライエッチング技術によってＳｉＯ2膜２２
をパターニングし、更に、ＳｉＮ膜２１を選択的に除去
して、絶縁膜１２を露出させた配線溝２３を形成する。
基板１１上に絶縁膜（下地酸化膜）１２を形成した後、
プラズマＣＶＤ法によって、エッチングストッパ層とし
ての膜厚５０ｎｍのＳｉＮ膜２１と、配線分離酸化膜と
しての膜厚４００ｎｍのＳｉＯ2膜２２とを順次、形成
する。次いで、図１（ｂ）に示すように、リソグラフィ
技術及びドライエッチング技術によってＳｉＯ2膜２２
をパターニングし、更に、ＳｉＮ膜２１を選択的に除去
して、絶縁膜１２を露出させた配線溝２３を形成する。
【００２５】更に、図１（ｃ）に示すように、配線溝２
３にＣｕ埋め込み金属配線を形成するため、スパッタ法
によって、バリアメタルとしての膜厚２５ｎｍのＴａＮ
膜２４ａと、膜厚１００ｎｍのＣｕシード膜２４ｂとを
順次、形成する。続いて、図２（ａ）に示すように、電
解めっき法によって、Ｃｕシード膜２４ｂ上に、ＳｉＯ
2膜２２表面からの膜厚が例えば１０００ｎｍとなるよ
うな、比較的厚いＣｕめっき層（２４ｃ）を堆積する。
３にＣｕ埋め込み金属配線を形成するため、スパッタ法
によって、バリアメタルとしての膜厚２５ｎｍのＴａＮ
膜２４ａと、膜厚１００ｎｍのＣｕシード膜２４ｂとを
順次、形成する。続いて、図２（ａ）に示すように、電
解めっき法によって、Ｃｕシード膜２４ｂ上に、ＳｉＯ
2膜２２表面からの膜厚が例えば１０００ｎｍとなるよ
うな、比較的厚いＣｕめっき層（２４ｃ）を堆積する。
【００２６】引き続き、図２（ｂ）に示すように、ＣＭ
Ｐ技術によって、ＳｉＯ2膜２２の表面が露出するまで
Ｃｕめっき層（２４ｃ）を研磨して、配線溝２３内にの
みＴａＮ膜２４ａ、Ｃｕシード膜２４ｂ及び埋め込み金
属配線本体２４ｃを残存させる。これにより、ＴａＮ膜
２４ａ、Ｃｕシード膜２４ｂ、及び埋め込み金属配線本
体２４ｃで構成される埋め込み金属配線２４が得られ
る。更に、図２（ｃ）に示すように、プラズマＣＶＤ法
によって、埋め込み金属配線２４を含むＳｉＯ2膜２２
上に、例えば膜厚５０ｎｍのＳｉＮ膜２５を、Ｃｕ拡散
保護膜として形成する。
Ｐ技術によって、ＳｉＯ2膜２２の表面が露出するまで
Ｃｕめっき層（２４ｃ）を研磨して、配線溝２３内にの
みＴａＮ膜２４ａ、Ｃｕシード膜２４ｂ及び埋め込み金
属配線本体２４ｃを残存させる。これにより、ＴａＮ膜
２４ａ、Ｃｕシード膜２４ｂ、及び埋め込み金属配線本
体２４ｃで構成される埋め込み金属配線２４が得られ
る。更に、図２（ｃ）に示すように、プラズマＣＶＤ法
によって、埋め込み金属配線２４を含むＳｉＯ2膜２２
上に、例えば膜厚５０ｎｍのＳｉＮ膜２５を、Ｃｕ拡散
保護膜として形成する。
【００２７】次いで、ＳｉＮ膜２５上にレジスト膜（図
示せず）を形成した後、図３（ａ）に示すように、リソ
グラフィ技術によって、埋め込み金属配線２４上にのみ
ＳｉＮ膜２５を残すようなパターンを有するエッチング
マスク２６を形成する。更に、エッチングマスク２６を
用い、ＣＦ4＋Ｏ2プラズマ雰囲気内でドライエッチング
を行うことによって、ＳｉＮ膜２５のエッチングマスク
２６で被覆されない部分を除去し、ＳｉＯ2膜２２を露
出させる。続いて、Ｃ4Ｆ8＋ＣＯ＋Ａｒプラズマ雰囲気
内で行うドライエッチングによって、ＳｉＯ2膜２２を
除去し、各埋め込み金属配線２４間のＳｉＮ膜２１を露
出させる。
示せず）を形成した後、図３（ａ）に示すように、リソ
グラフィ技術によって、埋め込み金属配線２４上にのみ
ＳｉＮ膜２５を残すようなパターンを有するエッチング
マスク２６を形成する。更に、エッチングマスク２６を
用い、ＣＦ4＋Ｏ2プラズマ雰囲気内でドライエッチング
を行うことによって、ＳｉＮ膜２５のエッチングマスク
２６で被覆されない部分を除去し、ＳｉＯ2膜２２を露
出させる。続いて、Ｃ4Ｆ8＋ＣＯ＋Ａｒプラズマ雰囲気
内で行うドライエッチングによって、ＳｉＯ2膜２２を
除去し、各埋め込み金属配線２４間のＳｉＮ膜２１を露
出させる。
【００２８】引き続き、ＣＦ4＋Ｏ2プラズマ雰囲気内で
行うドライエッチングによって、ＳｉＮ膜２１を除去し
た後、フォトレジスト２６を剥離する。これにより、図
３（ｂ）に示すように、絶縁膜１２上に、ＳｉＮ膜２５
で表層を被覆した埋め込み金属配線２４が得られる。
尚、本実施形態例では、埋め込み金属配線２４間のＳｉ
Ｎ膜２５、ＳｉＯ2膜２２及びＳｉＮ膜２１を一層ずつ
順次除去したが、これら３層の膜２５、２２、２１を一
回の工程で除去することも可能である。
行うドライエッチングによって、ＳｉＮ膜２１を除去し
た後、フォトレジスト２６を剥離する。これにより、図
３（ｂ）に示すように、絶縁膜１２上に、ＳｉＮ膜２５
で表層を被覆した埋め込み金属配線２４が得られる。
尚、本実施形態例では、埋め込み金属配線２４間のＳｉ
Ｎ膜２５、ＳｉＯ2膜２２及びＳｉＮ膜２１を一層ずつ
順次除去したが、これら３層の膜２５、２２、２１を一
回の工程で除去することも可能である。
【００２９】次いで、図３（ｃ）に示すように、埋め込
み金属配線２４及びＳｉＮ膜２５を含む絶縁膜１２上
に、膜厚６００ｎｍのＨＤＰ−ＦＳＧ膜２７を形成す
る。この後、プラズマＣＶＤ法によって、ＨＤＰ−ＦＳ
Ｇ膜２７上に、膜厚１０００ｎｍのＳｉＯ2膜２８を形
成する。ＨＤＰ−ＦＳＧ膜２７は、平坦部分での比誘電
率が３．７となるように、以下の条件を採用した。
み金属配線２４及びＳｉＮ膜２５を含む絶縁膜１２上
に、膜厚６００ｎｍのＨＤＰ−ＦＳＧ膜２７を形成す
る。この後、プラズマＣＶＤ法によって、ＨＤＰ−ＦＳ
Ｇ膜２７上に、膜厚１０００ｎｍのＳｉＯ2膜２８を形
成する。ＨＤＰ−ＦＳＧ膜２７は、平坦部分での比誘電
率が３．７となるように、以下の条件を採用した。
【００３０】
成長炉内の圧力(Pressure) …… 533.288×10-3Ｐａ(４ｍTorr)
導入するＳｉＦ4ガスの流量 …… 26sccm
導入するＳｉＨ4ガスの流量 …… 38sccm
導入するＯ2ガスの流量 …… 111sccm
導入するＡｒガスの流量 …… 60sccm
高周波電力(ICP power) ……4000W
バイアス電力(Bias power) ……2200W
【００３１】続いて、図４（ａ）に示すように、ＣＭＰ
技術によって、埋め込み金属配線２４上での膜厚が５０
０ｎｍとなるように、ＳｉＯ2膜２８の平坦化を行う。
これにより、後に形成する上層金属配線との間の層間絶
縁膜（２８）を得ることができる。
技術によって、埋め込み金属配線２４上での膜厚が５０
０ｎｍとなるように、ＳｉＯ2膜２８の平坦化を行う。
これにより、後に形成する上層金属配線との間の層間絶
縁膜（２８）を得ることができる。
【００３２】以下、シングルダマシン法又はデュアルダ
マシン法によって、所定の接続孔及び配線溝内に埋め込
み金属配線を形成すればよい。本実施形態例では、デュ
アルダマシン法によって、上層金属配線層までの積層構
造を作製する。先ず、図４（ｂ）に示すように、層間絶
縁膜（２８）上に、後述の埋め込み金属配線層を形成す
る際のエッチングストッパ層となる、膜厚５０ｎｍのＳ
ｉＮ膜３１を形成する。次いで、ＳｉＮ膜３１上に、配
線分離酸化膜として膜厚４００ｎｍのＳｉＯ2膜３２を
形成する。
マシン法によって、所定の接続孔及び配線溝内に埋め込
み金属配線を形成すればよい。本実施形態例では、デュ
アルダマシン法によって、上層金属配線層までの積層構
造を作製する。先ず、図４（ｂ）に示すように、層間絶
縁膜（２８）上に、後述の埋め込み金属配線層を形成す
る際のエッチングストッパ層となる、膜厚５０ｎｍのＳ
ｉＮ膜３１を形成する。次いで、ＳｉＮ膜３１上に、配
線分離酸化膜として膜厚４００ｎｍのＳｉＯ2膜３２を
形成する。
【００３３】続いて、図４（ｃ）に示すように、リソグ
ラフィ技術及びドライエッチング技術によって、ＳｉＯ
2膜３２、ＳｉＮ膜３１、層間絶縁膜（２８）、及び、
埋め込み金属配線２４上のＳｉＮ膜２５を選択的に除去
して、埋め込み金属配線２４に対する接続孔２９を形成
する。更に、リソグラフィ技術及びドライエッチング技
術によって、ＳｉＯ2膜３２を選択的に除去して、接続
孔２９に連通する配線溝３３を形成する。
ラフィ技術及びドライエッチング技術によって、ＳｉＯ
2膜３２、ＳｉＮ膜３１、層間絶縁膜（２８）、及び、
埋め込み金属配線２４上のＳｉＮ膜２５を選択的に除去
して、埋め込み金属配線２４に対する接続孔２９を形成
する。更に、リソグラフィ技術及びドライエッチング技
術によって、ＳｉＯ2膜３２を選択的に除去して、接続
孔２９に連通する配線溝３３を形成する。
【００３４】引き続き、図５に示すように、接続孔２９
及び配線溝３３の各内面に連続するように、膜厚２５ｎ
ｍのＴａＮ膜３４ａと、膜厚１００ｎｍのＣｕシード膜
３４ｂとを順次、形成する。この後、電解めっき法によ
って、ＳｉＯ2膜３２上での膜厚が１０００ｎｍとなる
ようにＣｕめっき層３４ｃを堆積する。更に、ＣＭＰ技
術によって、ＳｉＯ2膜３２表面が露出するまで研磨を
行い、接続孔２９及び配線溝３３内にのみＣｕめっき層
３４ｃを残存させる。これにより、ＴａＮ膜３４ａ、Ｃ
ｕシード膜３４ｂ、及びＣｕめっき層３４ｃで構成され
る上層金属配線３４と、埋め込み金属配線２４と上層金
属配線３４とを電気的に接続する接続プラグ２９ａとが
得られる。以後、上記工程を繰り返すことによって、多
層配線を形成することができる。
及び配線溝３３の各内面に連続するように、膜厚２５ｎ
ｍのＴａＮ膜３４ａと、膜厚１００ｎｍのＣｕシード膜
３４ｂとを順次、形成する。この後、電解めっき法によ
って、ＳｉＯ2膜３２上での膜厚が１０００ｎｍとなる
ようにＣｕめっき層３４ｃを堆積する。更に、ＣＭＰ技
術によって、ＳｉＯ2膜３２表面が露出するまで研磨を
行い、接続孔２９及び配線溝３３内にのみＣｕめっき層
３４ｃを残存させる。これにより、ＴａＮ膜３４ａ、Ｃ
ｕシード膜３４ｂ、及びＣｕめっき層３４ｃで構成され
る上層金属配線３４と、埋め込み金属配線２４と上層金
属配線３４とを電気的に接続する接続プラグ２９ａとが
得られる。以後、上記工程を繰り返すことによって、多
層配線を形成することができる。
【００３５】尚、本実施形態例では使用しなかったが、
配線分離酸化膜であるＳｉＯ2膜２２又はＳｉＯ2膜３２
上に、ＳｉＮ膜を形成して、接続孔・配線溝加工時のフ
ォトレジスト膜減りの防止、或いは、埋め込み金属配線
を研磨する際の配線分離酸化膜減りの防止を図ることも
可能である。
配線分離酸化膜であるＳｉＯ2膜２２又はＳｉＯ2膜３２
上に、ＳｉＮ膜を形成して、接続孔・配線溝加工時のフ
ォトレジスト膜減りの防止、或いは、埋め込み金属配線
を研磨する際の配線分離酸化膜減りの防止を図ることも
可能である。
【００３６】上述のようにして得た半導体装置の狭スペ
ース部での絶縁膜であるＨＤＰ−ＦＳＧ膜２７の比誘電
率は、図１２に示した結果とほぼ同等の結果が得られ、
スペース幅が狭くなる程、低下した。代表的な数値は以
下に示す通りである。 配線スペース（μｍ）：０．２２の場合に比誘電率：３．３、 配線スペース（μｍ）：０．２４の場合に比誘電率：３．４、 配線スペース（μｍ）：０．２８の場合に比誘電率：３．５、 配線スペース（μｍ）：０．３５の場合に比誘電率：３．７。
ース部での絶縁膜であるＨＤＰ−ＦＳＧ膜２７の比誘電
率は、図１２に示した結果とほぼ同等の結果が得られ、
スペース幅が狭くなる程、低下した。代表的な数値は以
下に示す通りである。 配線スペース（μｍ）：０．２２の場合に比誘電率：３．３、 配線スペース（μｍ）：０．２４の場合に比誘電率：３．４、 配線スペース（μｍ）：０．２８の場合に比誘電率：３．５、 配線スペース（μｍ）：０．３５の場合に比誘電率：３．７。
【００３７】本実施形態例では、Ｃｕを配線材料とする
際、ＨＤＰ−ＦＳＧ膜２７の埋め込み前にＣｕ配線上に
Ｃｕ拡散保護膜（ＳｉＮ膜）２５を形成することによ
り、Ａｌ配線等を用いた一般的な層間平坦化プロセスを
適用することができた。これに対し、ＨＤＰ−ＦＳＧ膜
２７の形成後に、Ｃｕ拡散保護膜２５を形成する際に
は、ＨＤＰ−ＦＳＧ膜２７を埋め込んだ後、埋め込み金
属配線２４が露出するまでＨＤＰ−ＦＳＧ膜２７を研磨
して、Ｃｕ拡散保護膜２５を形成することが必要にな
る。このように形成する製造方法を、以下に説明する。
際、ＨＤＰ−ＦＳＧ膜２７の埋め込み前にＣｕ配線上に
Ｃｕ拡散保護膜（ＳｉＮ膜）２５を形成することによ
り、Ａｌ配線等を用いた一般的な層間平坦化プロセスを
適用することができた。これに対し、ＨＤＰ−ＦＳＧ膜
２７の形成後に、Ｃｕ拡散保護膜２５を形成する際に
は、ＨＤＰ−ＦＳＧ膜２７を埋め込んだ後、埋め込み金
属配線２４が露出するまでＨＤＰ−ＦＳＧ膜２７を研磨
して、Ｃｕ拡散保護膜２５を形成することが必要にな
る。このように形成する製造方法を、以下に説明する。
【００３８】製造方法の第２実施形態例
図６（ａ）〜（ｃ）及び図７（ａ）、（ｂ）は、本実施
形態例の半導体装置の製造工程を段階的に示す断面図で
ある。本実施形態例では、第１実施形態例の図３（ｂ）
までの工程はＣｕ拡散保護膜（ＳｉＮ膜）２５の形成を
除いて同様であるため、ＳｉＯ2膜２２を形成した図３
（ｂ）以降からの工程を説明する。
形態例の半導体装置の製造工程を段階的に示す断面図で
ある。本実施形態例では、第１実施形態例の図３（ｂ）
までの工程はＣｕ拡散保護膜（ＳｉＮ膜）２５の形成を
除いて同様であるため、ＳｉＯ2膜２２を形成した図３
（ｂ）以降からの工程を説明する。
【００３９】先ず、埋め込み金属配線２４を形成するた
めに、図３（ａ）に示したＳｉＯ2膜２２を、Ｃ4Ｆ8＋
ＣＯ＋Ａｒプラズマ雰囲気内で行うドライエッチングに
よって除去し、ＳｉＮ膜２１を露出させる。次いで、Ｓ
ｉＮ膜２１を、ＣＦ4＋Ｏ2プラズマ雰囲気内で行うドラ
イエッチングによって除去し、図６（ａ）に示すよう
に、第１実施形態例とは異なり、上面にＳｉＮ膜２５を
有しない状態の埋め込み金属配線２４を得る。
めに、図３（ａ）に示したＳｉＯ2膜２２を、Ｃ4Ｆ8＋
ＣＯ＋Ａｒプラズマ雰囲気内で行うドライエッチングに
よって除去し、ＳｉＮ膜２１を露出させる。次いで、Ｓ
ｉＮ膜２１を、ＣＦ4＋Ｏ2プラズマ雰囲気内で行うドラ
イエッチングによって除去し、図６（ａ）に示すよう
に、第１実施形態例とは異なり、上面にＳｉＮ膜２５を
有しない状態の埋め込み金属配線２４を得る。
【００４０】続いて、図６（ｂ）に示すように、埋め込
み金属配線２４を含む下地酸化膜１２上に、膜厚６００
ｎｍのＨＤＰ−ＦＳＧ膜２７を成膜した後、ＣＭＰ技術
によって、埋め込み金属配線２４が露出するまで研磨す
る。更に、図６（ｃ）に示すように、Ｃｕ拡散保護層と
しての膜厚５０ｎｍのＳｉＮ膜２５、及び、上層金属配
線との絶縁膜としての膜厚５００ｎｍのＳｉＯ2膜２８
を順次、形成する。引き続き、上層の埋め込み金属配線
形成時のエッチングストッパ層となる膜厚５０ｎｍのＳ
ｉＮ膜３１、及び、配線分離酸化膜としての膜厚４００
ｎｍのＳｉＯ2膜３２を順次、形成する。
み金属配線２４を含む下地酸化膜１２上に、膜厚６００
ｎｍのＨＤＰ−ＦＳＧ膜２７を成膜した後、ＣＭＰ技術
によって、埋め込み金属配線２４が露出するまで研磨す
る。更に、図６（ｃ）に示すように、Ｃｕ拡散保護層と
しての膜厚５０ｎｍのＳｉＮ膜２５、及び、上層金属配
線との絶縁膜としての膜厚５００ｎｍのＳｉＯ2膜２８
を順次、形成する。引き続き、上層の埋め込み金属配線
形成時のエッチングストッパ層となる膜厚５０ｎｍのＳ
ｉＮ膜３１、及び、配線分離酸化膜としての膜厚４００
ｎｍのＳｉＯ2膜３２を順次、形成する。
【００４１】次いで、図７（ａ）に示すように、リソグ
ラフィ技術及びドライエッチング技術によって、ＳｉＯ
2膜３２、ＳｉＮ膜３１、層間絶縁膜（２８）、及び、
埋め込み金属配線２４上のＳｉＮ膜２５を選択的に除去
して、埋め込み金属配線２４に対する接続孔２９を形成
する。更に、リソグラフィ技術及びドライエッチング技
術によって、ＳｉＯ2膜３２を選択的に除去して、接続
孔２９に連通する配線溝３３を形成する。
ラフィ技術及びドライエッチング技術によって、ＳｉＯ
2膜３２、ＳｉＮ膜３１、層間絶縁膜（２８）、及び、
埋め込み金属配線２４上のＳｉＮ膜２５を選択的に除去
して、埋め込み金属配線２４に対する接続孔２９を形成
する。更に、リソグラフィ技術及びドライエッチング技
術によって、ＳｉＯ2膜３２を選択的に除去して、接続
孔２９に連通する配線溝３３を形成する。
【００４２】引き続き、図７（ｂ）に示すように、接続
孔２９及び配線溝３３の各内面に連続するように、膜厚
２５ｎｍのＴａＮ膜３４ａと、膜厚１００ｎｍのＣｕシ
ード膜３４ｂとを順次、形成する。この後、電解めっき
法によって、ＳｉＯ2膜３２上での膜厚が１０００ｎｍ
となるようにＣｕめっき層３４ｃを堆積する。更に、Ｃ
ＭＰ技術によって、ＳｉＯ2膜３２表面が露出するまで
研磨を行い、接続孔２９及び配線溝３３内にのみＣｕめ
っき層３４ｃを残存させることによって、上層金属配線
３４と接続プラグ２９ａとを形成する。以後、上記工程
を繰り返すことによって、多層配線を形成することがで
きる。
孔２９及び配線溝３３の各内面に連続するように、膜厚
２５ｎｍのＴａＮ膜３４ａと、膜厚１００ｎｍのＣｕシ
ード膜３４ｂとを順次、形成する。この後、電解めっき
法によって、ＳｉＯ2膜３２上での膜厚が１０００ｎｍ
となるようにＣｕめっき層３４ｃを堆積する。更に、Ｃ
ＭＰ技術によって、ＳｉＯ2膜３２表面が露出するまで
研磨を行い、接続孔２９及び配線溝３３内にのみＣｕめ
っき層３４ｃを残存させることによって、上層金属配線
３４と接続プラグ２９ａとを形成する。以後、上記工程
を繰り返すことによって、多層配線を形成することがで
きる。
【００４３】製造方法の第３実施形態例
図８（ａ）〜（ｃ）及び図９（ａ）、（ｂ）は、本実施
形態例の半導体装置の製造工程を段階的に示す断面図で
ある。本実施形態例では、第２実施形態例の図６（ａ）
までの工程は同じなので、図６（ａ）の後の工程から説
明する。先ず、図８（ａ）に示すように、埋め込み金属
配線２４を含む絶縁膜１２上に、膜厚６００ｎｍのＨＤ
Ｐ−ＦＳＧ膜２７を形成する。この成膜工程は、埋め込
み金属配線２４間の特に狭スペース部に、埋め込み不良
であるボイド２７ａが大きく発生するように調整した高
密度プラズマ法の成膜条件下で行った。この際、ボイド
２７ａは、埋め込み金属配線２４の高さを超えないよう
に形成することが望ましい。
形態例の半導体装置の製造工程を段階的に示す断面図で
ある。本実施形態例では、第２実施形態例の図６（ａ）
までの工程は同じなので、図６（ａ）の後の工程から説
明する。先ず、図８（ａ）に示すように、埋め込み金属
配線２４を含む絶縁膜１２上に、膜厚６００ｎｍのＨＤ
Ｐ−ＦＳＧ膜２７を形成する。この成膜工程は、埋め込
み金属配線２４間の特に狭スペース部に、埋め込み不良
であるボイド２７ａが大きく発生するように調整した高
密度プラズマ法の成膜条件下で行った。この際、ボイド
２７ａは、埋め込み金属配線２４の高さを超えないよう
に形成することが望ましい。
【００４４】また、ＨＤＰ−ＦＳＧ膜２７に代えて、膜
厚６００ｎｍのＨＤＰ−ＮＳＧ膜を形成することができ
る。ＨＤＰ−ＮＳＧ膜とは、高密度プラズマ法で成膜す
るＮＳＧ(Non-doped-silicon-glass)膜を意味する。こ
こで、ＨＤＰ−ＮＳＧ膜（２７）を形成する場合につい
て説明する。ＨＤＰ−ＦＳＧ膜を用いる場合には、高密
度プラズマ雰囲気で、生成されるＦ *（フッ素ラジカ
ル）がエッチングにも寄与するので、埋め込み性が良好
になる。これに比べて、ＨＤＰ−ＮＳＧ膜は埋め込み性
がやや劣るので、ボイド２７ａの形成上、より好まし
い。ＨＤＰ−ＮＳＧ膜の成膜条件は下記に示す通りであ
る。
厚６００ｎｍのＨＤＰ−ＮＳＧ膜を形成することができ
る。ＨＤＰ−ＮＳＧ膜とは、高密度プラズマ法で成膜す
るＮＳＧ(Non-doped-silicon-glass)膜を意味する。こ
こで、ＨＤＰ−ＮＳＧ膜（２７）を形成する場合につい
て説明する。ＨＤＰ−ＦＳＧ膜を用いる場合には、高密
度プラズマ雰囲気で、生成されるＦ *（フッ素ラジカ
ル）がエッチングにも寄与するので、埋め込み性が良好
になる。これに比べて、ＨＤＰ−ＮＳＧ膜は埋め込み性
がやや劣るので、ボイド２７ａの形成上、より好まし
い。ＨＤＰ−ＮＳＧ膜の成膜条件は下記に示す通りであ
る。
【００４５】
圧力(Pressure) …… 133.322×10-2Ｐａ(10ｍTorr)
ＳｉＦ4ガスの流量 …… 170sccm
Ｏ2ガスの流量 …… 300sccm
Ａｒガスの流量 …… 120sccm
高周波電力(ICP power) …… 4000W
バイアス電力(Bias power) ……2500W
【００４６】この際、例えば、配線間スペースが０．２
μｍの箇所で、底辺０．１μｍ、高さ０．２５μｍの三
角形状のボイド２７ａを形成することができた。尚、こ
のボイド２７ａの頂点は、埋め込み金属配線２４の上面
から０．１μｍ程度下部に位置した。
μｍの箇所で、底辺０．１μｍ、高さ０．２５μｍの三
角形状のボイド２７ａを形成することができた。尚、こ
のボイド２７ａの頂点は、埋め込み金属配線２４の上面
から０．１μｍ程度下部に位置した。
【００４７】次いで、図８（ｂ）に示すように、ＣＭＰ
技術によって、埋め込み金属配線２４が露出するまでＨ
ＤＰ−ＦＳＧ膜２７（又はＨＤＰ−ＮＳＧ膜）を研磨す
る。埋め込み金属配線２４の高さを超えないようにボイ
ド２７ａを形成するのは、ＨＤＰ−ＦＳＧ膜２７（又は
ＨＤＰ−ＮＳＧ膜）の研磨後に、ボイド２７ａ上部がＨ
ＤＰ−ＦＳＧ膜２７（又はＨＤＰ−ＮＳＧ膜）表面に露
出しないようにするためである。
技術によって、埋め込み金属配線２４が露出するまでＨ
ＤＰ−ＦＳＧ膜２７（又はＨＤＰ−ＮＳＧ膜）を研磨す
る。埋め込み金属配線２４の高さを超えないようにボイ
ド２７ａを形成するのは、ＨＤＰ−ＦＳＧ膜２７（又は
ＨＤＰ−ＮＳＧ膜）の研磨後に、ボイド２７ａ上部がＨ
ＤＰ−ＦＳＧ膜２７（又はＨＤＰ−ＮＳＧ膜）表面に露
出しないようにするためである。
【００４８】続いて、図８（ｃ）に示すように、埋め込
み金属配線２４を含むＨＤＰ−ＦＳＧ膜２７（又はＨＤ
Ｐ−ＮＳＧ膜）上に、Ｃｕ拡散保護層として膜厚５０ｎ
ｍのＳｉＮ膜２５を形成する。この際、ボイド２７ａが
ＨＤＰ−ＦＳＧ膜２７（又はＨＤＰ−ＮＳＧ膜）から露
出している場合でも、ＳｉＮ膜２５がボイド２７ａ中に
埋め込み性良く成膜されないようにする条件が望まし
く、例えば、以下のような条件とすることができる。
み金属配線２４を含むＨＤＰ−ＦＳＧ膜２７（又はＨＤ
Ｐ−ＮＳＧ膜）上に、Ｃｕ拡散保護層として膜厚５０ｎ
ｍのＳｉＮ膜２５を形成する。この際、ボイド２７ａが
ＨＤＰ−ＦＳＧ膜２７（又はＨＤＰ−ＮＳＧ膜）から露
出している場合でも、ＳｉＮ膜２５がボイド２７ａ中に
埋め込み性良く成膜されないようにする条件が望まし
く、例えば、以下のような条件とすることができる。
【００４９】
圧力(Pressure) …… 133.322×4.5Ｐａ(4.5Torr)
ＳｉＨ4ガスの流量 …… 290sccm
Ｎ2ガスの流量 …… 4000sccm
ＮＨ3ガスの流量 …… 40sccm
高周波電力(RF power) ……500W
温度(temperature) ……350℃
【００５０】次いで、ＳｉＮ膜２５上に、層間絶縁膜と
しての膜厚５００ｎｍのＳｉＯ2膜２８、上層の埋め込
み金属配線形成時のエッチングストッパ層となる膜厚５
０ｎｍのＳｉＮ膜３１、及び、配線分離酸化膜である膜
厚４００ｎｍのＳｉＯ2膜３２を順次、形成する。
しての膜厚５００ｎｍのＳｉＯ2膜２８、上層の埋め込
み金属配線形成時のエッチングストッパ層となる膜厚５
０ｎｍのＳｉＮ膜３１、及び、配線分離酸化膜である膜
厚４００ｎｍのＳｉＯ2膜３２を順次、形成する。
【００５１】続いて、図９（ａ）に示すように、第２実
施形態例と同様に、リソグラフィ技術及びドライエッチ
ング技術によって接続孔２９を形成した後、リソグラフ
ィ技術及びドライエッチング技術によって配線溝３３を
形成する。引き続き、図９（ｂ）に示すように、接続孔
２９及び配線溝３３の各内面に連続するように、膜厚２
５ｎｍのＴａＮ膜３４ａと、膜厚１００ｎｍのＣｕシー
ド膜３４ｂとを順次、形成する。この後、電解めっき法
によって、ＳｉＯ2膜３２上での膜厚が１０００ｎｍと
なるようにＣｕめっき層３４ｃを堆積する。
施形態例と同様に、リソグラフィ技術及びドライエッチ
ング技術によって接続孔２９を形成した後、リソグラフ
ィ技術及びドライエッチング技術によって配線溝３３を
形成する。引き続き、図９（ｂ）に示すように、接続孔
２９及び配線溝３３の各内面に連続するように、膜厚２
５ｎｍのＴａＮ膜３４ａと、膜厚１００ｎｍのＣｕシー
ド膜３４ｂとを順次、形成する。この後、電解めっき法
によって、ＳｉＯ2膜３２上での膜厚が１０００ｎｍと
なるようにＣｕめっき層３４ｃを堆積する。
【００５２】更に、ＣＭＰ技術によって、ＳｉＯ2膜３
２表面が露出するまで研磨を行い、上層金属配線３４と
接続プラグ２９ａとを形成する。以後、上記工程を繰り
返すことによって、多層配線を形成することができる。
尚、ＨＤＰ−ＮＳＧ膜（２７）を形成して得た多層配線
構造では、配線スペース０．２μｍの部分での比誘電率
は、３．２であった。
２表面が露出するまで研磨を行い、上層金属配線３４と
接続プラグ２９ａとを形成する。以後、上記工程を繰り
返すことによって、多層配線を形成することができる。
尚、ＨＤＰ−ＮＳＧ膜（２７）を形成して得た多層配線
構造では、配線スペース０．２μｍの部分での比誘電率
は、３．２であった。
【００５３】半導体装置の第１実施形態例
本実施形態例は、本発明に係る半導体装置の実施形態の
一例であって、図１０は、本実施形態例の半導体装置を
示す断面図である。図１０では、便宜上、層間絶縁膜
（ＳｉＯ2膜）２８より上部を図示省略している。
一例であって、図１０は、本実施形態例の半導体装置を
示す断面図である。図１０では、便宜上、層間絶縁膜
（ＳｉＯ2膜）２８より上部を図示省略している。
【００５４】本実施形態例の半導体装置は、図１０に示
すように、シリコン基板１１上に順次成膜された下地酸
化膜（絶縁膜）１２、ＨＤＰ−ＦＳＧ膜２７、及び層間
絶縁膜２８を有し、ＨＤＰ−ＦＳＧ膜２７には配線溝２
３が形成され、配線溝２３には埋め込み金属配線２４が
埋め込まれている。埋め込み金属配線２４は、埋め込み
金属配線本体２４ｃと、配線溝２３と金属配線本体２４
ｃとの間に、配線溝２３内面側から順次設けられたＴａ
Ｎ膜２４ａと、Ｃｕシード層２４ｂとで構成されてい
る。尚、詳細な説明は省略するが、埋め込み金属配線本
体２４ｃ上には、金属配線本体２４ｃと上層金属配線
（図示せず）とを電気的に接続する接続プラグ２９ａが
形成されている。
すように、シリコン基板１１上に順次成膜された下地酸
化膜（絶縁膜）１２、ＨＤＰ−ＦＳＧ膜２７、及び層間
絶縁膜２８を有し、ＨＤＰ−ＦＳＧ膜２７には配線溝２
３が形成され、配線溝２３には埋め込み金属配線２４が
埋め込まれている。埋め込み金属配線２４は、埋め込み
金属配線本体２４ｃと、配線溝２３と金属配線本体２４
ｃとの間に、配線溝２３内面側から順次設けられたＴａ
Ｎ膜２４ａと、Ｃｕシード層２４ｂとで構成されてい
る。尚、詳細な説明は省略するが、埋め込み金属配線本
体２４ｃ上には、金属配線本体２４ｃと上層金属配線
（図示せず）とを電気的に接続する接続プラグ２９ａが
形成されている。
【００５５】以上の構成を有する本半導体装置では、Ｈ
ＤＰ−ＦＳＧ膜２７の存在により、配線遅延に影響を及
ぼすような配線間容量が、配線間隔の狭い部分ほど有効
に低減されている。
ＤＰ−ＦＳＧ膜２７の存在により、配線遅延に影響を及
ぼすような配線間容量が、配線間隔の狭い部分ほど有効
に低減されている。
【００５６】また、本実施形態例の変形例として、図中
の破線で示すように、ＨＤＰ−ＦＳＧ膜２７内に、隣り
合う埋め込み金属配線本体２４ｃ相互の間隔が狭い部分
ほど大サイズとなるボイド２７ａを形成して、配線間容
量の低減効果をより高めるようにしてもよい。
の破線で示すように、ＨＤＰ−ＦＳＧ膜２７内に、隣り
合う埋め込み金属配線本体２４ｃ相互の間隔が狭い部分
ほど大サイズとなるボイド２７ａを形成して、配線間容
量の低減効果をより高めるようにしてもよい。
【００５７】尚、上述した製造方法の第１乃至第３実施
形態例、及び半導体装置の第１実施形態例ではいずれ
も、埋め込み金属配線の配線材料にＣｕを用いたが、こ
れに限らず、Ｃｕ合金を用いることができる。
形態例、及び半導体装置の第１実施形態例ではいずれ
も、埋め込み金属配線の配線材料にＣｕを用いたが、こ
れに限らず、Ｃｕ合金を用いることができる。
【００５８】
【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によれば、配線材料にＡｌを用いた従
来技術と同じように、ＣｕやＣｕ合金からなる金属配線
をフッ素添加酸化膜で埋め込んだ埋め込み構造の金属配
線を得ることができるので、ＣｕやＣｕ合金を配線材料
としながらも、金属膜やＳｉＮ膜との密着性を悪化させ
ることなく、特に狭スペース部での、遅延に影響を及ぼ
すような高い配線間容量を低減できる半導体装置を製造
することができる。また、本発明に係る半導体装置によ
れば、配線遅延に影響を及ぼすような配線間容量を配線
間隔の狭い部分ほど有効に低減した構造を得ることがで
きる。
体装置の製造方法によれば、配線材料にＡｌを用いた従
来技術と同じように、ＣｕやＣｕ合金からなる金属配線
をフッ素添加酸化膜で埋め込んだ埋め込み構造の金属配
線を得ることができるので、ＣｕやＣｕ合金を配線材料
としながらも、金属膜やＳｉＮ膜との密着性を悪化させ
ることなく、特に狭スペース部での、遅延に影響を及ぼ
すような高い配線間容量を低減できる半導体装置を製造
することができる。また、本発明に係る半導体装置によ
れば、配線遅延に影響を及ぼすような配線間容量を配線
間隔の狭い部分ほど有効に低減した構造を得ることがで
きる。
【図１】本発明に係る製造方法の第１実施形態例の製造
工程を段階的に示す断面図である。
工程を段階的に示す断面図である。
【図２】本実施形態例の製造工程を段階的に示す断面図
である。
である。
【図３】本実施形態例の製造工程を段階的に示す断面図
である。
である。
【図４】本実施形態例の製造工程を段階的に示す断面図
である。
である。
【図５】本実施形態例の製造工程を示す断面図である。
【図６】本発明に係る製造方法の第２実施形態例の製造
工程を段階的に示す断面図である。
工程を段階的に示す断面図である。
【図７】本実施形態例の製造工程を段階的に示す断面図
である。
である。
【図８】本発明に係る製造方法の第３実施形態例の製造
工程を段階的に示す断面図である。
工程を段階的に示す断面図である。
【図９】本実施形態例の製造工程を段階的に示す断面図
である。
である。
【図１０】本発明に係る半導体装置の第１実施形態の装
置構造を示す断面図である。
置構造を示す断面図である。
【図１１】従来の半導体装置の製造工程を段階的に示す
断面図である。
断面図である。
【図１２】Ａｌ配線間のスペースにＨＤＰ−ＦＳＧ膜を
埋め込んだ場合の、配線間部分のＦＳＧ膜の比誘電率を
示すグラフである。
埋め込んだ場合の、配線間部分のＦＳＧ膜の比誘電率を
示すグラフである。
１１……シリコン基板、１２……下地酸化膜（絶縁
膜）、２１……ＳｉＮ膜、２２……ＳｉＯ2膜、２３…
…配線溝、２４……埋め込み金属配線、２４ａ……Ｔａ
Ｎ膜、２４ｂ……Ｃｕシード膜、２４ｃ……埋め込み金
属配線本体（Ｃｕめっき層）、２５……ＳｉＮ膜、２６
……エッチングマスク、２７……ＨＤＰ−ＦＳＧ膜、２
７ａ……ボイド、２８……ＳｉＯ2膜（層間絶縁膜）、
２９……接続孔、２９ａ……接続プラグ、３１……Ｓｉ
Ｎ膜、３２……ＳｉＯ2膜、３３……配線溝、３４ａ…
…ＴａＮ膜、３４ｂ……Ｃｕシード膜、３４ｃ……Ｃｕ
めっき層。
膜）、２１……ＳｉＮ膜、２２……ＳｉＯ2膜、２３…
…配線溝、２４……埋め込み金属配線、２４ａ……Ｔａ
Ｎ膜、２４ｂ……Ｃｕシード膜、２４ｃ……埋め込み金
属配線本体（Ｃｕめっき層）、２５……ＳｉＮ膜、２６
……エッチングマスク、２７……ＨＤＰ−ＦＳＧ膜、２
７ａ……ボイド、２８……ＳｉＯ2膜（層間絶縁膜）、
２９……接続孔、２９ａ……接続プラグ、３１……Ｓｉ
Ｎ膜、３２……ＳｉＯ2膜、３３……配線溝、３４ａ…
…ＴａＮ膜、３４ｂ……Ｃｕシード膜、３４ｃ……Ｃｕ
めっき層。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F033 HH32 JJ11 JJ32 KK11 KK32
MM01 MM02 MM12 MM13 PP15
PP27 QQ09 QQ11 QQ25 QQ37
QQ48 RR04 RR06 RR11 RR29
SS11 SS15 XX24
Claims (8)
- 【請求項１】 基板上に第１及び第２の絶縁膜を順次形
成した後、前記第２の絶縁膜に、前記第１の絶縁膜を露
出させる配線溝を形成する第１の工程と、 前記配線溝内を含む前記第２の絶縁膜上に金属材料層を
形成した後、化学機械研磨によって前記金属材料層を研
磨し、埋め込み構造の金属配線を形成する第２の工程
と、 前記第２の絶縁膜を除去し、前記金属配線及び前記第１
の絶縁膜を露出する第３の工程と、 前記金属配線を含む前記第１の絶縁膜上に、前記金属配
線間の絶縁膜としてフッ素添加酸化膜を形成する第４の
工程とを備えることを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記第３の工程と第４の工程との間に、
前記金属配線の露出面を拡散保護膜で覆う第５の工程を
備え、 前記第４の工程に後続して、 前記フッ素添加酸化膜上に第３の絶縁膜を形成した後、
化学機械研磨を行って、前記第３の絶縁膜を、予め設定
した厚さに形成する第６の工程と、 研磨後の前記第３の絶縁膜と拡散保護膜とをパターニン
グして、前記金属配線に達する接続孔、及び該接続孔に
連通する配線溝を形成する第７の工程とを備えることを
特徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記第４の工程に後続して、 化学機械研磨を行って前記フッ素添加酸化膜を研磨し、
前記金属配線を露出させる第５の工程と、 前記金属配線の露出面を含む前記フッ素添加酸化膜上に
拡散保護膜を形成する第６の工程と、 前記拡散保護層上に第３の絶縁膜を形成した後、前記拡
散保護膜と前記第３の絶縁膜とをパターニングして、前
記金属配線に達する接続孔、及び該接続孔に連通する配
線溝を形成する第７の工程とを備えることを特徴とする
請求項１に記載の半導体装置の製造方法。 - 【請求項４】 前記第４の工程では、前記フッ素添加酸
化膜を高密度プラズマ（ＨＤＰ）法によって形成し、高
密度プラズマ法の成膜条件の調整により、前記金属配線
間の前記フッ素添加酸化膜にボイドを形成することを特
徴とする請求項１から３のうちのいずれか１項に記載の
半導体装置の製造方法。 - 【請求項５】 前記第４の工程では、前記フッ素添加酸
化膜として、ＳｉＯＦ（ＨＤＰ−ＦＳＧ）膜を形成する
ことを特徴とする請求項１から４のうちのいずれか１項
に記載の半導体装置の製造方法。 - 【請求項６】 絶縁膜に設けられた配線溝に導電性金属
を埋め込んでなる埋め込み金属配線を有する半導体装置
において、 前記導電性金属がＣｕであり、かつ、前記絶縁膜がフッ
素添加酸化膜であることを特徴とする半導体装置。 - 【請求項７】 前記フッ素添加酸化膜がＳｉＯＦ（ＨＤ
Ｐ−ＦＳＧ）膜であることを特徴とする請求項６に記載
の半導体装置。 - 【請求項８】 前記絶縁膜の埋め込み金属配線間にボイ
ドが形成されていることを特徴とする請求項６又は７に
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001370787A JP2003174083A (ja) | 2001-12-05 | 2001-12-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001370787A JP2003174083A (ja) | 2001-12-05 | 2001-12-05 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003174083A true JP2003174083A (ja) | 2003-06-20 |
Family
ID=19179951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001370787A Pending JP2003174083A (ja) | 2001-12-05 | 2001-12-05 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003174083A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006148021A (ja) * | 2004-11-24 | 2006-06-08 | Matsushita Electric Ind Co Ltd | 半導体回路装置及びその製造方法 |
-
2001
- 2001-12-05 JP JP2001370787A patent/JP2003174083A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006148021A (ja) * | 2004-11-24 | 2006-06-08 | Matsushita Electric Ind Co Ltd | 半導体回路装置及びその製造方法 |
| JP4504791B2 (ja) * | 2004-11-24 | 2010-07-14 | パナソニック株式会社 | 半導体回路装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100442474C (zh) | 制造半导体器件的方法 | |
| JP4529880B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4492947B2 (ja) | 半導体装置の製造方法 | |
| JP4198906B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US7304386B2 (en) | Semiconductor device having a multilayer wiring structure | |
| US8822331B2 (en) | Anchored damascene structures | |
| JP2001338978A (ja) | 半導体装置及びその製造方法 | |
| US9059259B2 (en) | Hard mask for back-end-of-line (BEOL) interconnect structure | |
| JP2003168738A (ja) | 半導体素子及びその製造方法 | |
| JP2007173511A (ja) | 半導体装置の製造方法 | |
| KR20110001894A (ko) | 비아 가우징 구성요소를 갖는 인터커넥트 구조 및 그 제조방법 | |
| US20110059607A1 (en) | Semiconductor device manufacturing method | |
| JPH10223760A (ja) | アルミニウム相互接続のプラズマ処理による空気ギャップ形成の方法 | |
| US6774031B2 (en) | Method of forming dual-damascene structure | |
| US6440838B1 (en) | Dual damascene structure employing laminated intermediate etch stop layer | |
| JP2008010534A (ja) | 半導体装置およびその製造方法 | |
| JP3189970B2 (ja) | 半導体装置の製造方法 | |
| JP2003017564A (ja) | 半導体装置およびその製造方法 | |
| JP2006324584A (ja) | 半導体装置およびその製造方法 | |
| JPH10261707A (ja) | 半導体装置の製造方法 | |
| US20200043851A1 (en) | Interconnect Structure for Semiconductor Devices | |
| JP2006135363A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2003174083A (ja) | 半導体装置及びその製造方法 | |
| US20010048162A1 (en) | Semiconductor device having a structure of a multilayer interconnection unit and manufacturing method thereof | |
| JP4472286B2 (ja) | 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Effective date: 20040319 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040604 |
|
| A621 | Written request for application examination |
Effective date: 20041028 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20060307 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080108 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080916 |