KR0166841B1 - 금속배선 형성방법 - Google Patents

금속배선 형성방법 Download PDF

Info

Publication number
KR0166841B1
KR0166841B1 KR1019950051416A KR19950051416A KR0166841B1 KR 0166841 B1 KR0166841 B1 KR 0166841B1 KR 1019950051416 A KR1019950051416 A KR 1019950051416A KR 19950051416 A KR19950051416 A KR 19950051416A KR 0166841 B1 KR0166841 B1 KR 0166841B1
Authority
KR
South Korea
Prior art keywords
metal
forming
metal film
liquid
film
Prior art date
Application number
KR1019950051416A
Other languages
English (en)
Other versions
KR970052277A (ko
Inventor
홍정의
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950051416A priority Critical patent/KR0166841B1/ko
Publication of KR970052277A publication Critical patent/KR970052277A/ko
Application granted granted Critical
Publication of KR0166841B1 publication Critical patent/KR0166841B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속배선 형성방법에 관한 것으로 특히, 반경이 작고 종횡비(Aspect Ratio)가 큰 콘택 및 비아(Via)홀을 갖는 디바이스(Device)에 적합하도록 한 금속배선 형성방법에 관한 것이다.
이를 위한 본 발명의 금속배선 형성방법은 콘택홀로 기판과 전기적으로 연결되는 금속배선에 있어서, 기판에 불순물 영역을 형성하는 단계, 상기 불순물 영역이 형성된 기판위에 절연막을 형성하는 단계, 상기 불순물 영역이 노출되도록 상기 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계, 상기 노출된 불순물 영역 및 산화막 전면에 제1금속막과 상기 제1금속막 위에 제1확산 방지막을 차례로 형성하는 단계, 상기 제1확산 방지막 전면에 접합용 제2금속막을 형성하는 단계, 상기 콘택홀 내 및 접합용 제2금속막 위에 액상 제2금속막을 형성하는 단계, 상기 액상 제2금속막을 냉각시키는 단계, 상기 냉각시킨 제2금속막 위에 제2확산 방지막을 형성하는 단계, 상기 제1, 제2확산 방지막 및 제1, 2금속막을 선택적으로 제거하여 금속배선을 형성하는 단계를 포함하여 이루어진다.
따라서, 반경이 작고 종횡비가 큰 콘택 및 비아홀 매립에 효과적인 우수한 금속배선을 형성할 수 있다.

Description

금속배선 형성방법
제1도는 종래 제1실시예의 금속배선 형성공정 단면도.
제2도는 종래 제2실시예의 금속배선 형성공정 단면도.
제3도는 종래 제3실시예의 금속배선 형성공정 단면도.
제4도는 종래 제4실시예의 금속배선 형성공정 단면도.
제5도는 본 발명 제1실시예의 금속배선 형성공정 단면도.
제6도는 본 발명 제2실시예의 금속배선 형성공정 단면도.
제7도는 본 발명의 구현을 위한 챔버의 구조단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 불순물 영역
3 : 산화막 4 : 콘택홀
5 : 타이타늄 6 : 제1질화 타이타늄
7 : 알루미늄 합금 8 : 제2질화 타이타늄
9 : 금속배선 10 : 비아홀
20 : 발열선 21 : 알루미늄 합금
22 : 자동 밸브 23 : 드라이 펌프 라인
24 : 저온 펌프 25 : 웨이퍼
26 : 진공 라인 27 : 회전체
28 : 용기 29 : 아르곤 라인
30 : 소스 챔버 31 : 증착 챔버
본 발명은 금속배선 형성방법에 관한 것으로 특히, 반경이 작고 종횡비(Aspect Ratio)가 큰 콘택 및 비아(Via)홀을 갖는 디바이스(Device)에 적합하도록 한 금속배선 형성방법에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래의 금속배선 형성방법 및 문제점을 설명하면 다음과 같다.
제1도는 종래 제1실시예의 금속배선 형성공정 단면도이다.
제1도(a)와 같이, 불순물 영역(2)이 형성된 실리콘 기판(1)위에 산화막(3)을 형성하고, 상기 불순물 영역(2)과 전기적 연결을 위해 사진석판술 및 식각공정으로 상기 산화막(3)을 선택적으로 제거하여 상기 불순물 영역(2)이 노출되도록 콘택홀(4)을 형성한다.
제1도(b)와 같이, 상기 노출된 불순물 영역(2) 및 상기 산화막(3) 전면에 실리콘과 금속간의 접촉저항을 줄이기 위하 타이타늄(Ti)(5)과 같은 실리사이드 형성이 용이한 금속을 스퍼터링 방법으로 증착하고, 상기 타이타늄(5)위에 텅스텐(W) 증착시 WF6가스와 타이타늄(5) 박막과의 반응에 의한 불량을 방지하기 위하여 질화 타이타늄(TiN)(6)과 같은 확산 방지막을 화학기상 증착 또는 스퍼터링 방법으로 형성한다.
제1도(c)와 같이, 상기 콘택홀(4)내 및 질화 타이타늄(6)위에 단차 피복성이 우수한 화학기상 증착법으로 텅스텐(7)을 증착하고, 상기 텅스텐(7)을 에치백(Etch Back)하여 상기 콘택홀(4)내에만 남도록 함으로써 텅스턴 플러그(W-plug)를 형성한다.
제1도(d)와 같이, 상기 텅스텐(7) 및 질화 타이타늄(6) 위에 주된 전도선으로 비저항이 낮은 알루미늄 합금(8)과 반사 방지막(9)(ARC : Anti-Reflection Coating)을 스퍼터링 방법으로 차례로 형성한다.
제1도(e)와 같이, 사진석판술 및 식각공정으로 상기 반사 방지막(9), 알루미늄 합금(8), 질화 타이타늄(6), 타이타늄(5)을 선택적으로 제거하여 상기 텅스텐 플러그(Plug)를 갖는 미세 금속선을 형성한다.
그러나 상기와 같은 금속배선 형성방법은 공정단가가 비싸고 공정단계가 많아 이물질이 발생하여 불량원인이 증가하는 문제점이 있다.
제2도는 종래 제2실시예의 금속배선 형성공정 단면도이다.
제2도(a)∼(b)는 상기 제1도(a)∼(b)와 동일한 공정으로 이루어지고 제2도(c)와 같이, 상기 콘택홀(4)내 및 질화 타이타늄(6)위에 텅스텡(7) 박막을 형성하고 사진석판술 및 식각공정으로 상기 텅스텐(7) 박막을 선택적으로 제거하여 상기 콘택홀(4) 내의 텅스텐(7) 뿐 아니라 상기 질화 타이타늄(6) 일부분위의 텅스텐(7) 박막을 전도선으로 이용한 미세 금속선을 형성한다.
그러나 상기와 같은 텅스텐으로 형성한 배선을 비저항이 높아서 반도체 소자의 동작 속도가 느리고 전기 소모량이 증가하는 문제점이 있다.
제3도는 종래 제3실시예의 금속배선 형성공정 단면도이다.
제3도(a)와 같이, 불순물 영역(2)이 형성된 실리콘 기판(1)위에 산화막(3)을 형성하고, 상기 불순물 영역(3)을 선택적으로 제거하여 상기 불순물 영역(2)이 노출되도록 콘택홀(4)을 형성한다.
제3도(b)와 같이, 상기 노출된 불순물 영역(2) 및 상기 산화막(3) 전면에 실리콘과 금속간의 접촉저항을 줄이기 위해 제1타이타늄(5)을 증착하고, 상기 제1타이타늄(5)위에 알루미늄과 실리콘과의 상호확산에 의한 알루미늄 스파이킹(Al-spiking)을 방지하기 위해 질화 타이타늄(6)을 형성한다.
그리고, 알루미늄이 콘택홀(4)에 매립이 잘 되도록 글루막(Glue Layer)으로 제2타이타늄(7)을 스퍼터링 방법으로 형성한다.
제3도(c)와 같이, 상기 제2타이타늄(7) 전면에 저온(약 50∼150℃)에서 알루미늄 합금(8)을 스퍼터링 방법으로 두께 약 2000Å∼6000Å 증착한다.
이때, 상기 콘택홀(4)내에는 아직 알루미늄 합금(8)이 매립되지 않은 상태이다.
제3도(d)와 같이, 상기 알루미늄 합금(8)을 매립시킨다(알루미늄 플로잉 : Al-flowing).
또는 상기 알루미늄 합금(8) 전면에 알루미늄 합금을 이단계 증착함으로써 상기 콘택홀(4)내에 상기 알루미늄 합금(8)을 매립시킨다.
제3도(e)와 같이, 사진석판술 및 식각공정으로 상기 알루미늄 합금(8), 제2타이타늄(7), 질화 타이타늄(6), 제1타이타늄(5)을 선택적으로 제거하여 미세 금속선을 형성한다.
그러나 상기와 같은 알루미늄 플로잉(Al Flowing) 기술은 홀(Hole)의 반경이 0.6㎛ 이하이고, 종횡비(Aspect Ratio)가 3 이상인 경우 효과적인 홀 매립이 불가능한 문제점이 있다.
제4도는 종래 제4실시예인 금속배선 형성공정 단면도이다.
제4도(a)와 같이, 불순물 영역(2)이 형성된 실리콘 기판(1) 위에 산화막(3)을 형성하고 사진석판술 및 식각공정으로 상기 산화막(3)을 선택적으로 제거하여 상기 불순물 영역(2)이 노출되도록 콘택홀(4)을 형성한다.
그리고 상기 노출된 불순물 영역(2) 및 상기 산화막(3) 전면에 타이타늄(5)과 질화 타이타늄(6)을 차례로 증착하고 상기 질화 타이타늄(6) 위에 임의의 온도와 저압(mtorr 범위내)에서 원하는 두께의 알루미늄(7)을 스퍼터링 방법으로 증착한다.
이때, 상기 알루미늄의 두께는 홀 반경보다 크게 하고 증착속도를 빠르게 하여 다리(Bridge)(8)가 형성되게 한다.
그리고, 상기 콘택홀(4)내의 빈공간에는 수 mtorr의 압력이 있다.
제4도(b)와 같이, 상기 알루미늄(7)을 고압(1기압∼수백기압)에서 유지시키면 압력차이로 인하여 홀이 매립된다.
제4도(c)와 같이, 사진석판술 및 식각공정으로 상기 알루미늄(7), 질화 타이타늄(6), 타이타늄(5)을 선택적으로 제거하여 미세 금속선을 형성한다.
그러나, 상기와 같은 고압매립 기술은 홀의 반경이 작고 종횡비가 큰 차세대 반도체 소자의 배선구조 형성에 효과적이지만 고압 챔버와 진공 챔버가 공존하므로 위험성이 크고 장비 의존성이 강하므로 양산공정에 적용하기 위해서는 아직도 검증되어야 할 부분이 많은 문제점이 있다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로써, 액상의 알루미늄을 이용하여 반경이 작고 종횡비가 큰 콘택 및 비아홀을 효과적으로 매립하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 금속배선 형성방법은 콘택홀로 기판과 전기적으로 연결되는 금속배선에 있어서, 기판에 불순물 영역을 형성하는 단계, 상기 불순물 영역이 형성된 기판위에 절연막을 형성하는 단계, 상기 불순물 영역이 노출되도록 상기 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계, 상기 노출된 불순물 영역 및 산화막 전면에 제1금속막과 상기 제1금속막 위에 제1확산 방지막을 차례로 형성하는 단계, 상기 제1확산 방지막 전면에 접합용 제2금속막을 형성하는 단계, 상기 콘택홀 내 및 접합용 제2금속막 위에 액상 제2금속막을 형성하는 단계, 상기 액상 제2금속막을 냉각시키는 단계, 상기 냉각시킨 제2금속막 위에 제2확산 방지막을 형성하는 단계, 상기 제1, 제2확산 방지막 및 제1, 2금속막을 선택적으로 제거하여 금속배선을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명의 금속배선 형성방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제5도는 본 발명 제1실시예의 금속배선 형성공정 단면도이다.
제5도(a)와 같이, 불순물 영역(2)이 형성된 실리콘 기판(1)위에 산화막(3)을 형성하고, 상기 불순물 영역(2)과 전기적 연결을 위해 사진석판술 및 식각공정으로 상기 산화막(3)을 선택적으로 제거하여 상기 불순물 영역(2)이 노출되도록 콘택홀(4)을 형성한다.
제5도(b)와 같이, 상기 노출된 불순물 영역(2) 및 상기 산화막(3) 전면에 실리콘과 금속간의 접촉저항을 줄이기 위해 타이타늄(Ti)(5)과 같은 실리사이드 형성이 용이한 금속을 스퍼터링 방법으로 증착하고, 상기 타이타늄(5) 위에 제1질화 타이타늄(TiN)(6)과 같은 확산 방지막을 화학기상 증착 또는 스퍼터링 방법으로 형성한다. 그리고 상기 제1질화타이타늄(6) 전면에 알루미늄과 산화막의 접촉을 좋게 하기 위하여 접합용막(Seed Layer)으로 알루미늄 합금(7)을 스퍼터링 방법으로 약 500Å∼2000Å 정도의 두께로 증착한다.
제5도(c)와 같이, 챔버(도시하지 않음)내에서 회전도포법(Spin Coating)으로 상기 콘택홀(4)내 및 알루미늄 합금(7)위에 액체상태인 액상 알루미늄 합금(7a)을 약 3000Å∼5000Å 정도의 두께로 코팅(Coating)하면 액체상태의 높은 이동도로 인하여 상기 콘택홀(4)의 매립이 이루어진다.
이때, 액화 알루미늄 용기 및 회전도포를 위한 상기 챔버는 불순물(산소, 탄소 등)의 유입을 방지하기 위해 고진공을 유지하여야 한다.
그리고 상기 알루미늄 합금(7a)은 Al과 0∼2%의 Si 및 0∼1%의 Cu로 이루어진다.
제5도(d)와 같이, 상기 알루미늄 합금(7a)이 형성된 기판(1)을 냉각용 챔버에서 상온으로 냉각하여 상기 제1질화 타이타늄(6) 위에 알루미늄 합금(7b) 금속막을 형성한다.
그리고 상기 알루미늄 합금(7b) 금속막 위에 확산 방지막(ARC : Anti-Reflection Coating)으로 제2질화 타이타늄(8)을 스퍼터링 방법으로 증착한다.
제5도(e)와 같이, 사진석판술 및 식각공정으로 상기 제1 및 제2질화 타이타늄(6)(8) 및 알루미늄 합금(7b) 금속막을 선택적으로 제거하여 미세금속 배선을 형성한다.
제6도는 본 발명 제2실시예의 금속배선 형성공정 단면도이다.
제6도(a)와 같이, 알루미늄 금속배선(9)위에 산화막(3)을 형성하고 사진석판술 및 식각공정으로 상기 산화막(3)을 선택적으로 제거하여 상기 알루미늄 금속배선(9)이 노출되도록 비아홀(Via Hole)(10)을 형성한다.
이때, 상기 노출된 알루미늄 금속배선(9) 위에 자란 산화 알루미늄(Al2O3)을 스퍼터 에치(Sputter Etch)로 제거한다.
제6도(b)와 같이, 상기 노출된 알루미늄 금속배선(9) 및 상기 산화막(3) 전면에 신뢰성 확보를 위해 타이타늄(5)과 질화 타이타늄(6)을 차례로 형성한다.
그리고 상기 질화 타이타늄(6) 전면에 접합용막(Seed Layer)으로 알루미늄 합금(7)을 약500Å∼2000Å 정도의 두께로 증착한다.
제6도(c)와 같이, 챔버내에서 회전 도포법으로 상기 비아홀(10)내 및 알루미늄 합금(7) 위에 액상 알루미늄 합금(7a)을 약 3000Å∼5000Å 정도의 두께로 코팅한다. 그리고, 상기 액상 알루미늄 합금(7a)이 형성된 웨이퍼를 냉각용 챔버에서 상온으로 냉각하여 미세금속 배선을 형성한다.
이때, 상기 알루미늄 합금(7a)은 Al/0∼2%, Si/0∼2% Cu로 이루어진다.
제7도는 본 발명의 구현을 위한 챔버의 구조단면도이다.
제7도와 같이 챔버(Chamber)는 상기 챔버온도를 약 600℃∼700℃로 유지하는 발열선(20)과, 고순도 알루미늄 합금괴를 가열하여 액체상태로 만든 Al 합금(21)과, 자동 밸브(22)(Pneumatic Valve)와, 챔버내의 불순물을 제거하는 드라이 펌프 라인(23)(Dry Pump Line)과, 알루미늄이 액체상태가 되면 극미량의 불순물과도 반응하므로 용해하기 전에 챔버내를 초고진공으로 만드는 저온 펌프(24)(Cryo Pump)와, 상기 액상 알루미늄이 주입될 웨이퍼(25)와, 상기 웨이퍼(25)를 회전용판에 밀착시키는 진공 라인(26)과, 챔버 외부의 모터와 기어에 연결되어 회전하는 회전체(27)와, 상기 회전체(27)의 회전에 의해 챔버벽에 묻는 액상 알루미늄을 재사용하는 용기(28)와, 상기 챔버내의 불순물 제거를 위한 고순도 Ar 라인(29)과, 그리고 소스 챔버(30)와 증착 챔버(31)로 구성된다.
상기와 같이 구성된 챔버의 동작을 설명하면 다음과 같다.
소스 챔버(30)의 도어를 열고 알루미늄 합금괴를 챔버내에 넣고 도어를 닫고 소스와 증착 챔버(30)(31) 내의 공기를 제거하기 위하여 상기 Ar 라인(29)에서 Ar 주입과 상기 드라이 펌프 라인(23)에서 펌핑(Pumping)을 약 30회 정도 실시한다(Cycle Purge). 그리고 극미량의 불순물을 제거하기 위하여 저온 펌프(24)를 이용하여 챔버내를 초고진공(약 10-9torr)으로 유지시키고 소스 챔버(30)의 Ar 라인(29)과 드라인 펌프 라인(23)의 밸브를 닫고 발열선(20)에 파워(Power)를 공급하여 챔버를 약 600℃∼700℃ 정도로 가열한다.
그리고, 증착 챔버(31)내에 웨이퍼(25)를 이동시켜 회전체(27)에 웨이퍼(25)가 고정되도록 진공라인(26)이 진공으로 흡입하고 소스와 증착 챔버(30)(31)의 압력을 맞춘 다음 증착 챔버(31)의 밸브를 열어서 액상 알루미늄(21)이 웨이퍼(25) 위에 일정량 떨어지게 하고 밸브를 잠근다.
그리고, 회전체(27)에 연결된 모터로 회전체를 회전시켜 웨이퍼(25) 전면에 액상 알루미늄(21)이 고르게 분포되게 한다.
이상에서 설명한 바와 같이, 본 발명의 금속배선 형성방법에 있어서는 다음과 같은 효과가 있다.
첫째, Al 합금이 가장 널리 사용되는 조성으로 Al/1% Si/0.5% Cu이고 융점이 600℃ 이하이다.
그러므로 Al 합금은 액화 알루미늄을 확보하기 용이하고 증착방법이 단순할 뿐 아니라 반경이 작고 종횡비(Aspect Ratio)가 큰 콘택이나 비아홀의 매립이 효과적이다.
둘째, 종래의 텅스텐 공정에 비해 공정단가를 줄일 수 있고 100%의 홀 매립을 통하여 신뢰성을 향상시키고 콘택저항도 낮출 수 있다.
셋째, 종래의 알루미늄 플로잉(Al-flowing) 기술에 비해 훨씬 더 열악한 콘택홀에도 매립이 효과적이다.
넷째, 종래의 고압 매립법에 비해 장비자체의 위험성이 적고 유지관리가 쉽다.

Claims (16)

  1. 콘택홀로 기판과 전기적으로 연결되는 금속배선에 있어서, 기판에 불순물 영역을 형성하는 단계, 상기 불순물 영역이 형성된 기판위에 절연막을 형성하는 단계, 상기 불순물 영역이 노출되도록 상기 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계, 상기 노출된 불순물 영역 및 산화막 전면에 제1금속막과 상기 제1금속막 위에 제1확산 방지막을 차례로 형성하는 단계, 상기 제1확산 방지막 전면에 접합용 제2금속막을 형성하는 단계, 상기 콘택홀 내 및 접합용 제2금속막 위에 액상 제2금속막을 형성하는 단계, 상기 액상 제2금속막을 냉각시키는 단계, 상기 냉각시킨 제2금속막 위에 제2확산 방지막을 형성하는 단계, 상기 제1, 제2확산 방지막 및 제1, 2금속막을 선택적으로 제거하여 금속배선을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 금속배선 형성방법.
  2. 제1항에 있어서, 상기 제1금속막은 타이타늄으로 하고 상기 제1, 제2확산 방지막은 질화 타이타늄으로 하는 것을 특징으로 하는 금속배선 형성방법.
  3. 제1항에 있어서, 상기 제2금속막은 알루미늄/0∼2% 실리콘/0∼1% 구리로 이루어지는 것을 특징으로 하는 금속배선 형성방법.
  4. 제1항에 있어서, 상기 접합용 제2금속막은 약 500Å∼2000Å 두께로 형성되는 것을 특징으로 하는 금속배선 형성방법.
  5. 제1항에 있어서, 상기 액상 제2금속막은 약 3000Å∼5000Å 두께로 형성되는 것을 특징으로 하는 금속배선 형성방법.
  6. 제1항에 있어서, 상기 액상 제2금속막 냉각시, 냉각용 챔버에서 상온으로 냉각하는 것을 특징으로 하는 금속배선 형성방법.
  7. 제1항에 있어서, 상기 콘택홀 내 및 접합용 제2금속막 위에 액상 제2금속막 형성은 소스 챔버내에 제2금속을 넣는 단계, 상기 소스 챔버 및 증착 챔버내에 공기를 제거하는 단계, 저압 펌프로 상기 소스 챔버내에 공기를 완전히 제거하는 단계, 상기 소스 챔버를 가열하여 상기 제2금속을 용융하여 액상 제2금속을 형성하는 단계, 상기 증착 챔버내의 회전체에 웨이퍼를 위치하는 단계, 상기 소스 챔버와 증착 챔버의 압력을 맞추어 상기 액상 제2금속을 상기 웨이퍼에 떨어뜨리는 단계, 상기 증착 챔버내의 회전체를 회전시켜 상기 웨이퍼에 상기 액상 제2금속을 고르게 도포하는 단계를 더 포함하여 이루어짐을 특징으로 하는 금속배선 형성방법.
  8. 제6항에 있어서, 상기 소스 챔버 가열시 온도를 약 600℃∼700℃로 하는 것을 특징으로 하는 금속배선 형성방법.
  9. 비아홀로 타금속배선과 전기적으로 연결되는 금속배선에 있어서, 제1금속배선 위에 절연막을 형성하는 단계, 상기 절연막을 선택적으로 제거하여 상기 제1금속배선이 노출되도록 비아홀을 형성하는 단계, 상기 노출된 제1금속배선 위에 형성되는 산화금속을 제거하는 단계, 상기 노출된 제1금속배선 및 산화막 전면에 제1금속막과 상기 제1금속막 위에 확산 방지막을 차례로 형성하는 단계, 상기 확산 방지막 전면에 접합용 제2금속막을 형성하는 단계, 상기 비아홀 내 및 접합용 제2금속막 위에 액상 제2금속막을 형성하는 단계, 상기 액상 제2금속막을 냉각시켜 제2금속배선을 형성하는 단계로 이루어짐을 특징으로 하는 금속배선 형성방법.
  10. 제9항에 있어서, 상기 제1금속막은 타이타늄으로 하고 상기 제1, 제2확산 방지막은 질화 타이타늄으로 하는 것을 특징으로 하는 금속배선 형성방법.
  11. 제9항에 있어서, 상기 제2금속막은 알루미늄/0∼2% 실리콘/0∼1% 구리로 이루어지는 것을 특징으로 하는 금속배선 형성방법.
  12. 제9항에 있어서, 상기 접합용 제2금속막은 약 500Å∼2000Å 두께로 형성되는 것을 특징으로 하는 금속배선 형성방법.
  13. 제9항에 있어서, 상기 액상 제2금속막은 약 3000Å∼5000Å 두께로 형성되는 것을 특징으로 하는 금속배선 형성방법.
  14. 제9항에 있어서, 상기 액상 제2금속막 냉각시, 냉각용 챔버에서 상온으로 냉각하는 것을 특징으로 하는 금속배선 형성방법.
  15. 제9항에 있어서, 상기 콘택홀 내 및 접합용 제2금속막 위에 액상 제2금속막 형성은 소스 챔버내에 제2금속을 넣는 단계, 상기 소스 챔버 및 증착 챔버내에 공기를 제거하는 단계, 저압 펌프로 상기 소스 챔버내에 공기를 완전히 제거하는 단계, 상기 소스 챔버를 가열하여 상기 제2금속을 용융하여 액상 제2금속을 형성하는 단계, 상기 증착 챔버내의 회전체에 웨이퍼를 위치하는 단계, 상기 소스 챔버와 증착 챔버의 압력을 맞추어 상기 액상 제2금속을 상기 웨이퍼에 떨어뜨리는 단계, 상기 증착 챔버내의 회전체를 회전시켜 상기 웨이퍼에 상기 액상 제2금속을 고르게 도포하는 단계를 더 포함하여 이루어짐을 특징으로 하는 금속배선 형성방법.
  16. 제15항에 있어서, 상기 소스 챔버 가열시 온도를 약 600℃∼700℃로 하는 것을 특징으로 하는 금속배선 형성방법.
KR1019950051416A 1995-12-18 1995-12-18 금속배선 형성방법 KR0166841B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950051416A KR0166841B1 (ko) 1995-12-18 1995-12-18 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950051416A KR0166841B1 (ko) 1995-12-18 1995-12-18 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR970052277A KR970052277A (ko) 1997-07-29
KR0166841B1 true KR0166841B1 (ko) 1999-02-01

Family

ID=19441021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950051416A KR0166841B1 (ko) 1995-12-18 1995-12-18 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR0166841B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646947B1 (ko) * 2000-06-29 2006-11-17 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조 방법
KR100676534B1 (ko) * 2000-06-28 2007-01-30 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560292B1 (ko) * 1998-12-29 2006-06-15 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법
KR100433846B1 (ko) * 2001-05-23 2004-06-04 주식회사 하이닉스반도체 반도체장치의 금속도전막 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100676534B1 (ko) * 2000-06-28 2007-01-30 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조 방법
KR100646947B1 (ko) * 2000-06-29 2006-11-17 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조 방법

Also Published As

Publication number Publication date
KR970052277A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
EP0720212B1 (en) Method of manufacturing semiconductor devices
US5918149A (en) Deposition of a conductor in a via hole or trench
EP1570517B1 (en) A method for depositing a metal layer on a semiconductor interconnect structure having a capping layer
US6274245B1 (en) Foil for use in filing substrate recesses
US20030091870A1 (en) Method of forming a liner for tungsten plugs
JPH08264530A (ja) 半導体装置の製造方法及び半導体装置の製造装置
US20020027287A1 (en) Semiconductor device with copper wiring and its manufacture method
TW200421542A (en) A method for depositing a metal layer on a semiconductor interconnect structure
US5672385A (en) Titanium nitride film-MOCVD method incorporating use of tetrakisdialkylaminotitanium as a source gas
JPH0936228A (ja) 配線形成方法
JPH0936230A (ja) 半導体装置の製造方法
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
US6689683B2 (en) Method of manufacturing a semiconductor device
KR0166841B1 (ko) 금속배선 형성방법
US6083832A (en) Method of manufacturing semiconductor device
US5851581A (en) Semiconductor device fabrication method for preventing tungsten from removing
EP0480580A2 (en) Method for manufacturing an electrode structure of a semiconductor device
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
JP2726438B2 (ja) 薄膜形成装置
KR100213447B1 (ko) 반도체 소자의 금속 배선 형성방법
US20040224501A1 (en) Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena
JP3149912B2 (ja) 半導体装置およびその製造方法
US5211987A (en) Method and apparatus for forming refractory metal films
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR100268950B1 (ko) 반도체소자의콘택배선형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee