CN107731740B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN107731740B
CN107731740B CN201610667669.5A CN201610667669A CN107731740B CN 107731740 B CN107731740 B CN 107731740B CN 201610667669 A CN201610667669 A CN 201610667669A CN 107731740 B CN107731740 B CN 107731740B
Authority
CN
China
Prior art keywords
layer
forming
contact hole
metal silicide
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610667669.5A
Other languages
English (en)
Other versions
CN107731740A (zh
Inventor
禹国宾
徐小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610667669.5A priority Critical patent/CN107731740B/zh
Publication of CN107731740A publication Critical patent/CN107731740A/zh
Application granted granted Critical
Publication of CN107731740B publication Critical patent/CN107731740B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底中或衬底上具有电连接结构，所述电连接结构上具有介质层；形成贯穿所述介质层的接触孔，所述接触孔底部暴露出所述电连接结构；通过原子层气相沉积工艺在所述接触孔底部和侧壁表面形成金属化物层；去除所述接触孔侧壁表面的金属化物层，形成金属化物；形成金属化物之后，在所述接触孔中形成插塞。原子层沉积工艺的间隙填充性能和阶梯覆盖性好，能够较容易地在所述接触孔底部表面形成金属化物层。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体技术的不断进步，半导体器件的特征尺寸逐渐变小。关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，同时给半导体工艺提出了更高的要求。
源漏掺杂区和栅极结构是晶体管的重要组成部分。晶体管通过在源漏掺杂区上形成插塞实现与外部电路的电连接。为了减小插塞与源漏掺杂区之间的电阻，在形成插塞之前在所述源漏掺杂区上形成金属化物。
然而，现有的半导体结构的形成方法形成的金属化物的阶梯覆盖性差，所形成的半导体结构性能较差。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，能够改善所形成半导体结构性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底中或衬底上具有电连接结构，所述衬底和电连接结构上具有介质层；形成贯穿所述介质层的接触孔，所述接触孔底部暴露出所述电连接结构；通过原子层气相沉积工艺在所述接触孔底部和侧壁表面形成金属化物层；去除所述接触孔侧壁表面的金属化物层，形成金属化物；形成金属化物之后，在所述接触孔中形成插塞。
可选的，所述金属化物层的材料为钛硅或镍硅。
可选的，所述金属化物层的厚度为5nm～200nm。
可选的，通过原子层沉积工艺形成所述金属化物层的反应气体包括：含金属元素的前驱体和含四族元素的前驱体。
可选的，所述含金属元素的前驱体为含钛前驱体，所述含四族元素的前驱体为含硅前驱体；所述含钛前驱体包括：TiCl4，所述含硅前驱体包括：SiH4、SiH2或Si2H6。
可选的，通过原子层沉积工艺形成所述金属化物层的工艺参数包括：反应温度为200℃～500℃；气体压强为0.2torr～5torr；所述含钛前驱体的流量为5mL/min～100mL/min，所述含硅前驱体的流量为5mL/min～100mL/min。
可选的，去除所述接触孔侧壁表面的金属化物层的步骤包括：在所述接触孔底部表面的金属化物层上形成保护层；以所述保护层为掩膜对所述金属化物层进行刻蚀，去除所述接触孔侧壁表面的金属化物层；去除所述接触孔侧壁表面的金属化物层之后，去除所述保护层。
可选的，所述保护层的厚度为10埃～200埃。
可选的，所述保护层的材料为氧化硅。
可选的，形成所述保护层的步骤包括：在所述金属化物层上形成初始保护层，所述接触孔底部金属化物层上的初始保护层具有第一厚度，覆盖所述接触孔侧壁的初始保护层具有第二厚度，所述第一厚度大于所述第二厚度；对所述初始保护层进行刻蚀，直至去除覆盖所述接触孔侧壁的初始保护层。
可选的，形成所述初始保护层的工艺包括：流体化学气相沉积工艺。
可选的，去除覆盖所述接触孔侧壁的初始保护层的工艺包括：湿法刻蚀或各向同性干法刻蚀。
可选的，通过湿法刻蚀对所述金属化物层进行刻蚀的反应物包括氢氟酸。
可选的，去除所述保护层的工艺包括：干法刻蚀或湿法刻蚀。
可选的，去除所述接触孔侧壁表面的金属化物层的工艺包括：湿法刻蚀工艺或各向同性干法刻蚀。
可选的，通过湿法刻蚀工艺去除所述接触孔侧壁表面的金属化物层的反应物包括硫酸。
可选的，形成插塞之前，还包括：进行退火处理。
可选的，所述退火处理的工艺参数包括：退火温度为500℃～1200℃。
可选的，所述电连接结构包括：源漏掺杂区、栅极或半导体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的半导体结构的形成方法中，通过原子层沉积工艺形成所述金属化物层，原子层沉积工艺是一种可以将物质以单原子膜形式一层一层的沉积在接触孔底部和侧壁表面的工艺。因此，原子层沉积工艺的间隙填充性能和阶梯覆盖性好，能够较容易地在所述接触孔底部表面形成金属化物层。此外，通过原子层沉积工艺形成的金属化物层的致密性好，厚度较大，能够有效降低插塞与电连接结构之间的电阻。
进一步，所述初始保护层的第一厚度大于第二厚度，可以通过刻蚀工艺同时对接触孔侧壁和底部表面的初始保护层进行刻蚀，形成所述保护层。所述形成方法工艺简单。
附图说明
图1至图5是一种半导体结构的形成方法各步骤的结构示意图；
图6至图14是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
具体实施方式
半导体结构的形成方法存在诸多问题，例如：所形成的半导体结构性能较差。
现结合一种半导体结构的形成方法，分析所述形成方法形成的半导体结构性能较差的原因：
图1至图5是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供衬底100，所述衬底100上具有栅极结构110，所述栅极结构110两侧的衬底100中具有源漏掺杂区130；所述源漏掺杂区130上具有介质层120。
请参考图2，形成贯穿所述介质层120的接触孔121，所述接触孔121底部与所述源漏掺杂区130接触。
请参考图3，在所述接触孔暴露出的源漏掺杂区130表面和所述介质层121表面形成金属层140，部分金属层140与所述源漏掺杂区130反应形成金属化物141(如图4所示)。
通过物理气相沉积工艺形成所述金属层140。
请参考图4，去除所述介质层120表面剩余的金属层140(如图3所示)。
请参考图5，在所述接触孔121(如图4所示)中形成插塞122。
其中，由于所述接触孔121的深宽比较大，在通过物理气相沉积工艺形成所述金属层140的过程中，金属层140材料容易堵塞接触孔121，因此，要在接触孔121底部暴露出的源漏掺杂区130表面形成金属层140比较困难。此外，通过物理气相沉积工艺形成的所述金属层140的阶梯覆盖性较差，在所述接触孔121底部形成的金属化物141的致密性较低且厚度较薄，所形成金属化物141很难有效降低插塞122与源漏掺杂区130之间的电阻。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底中或衬底上具有电连接结构，所述衬底和电连接结构上具有介质层；形成贯穿所述介质层的接触孔，所述接触孔底部暴露出所述电连接结构；通过原子层气相沉积工艺在所述接触孔底部和侧壁表面形成金属化物层；去除所述接触孔侧壁表面的金属化物层，形成金属化物；形成金属化物之后，在所述接触孔中形成插塞。
其中，通过原子层沉积工艺形成所述金属化物层，原子层沉积工艺是一种可以将物质以单原子膜形式一层一层的沉积在接触孔底部和侧壁表面的工艺。因此，原子层沉积工艺的间隙填充性能和阶梯覆盖性好，能够较容易地在所述接触孔底部表面形成金属化物层。此外，通过原子层沉积工艺形成的金属化物层的致密性好，厚度较大，能够有效降低插塞与电连接结构之间的电阻。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图14是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
请参考图6，提供衬底200，所述衬底200中或衬底200上具有电连接结构。
所述电连接结构为用于与外部电路电连接的结构。
本实施例中，所述电连接结构为源漏掺杂区230。在其他实施例中，所述电连接结构还可以为栅极或其他半导体器件。
本实施例中，所述衬底200为硅衬底。在其他实施例中，所述衬底还可以为锗衬底、硅锗衬底、绝缘体上硅衬底或绝缘体上锗衬底等半导体衬底。
本实施例中，所述衬底200为平面衬底，在其他实施例中，所述衬底还可以为具有鳍部的三维衬底。
本实施例中，所述衬底200上具有栅极结构210，所述栅极结构210两侧的衬底200中具有源漏掺杂区230。
所述栅极结构110包括：位于所述衬底200表面的栅介质层；位于所述栅介质层上的栅极；位于所述栅极上的掩膜层；覆盖所述栅介质层、栅极和掩膜层侧壁的侧墙。
本实施例中，所述栅介质层的材料为氧化硅。在其他实施例中，所述栅介质层还可以为高k(介电常数大于3.9)介质层，例如：HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4。
本实施例中，所述栅极的材料为多晶硅。在其他实施例中，所述栅极的材料还可以为金属，例如，Al、Cu、Ag、Au、Ni、Ti或W。
本实施例中，所述掩膜层的材料为氮化硅。
本实施例中，所述侧墙的材料为氮化硅。
继续参考图6，在所述栅极结构210两侧的衬底200中形成源漏掺杂区230。
本实施例中，形成所述源漏掺杂区230的步骤包括：以所述栅极结构110为掩膜进行离子注入，在栅极结构110两侧的衬底中形成源漏掺杂区230。
在其他实施例中，还可以通过外延成长工艺形成所述源漏掺杂区，并在外延成长的过程中进行原位掺杂。
请参考图7，所述电连接结构上具有介质层，所述形成方法还包括：在所述电连接结构上形成介质层220。
本实施例中，所述介质层220覆盖所述源漏掺杂区230。
所述介质层220用实现所形成晶体管与外部电路的电隔离。
本实施例中，所述介质层220的材料为氧化硅。在其他实施例中，所述介质层的材料还可以为氮氧化硅。
本实施例中，通过化学气相沉积工艺形成所述介质层220。在其他实施例中，还可以通过物理气相沉积工艺、原子层沉积工艺形成所述介质层。
请参考图8，形成贯穿所述介质层220的接触孔221，所述接触孔221底部暴露出全部或部分所述源漏掺杂区230。
所述接触孔221用于容纳后续形成的插塞，从而实现所述源漏掺杂区230与外部电路的电连接。
为了使介质层220充分起到隔离所述栅极结构210与外部电路的作用，所述介质层220的厚度较大；此外，为了提高半导体结构的集成度，所述接触孔221的宽度较小，因此，所述接触孔221的深宽比较大。
本实施例中，形成所述接触孔221的工艺包括干法刻蚀工艺。干法刻蚀具有各向异性且具有很好的线宽控制。
请参考图9，通过原子层沉积工艺在所述接触孔221底部和侧壁表面形成金属化物层240。
所述金属化物层240用于形成位于所述接触孔221暴露出的源漏掺杂区230表面的金属化物，从而降低后续形成的插塞与所述源漏掺杂区230之间的电阻。
本实施例中，所述金属化物层240的材料为钛硅。在其他实施例中，所述金属化物层的材料还可以为镍硅。
如果所述金属化物层240的厚度过小，不利于降低后续形成的插塞与所述源漏掺杂区230之间的电阻；如果所述金属化物层240的厚度过大，容易产生材料浪费。具体的，本实施例中，所述金属化物层240的厚度为5nm～200nm。
通过原子层沉积工艺形成所述金属化物层240。原子层沉积工艺是一种可以将物质以单原子膜形式一层一层的沉积在基底表面上的工艺。通过原子层沉积工艺的间隙填充性能和阶梯覆盖性好，且形成的金属化物层240的致密性好，厚度较大。
原子层沉积是通过将两种反应物交替地通入反应器并在沉积基体上化学吸附并反应而形成沉积膜的一种方法。当反应物达到沉积基体表面，它们会在其表面化学吸附并发生表面反应。在原子层沉积工艺中，反应物与基体表面具有一定的活化能，基体表面对反应物的吸附作用较强，因此，原子层沉积工艺能够在高深宽比的接触孔221底部形成较厚的金属化物层240。
通过原子层沉积工艺形成所述金属化物层240的反应气体包括：含金属元素前驱体和含四族元素前驱体。
本实施例中，含金属元素前驱体包括含硅前驱体，所述含四族元素前驱体包括含钛前驱体。
本实施例中，所述含硅前驱体包括：SiH4、SiH2Cl2和Si2H6中的一种或多种组合。在其他实施例中，所述含硅前驱体还可以为其他硅基有机化合物。
本实施例中，所述含钛前驱体包括：TiCl4。在其他实施例中，所述含钛前驱体还可以其他含钛化合物。
如果所述含硅前驱体和含钛前驱体的流量过大，容易产生材料浪费；如果所述含硅前驱体和含钛前驱体的流量过小，容易降低生产效率。因此，本实施例中，所述含硅前驱体的流量为5mL/min～100mL/min，所述含钛前驱体的流量为5mL/min～100mL/min。
本实施例中，通过原子层沉积工艺形成所述金属化物层240的工艺参数包括：反应温度为200℃～600℃，反应腔压强为0.2torr～5torr。
需要说明的是，本实施例中，形成所述金属化物层240之后，还包括：进行退火处理。
所述退火处理用于增加所述金属化物层240与所述源漏掺杂区230之间的结合力。
本实施例中，所述退火处理的工艺参数包括：退火温度为500℃～1200℃。
需要说明的是，本实施例中，所述退火处理在后续形成保护层之前进行。在其他实施例中，还可以在形成所述保护层之后，形成插塞之前进行所述退火处理。
后续去除所述接触孔221侧壁表面的金属化物层240，形成金属化物，具体如图10至图13所示。
请参考图10和图11，在所述接触孔221底部的金属化物层240上形成保护层251。
请参考图10，形成覆盖所述金属化物层240的初始保护层250，所述接触孔240底部上的金属化物层240上的初始保护层250具有第一厚度，覆盖所述接触孔221侧壁的初始保护层250具有第二厚度，所述第一厚度大于所述第二厚度。
所述初始保护层250用于后续形成保护层。
本实施例中，所述初始保护层250的材料为氧化硅。在其他实施例中，所述初始保护层的材料还可以为氮氧化硅。
本实施例中，通过流体化学沉积工艺形成所述初始保护层250。
通过流体化学沉积工艺形成所述初始保护层250的步骤包括：在所述接触孔221中形成前驱体，所述前驱体为流体；进行水汽退火，激活所述前驱体，并使所述前驱体固化。
所述前驱体为流体，能够较充分地覆盖所述接触孔221底部的金属化物层240，且能够使所述接触孔221底部金属化物层240上的初始保护层250的厚度大于所述接触孔221侧壁上的初始保护层250的厚度。
本实施例中，所述前驱体为含有Si-H键、Si-N键和Si-O键的聚合物。
需要说明的是，本实施例中，通过流体化学气相沉积工艺形成初始保护层250的过程中，容易在接触孔221侧壁的金属化物层240表面形成初始保护层250。因此，形成保护层的步骤还包括去除覆盖所述接触孔221侧壁的初始保护层250，具体如图11所示。
请参考图11去除覆盖所述接触孔221侧壁的初始保护层250(如图10所示)，形成保护层251。
本实施例中，同时对覆盖所述接触孔221底部和侧壁的初始保护层250进行刻蚀。由于所述第一厚度大于所述第二厚度，去除覆盖所述接触孔221侧壁的初始保护层250之后，所述接触孔221底部金属化物层240上的部分初始保护层250能够被保留下来，形成保护层251。
本实施例中，通过湿法刻蚀对所述初始保护层250进行刻蚀，湿法刻蚀具有各向同性，能够去除覆盖所述接触孔221侧壁的初始保护层250。在其他实施例中，还可以通过各向同性干法刻蚀对所述初始保护层进行刻蚀。
本实施例中，对所述初始保护层250进行刻蚀的反应物包括氢氟酸。
本实施例中，所述保护层250的厚度为5埃～200埃。
请参考图12，以所述保护层251为掩膜对所述金属化物层240(如图11所示)进行刻蚀，去除所述接触孔221侧壁表面的金属化物层240，形成金属化物241。
所述金属化物241用于降低后续形成的插塞与所述源漏掺杂区230之间的电阻。
所述金属化物层240的厚度较大，所述接触孔221侧壁表面的金属化物层240容易减小后续形成插塞的反应物的通道，从而增加形成所述插塞的难度；此外，如果所述介质层220侧壁具有缺陷，所述金属化物层240材料容易进入所述缺陷，从而导致介质层220绝缘性下降，进而容易引起介质层220被击穿。综上，需要去除所述接触孔121侧壁表面的金属化物层240。
本实施例中，通过湿法法刻蚀工艺对所述金属化物层240进行刻蚀。在其他实施例中，还可以通过各向同性干法刻蚀工艺对所述金属化物层进行刻蚀。
本实施例中，通过各向异性干法刻蚀工艺对所述金属化物层240进行刻蚀的反应物包括硫酸。
请参考图13，去除所述保护层251(如图12所示)。
本实施例中，通过干法刻蚀去除所述保护层251。干法刻蚀在横向的刻蚀速率小于在纵向的刻蚀速率，对接触孔221侧壁的损伤小。在其他实施例中，还可以通过湿法刻蚀或干法、湿法刻蚀的共同作用去除所述保护层。
本实施例中，通过干法刻蚀去除所述保护层251的刻蚀气体包括SiF4和Cl2。
请参考图14，形成金属化物241之后，在所述接触孔221(如图13所示)中形成插塞260。
本实施例中，所述插塞260的材料为钨。在其他实施例中，所述插塞的材料还可以为铜。
本实施例中，通过化学气相沉积工艺形成所述插塞260。在其他实施例中，还可以通过物理气相沉积工艺或电化学镀膜工艺形成所述插塞。
需要说明的是，本实施例中，由于所述金属化物241的致密性高，厚度较大且厚度较均匀，能够有效降低所述插塞260与源漏掺杂区230之间的电阻。
综上，本实施例中，通过原子层沉积工艺形成所述金属化物层，原子层沉积工艺是一种可以将物质以单原子膜形式一层一层的沉积在接触孔底部和侧壁表面的工艺。因此，原子层沉积工艺的间隙填充性能和阶梯覆盖性好，能够较容易地在所述接触孔底部表面形成金属化物层。此外，通过原子层沉积工艺形成的金属化物层的致密性好，厚度较大，能够有效降低插塞与源漏掺杂区之间的电阻。
进一步，所述初始保护层的第一厚度大于第二厚度，可以通过刻蚀工艺同时对接触孔侧壁和底部表面的初始保护层同时进行刻蚀，形成所述保护层。所述方法工艺简单。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底中或衬底上具有电连接结构，所述衬底和电连接结构上具有介质层；
形成贯穿所述介质层的接触孔，所述接触孔底部暴露出所述电连接结构；
通过原子层气相沉积工艺在所述接触孔底部和侧壁表面形成金属硅化物层；
去除所述接触孔侧壁表面的金属硅化物层，形成金属硅化物；去除所述接触孔侧壁表面的金属硅化物层的步骤包括：在所述接触孔底部表面的金属硅化物层上形成保护层；以所述保护层为掩膜对所述金属硅化物层进行刻蚀，去除所述接触孔侧壁表面的金属硅化物层；去除所述接触孔侧壁表面的金属硅化物层之后，去除所述保护层；
形成金属硅化物之后，在所述接触孔中形成插塞。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属硅化物层的材料为钛硅或镍硅。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属硅化物层的厚度为5nm～200nm。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，通过原子层沉积工艺形成所述金属硅化物层的反应气体包括：含金属元素的前驱体和含四族元素的前驱体。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述含金属元素的前驱体为含钛前驱体，所述含四族元素的前驱体为含硅前驱体；
所述含钛前驱体包括：TiCl4，所述含硅前驱体包括：SiH4、SiH2或Si2H6。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，通过原子层沉积工艺形成所述金属硅化物层的工艺参数包括：反应温度为200℃～500℃；气体压强为0.2torr～5torr；所述含钛前驱体的流量为5mL/min～100mL/min，所述含硅前驱体的流量为5mL/min～100mL/min。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的厚度为10埃～200埃。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的材料为氧化硅。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述保护层的步骤包括：
在所述金属硅化物层上形成初始保护层，所述接触孔底部金属硅化物层上的初始保护层具有第一厚度，覆盖所述接触孔侧壁的初始保护层具有第二厚度，所述第一厚度大于所述第二厚度；
对所述初始保护层进行刻蚀，直至去除覆盖所述接触孔侧壁的初始保护层。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，形成所述初始保护层的工艺包括：流体化学气相沉积工艺。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，去除覆盖所述接触孔侧壁的初始保护层的工艺包括：湿法刻蚀或各向同性干法刻蚀。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，通过湿法刻蚀对所述金属硅化物层进行刻蚀的反应物包括氢氟酸。
13.如权利要求9所述的半导体结构的形成方法，其特征在于，去除所述保护层的工艺包括：干法刻蚀或湿法刻蚀。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述接触孔侧壁表面的金属硅化物层的工艺包括：湿法刻蚀工艺或各向同性干法刻蚀。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，通过湿法刻蚀工艺去除所述接触孔侧壁表面的金属硅化物层的反应物包括硫酸。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，形成插塞之前，还包括：进行退火处理。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述退火处理的工艺参数包括：退火温度为500℃～1200℃。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，所述电连接结构包括：源漏掺杂区、栅极或半导体器件。
CN201610667669.5A 2016-08-12 2016-08-12 半导体结构的形成方法 Active CN107731740B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610667669.5A CN107731740B (zh) 2016-08-12 2016-08-12 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610667669.5A CN107731740B (zh) 2016-08-12 2016-08-12 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN107731740A CN107731740A (zh) 2018-02-23
CN107731740B true CN107731740B (zh) 2020-03-10

Family

ID=61201549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610667669.5A Active CN107731740B (zh) 2016-08-12 2016-08-12 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN107731740B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703296B1 (en) * 2003-04-17 2004-03-09 Macronix International Co. Ltd. Method for forming metal salicide
CN102918636A (zh) * 2010-04-26 2013-02-06 应用材料公司 使用具有金属类前驱物的cvd与ald工艺的nmos金属栅极材料、制造方法以及设备
CN103632972A (zh) * 2012-08-23 2014-03-12 中国科学院微电子研究所 一种半导体结构及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703296B1 (en) * 2003-04-17 2004-03-09 Macronix International Co. Ltd. Method for forming metal salicide
CN102918636A (zh) * 2010-04-26 2013-02-06 应用材料公司 使用具有金属类前驱物的cvd与ald工艺的nmos金属栅极材料、制造方法以及设备
CN103632972A (zh) * 2012-08-23 2014-03-12 中国科学院微电子研究所 一种半导体结构及其制造方法

Also Published As

Publication number Publication date
CN107731740A (zh) 2018-02-23

Similar Documents

Publication Publication Date Title
US10297453B2 (en) Pre-deposition treatment and atomic layer deposition (ALD) process and structures formed thereby
KR102106958B1 (ko) 반도체 디바이스 및 방법
CN109841563B (zh) 选择性覆盖工艺和由此形成的结构
CN110957356B (zh) 半导体装置制造方法和半导体装置
US20070141798A1 (en) Silicide layers in contacts for high-k/metal gate transistors
CN106252411A (zh) 半导体器件结构的结构和形成方法
CN109979880B (zh) 半导体结构及其形成方法
KR102011946B1 (ko) 반도체 장치 및 그 제조 방법
CN107731738A (zh) 半导体结构的形成方法
CN104752228B (zh) 半导体器件结构及其制造方法
CN106328540A (zh) 半导体器件结构及其形成方法
US20230261051A1 (en) Transistor Gate Structures and Methods of Forming the Same
CN107731740B (zh) 半导体结构的形成方法
US20230060757A1 (en) Semiconductor device and method of forming the same
US20220278197A1 (en) Semiconductor device and method
CN109950152B (zh) 半导体结构及其形成方法
CN109950205B (zh) 半导体结构及其形成方法
CN110047741B (zh) 半导体结构及其形成方法
CN106981417B (zh) 一种半导体器件及其制造方法、电子装置
KR102610582B1 (ko) 알루미늄을 함유하지 않는 일함수 층을 갖는 nfet 및 이를 형성하는 방법
CN109962105B (zh) 半导体结构及其形成方法
CN107731747B (zh) 半导体结构及其形成方法
EP3940762A1 (en) Multilayer masking layer and method of forming same
CN109994548B (zh) 半导体结构及其形成方法
CN107731919B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant