CN107564849A - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN107564849A CN107564849A CN201610510477.3A CN201610510477A CN107564849A CN 107564849 A CN107564849 A CN 107564849A CN 201610510477 A CN201610510477 A CN 201610510477A CN 107564849 A CN107564849 A CN 107564849A
- Authority
- CN
- China
- Prior art keywords
- layer
- barrier bed
- groove
- carbon containing
- semiconductor devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种半导体器件的制造方法，在半导体衬底上由上到下依次形成低k介质层和含碳硅化物层，对含碳硅化物层进行等离子轰击，使部分厚度的含碳硅化物层转换为第一遮挡层，然后在第一遮挡层以及含碳硅化物层中形成第一凹槽，对第一凹槽表面进行等离子体轰击，使第一沟槽侧壁部分宽度的含碳硅化物层转换为第二遮挡层，使所述第一沟槽底部的含碳硅化物层全部转换为所述第二遮挡层，即在第一沟槽的侧壁上，所述第二遮挡层完全包围所述低k介质层，在形成第二凹槽的过程中，由于刻蚀液对所述第一遮挡层、第二遮挡层以及低k介质层的刻蚀速率相当，从而避免化学溶液对所述低k介质层表面的腐蚀，进而防止底切现象，提高半导体器件的性能。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体器件的制造方法。
背景技术
随着半导体技术的发展，集成电路向着高集成度的方向发展。高集成度的要求使半导体器件的线宽越来越小，线宽的减小对集成电路的制造工艺提出了更高的要求。
半导体器件通常由多层金属层、多层介质层形成，所述多层金属层由设置于介质层中的插塞实现金属层之间的电连接，随着线宽的减小，现在介质层多采用介电常数小于3的低介电常数的介质材料。
现有技术在形成低k(介电常数小于3)介质层之后，还会在低k介质层上形成硬掩膜层，所述硬掩膜层形成于所述低k介质层的顶部，防止低k介质层与化学溶液发生反应。而在后续采用稀释的氢氟酸(DHF)对形成的半导体结构进行清洗时，在低k介质层和硬掩膜层交界面的端部会形成一个缺口，称为底切现象。所述底切的形成容易影响半导体器件的性能，降低半导体器件的良率。
因此，如何防止半导体器件出现底切的现象是本领域技术人员亟待解决的问题。
发明内容
本发明的目的在于提供一种半导体器件的制造方法，防止底切现象的发生，提高半导体器件的性能。
为实现上述目的，本发明提供一种半导体器件的制造方法，包括：
提供一半导体衬底，在所述半导体衬底上由下至上依次形成低k介质层与含碳硅化物层；
对所述含碳硅化物层表面进行等离子体轰击，使部分厚度的所述含碳硅化物层转换为第一遮挡层；
刻蚀第一遮挡层和部分厚度的含碳硅化物层，形成第一沟槽；
对所述第一沟槽表面进行等离子体轰击，使所述第一沟槽侧壁部分宽度的含碳硅化物层转换为第二遮挡层，使所述第一沟槽底部的含碳硅化物层全部转换为所述第二遮挡层；
刻蚀所述第一沟槽底部的部分位置上的第二遮挡层及其底部的低k介质层，形成第二沟槽，其中，所述第一遮挡层、第二遮挡层与所述低k介质层的刻蚀速率相当。
可选的，刻蚀所述第一遮挡层和部分厚度的含碳硅化物层，形成第一沟槽的步骤包括：
在所述第一遮挡层上形成第一图形化的光刻胶层；
以所述第一图形化的光刻胶层为掩膜进行刻蚀，至剩余部分厚度所述含碳硅化物层，形成第一沟槽。
可选的，刻蚀所述第一沟槽底部的部分位置上的第二遮挡层及其底部的低k介质层，形成第二沟槽的步骤包括：
在所述第二遮挡层及第一遮挡层上形成第二图形化的光刻胶层，所述第二图形化的光刻胶层的开口位于所述第一沟槽内；
以所述第二图形化的光刻胶层为掩膜进行刻蚀，至暴露出所述半导体衬底，形成第二沟槽。
可选的，在所述半导体衬底上形成低k介质层之前还包括，在所述半导体衬底上形成阻挡层，所述阻挡层位于所述半导体衬底与所述低k介质层之间。
可选的，在所述半导体衬底上形成低k介质层之后，在形成含碳硅化物层之前，还包括：对所述低k介质层进行UV固化处理，以形成多孔超低k介质层。
可选的，所述含碳硅化物层为SiC层。
可选的，所述SiC层中的原子C与Si的含量比大于1。
可选的，形成所述SiC层的反应气体包含四甲基硅烷与甲烷的混合气体。
可选的，所述混合气体的流量为10sccm～2000sccm，反应腔室的功率为10w～2000w，腔内压强为0.1torr～100torr，温度为300℃～450℃。
可选的，所述反应气体还包括氦气。
可选的，所述氦气的流量为100sccm～2000sccm。
可选的，用氧等离子体对所述含碳硅化物层表面进行轰击，使部分厚度的所述含碳硅化物层转换为第一遮挡层；用氧等离子体对所述第一凹槽表面进行轰击，使所述第一沟槽侧壁部分宽度的含碳硅化物层转换为第二遮挡层，使所述第一沟槽底部的含碳硅化物层全部转换为所述第二遮挡层。
可选的，形成所述第一遮挡层的含碳硅化物层厚度占总的所述含碳硅化物层的厚度的1％～10％。
可选的，所述遮挡层的材料为SiO2。
可选的，所述氧等离子体的流量为10sccm～2000sccm、等离子反应腔室的功率为10w～2000w，腔内压强为0.05torr～100torr，温度为50℃～450℃。
可选的，在形成第一沟槽之前还包括：在所述第一遮挡层上形成保护层以及硬掩膜层。
可选的，所述刻蚀均依次包括干法刻蚀与湿法清洗。
可选的，所述湿法清洗采用EKC溶液与氢氟酸溶液，所述氢氟酸溶液中水和氢氟酸的体积比为1000:1。
与现有技术相比，本发明提供的半导体器件的制造方法具有以下优点：。
本发明在在半导体衬底上由上到下依次形成低k介质层和含碳硅化物层，对所述含碳硅化物层进行等离子轰击，使部分厚度的所述含碳硅化物层转换为第一遮挡层，然后在第一遮挡层以及含碳硅化物层中形成第一凹槽，对第一凹槽表面进行等离子体轰击，使所述第一沟槽侧壁部分宽度的含碳硅化物层转换为第二遮挡层，使所述第一沟槽底部的含碳硅化物层全部转换为所述第二遮挡层，即在所述第一沟槽的侧壁上，所述第二遮挡层完全包围所述低k介质层，在形成第二凹槽的过程中，由于刻蚀液对所述第一遮挡层、第二遮挡层以及低k介质层的刻蚀速率相当，从而避免化学溶液对所述低k介质层表面的腐蚀，进而防止底切现象，提高半导体器件的性能。
附图说明
图1～6为发明人熟知的半导体器件的制造方法的各步骤结构示意图。
图7为本发明一实施例所提供的半导体器件的制造方法的流程图。
图8～15为本发明一实施例所提供的半导体器件的制造方法的各步骤结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
发明人熟知的半导体器件的制造方法的各步骤结构示意图如图1～6所示。
如图1所示，首先提供一半导体衬底10，在半导体衬底10上依次形成阻挡层11与低k介质层12，并通过氧等离子体对所述低k介质层12进行轰击，去除低k介质层12表面的杂质，从而使低k介质层12表面较为整洁，提高了低k介质层12与后续形成的硬掩膜层之间的粘附性。如图2所示，在低k介质层12表面依次形成硬掩膜层13、底部抗反射(Bottom Anti-Reflective Coating，BARC)层14和图形化的光刻胶层15，所述硬掩膜层13的材料可以为TEOS(正硅酸乙酯)为反应源制备的二氧化硅。如图3所示，以图形化的光刻胶层15为掩膜，刻蚀底部抗反射层14和部分硬掩膜层13，且去除光刻胶层15。如图4所示，在上述步骤形成的半导体器件的表面上形成底部抗反射层16以及图形化的光刻胶17。如图5所示，以图形化的光刻胶17为掩膜，采用干法刻蚀工艺刻蚀所述底部抗反射层16、硬掩膜层13以及部分底部抗反射层12，形成沟槽18，且去除光刻胶层17以及底部抗反射层16。如图6所示，通过稀释的氢氟酸(DHF)对半导体结构进行清洗，在沟槽18的基础上形成沟槽19。
然而，在所述清洗步骤中，低k介质层12和硬掩膜层13交界面的端部会形成一个缺口，即发生底切现象，从而影响半导体器件的性能，降低半导体器件的良率。
常见的低k介质层包括由Si(硅)、C(碳)、O(氧)、H(氢)四种原子组成的SiCOH介质。本发明的申请人发现在通过氧等离子体对低k介质层表面进行轰击时，位于低k介质层表面的SiCOH介质会和氧发生反应，具体地，SiCOH介质中的C与氧发生反应而从低k介质层表面脱离，从而在低k介质层表面处形成SiOH介质。
而在清洗过程中，由于清洗液对不含C原子的SiOH介质的腐蚀速率远大于其对SiCOH的腐蚀速率，并且清洗液对SiOH介质的腐蚀速率远大于其对硬掩膜层的腐蚀速率，因此低k介质层与硬掩膜层交界面端部的SiOH介质被很快腐蚀，从而在低k介质层表面和硬掩膜之间形成缺口，进而造成了底切现象。
为了解决现有技术的问题，本发明提供一种半导体器件的制作方法，包括：。提供一半导体衬底，在所述半导体衬底上由下至上依次形成低k介质层与含碳硅化物层；对所述含碳硅化物层表面进行等离子体轰击，使部分厚度的所述含碳硅化物层转换为第一遮挡层；刻蚀第一遮挡层和部分厚度的含碳硅化物层，形成第一沟槽；对所述第一沟槽表面进行等离子体轰击，使所述第一沟槽侧壁部分宽度的含碳硅化物层转换为第二遮挡层，使所述第一沟槽底部的含碳硅化物层全部转换为所述第二遮挡层；刻蚀所述第一沟槽底部的部分位置上的第二遮挡层及其底部的低k介质层，形成第二沟槽，其中，所述第二遮挡层与所述低k介质层的刻蚀速率相当。
本发明在半导体衬底上由上到下依次形成低k介质层和含碳硅化物层，对所述含碳硅化物层进行等离子轰击，使部分厚度的所述含碳硅化物层转换为第一遮挡层，然后在第一遮挡层以及含碳硅化物层中形成第一凹槽，对第一凹槽表面进行等离子体轰击，使所述第一沟槽侧壁部分宽度的含碳硅化物层转换为第二遮挡层，使所述第一沟槽底部的含碳硅化物层全部转换为所述第二遮挡层，即所述第一遮挡层与第二遮挡层完全包围所述低k介质层，在形成第二凹槽的过程中，由于刻蚀液对所述第一遮挡层、第二遮挡层以及低k介质层的刻蚀速率相当，从而避免化学溶液对所述低k介质层表面的腐蚀，进而防止底切现象，提高半导体器件的性能。。
请参考图7，其为本发明一实施例所提供的半导体器件的制造方法的流程图。如图7所示，本发明提供一种半导体器件的制造方法，包括以下步骤：
步骤S01：提供一半导体衬底，在所述半导体衬底上由下至上依次形成低k介质层与含碳硅化物层；
步骤S02：对所含碳硅化物层表面进行等离子体轰击，使部分厚度的所述含碳硅化物层转换为第一遮挡层；
步骤S03：刻蚀第一遮挡层和部分厚度的含碳硅化物层，形成第一沟槽；
步骤S04：对所述第一沟槽表面进行等离子体轰击，使所述第一沟槽侧壁部分宽度的含碳硅化物层转换为第二遮挡层，使所述第一沟槽底部的含碳硅化物层全部转换为所述第二遮挡层；
步骤S05：刻蚀所述第一沟槽底部的部分位置上的第二遮挡层及其底部的低k介质层，形成第二沟槽，其中，所述第二遮挡层与所述低k介质层的刻蚀速率相当。
图8～15为本发明一实施例所提供的半导体器件的制造方法的各步骤结构示意图，请参考图7所示，并结合图8～图15，详细说明本发明提出的半导体器件的制造方法：
如图8所示，在步骤S01中，提供一半导体衬底100，在所述半导体衬底100上由下至上依次形成低k介质层与含碳硅化物层。
在本实施例中所述半导体衬底100可以是硅衬底、锗硅衬底或绝缘体上硅(SOI)，或本领域技术人员公知的其他半导体衬底。所述半导体衬底100中可以包括MOS管等器件，还可以包括用于实现电连接的金属导线。
在半导体衬底上形成低k介质层之前，先在半导体衬底100上形成阻挡层101，所述阻挡层101用于防止金属扩散。例如，所述阻挡层101可以是铜阻挡层或铝阻挡层等金属阻挡层。需要说明的是，本实施例中，所述阻挡层101为铜阻挡层，用于防止位于阻挡层101下方的铜质金属导线的扩散，所述铜阻挡层的材料可以为SiN或SiCN，但是本发明并不限制于此。
在所述阻挡层101上形成低k介质层102’，然后对所述低k介质层102’进行紫外线(UV)固化处理，以形成多孔超低k介质层102。与所述低k介质层102’相比，所述多孔超低k介质层102更进一步减低了整个介质层的寄生电容值。接着在所述多孔超低k介质层102表面形成含碳硅化物层103，形成如图8所示的结构。即在所述半导体衬底100上由下至上依次形成阻挡层101、多孔超低k介质层102以及含碳硅化物层103。本实施例中，所述含碳硅化物层103为SiC层，所述SiC层为富含C的SiC层，其中C与Si的原子含量比大于1，以向所述多孔超低k介质层102提供C原子。在其他实施例中，所述含碳硅化物层103可以为本领域技术人员已知的其他材料层，本发明在此不作限定。
本实施例中，形成所述SiC层的反应气体包含四甲基硅烷(4MS)与甲烷(CH4)的混合气体，具体条件为：所述混合气体的流量为10sccm～2000sccm，反应腔室的功率为10w～2000w，腔内压强为0.1torr～100torr，温度为300℃～450℃。所述反应气体还可以包括氦气，所述氦气的流量为100sccm～2000sccm。
在步骤S02中，对所含碳硅化物层103表面进行等离子体轰击，使部分厚度的所述含碳硅化物层103转换为第一遮挡层104，如图9所示。
采用氧等离子体对所含碳硅化物层103表面进行离子体轰击，使部分厚度的所述含碳硅化物层103转换为第一遮挡层104，形成所述第一遮挡层104的含碳硅化物层103的厚度占总的所述含碳硅化物层103的厚度的1％～10％，所述第一遮挡层的材料为SiO2。本实施例中，形成所述第一遮挡层的SiC层的厚度占总SiC层厚度的1％～10％，采用氧等离子体对所述SiC层进行轰击，与其中的Si原子发生反应，生成SiO2，即所述第一遮挡层104为SiO2。
所述氧等离子体轰击的具体条件为：所述氧等离子体的流量为10sccm～2000sccm、等离子反应腔室的功率为10w～2000w，腔内压强为0.05torr～100torr，温度为50℃～450℃。
在步骤S03中，刻蚀第一遮挡层104和部分厚度的含碳硅化物层103，形成第一沟槽108，如图11所示。
其步骤包括：在所述遮挡层104上形成第一图形化的光刻胶层107，形成如图10所示的结构；以所述第一图形化的光刻胶层107为掩膜进行刻蚀，至剩余部分所述含碳硅化物层103，形成第一沟槽108，如图11所示。
具体的，在所述遮挡层104上形成所述第一图形化的光刻胶层107之前，可以首先在所述遮挡层104上形成保护层105与硬掩膜层106。具体包括：在所述遮挡层104上依次沉积保护层105、硬掩膜层106、光刻胶层(图中未示出)；通过光刻工艺图形化光刻胶层，以形成第一图形化的光刻胶层107。
在所述硬掩膜层106上形成光刻胶之前，还可以在所述硬掩膜层106表面形成底部抗反射层(图中未示出)。所述底部抗反射层的作用主要为：防止光线通过光刻胶后在晶圆界面发生反射，避免反射的光线与入射光发生干涉，使得光刻胶能均匀曝光。
所述硬掩膜层106的材质为SiO2、Al2O3、Si3O4、TiN或正硅酸乙酯TEOS中的一种或其他适宜的掩膜材料制成，本实施例中所述硬掩膜层106的材质为TiN。所述保护层105的材质为SiOC，或者其他的氧化物。
以所述第一图形化的光刻胶层107为掩膜，刻蚀所述硬掩膜层106、保护层105、遮挡层104以及部分含碳硅化物层103，剩余的所述含碳硅化物层103的厚度根据实际的工艺条件来确定，例如可以为最后去除所述光刻胶层107，形成第一沟槽108。由于刻蚀液对所述硬掩膜层106、保护层105、遮挡层104的刻蚀速率相当，因此不会在清洗过程中造成缺口。本实施例中，采用干法刻蚀与湿法清洗相结合的方法进行刻蚀，所述湿法清洗采用剥离液EKC溶液与氢氟酸溶液，所述氢氟酸溶液中水和氢氟酸的体积比为1000:1，所述EKC溶液用于去除半导体器件表面的化合物，主要成分为：(1)羧基(HAD)；(2)2-(2-氨基乙氧基)乙醇(DGA)；(3)邻苯二酚(Catechol)；(4)水。
在步骤S04中，对所述第一沟槽108表面进行等离子体轰击，使所述第一沟槽108侧壁部分宽度的含碳硅化物层103转换为第二遮挡层109，使所述第一沟槽108底部的含碳硅化物层103全部转换为所述第二遮挡层109，形成如图12所示的结构。
通过氧等离子体对所述第一沟槽108表面进行轰击，使所述第一沟槽108底部的所述含碳硅化物层103全部转换为所述第二遮挡层109，并且使所述第一沟槽108侧壁上的部分宽度的所述含碳硅化物层103也转换为所述第二遮挡层109。也就是说，在所述第一沟槽108侧壁上，所述第二遮挡层109完全包围所述低k介质层，如图12所示。
在步骤S05中，刻蚀所述第一沟槽108底部的部分位置上的第二遮挡层109及其底部的低k介质层102，形成第二沟槽112，如图15所述，其中，所述第一遮挡层104、第二遮挡层109与所述低k介质层102的刻蚀速率相当。
其步骤包括：在所述第二遮挡层109及第一遮挡层104上形成第二图形化的光刻胶层110，所述第二图形化的光刻胶层110的开口位于所述第一沟槽108内，如图13所示；以所述第二图形化的光刻胶层110为掩膜进行刻蚀，至暴露出所述半导体衬底100，形成第二沟槽112，如图15所示
具体的，首先，在步骤S04形成的半导体器件结构的表面上形成第二图形化的光刻胶层110，所述第二图形化的光刻胶层110的开口位于所述第一沟槽108内。需要说明的是，所述第一图形化的光刻胶层107与第二图形化的光刻胶层110中的图形可以根据实际的工艺需求来确定，并不局限于本实施例附图所列举的情况。
然后，以所述第二图形化的光刻胶层110为掩膜，通过干法刻蚀与湿法清洗相结合的方式刻蚀所述第二遮挡层109以及部分所述多孔超低k介质层102，形成第三沟槽111，并去除所述光刻胶层110，如图14所示，从图中可以看出，在所述第三沟槽111的侧壁上，所述第二遮挡层109包围所述含碳硅化物层103；然后采用干法刻蚀与湿法清洗相结合的方式对所述第三沟槽111进行刻蚀，刻蚀去除所述多孔超低k介质层102以及阻挡层101，最终形成第二沟槽112，形成如图15所示的结构。需要说明的是，所述第一遮挡层104与第二遮挡层109是对所述含碳硅化物层103分别进行两次等离子轰击形成的，其材质完全相同，在图15中只是表示侧壁上的第二遮挡层109完全被刻蚀这一种情况，也不排除第二遮挡层109被部分刻蚀的情况。
在刻蚀过程中，刻蚀液对所述第一遮挡层104、第二遮挡层109的刻蚀速率与对所述多孔超低k介质层102的刻蚀速率相当，即相同的刻蚀液在相同的时间内对所述第一遮挡层104、第二遮挡层109以及多孔超低k介质层102的刻蚀量在同一量级，因此，不会在所述第一遮挡层104、所述第二遮挡层109与所述多孔超低k介质层102交界面处形成缺口，从而避免底切现象的发生。本实施例中，所述湿法清洗采用EKC溶液与氢氟酸溶液，所述氢氟酸溶液中水和氢氟酸的体积比为1000:1
最后，在所述沟槽112的底部及侧壁上沉积阻挡层与籽晶层，在所述沟槽112中沉积金属材料，并进行化学机械研磨去除多余的金属材料，形成金属互连线。
综上所述，本发明所提供的半导体器件的制造方法，在半导体衬底上由上到下依次形成低k介质层和含碳硅化物层，对所述含碳硅化物层进行等离子轰击，使部分厚度的所述含碳硅化物层转换为第一遮挡层，然后在第一遮挡层以及含碳硅化物层中形成第一凹槽，对第一凹槽表面进行等离子体轰击，使所述第一沟槽侧壁部分宽度的含碳硅化物层转换为第二遮挡层，使所述第一沟槽底部的含碳硅化物层全部转换为所述第二遮挡层，即在所述第一沟槽的侧壁上，所述第二遮挡层完全包围所述低k介质层，在形成第二凹槽的过程中，由于刻蚀液对所述第一遮挡层、第二遮挡层以及低k介质层的刻蚀速率相当，从而避免化学溶液对所述低k介质层表面的腐蚀，进而防止底切现象，提高半导体器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (18)
1.一种半导体器件的制造方法，其特征在于，包括：
提供一半导体衬底，在所述半导体衬底上由下至上依次形成低k介质层与含碳硅化物层；
对所述含碳硅化物层表面进行等离子体轰击，使部分厚度的所述含碳硅化物层转换为第一遮挡层；
刻蚀第一遮挡层和部分厚度的含碳硅化物层，形成第一沟槽；
对所述第一沟槽表面进行等离子体轰击，使所述第一沟槽侧壁部分宽度的含碳硅化物层转换为第二遮挡层，使所述第一沟槽底部的含碳硅化物层全部转换为所述第二遮挡层；
刻蚀所述第一沟槽底部的部分位置上的第二遮挡层及其底部的低k介质层，形成第二沟槽，其中，所述第一遮挡层、第二遮挡层与所述低k介质层的刻蚀速率相当。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，刻蚀所述第一遮挡层和部分厚度的含碳硅化物层，形成第一沟槽的步骤包括：
在所述第一遮挡层上形成第一图形化的光刻胶层；
以所述第一图形化的光刻胶层为掩膜进行刻蚀，至剩余部分厚度所述含碳硅化物层，形成第一沟槽。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，刻蚀所述第一沟槽底部的部分位置上的第二遮挡层及其底部的低k介质层，形成第二沟槽的步骤包括：
在所述第二遮挡层及第一遮挡层上形成第二图形化的光刻胶层，所述第二图形化的光刻胶层的开口位于所述第一沟槽内；
以所述第二图形化的光刻胶层为掩膜进行刻蚀，至暴露出所述半导体衬底，形成第二沟槽。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述半导体衬底上形成低k介质层之前还包括，在所述半导体衬底上形成阻挡层，所述阻挡层位于所述半导体衬底与所述低k介质层之间。
5.如权利要求4所述的半导体器件的制造方法，其特征在于，在所述半导体衬底上形成低k介质层之后，在形成含碳硅化物层之前，还包括：对所述低k介质层进行UV固化处理，以形成多孔超低k介质层。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，所述含碳硅化物层为SiC层。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，所述SiC层中的C与Si的原子含量比大于1。
8.如权利要求7所述的半导体器件的制造方法，其特征在于，形成所述SiC层的反应气体包含四甲基硅烷与甲烷的混合气体。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，所述混合气体的流量为10sccm～2000sccm，反应腔室的功率为10w～2000w，腔内压强为0.1torr～100torr，温度为300℃～450℃。
10.如权利要求9所述的半导体器件的制造方法，其特征在于，所述反应气体还包括氦气。
11.如权利要求10所述的半导体器件的制造方法，其特征在于，所述氦气的流量为100sccm～2000sccm。
12.如权利要求1所述的半导体器件的制造方法，其特征在于，用氧等离子体对所述含碳硅化物层表面进行轰击，使部分厚度的所述含碳硅化物层转换为第一遮挡层；用氧等离子体对所述第一凹槽表面进行轰击，使所述第一沟槽侧壁部分宽度的含碳硅化物层转换为第二遮挡层，使所述第一沟槽底部的含碳硅化物层全部转换为所述第二遮挡层。
13.如权利要求12所述的半导体器件的制造方法，其特征在于，形成所述第一遮挡层的含碳硅化物层厚度占总的所述含碳硅化物层的厚度的1％～10％。
14.如权利要求12所述的半导体器件的制造方法，其特征在于，所述第一遮挡层与第二遮挡层的材料均为SiO2。
15.如权利要求12所述的半导体器件的制造方法，其特征在于，所述氧等离子体的流量为10sccm～2000sccm、等离子反应腔室的功率为10w～2000w，腔内压强为0.05torr～100torr，温度为50℃～450℃。
16.如权利要求1～15中任一项所述的半导体器件的制造方法，其特征在于，在形成第一沟槽之前还包括：在所述第一遮挡层上形成保护层以及硬掩膜层。
17.如权利要求1～15中任一项所述的半导体器件的制造方法，其特征在于，所述刻蚀均依次包括干法刻蚀与湿法清洗。
18.如权利要求17所述的半导体器件的制造方法，其特征在于，所述湿法清洗采用EKC溶液与氢氟酸溶液，所述氢氟酸溶液中水和氢氟酸的体积比为1000:1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610510477.3A CN107564849B (zh) | 2016-06-30 | 2016-06-30 | 半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610510477.3A CN107564849B (zh) | 2016-06-30 | 2016-06-30 | 半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107564849A true CN107564849A (zh) | 2018-01-09 |
| CN107564849B CN107564849B (zh) | 2020-04-07 |
Family
ID=60969746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610510477.3A Active CN107564849B (zh) | 2016-06-30 | 2016-06-30 | 半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107564849B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030089990A1 (en) * | 2000-07-24 | 2003-05-15 | Tatsuya Usami | Semiconductor device and method of manufacturing the same |
| CN103165515A (zh) * | 2011-12-08 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
| CN103943551A (zh) * | 2013-01-22 | 2014-07-23 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN104979269A (zh) * | 2014-04-03 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
-
2016
- 2016-06-30 CN CN201610510477.3A patent/CN107564849B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030089990A1 (en) * | 2000-07-24 | 2003-05-15 | Tatsuya Usami | Semiconductor device and method of manufacturing the same |
| CN103165515A (zh) * | 2011-12-08 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
| CN103943551A (zh) * | 2013-01-22 | 2014-07-23 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN104979269A (zh) * | 2014-04-03 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107564849B (zh) | 2020-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7179757B2 (en) | Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials | |
| US10978389B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6319821B1 (en) | Dual damascene approach for small geometry dimension | |
| US7611994B2 (en) | Fine patterning method for semiconductor device | |
| KR20060130680A (ko) | 트랜치 절연 영역 형성 방법 | |
| CN109427578A (zh) | 半导体结构及其形成方法 | |
| TW201735254A (zh) | 半導體結構與其製造方法 | |
| KR101842903B1 (ko) | 에어 갭 상호연결 구조의 형성 방법 | |
| CN105097650B (zh) | 接触插塞的形成方法 | |
| KR100744005B1 (ko) | 반도체 소자의 금속 패턴 형성방법 | |
| TWI660071B (zh) | 半導體裝置的形成方法及化學溶液 | |
| JPWO2007116515A1 (ja) | 半導体装置及びその製造方法、ドライエッチング方法、配線材料の作製方法、並びにエッチング装置 | |
| CN104979271B (zh) | 互连结构的形成方法 | |
| CN104979273B (zh) | 形成互连结构的方法 | |
| CN104253081A (zh) | 半导体器件的形成方法 | |
| CN105336585B (zh) | 刻蚀方法和互连结构的形成方法 | |
| TW200824002A (en) | Method for fabricating semiconductor device | |
| CN103021930A (zh) | 一种金属互连层刻蚀方法 | |
| TW201707139A (zh) | 半導體裝置之製造方法 | |
| CN102446812B (zh) | 一种金属互连方法 | |
| CN102299097B (zh) | 一种金属连线刻蚀方法 | |
| CN107564849A (zh) | 半导体器件的制造方法 | |
| KR20080076236A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| CN105336664B (zh) | 刻蚀方法 | |
| CN103165515B (zh) | 半导体器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |