CN109087975A - 倒装发光芯片及其制造方法 - Google Patents

倒装发光芯片及其制造方法 Download PDF

Info

Publication number
CN109087975A
CN109087975A CN201810884390.1A CN201810884390A CN109087975A CN 109087975 A CN109087975 A CN 109087975A CN 201810884390 A CN201810884390 A CN 201810884390A CN 109087975 A CN109087975 A CN 109087975A
Authority
CN
China
Prior art keywords
layer
type semiconductor
laminated
semiconductor layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810884390.1A
Other languages
English (en)
Inventor
刘英策
刘兆
李俊贤
魏振东
邬新根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Changelight Co Ltd
Original Assignee
Xiamen Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Changelight Co Ltd filed Critical Xiamen Changelight Co Ltd
Priority to CN201810884390.1A priority Critical patent/CN109087975A/zh
Publication of CN109087975A publication Critical patent/CN109087975A/zh
Priority to PCT/CN2019/099365 priority patent/WO2020029943A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一倒装发光芯片及其制造方法，其中所述倒装发光芯片包括一衬底和自所述衬底依次生长的一N型半导体层、一有源区、一P型半导体层、一反射层、一阻挡层、一第一绝缘层、一扩展电极层、一第二绝缘层、一N型电极和一P型电极，其中所述第一绝缘层具有至少一第一通道和至少一第二通道，所述扩展电极层的一第一扩展电极部和一第二扩展电极部分别层叠于所述第一绝缘层，并分别经所述第一通道延伸至所述N型半导体层和经所述第二通道延伸至所述阻挡层，其中所述第二绝缘层具有至少一第三通道和至少一第四通道，其中所述N型电极经所述第三通道延伸至所述第一扩展电极部，所述P型电极经所述第四通道延伸至所述第二扩展电极部。

Description

倒装发光芯片及其制造方法
技术领域
本发明涉及半导体发光二极管，特别涉及一倒装发光芯片及其制造方法。
背景技术
近年来，发光二极管的倒装芯片及其相关技术得到了突飞猛进式的发展，其中根据倒装芯片的反射材料的不同，可以将倒装芯片区分为ITO+DBR反射结构的倒装芯片和金属反射结构(例如Ag/Al)的倒装芯片，其中因为金属反射结构(特别是Ag金属反射结构)在可见光范围具有更高的反射率，因此，金属反射结构被广泛地应用于倒装芯片中。并且，根据倒装芯片的绝缘层的对数的不同，倒装芯片可以被区分为单ISO(绝缘阻挡层)结构的倒装芯片和双ISO结构的倒装芯片，相对于单ISO结构的倒装芯片来说，双ISO结构的倒装芯片的电流能够被扩展的更均匀，光效更高，其被广泛地应用于汽车照明中。
图1示出了现有技术的双ISO结构的倒装芯片的剖视示意图，其中该倒装芯片藉由九道光刻制程制作。具体地说，该倒装芯片包括一衬底10P、一外延叠层20P、一反射层30P、一阻挡层40P、一N欧姆接触层50P、一第一绝缘层60P、一扩展电极层70P、一第二绝缘层80P以及一电极组90P。所述外延叠层20P包括一N型半导体层21P、一有源区22P以及一P型半导体层23P，其中所述衬底10P、所述N型半导体层21P、所述有源区22P以及所述P型半导体层23P依次层叠。所述外延叠层20P进一步包括至少一N型裸露部24P，其中所述N型裸露部24P自所述P型半导体层23P经所述有源区22P延伸至所述N型半导体层21P，以暴露所述N型半导体层21P的一部分表面。所述反射层30P层叠于所述P型半导体层23P，所述阻挡层40P以包覆所述反射层30P的方式层叠于所述P型半导体层23P。所述N欧姆接触层50P以被保持在所述N型裸露部24P的方式层叠于所述N型半导体层21P。所述第一绝缘层60P层叠于所述外延叠层20P、所述阻挡层40P和所述N欧姆接触层50P，其中所述第一绝缘层60P具有至少一第一通道61P和至少一第二通道62P，其中所述第一绝缘层60P的所述第一通道61P延伸至所述N欧姆接触层50P，所述第一绝缘层60P的所述第二通道62P延伸至所述阻挡层40P。所述扩展电极层70P包括至少一第一扩展电极部71P和至少一第二扩展电极部72P，其中所述第一扩展电极部71P层叠于所述第一绝缘层60P，并且所述第一扩展电极部71P经所述第一绝缘层60P的所述第一通道61P延伸至和电连接于所述N欧姆接触层，其中所述第二扩展电极部72P层叠于所述第一绝缘层60P，并且所述第二扩展电极部72P经所述第一绝缘层60P的所述第二通道62P延伸至和电连接于所述阻挡层40P。所述第二绝缘层80P层叠于所述第一扩展电极部71P和所述第二扩展电极部72P，并且所述第二绝缘层80P填充在形成于所述第一扩展电极部71P和所述第二扩展电极部72P之间的缝隙。所述第二绝缘层80P具有至少一第三通道81P和至少一第四通道82P，其中所述第二绝缘层80P的所述第三通道81P延伸至所述第一扩展电极部71P，所述第二绝缘层80P的所述第四通道82P延伸至所述第二扩展电极部72P。所述电极组90P包括一N型电极91P和一P型电极92P，其中所述N型电极91P层叠于所述第二绝缘层80P，并且所述N型电极91P经所述第二绝缘层80P的所述第三通道81P延伸至和电连接于所述第一扩展电极部71P，所述P型电极92P经所述第二绝缘层80P的所述第四通道82P延伸至和电连接于所述第二扩展电极部72P。
制作附图1示出的该倒装芯片的制程较为复杂，其包括Mesa制程、DE制程、Mirror制程、Barrier制程、N接触电极制程、第一绝缘层制程、扩展电极制程、第二绝缘层制程、电极制程共九道光刻制程，这不仅导致该倒装芯片具有较高的生产成本和较低的生产效率，而且在制作该倒装芯片的过程中，光刻制程越多越容易影响该倒装芯片的稳定性和可靠性。
发明内容
本发明的一个目的在于提供一倒装发光芯片及其制造方法，其中所述倒装发光芯片的制程能够被简化，以有利于提高所述倒装发光芯片的生产效率和降低所述倒装发光芯片的制造成本。
本发明的一个目的在于提供一倒装发光芯片及其制造方法，其中所述倒装发光芯片的制程能够被简化，以有利于提高所述倒装发光芯片的产品良率和保证所述倒装发光芯片的可靠性。
本发明的一个目的在于提供一倒装发光芯片及其制造方法，其中所述倒装发光芯片提供一外延叠层和一扩展电极层，所述扩展电极层的一第一扩展电极部直接接触所述外延叠层的一N型半导体层，从而所述第一电极扩展部不仅能够起到扩展电极的作用，而且还能够起到接触作用，这使得所述倒装发光芯片不需要设置N型欧姆接触层，通过这样的方式，有利于简化所述倒装发光芯片的制程。
本发明的一个目的在于提供一倒装发光芯片及其制造方法，其中所述倒装发光芯片提供一第一绝缘材料基层，其中所述第一绝缘材料基层层叠于所述外延叠层，其中在制作所述倒装发光芯片的过程中，采用分段刻蚀所述第一绝缘材料基层的方式形成一第一通道于所述第一绝缘材料基层，以使所述N型半导体层的一部分表面被暴露在所述第一通道，通过这样的方式，能够保证所述第一扩展电极部与所述N型半导体层的电气连接关系的可靠性。
本发明的一个目的在于提供一倒装发光芯片及其制造方法，其中在制造所述倒装发光芯片的过程中，首先刻蚀所述第一绝缘材料基层，其次刻蚀在刻蚀所述第一绝缘材料基层的过程中形成于所述N型半导体层的界面层，通过这样的方式，所述N型半导体层的一部分表面能够被暴露在所述第一通道，从而保证所述第一扩展电极部与所述N型半导体层的电气连接关系的可靠性。
本发明的一个目的在于提供一倒装发光芯片及其制造方法，其中在制造所述倒装发光芯片的过程中，采用分段刻蚀所述第一绝缘材料基层的方式形成一第二通道于所述第一绝缘材料基层，以使所述倒装发光芯片的阻挡层的一部分表面暴露在所述第二通道，通过这样的方式，能够保证所述扩展电极层的一第二扩展电极部于所述阻挡层的电气连接关系的可靠性。
本发明的一个目的在于提供一倒装发光芯片及其制造方法，其中在制造所述倒装发光芯片的过程中，首先刻蚀所述第一绝缘材料基层，其次刻蚀在刻蚀所述第一绝缘材料基层的过程中形成于所述阻挡层的界面层，通过这样的方式，所述阻挡层的一部分表面能够被暴露在所述第二通道，从而保证所述第二扩展电极部于所述阻挡层的电气连接关系的可靠性。
本发明的一个目的在于提供一倒装发光芯片及其制造方法，其中所述倒装发光芯片提供一反射层，其中所述反射层层叠于所述外延叠层的一P型半导体层，并且所述反射层为多层层叠结构，通过这样的方式，能够保证所述倒装发光芯片的可靠性。
本发明的一个目的在于提供一倒装发光芯片及其制造方法，其中所述倒装您芯片提供一阻挡层，其中所述阻挡层以包覆所述反射层的方式层叠于所述P型半导体层，并且所述阻挡层为多层层叠结构，通过这样的方式，所述阻挡层能够有效地防止所述反射层的扩散和迁移，从而保证所述倒装发光芯片的可靠性。
依本发明的一个方面，本发明提供一倒装发光芯片，其包括：
一衬底；
一外延叠层，其包括一N型半导体层、一有源区以及一P型半导体层，其中所述衬底、所述N型半导体层、所述有源区和所述P型半导体层依次层叠；
一反射层，其中所述反射层层叠于所述P型半导体层；
一阻挡层，其以包覆所述反射层的方式层叠于所述P型半导体层；
一第一绝缘层，其层叠于所述阻挡层，其中所述第一绝缘层具有至少一第一通道和至少一第二通道，所述第一通道延伸至所述N型半导体层，所述第二通道延伸至所述阻挡层；
一扩展电极层，其包括一第一扩展电极部和一第二扩展电极部，其中所述第一扩展电极部具有至少一第一扩展电极针，在所述第一扩展电极部层叠于所述第一绝缘层时，所述第一扩展电极针形成于所述第一通道和电连接于所述N型半导体层，其中所述第二扩展电极部具有至少一第二扩展电极针，在所述第二扩展电极部层叠于所述第一绝缘层时，所述第二扩展电极针形成于所述第二通道和电连接于所述阻挡层；以及
一电极组，其包括一N型电极和一P型电极，其中所述N型电极电连接于所述第一扩展电极部，所述P型电极电连接于所述第二扩展电极部。
根据本发明的一个实施例，所述外延叠层具有至少一半导体裸露部，其自所述P型半导体层经所述有源区延伸至所述N型半导体层，其中所述阻挡层具有至少一阻挡层穿孔，其中所述外延叠层的所述半导体裸露部和所述阻挡层的所述阻挡层穿孔相连通，所述第一绝缘层经所述阻挡层的所述阻挡层穿孔和所述外延叠层的所述半导体裸露部延伸至所述N型半导体层。
根据本发明的一个实施例，所述反射层具有至少一反射层穿孔，其中所述外延叠层的所述半导体裸露部对应于所述反射层的所述反射层穿孔，并且所述外延叠层的所述半导体裸露部的尺寸小于所述反射层穿孔的尺寸，以使所述P型半导体层的一部分表面被暴露在所述反射层穿孔，从而允许所述阻挡层层叠于所述P型半导体层的被暴露在所述反射层穿孔的表面。
根据本发明的一个实施例，所述反射层的长宽尺寸小于所述P型半导体层的长宽尺寸，以使所述P型半导体层的周缘被暴露，从而允许所述阻挡层层叠于所述P型半导体层的被暴露的周缘。
根据本发明的一个实施例，所述外延叠层具有至少一衬底裸露部，其自所述P型半导体层经所述有源区和所述N型半导体层延伸至所述衬底，其中所述第一绝缘层以被保持在所述衬底裸露部的方式层叠于所述衬底。
根据本发明的一个实施例，所述衬底裸露部环绕所述外延叠层的四周。
根据本发明的一个实施例，所述反射层是一个多层层叠结构的反射层。
根据本发明的一个实施例，所述反射层包括一第一反射金属材料层和一第二反射金属材料层，所述第一反射金属材料层层叠于所述P型半导体层，所述第二反射金属材料层层叠于所述第一反射金属材料层，其中所述第一反射金属材料层的材料选自：铝(Al)、银(Ag)、铂(Pt)和金(Au)组成的材料组，其中所述第二反射金属材料层的材料选自：铂(Pt)、钛(Ti)、钨(W)、镍(Ni)组成的材料组。
根据本发明的一个实施例，所述阻挡层是一个多层层叠结构的阻挡层。
根据本发明的一个实施例，所述阻挡层包括一第一阻挡金属材料层和一第二阻挡金属材料层，所述第一阻挡金属材料层以包覆所述反射层的方式层叠于所述P型半导体层，所述第二阻挡金属材料层层叠于所述第一阻挡金属材料层，其中所述第一阻挡金属材料层的材料选自：镍(Ni)、钛(Ti)和铬(Cr)组成的材料组，所述第二阻挡金属材料层的材料选自：铂(Pt)、钛(Ti)、钨(W)、镍(Ni)组成的材料组。
根据本发明的一个实施例，所述反射层的厚度尺寸范围为100nm-1000nm。
根据本发明的一个实施例，所述阻挡层的最小厚度尺寸范围为0.1μm-3μm。
根据本发明的一个实施例，所述倒装发光芯片进一步包括一第二绝缘层，其层叠于所述第一扩展电极部、所述第二扩展电极部和所述第一绝缘层，其中所述第二绝缘层具有至少一第三通道和至少一第四通道，所述第三通道延伸至所述第一扩展电极部，所述第四通道延伸至所述第二扩展电极部，其中所述N型电极具有至少一N型电极连接针，在所述N型电极层叠于所述第二绝缘层时，所述N型电极连接针形成于所述第三通道和电连接于所述第一扩展电极部，其中所述P型电极具有至少一P型电极连接针，在所述P型电极层叠于所述第二绝缘层时，所述P型电极连接针形成于所述第四通道和电连接于所述第二扩展电极部。
依本发明的另一个方面，本发明进一步提供一倒装发光芯片的制造方法，其中所述制造方法包括如下步骤：
(a)层叠一外延叠层于所述衬底；
(b)层叠一反射层于所述外延叠层的一P型半导体层；
(c)以包覆所述反射层的方式层叠一阻挡层于所述P型半导体层；
(d)层叠具有至少一第一通道和至少一第二通道的一第一绝缘层于所述阻挡层，其中所述第一通道延伸至所述外延叠层的一N型半导体层，所述第二通道延伸至所述阻挡层；
(e)在层叠一第一扩展电极部于所述第一绝缘层时，形成所述第一扩展电极部的一第一扩展电极针于所述第一绝缘层的所述第一通道，并且所述第一扩展电极针电连接于所述N型半导体层，相应地，在层叠一第二扩展电极部于所述第一绝缘层时，形成所述第二扩展电极部的一第二扩展电极针于所述第一绝缘层的所述第二通道，并且所述第二扩展电极针连接于所述阻挡层；以及
(f)分别电连接一N型电极于所述第一扩展电极部和电连接一P型电极于所述第二扩展电极部，以制得所述倒装发光芯片。
根据本发明的一个实施例，在所述步骤(d)中，进一步包括步骤：
(d.1)层叠一第一绝缘材料基层于所述阻挡层；和
(d.2)刻蚀所述第一绝缘材料基层，以形成具有所述第一通道和所述第二通道的所述第一绝缘层。
根据本发明的一个实施例，在所述步骤(d.2)中，分段刻蚀所述第一绝缘材料基层，以形成所述第一通道。
根据本发明的一个实施例，在所述步骤(d.2)中，分段刻蚀所述第一绝缘材料基层，以形成所述第二通道。
根据本发明的一个实施例，在上述方法中，首先刻蚀所述第一绝缘材料基层，其次刻蚀在刻蚀所述第一绝缘材料基层时形成于所述N型半导体层的界面层，以形成延伸至所述N型半导体层的所述第一通道。
根据本发明的一个实施例，在上述方法中，首先刻蚀所述第一绝缘材料基层，其次刻蚀在刻蚀所述第一绝缘材料基层时形成于所述阻挡层的界面层，以形成延伸至所述阻挡层的所述第二通道。
根据本发明的一个实施例，在上述方法中，首先使用氩气(Ar)、三氟甲烷(CHF3)和氧气(O2)的混合气体刻蚀所述第一绝缘材料基层，其次使用氩气(Ar)、氯气(Cl2)和三氯化硼(BCl3)中的任意两者或三者的混合气体刻蚀所述界面层。
根据本发明的一个实施例，在所述步骤(a)中，刻蚀所述外延叠层以形成自所述外延叠层的所述P型半导体层经一有源区延伸至所述N型半导体层的至少一半导体裸露部，和在所述步骤(c)中，使所述阻挡层形成连通所述半导体裸露部的一阻挡层穿孔，以在所述步骤(d)中，所述第一绝缘层经所述阻挡层穿孔和所述半导体裸露部延伸至所述N型半导体层。
根据本发明的一个实施例，在所述步骤(a)中，刻蚀所述外延叠层以形成自所述外延叠层的所述P型半导体层经所述有源区和所述N型半导体层延伸至所述衬底的一衬底裸露部，以在所述步骤(d)中，所述第一绝缘层以保持在所述衬底裸露部的方式层叠于所述衬底。
根据本发明的一个实施例，在所述步骤(a)中，沿着所述外延叠层的四周刻蚀所述外延叠层，从而在所述步骤(d)中，所述第一绝缘层以层叠于所述衬底的方式包覆所述外延叠层的四周。
根据本发明的一个实施例，在所述步骤(b)中，暴露所述P型半导体层的一部分表面于所述反射层的一反射层穿孔和暴露所述P型半导体层的周缘于所述反射层的四周，以在所述步骤(c)中，所述阻挡层以层叠于所述P型半导体层的暴露于所述反射层穿孔的一部分表面和所述P型半导体层的周缘的方式包覆所述反射层。
根据本发明的一个实施例，在所述步骤(f)之前，所述制造方法进一步包括步骤：层叠具有至少一第三通道和至少一第四通道的一第二绝缘层于所述第一扩展电极部、所述第二扩展电极部和所述第一绝缘层，其中所述第三通道延伸至所述第一扩展电极部，所述第四通道延伸至所述第二扩展电极部，以在所述步骤(f)中，在层叠所述N型电极于所述第二绝缘层时，形成所述N型电极的一N型电极连接针于所述第三通道，并且所述N型电极连接针电连接于所述第一扩展电极部，相应地，在层叠所述P型电极于所述第二绝缘层时，形成所述P型电极的一P型电极连接针于所述第四通道，并且所述P型电极连接针电连接于所述第二扩展电极部。
附图说明
图1是现有技术的一倒装芯片的剖视示意图。
图2是依本发明的一较佳实施例的一倒装发光芯片的制作过程之一的剖视示意图。
图3是依本发明的上述较佳实施例的所述倒装发光芯片的制作过程之二的剖视示意图。
图4A是依本发明的上述较佳实施例的所述倒装发光芯片的制作过程之三的剖视示意图。
图4B是依本发明的上述较佳实施例的所述倒装发光芯片的制作过程之三的俯视示意图。
图5A是依本发明的上述较佳实施例的所述倒装发光芯片的制作过程之四的剖视示意图。
图5B是依本发明的上述较佳实施例的所述倒装发光芯片的制作过程之四的俯视示意图。
图6A是依本发明的上述较佳实施例的所述倒装发光芯片的制作过程之五的剖视示意图。
图6B是依本发明的上述较佳实施例的所述倒装发光芯片的制作过程之五的俯视示意图。
图7A是依本发明的上述较佳实施例的所述倒装发光芯片的制作过程之六的剖视示意图。
图7B是依本发明的上述较佳实施例的所述倒装发光芯片的制作过程之六的俯视示意图。
图8A是依本发明的上述较佳实施例的所述倒装发光芯片的制作过程之七的剖视示意图。
图8B是依本发明的上述较佳实施例的所述倒装发光芯片的制作过程之七的俯视示意图。
图9A是依本发明的上述较佳实施例的所述倒装发光芯片的制作过程之八的剖视示意图。
图9B是依本发明的上述较佳实施例的所述倒装发光芯片的制作过程之八的俯视示意图。
图10A是依本发明的上述较佳实施例的所述倒装发光芯片的制作过程之九的剖视示意图。
图10B是依本发明的上述较佳实施例的所述倒装发光芯片的制作过程之九的俯视示意图。
图11A是依本发明的上述较佳实施例的所述倒装发光芯片的制作过程之十的剖视示意图，其示出了所述倒装发光芯片的俯视状态。
图11B是依本发明的上述较佳实施例的所述倒装发光芯片的制作过程之十的俯视示意图，其示出了所述倒装发光芯片的剖视状态。
具体实施方式
以下描述用于揭露本发明以使本领域技术人员能够实现本发明。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本发明的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本发明的精神和范围的其他技术方案。
本领域技术人员应理解的是，在本发明的揭露中，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本发明的限制。
可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。
参考本发明的说明书附图之附图11A和图11B，依本发明的一较佳实施例的一倒装发光芯片在接下来的描述中被揭露和被阐述，其中所述倒装发光芯片包括一衬底10、一外延叠层20、一反射层30、一阻挡层40、一第一绝缘层50、一扩展电极层60、一第二绝缘层70以及一电极组80。
附图2至图11B进一步示出了所述倒装发光芯片的制造过程，在接下来的描述中，将结合所述倒装发光芯片的制造过程进一步描述和揭露所述倒装发光芯片的所述衬底10、所述外延叠层20、所述反射层30、所述阻挡层40、所述第一绝缘层50、所述扩展电极层60、所述第二绝缘层70以及所述电极组80之间的关系。
参考附图2示出了所述衬底10的剖视状态。所述衬底10的类型在本发明的所述倒装发光芯片中不受限制，例如所述衬底10可以是但不限于氧化铝(Al2O3)衬底、碳化硅(SiC)衬底、硅(Si)衬底、氮化镓(GaN)衬底、砷化镓(GaAs)衬底和磷化镓(GaP)衬底。
参考附图3，所述外延叠层20进一步包括一N型半导体层21、一有源区22以及一P型半导体层23，其中所述N型半导体层21生长于所述衬底10，以使所述N型半导体层21层叠于所述衬底10，其中所述有源区22生长于所述N型半导体层21，以使所述有源区22层叠于所述N型半导体层21，其中所述P型半导体层23生长于所述有源区22，以使所述P型半导体层23层叠于所述有源区22。
值得一提的是，在本发明的所述倒装发光芯片中，在所述衬底10上层叠所述外延叠层20的方式不受限制，例如在附图11B示出的所述倒装发光芯片的这个较佳示例中，可以利用金属有机化合物化学气相沉淀设备(Metal-organic Chemical Vapor Deposition，MOCVD)自所述衬底10生长所述N型半导体层21、自所述N型半导体层21生长所述有源区22、自所述有源区22生长所述P型半导体层23。
参考附图4A和图4B，所述外延叠层20进一步具有至少一半导体裸露部24，其中所述半导体裸露部24自所述P型半导体层23经所述有源区22延伸至所述N型半导体层21，以使所述N型半导体层21的一部分表面被暴露在所述半导体裸露部24。
优选地，在所述外延叠层20层叠于所述衬底10之后，可以通过刻蚀所述外延叠层20的方式形成所述半导体裸露部24。具体地说，可以使用感应耦合等离子体(InductivelyCoupled Plasma，ICP)依次对所述外延叠层20的所述P型半导体层12和所述有源区13进行干法刻蚀，以形成自所述P型半导体层23经所述有源区22延伸至所述N型半导体层21的所述半导体裸露部24。
在附图11A和图11B示出的所述倒装发光芯片的这个较佳示例中，所述N型半导体层21的一部分也被刻蚀，以使所述半导体裸露部24自所述P型半导体层23经所述有源区22延伸至所述N型半导体层21的中部，从而使得所述N型半导体层21的对应于所述半导体裸露部24的厚度尺寸小于所述N型半导体层21的其他部分的厚度尺寸。
优选地，参考附图5A和图5B，所述外延叠层20进一步具有一衬底裸露部25，其中所述衬底裸露部25在所述外延叠层20的边缘自所述P型半导体层23经所述有源区22和所述N型半导体层21延伸至所述衬底10，以暴露所述衬底10的边缘。优选地，所述衬底裸露部25环绕在所述外延叠层20的一周，从而使得所述衬底10的周缘均被暴露在所述衬底裸露部25。
在本发明的所述倒装发光芯片的一个较佳示例中，可以首先刻蚀所述外延叠层20的中部以形成所述半导体裸露部24，其次刻蚀所述外延叠层20的周缘以形成所述衬底裸露部25。在本发明的所述倒装发光芯片的另一个较佳示例中，可以首先刻蚀所述外延叠层20的周缘以形成所述衬底裸露部25，其次刻蚀所述外延叠层20的中部以形成所述半导体裸露部24。优选地，所述外延叠层20的所述半导体裸露部24和所述衬底裸露部25可以通过同时刻蚀所述外延叠层20的中部和周缘的方式形成。
值得一提的是，尽管在附图2至图11B示出的所述倒装发光芯片的这个较佳示例中，所述外延叠层20的所述半导体裸露部24形成于所述外延叠层20的中部，而在本发明的所述倒装发光芯片的其他可能示例中，所述半导体裸露部24也可以形成于所述外延叠层20的边缘。也就是说，所述半导体裸露部24的具体位置在本发明的所述倒装发光芯片中不受限制。
参考附图6A和图6B，自所述外延叠层20的所述P型半导体层23生长所述反射层30，以使所述反射层30层叠于所述外延叠层20的所述P型半导体层23。所述反射层30具有至少一反射层穿孔31，其中所述外延叠层20的所述半导体裸露部24对应于所述反射层30的所述反射层穿孔31，以使所述外延叠层20的所述半导体裸露部24和所述反射层30的所述反射层穿孔31相互连通。优选地，所述反射层30的所述反射层穿孔31的形状与所述外延叠层20的所述半导体裸露部24的形状一致，并且所述反射层30的所述反射层穿孔31的尺寸大于所述外延叠层20的所述半导体裸露部24的尺寸，通过这样的方式，在所述反射层30层叠于所述外延叠层20的所述P型半导体层23之后，所述P型半导体层23的一部分表面被暴露在所述反射层30的所述反射层穿孔31。
值得一提的是，尽管在附图5A至图6B示出的所述倒装发光芯片的这个较佳的示例中所述外延叠层20的所述半导体裸露部24的形状和所述反射层30的所述反射层穿孔31的形状均为圆形，但是本领域技术应当理解的是，附图5A至图6B示出的所述外延叠层20的所述半导体裸露部24的形状和所述反射层30的所述反射层穿孔31的形状仅是举例，以用于揭露和阐述本发明的所述倒装发光芯片的内容和特征，其并不应被视为对本发明的所述倒装发光芯片的内容和范围的限制。
优选地，参考附图6A和图6B，所述反射层30的长宽尺寸小于所述外延叠层20的所述P型半导体层23的长宽尺寸，这样，在所述反射层30层叠于所述外延叠层20的所述P型半导体层23之后，所述外延叠层20的周缘可以没有被所述反射层30覆盖，以在后续允许所述阻挡层40包覆所述反射层30。
值得一提的是，在本发明的所述倒装发光芯片的其他示例中，所述反射层30的长宽尺寸与所述外延叠层20的所述P型半导体层23的长宽尺寸也可以相同，在后续，所述阻挡层40可以通过生长于所述衬底10的方式包覆所述反射层30。
进一步地，所述反射层30是一个多层层叠结构，其中所述反射层30包括一第一反射金属材料层和一第二反射金属材料层，其中所述反射层30的所述第一反射金属材料层生长于所述外延叠层20的所述P型半导体层23，并且形成所述第一反射金属材料层的材料选自：铝(Al)、银(Ag)、铂(Pt)和金(Au)组成的材料组，从而使得所述第一反射金属材料层具有良好的反射特性，其中所述反射层30的所述第二反射金属材料层生长于所述第一反射金属材料层，并且形成所述第二反射金属材料层的材料选自：铂(Pt)、钛(Ti)、钨(W)、镍(Ni)组成的材料组，从而所述第二反射金属材料层具有良好的阻挡特征，以使得所述第二反射金属材料层以层叠于所述第一反射金属材料层的方式防止所述第一反射金属材料层出现扩散和迁移的不良现象，这对于保证所述反射层30的稳定性来说是特别重要的。
所述反射层30的厚度范围为100nm-1000nm(包括100nm和1000nm)，以避免因所述反射层30的厚度过薄而影响所述反射层30的反射性能，和避免因所述反射层30的厚度过厚而产生导致所述反射层30剥落的较大应力。优选地，所述反射层30的厚度范围为100nm-200nm。具体地说，所述反射层30的厚度尺寸为150nm。
参考附图7A和图7B，自所述外延叠层20的所述P型半导体层23和所述反射层30生长所述阻挡层40，以使所述阻挡层40以包覆所述反射层30的方式层叠于所述外延叠层20的所述P型半导体层23。所述阻挡层40电连接于所述外延叠层20的所述P型半导体层23。所述阻挡层40具有至少一阻挡层穿孔41，其中所述外延叠层20的所述半导体裸露部24对应于所述阻挡层40的所述阻挡层穿孔41，以使所述外延叠层20的所述半导体裸露部24和所述阻挡层40的所述阻挡层穿孔41相互连通。优选地，所述阻挡层40的所述阻挡层穿孔41的形状与所述外延叠层20的所述半导体裸露部24的形状一致。
因为所述反射层30的所述反射层穿孔31的尺寸大于所述外延叠层20的所述半导体裸露部24的尺寸，从而使得所述外延叠层20的所述P型半导体层23的一部分表面被暴露在所述反射层30的所述反射层穿孔31，进而所述阻挡层40能够层叠于所述外延叠层20的所述P型半导体层23的被暴露在所述反射层30的所述反射层穿孔31的表面。另外，因为所述反射层30的长宽尺寸小于所述外延叠层20的所述P型半导体层23的长宽尺寸，从而使得所述外延叠层20的所述P型半导体层23的周缘表面被暴露在所述反射层30的外部，进而所述阻挡层40能够层叠于所述外延叠层20的所述P型半导体层23的周缘表面。因此，在本发明的所述倒装发光芯片的这个较佳示例中，因为所述阻挡层40能够层叠于所述外延叠层20的所述P型半导体层23的被暴露在所述反射层30的所述反射层穿孔31的表面和层叠于所述外延叠层20的所述P型半导体层23的被暴露在所述反射层30外部的周缘表面，因此，所述阻挡层40能够以包覆所述反射层30的方式层叠于所述外延叠层20的所述P型半导体层23。
进一步地，所述阻挡层40是一个多层层叠结构，其中所述阻挡层40包括一第一阻挡金属材料层和一第二阻挡金属材料层，其中所述阻挡层40的所述第一阻挡金属材料层以包覆所述反射层30的方式层叠于所述外延叠层20的所述P型半导体层23，并且形成所述第一阻挡金属材料层的材料选自：镍(Ni)、钛(Ti)和铬(Cr)组成的材料组，从而使得所述第一阻挡金属材料层具有良好的粘附特性，其中所述阻挡层40的所述第二阻挡金属材料层生长于所述第一阻挡金属材料层，并且形成所述第二阻挡金属材料层的材料选自：铂(Pt)、钛(Ti)、钨(W)、镍(Ni)组成的材料组，以使得所述第二阻挡金属材料层具有良好的阻挡特性，从而防止所述反射层30出现扩散或迁移的不良现象，这对于保证所述反射层30的稳定性来说是特别重要的。
也就是说，所述阻挡层40完全包覆所述反射层20，其中所述阻挡层40的最小厚度尺寸范围为0.1μm-3μm(包括0.1μm和3μm)，以避免因所述阻挡层40的厚度过小而无法充分包覆，和避免因所述阻挡层40的厚度过大而导致所述阻挡层40出现吸光的不良现象。另外，所述阻挡层40的厚度尺寸比所述反射层20的厚度尺寸厚3μm-15μm。优选地，所述阻挡层40的厚度尺寸比所述反射层20的厚度尺寸厚5μm-12μm。具体地说，所述阻挡层40的厚度尺寸比所述反射层20的厚度尺寸厚8μm。
值得一提的是，通常情况下，所述阻挡层40的最小厚度尺寸为所述阻挡层40包覆所述反射层30的侧壁的部分，其中所述反射层30的侧壁可以是所述反射层30用于形成所述反射层穿孔31的内壁，也可以是所述反射层30的外周壁。
参考附图8A和图8B，层叠所述第一绝缘层50于所述阻挡层40，并且所述第一绝缘层50经所述阻挡层40的所述阻挡层穿孔41和所述外延叠层20的所述半导体裸露部24延伸至所述外延叠层20的所述N型半导体层21。优选地，所述第一绝缘层50进一步经所述外延叠层20的所述衬底裸露部25延伸至所述衬底10，以藉由所述第一绝缘层50包覆所述外延叠层20和所述阻挡层40。所述第一绝缘层50具有至少一第一通道51和至少一第二通道52，其中所述第一通道51和所述第二通道52的方式形成，其中所述第一绝缘层50的所述第一通道51延伸至所述外延叠层20的所述N型半导体层21，以使所述N型半导体层21的一部分表面被暴露在所述第一通道51，其中所述第一绝缘层50的所述第二通道52延伸至所述阻挡层40，以使所述阻挡层40的一部分表面被暴露在所述第二通道52。
具体地说，首先，在所述衬底10、所述外延叠层20的所述N型半导体层21和所述阻挡层40生长一第一绝缘材料基层。优选地，形成所述第一绝缘材料基层的材料选自：二氧化硅(SiO2)、氮化硅(SiN)、二氧化钛(TiO2)、五氧化二钽(Ta2O5)和氟化镁(MgF)组成的材料组。其次，刻蚀所述第一绝缘材料基层，以使所述第一绝缘材料基层形成所述第一绝缘层50，和形成所述第一绝缘层50的所述第一通道51和所述第二通道52。也就是说，形成所述第一绝缘层50的材料选自：二氧化硅(SiO2)、氮化硅(SiN)、二氧化钛(TiO2)、五氧化二钽(Ta2O5)和氟化镁(MgF)组成的材料组。
优选地，在本发明的所述倒装发光芯片的一个较佳示例中，以分段刻蚀的方式刻蚀所述第一绝缘材料基层，以形成所述第一绝缘层50的所述第一通道51。具体地说，首先，采用氩气(Ar)、三氟甲烷(CHF3)和氧气(O2)的混合气体刻蚀所述第一绝缘材料基层。可以理解的是，在利用氩气、三氟甲烷和氧气的混合气体刻蚀所述第一绝缘材料基层的过程中与所述外延叠层20的所述N型半导体层21接触时，会在所述N型半导体层21的表面形成界面层。其次，采用氩气(Ar)、氯气(Cl2)和三氯化硼(BCl3)中的任意两者或三者的混合气体刻蚀所述界面层，以形成所述第一通道51，并且通过这样的方式，所述外延叠层20的所述N型半导体层21的一部分表面能够被暴露在所述第一通道51。
相应地，以分段刻蚀的方式刻蚀所述第一绝缘材料基层，以形成所述第一绝缘层50的所述第二通道52。具体地说，首先，采用氩气(Ar)、三氟甲烷(CHF3)和氧气(O2)的混合气体刻蚀所述第一绝缘材料基层。可以理解的是，在利用氩气、三氟甲烷和氧气的混合气体刻蚀所述第一绝缘材料基层的过程中与所述阻挡层40接触时，会在所述阻挡层40的表面形成界面层。其次，采用氩气(Ar)、氯气(Cl2)和三氯化硼(BCl3)中的任意两者或三者的混合气体刻蚀所述界面层，以形成所述第二通道52，并且通过这样的方式，所述阻挡层40的一部分表面能够被暴露在所述第二通道52。
参考附图9A和图9B，所述扩展电极层60包括一第一扩展电极部61和一第二扩展电极部62，其中所述第一扩展电极部61和所述第二扩展电极部62以相互间隔的方式分别层叠于所述第一绝缘层50，并且所述第一扩展电极部61经所述第一绝缘层50的所述第一通道51延伸至和被电连接于所述外延叠层20的所述N型半导体层21，所述第二扩展电极部62经所述第一绝缘层50的所述第二通道52延伸至和被电连接于所述阻挡层40。
具体地说，所述第一扩展电极部61具有至少一第一扩展电极针611，其中在所述第一扩展电极部61层叠于所述第一绝缘层50时，所述第一扩展电极针611形成于和被保持在所述第一绝缘层50的所述第一通道51，此时，所述第一扩展电极针611直接与所述外延叠层20的所述N型半导体层21接触，以使所述第一扩展电极部61经所述第一绝缘层50的所述第一通道51延伸至和被电连接于所述外延叠层20的所述N型半导体层21。相应地，所述第二扩展电极部62具有至少一第二扩展电极针621，其中在所述第二扩展电极部62层叠于所述第一绝缘层50时，所述第二扩展电极针621形成于和被保持在所述第一绝缘层50的所述第二通道52，此时，所述第二扩展电极针621直接与所述阻挡层40接触，以使所述第二扩展电极部62经所述第一绝缘层50的所述第二通道52延伸至和被电连接于所述阻挡层40。
值得一提的是，所述扩展电极层60的所述第一扩展电极部61和所述第二扩展电极部62的材料为金属材料，以使得所述第一扩展电极部61和所述第二扩展电极部62具有良好的电传导特性。例如，形成所述第一扩展电极部61和所述第二扩展电极部62的材料可以选自：金(Au)、铝(Al)、钴(Cu)、铂(Pt)、钛(Ti)和铬(Cr)组成的材料组。
参考附图10A和图10B，叠层所述第二绝缘层70于所述扩展电极层60的所述第一扩展电极部61和所述第二扩展电极部62以及所述第一绝缘层50，以藉由所述第二绝缘层70隔离所述第一扩展电极部61和所述第二扩展电极部62。所述第二绝缘层70具有至少一第三通道71和至少一第四通道72，其中所述第二绝缘层70的所述第三通道71延伸至所述扩展电极层60的所述第一扩展电极部61，以使所述第一扩展电极部61的一部分表面被暴露在所述第二绝缘层70的所述第三通道71，其中所述第二绝缘层72的所述第四通道72延伸至所述扩展电极层60的所述第二扩展电极部62，以使所述第二扩展电极部62的一部分表面被暴露在所述第二绝缘层70的所述第四通道72。
优选地，形成所述第二绝缘层70的材料与形成所述第一绝缘层50的材料一致，即，形成所述第二绝缘层70的材料选自：二氧化硅(SiO2)、氮化硅(SiN)、二氧化钛(TiO2)、五氧化二钽(Ta2O5)和氟化镁(MgF)组成的材料组。
参考附图11A和图11B，所述电极组80包括一N型电极81和一P型电极82，其中所述N型电极81和所述P型电极82分别层叠于所述第二绝缘层70，并且所述N型电极81经所述第二绝缘层70的所述第三通道71延伸至和被电连接于所述扩展电极层60的所述第一扩展电极部61，所述P型电极82经所述第二绝缘层70的所述第四通道72延伸至和被电连接于所述扩展电极层60的所述第二扩展电极部62。
具体地说，所述N型电极81具有至少一N型电极连接针811，其中在所述N型电极81层叠于所述第二绝缘层70时，所述N型电极连接针811形成于和被保持在所述第二绝缘层70的所述第三通道71，此时，所述N型电极连接针811直接与所述第一扩展电极部61接触，以使所述N型电极81经所述第二绝缘层70的所述第三通道71延伸至和被电连接于所述第一扩展电极部61。相应地，所述P型电极82具有至少一P型电极连接针821，其中在所述P型电极82层叠于所述第二绝缘层70时，所述P型电极连接针821形成于和被保持在所述第二绝缘层70的所述第四通道72，此时，所述P型电极连接针821直接与所述第二扩展电极部62接触，以使所述P型电极82经所述第二绝缘层70的所述第四通道72延伸至和被电连接于所述第二扩展电极部62。
值得一提的是，形成所述N型电极81和所述P型电极82的材料为金属材料，以使所述N型电极81和所述P型电极82具有良好的电传导特性。例如，形成所述N型电极81和所述P型电极82的材料可以选自：金(Au)、铝(Al)、钴(Cu)、铂(Pt)、钛(Ti)和铬(Cr)组成的材料组。
依本发明的另一个方面，本发明进一步提供所述倒装发光芯片的制造方法，其中所述制造方法包括如下步骤：
(a)层叠所述外延叠层20于所述衬底10；
(b)层叠所述反射层30于所述外延叠层20的所述P型半导体层23；
(c)以包覆所述反射层30的方式层叠所述阻挡层40于所述P型半导体层23；
(d)层叠具有至少一个所述第一通道51和至少一个所述第二通道52的所述第一绝缘层50于所述阻挡层40，其中所述第一通道51延伸至所述外延叠层20的所述N型半导体层21，所述第二通道52延伸至所述阻挡层40；
(e)在层叠所述第一扩展电极部61于所述第一绝缘层50时，形成所述第一扩展电极部61的所述第一扩展电极针611于所述第一绝缘层50的所述第一通道51，并且所述第一扩展电极针611电连接于所述N型半导体层21，相应地，在层叠所述第二扩展电极部62于所述第一绝缘层50时，形成所述第二扩展电极部62的所述第二扩展电极针621于所述第一绝缘层50的所述第二通道52，并且所述第二扩展电极针621连接于所述阻挡层50；以及
(f)分别电连接所述N型电极81于所述第一扩展电极部61和电连接所述P型电极82于所述第二扩展电极部62，以制得所述倒装发光芯片。
进一步地，在所述步骤(d)中，进一步包括步骤：
(d.1)层叠所述第一绝缘材料基层于所述阻挡层40；和
(d.2)刻蚀所述第一绝缘材料基层，以形成具有所述第一通道51和所述第二通道52的所述第一绝缘层50。
更进一步地，在所述步骤(d.2)中，分段刻蚀所述第一绝缘材料基层，以形成所述第一通道51。在所述步骤(d.2)中，分段刻蚀所述第一绝缘材料基层，以形成所述第二通道52。
在上述方法中，首先刻蚀所述第一绝缘材料基层，其次刻蚀在刻蚀所述第一绝缘材料基层时形成于所述N型半导体层21的界面层，以形成延伸至所述N型半导体层21的所述第一通道51。在上述方法中，首先刻蚀所述第一绝缘材料基层，其次刻蚀在刻蚀所述第一绝缘材料基层时形成于所述阻挡层40的界面层，以形成延伸至所述阻挡层40的所述第二通道52。优选地，在上述方法中，首先使用氩气(Ar)、三氟甲烷(CHF3)和氧气(O2)的混合气体刻蚀所述第一绝缘材料基层，其次使用氩气(Ar)、氯气(Cl2)和三氯化硼(BCl3)中的任意两者或三者的混合气体刻蚀所述界面层。
进一步地，在所述步骤(a)中，刻蚀所述外延叠层20以形成自所述外延叠层20的所述P型半导体层23经所述有源区22延伸至所述N型半导体层21的至少一个所述半导体裸露部24，和在所述步骤(c)中，使所述阻挡层40形成连通所述半导体裸露部24的所述阻挡层穿孔41，以在所述步骤(d)中，所述第一绝缘层50经所述阻挡层穿孔41和所述半导体裸露部24延伸至所述N型半导体层21。
进一步地，在所述步骤(a)中，刻蚀所述外延叠层20以形成自所述外延叠层20的所述P型半导体层23经所述有源区22和所述N型半导体层21延伸至所述衬底10的所述衬底裸露部25，以在所述步骤(d)中，所述第一绝缘层50以保持在所述衬底裸露部25的方式层叠于所述衬底10。优选地，在所述步骤(a)中，沿着所述外延叠层20的四周刻蚀所述外延叠层20，从而在所述步骤(d)中，所述第一绝缘层50以层叠于所述衬底10的方式包覆所述外延叠层20的四周。
进一步地，在所述步骤(b)中，暴露所述P型半导体层23的一部分表面于所述反射层30的所述反射层穿孔31和暴露所述P型半导体层23的周缘于所述反射层30的四周，以在所述步骤(c)中，所述阻挡层40以层叠于所述P型半导体层23的暴露于所述反射层穿孔31的一部分表面和所述P型半导体层23的周缘的方式包覆所述反射层30。
进一步地，在所述步骤(f)之前，所述制造方法进一步包括步骤：层叠具有至少一个所述第三通道71和至少一个所述第四通道72的所述第二绝缘层70于所述第一扩展电极部61、所述第二扩展电极部62和所述第一绝缘层50，其中所述第三通道71延伸至所述第一扩展电极部61，所述第四通道72延伸至所述第二扩展电极部62，以在所述步骤(f)中，在层叠所述N型电极81于所述第二绝缘层70时，形成所述N型电极81的所述N型电极连接针811于所述第三通道71，并且所述N型电极连接针811电连接于所述第一扩展电极部61，相应地，在层叠所述P型电极82于所述第二绝缘层70时，形成所述P型电极82的所述P型电极连接针821于所述第四通道72，并且所述P型电极连接针821电连接于所述第二扩展电极部62。
值得注意的是，在本发明的附图中示出的所述倒装发光芯片的所述衬底10、所述N型半导体层21、所述有源区22、所述P型半导体层23、所述反射层30、所述阻挡层40、所述第一绝缘层50、所述第一扩展电极部61、所述第二扩展电极部62、所述第二绝缘层70、所述N型电极81和所述P型电极82的厚度仅为示例，其并不表示所述衬底10、所述N型半导体层21、所述有源区22、所述P型半导体层23、所述反射层30、所述阻挡层40、所述第一绝缘层50、所述第一扩展电极部61、所述第二扩展电极部62、所述第二绝缘层70、所述N型电极81和所述P型电极82的真实厚度。并且，所述衬底10、所述N型半导体层21、所述有源区22、所述P型半导体层23、所述反射层30、所述阻挡层40、所述第一绝缘层50、所述第一扩展电极部61、所述第二扩展电极部62、所述第二绝缘层70、所述N型电极81和所述P型电极82之间的真实比例也并不像附图中示出的那样。另外，所述N型电极81和所述P型电极82的尺寸与所述倒装发光芯片的其他层的尺寸比例也并不受限于附图中示出的那样。
本领域的技术人员可以理解的是，以上实施例仅为举例，其中不同实施例的特征可以相互组合，以得到根据本发明揭露的内容很容易想到但是在附图中没有明确指出的实施方式。
本领域的技术人员应理解，上述描述及附图中所示的本发明的实施例只作为举例而并不限制本发明。本发明的目的已经完整并有效地实现。本发明的功能及结构原理已在实施例中展示和说明，在没有背离所述原理下，本发明的实施方式可以有任何变形或修改。

Claims (25)

1.一倒装发光芯片，其特征在于，包括：
一衬底；
一外延叠层，其包括一N型半导体层、一有源区以及一P型半导体层，其中所述衬底、所述N型半导体层、所述有源区和所述P型半导体层依次层叠；
一反射层，其中所述反射层层叠于所述P型半导体层；
一阻挡层，其以包覆所述反射层的方式层叠于所述P型半导体层；
一第一绝缘层，其层叠于所述阻挡层，其中所述第一绝缘层具有至少一第一通道和至少一第二通道，所述第一通道延伸至所述N型半导体层，所述第二通道延伸至所述阻挡层；
一扩展电极层，其包括一第一扩展电极部和一第二扩展电极部，其中所述第一扩展电极部具有至少一第一扩展电极针，在所述第一扩展电极部层叠于所述第一绝缘层时，所述第一扩展电极针形成于所述第一通道和电连接于所述N型半导体层，其中所述第二扩展电极部具有至少一第二扩展电极针，在所述第二扩展电极部层叠于所述第一绝缘层时，所述第二扩展电极针形成于所述第二通道和电连接于所述阻挡层；以及
一电极组，其包括一N型电极和一P型电极，其中所述N型电极电连接于所述第一扩展电极部，所述P型电极电连接于所述第二扩展电极部。
2.根据权利要求1所述的倒装发光芯片，其中所述外延叠层具有至少一半导体裸露部，其自所述P型半导体层经所述有源区延伸至所述N型半导体层，其中所述阻挡层具有至少一阻挡层穿孔，其中所述外延叠层的所述半导体裸露部和所述阻挡层的所述阻挡层穿孔相连通，所述第一绝缘层经所述阻挡层的所述阻挡层穿孔和所述外延叠层的所述半导体裸露部延伸至所述N型半导体层。
3.根据权利要求2所述的倒装发光芯片，其中所述反射层具有至少一反射层穿孔，其中所述外延叠层的所述半导体裸露部对应于所述反射层的所述反射层穿孔，并且所述外延叠层的所述半导体裸露部的尺寸小于所述反射层穿孔的尺寸，以使所述P型半导体层的一部分表面被暴露在所述反射层穿孔，从而允许所述阻挡层层叠于所述P型半导体层的被暴露在所述反射层穿孔的表面。
4.根据权利要求3所述的倒装发光芯片，其中所述反射层的长宽尺寸小于所述P型半导体层的长宽尺寸，以使所述P型半导体层的周缘被暴露，从而允许所述阻挡层层叠于所述P型半导体层的被暴露的周缘。
5.根据权利要求1至4中任一所述的倒装发光芯片，其中所述外延叠层具有至少一衬底裸露部，其自所述P型半导体层经所述有源区和所述N型半导体层延伸至所述衬底，其中所述第一绝缘层以被保持在所述衬底裸露部的方式层叠于所述衬底。
6.根据权利要求5所述的倒装发光芯片，其中所述衬底裸露部环绕所述外延叠层的四周。
7.根据权利要求1至6中任一所述的倒装发光芯片，其中所述反射层是一个多层层叠结构的反射层。
8.根据权利要求7所述的倒装发光芯片，其中所述反射层包括一第一反射金属材料层和一第二反射金属材料层，所述第一反射金属材料层层叠于所述P型半导体层，所述第二反射金属材料层层叠于所述第一反射金属材料层，其中所述第一反射金属材料层的材料选自：铝(Al)、银(Ag)、铂(Pt)和金(Au)组成的材料组，其中所述第二反射金属材料层的材料选自：铂(Pt)、钛(Ti)、钨(W)、镍(Ni)组成的材料组。
9.根据权利要求1至8中任一所述的倒装发光芯片，其中所述阻挡层是一个多层层叠结构的阻挡层。
10.根据权利要求9所述的倒装发光芯片，其中所述阻挡层包括一第一阻挡金属材料层和一第二阻挡金属材料层，所述第一阻挡金属材料层以包覆所述反射层的方式层叠于所述P型半导体层，所述第二阻挡金属材料层层叠于所述第一阻挡金属材料层，其中所述第一阻挡金属材料层的材料选自：镍(Ni)、钛(Ti)和铬(Cr)组成的材料组，所述第二阻挡金属材料层的材料选自：铂(Pt)、钛(Ti)、钨(W)、镍(Ni)组成的材料组。
11.根据权利要求1至6中任一所述的倒装发光芯片，其中所述反射层的厚度尺寸范围为100nm-1000nm。
12.根据权利要求1至6中任一所述的倒装发光芯片，其中所述阻挡层的最小厚度尺寸范围为0.1μm-3μm。
13.根据权利要求1至12中任一所述的倒装发光芯片，进一步包括一第二绝缘层，其层叠于所述第一扩展电极部、所述第二扩展电极部和所述第一绝缘层，其中所述第二绝缘层具有至少一第三通道和至少一第四通道，所述第三通道延伸至所述第一扩展电极部，所述第四通道延伸至所述第二扩展电极部，其中所述N型电极具有至少一N型电极连接针，在所述N型电极层叠于所述第二绝缘层时，所述N型电极连接针形成于所述第三通道和电连接于所述第一扩展电极部，其中所述P型电极具有至少一P型电极连接针，在所述P型电极层叠于所述第二绝缘层时，所述P型电极连接针形成于所述第四通道和电连接于所述第二扩展电极部。
14.一倒装发光芯片的制造方法，其特征在于，所述制造方法包括如下步骤：
(a)层叠一外延叠层于所述衬底；
(b)层叠一反射层于所述外延叠层的一P型半导体层；
(c)以包覆所述反射层的方式层叠一阻挡层于所述P型半导体层；
(d)层叠具有至少一第一通道和至少一第二通道的一第一绝缘层于所述阻挡层，其中所述第一通道延伸至所述外延叠层的一N型半导体层，所述第二通道延伸至所述阻挡层；
(e)在层叠一第一扩展电极部于所述第一绝缘层时，形成所述第一扩展电极部的一第一扩展电极针于所述第一绝缘层的所述第一通道，并且所述第一扩展电极针电连接于所述N型半导体层，相应地，在层叠一第二扩展电极部于所述第一绝缘层时，形成所述第二扩展电极部的一第二扩展电极针于所述第一绝缘层的所述第二通道，并且所述第二扩展电极针连接于所述阻挡层；以及
(f)分别电连接一N型电极于所述第一扩展电极部和电连接一P型电极于所述第二扩展电极部，以制得所述倒装发光芯片。
15.根据权利要求14所述的制造方法，其中在所述步骤(d)中，进一步包括步骤：
(d.1)层叠一第一绝缘材料基层于所述阻挡层；和
(d.2)刻蚀所述第一绝缘材料基层，以形成具有所述第一通道和所述第二通道的所述第一绝缘层。
16.根据权利要求15所述的制造方法，其中在所述步骤(d.2)中，分段刻蚀所述第一绝缘材料基层，以形成所述第一通道。
17.根据权利要求16所述的制造方法，其中在所述步骤(d.2)中，分段刻蚀所述第一绝缘材料基层，以形成所述第二通道。
18.根据权利要求16所述的制造方法，其中在上述方法中，首先刻蚀所述第一绝缘材料基层，其次刻蚀在刻蚀所述第一绝缘材料基层时形成于所述N型半导体层的界面层，以形成延伸至所述N型半导体层的所述第一通道。
19.根据权利要求17所述的制造方法，其中在上述方法中，首先刻蚀所述第一绝缘材料基层，其次刻蚀在刻蚀所述第一绝缘材料基层时形成于所述阻挡层的界面层，以形成延伸至所述阻挡层的所述第二通道。
20.根据权利要求18所述的制造方法，其中在上述方法中，首先使用氩气(Ar)、三氟甲烷(CHF3)和氧气(O2)的混合气体刻蚀所述第一绝缘材料基层，其次使用氩气(Ar)、氯气(Cl2)和三氯化硼(BCl3)中的任意两者或三者的混合气体刻蚀所述界面层。
21.根据权利要求14至20中任一所述的制造方法，其中在所述步骤(a)中，刻蚀所述外延叠层以形成自所述外延叠层的所述P型半导体层经一有源区延伸至所述N型半导体层的至少一半导体裸露部，和在所述步骤(c)中，使所述阻挡层形成连通所述半导体裸露部的一阻挡层穿孔，以在所述步骤(d)中，所述第一绝缘层经所述阻挡层穿孔和所述半导体裸露部延伸至所述N型半导体层。
22.根据权利要求21所述的制造方法，其中在所述步骤(a)中，刻蚀所述外延叠层以形成自所述外延叠层的所述P型半导体层经所述有源区和所述N型半导体层延伸至所述衬底的一衬底裸露部，以在所述步骤(d)中，所述第一绝缘层以保持在所述衬底裸露部的方式层叠于所述衬底。
23.根据权利要求22所述的制造方法，其中在所述步骤(a)中，沿着所述外延叠层的四周刻蚀所述外延叠层，从而在所述步骤(d)中，所述第一绝缘层以层叠于所述衬底的方式包覆所述外延叠层的四周。
24.根据权利要求21所述的制造方法，其中在所述步骤(b)中，暴露所述P型半导体层的一部分表面于所述反射层的一反射层穿孔和暴露所述P型半导体层的周缘于所述反射层的四周，以在所述步骤(c)中，所述阻挡层以层叠于所述P型半导体层的暴露于所述反射层穿孔的一部分表面和所述P型半导体层的周缘的方式包覆所述反射层。
25.根据权利要求14至24中任一所述的制造方法，其中在所述步骤(f)之前，所述制造方法进一步包括步骤：层叠具有至少一第三通道和至少一第四通道的一第二绝缘层于所述第一扩展电极部、所述第二扩展电极部和所述第一绝缘层，其中所述第三通道延伸至所述第一扩展电极部，所述第四通道延伸至所述第二扩展电极部，以在所述步骤(f)中，在层叠所述N型电极于所述第二绝缘层时，形成所述N型电极的一N型电极连接针于所述第三通道，并且所述N型电极连接针电连接于所述第一扩展电极部，相应地，在层叠所述P型电极于所述第二绝缘层时，形成所述P型电极的一P型电极连接针于所述第四通道，并且所述P型电极连接针电连接于所述第二扩展电极部。
CN201810884390.1A 2018-08-06 2018-08-06 倒装发光芯片及其制造方法 Pending CN109087975A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810884390.1A CN109087975A (zh) 2018-08-06 2018-08-06 倒装发光芯片及其制造方法
PCT/CN2019/099365 WO2020029943A1 (zh) 2018-08-06 2019-08-06 倒装发光芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810884390.1A CN109087975A (zh) 2018-08-06 2018-08-06 倒装发光芯片及其制造方法

Publications (1)

Publication Number Publication Date
CN109087975A true CN109087975A (zh) 2018-12-25

Family

ID=64833916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810884390.1A Pending CN109087975A (zh) 2018-08-06 2018-08-06 倒装发光芯片及其制造方法

Country Status (2)

Country Link
CN (1) CN109087975A (zh)
WO (1) WO2020029943A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020029943A1 (zh) * 2018-08-06 2020-02-13 厦门乾照光电股份有限公司 倒装发光芯片及其制造方法
CN112701203A (zh) * 2021-03-23 2021-04-23 北京芯海视界三维科技有限公司 一种发光单元及发光模组

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452879A (zh) * 2007-12-05 2009-06-10 联华电子股份有限公司 开口蚀刻后的清洗方法
CN106025033A (zh) * 2016-06-30 2016-10-12 大连德豪光电科技有限公司 一种led倒装芯片及其制备方法
CN108258089A (zh) * 2018-03-23 2018-07-06 广东省半导体产业技术研究院 发光二极管结构制作方法及发光二极管结构
CN208938997U (zh) * 2018-08-06 2019-06-04 厦门乾照光电股份有限公司 倒装发光芯片

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102282141B1 (ko) * 2014-09-02 2021-07-28 삼성전자주식회사 반도체 발광소자
CN104300056B (zh) * 2014-10-11 2017-07-07 广东晶科电子股份有限公司 一种高可靠性的倒装led芯片、led器件和led芯片的制作方法
CN204179102U (zh) * 2014-10-11 2015-02-25 晶科电子（广州）有限公司 一种高可靠性的倒装led芯片及其led器件
US10985304B2 (en) * 2016-12-21 2021-04-20 Seoul Viosys Co., Ltd. Highly reliable light emitting diode
CN109087975A (zh) * 2018-08-06 2018-12-25 厦门乾照光电股份有限公司 倒装发光芯片及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452879A (zh) * 2007-12-05 2009-06-10 联华电子股份有限公司 开口蚀刻后的清洗方法
CN106025033A (zh) * 2016-06-30 2016-10-12 大连德豪光电科技有限公司 一种led倒装芯片及其制备方法
CN108258089A (zh) * 2018-03-23 2018-07-06 广东省半导体产业技术研究院 发光二极管结构制作方法及发光二极管结构
CN208938997U (zh) * 2018-08-06 2019-06-04 厦门乾照光电股份有限公司 倒装发光芯片

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020029943A1 (zh) * 2018-08-06 2020-02-13 厦门乾照光电股份有限公司 倒装发光芯片及其制造方法
CN112701203A (zh) * 2021-03-23 2021-04-23 北京芯海视界三维科技有限公司 一种发光单元及发光模组
CN112701203B (zh) * 2021-03-23 2021-07-06 北京芯海视界三维科技有限公司 一种发光单元及发光模组

Also Published As

Publication number Publication date
WO2020029943A1 (zh) 2020-02-13

Similar Documents

Publication Publication Date Title
CN109037408A (zh) 倒装发光芯片及其制造方法
CN103378255B (zh) 半导体发光元件
CN207097853U (zh) 一种倒装led芯片
JP5493252B2 (ja) 半導体発光素子
CN110088922A (zh) 一种发光二极管芯片结构及其制作方法
CN112736179B (zh) 一种发光二极管及制作工艺、发光装置
CN104471727A (zh) 半导体发光器件
JP2014513420A (ja) オプトエレクトロニクス半導体チップ
CN101438423A (zh) 发光二极管的低光损失电极结构
CN108565323A (zh) 半导体发光器件
CN105591002B (zh) 一种含有反射层的led倒装芯片及其制备方法
CN105489742B (zh) 一种led倒装芯片及其制备方法
CN106252470A (zh) 一种氮化镓基发光二极管及其制作方法
CN109037407B (zh) 半导体发光芯片及其制造方法
CN209912888U (zh) 倒装发光芯片
CN105489721A (zh) 一种含有反射层的led倒装芯片及其制备方法
CN105633238B (zh) 一种倒装led芯片及其制造方法
CN109087975A (zh) 倒装发光芯片及其制造方法
CN106159057A (zh) Led芯片及其制作方法
CN209374473U (zh) 一种半导体发光元件
CN105098018B (zh) 倒装led芯片的制造方法
CN208938997U (zh) 倒装发光芯片
CN205355082U (zh) 一种led倒装芯片
CN110416380A (zh) 发光二极管的倒装芯片及其制造方法和发光方法
CN115050874A (zh) 一种发光二极管芯片及其制备方法和倒装led芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181225