JP2004128292A - レジスト埋め込み方法および半導体装置の製造方法 - Google Patents
レジスト埋め込み方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004128292A JP2004128292A JP2002291823A JP2002291823A JP2004128292A JP 2004128292 A JP2004128292 A JP 2004128292A JP 2002291823 A JP2002291823 A JP 2002291823A JP 2002291823 A JP2002291823 A JP 2002291823A JP 2004128292 A JP2004128292 A JP 2004128292A
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- resist
- forming
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】基板上の層間膜に開口を形成する工程を含むデバイスについて、開口部のパターン構造によらず開口底部を次工程の処理に対して保護し、量産管理に適した信頼性の高い歩留の安定したデバイスを得る。
【解決手段】レジスト膜を全面に塗布し、開口部と概ね同じ形状にパターニングして、開口内部にレジスト膜を埋め込む。ポジ型レジストを用いる場合は開口部より小さい領域の遮光部をもつフォトマスクを用い、ネガ型レジストを用いる場合は開口部より小さい領域の透過光部をもつフォトマスクを用いる。
【選択図】 図１
【解決手段】レジスト膜を全面に塗布し、開口部と概ね同じ形状にパターニングして、開口内部にレジスト膜を埋め込む。ポジ型レジストを用いる場合は開口部より小さい領域の遮光部をもつフォトマスクを用い、ネガ型レジストを用いる場合は開口部より小さい領域の透過光部をもつフォトマスクを用いる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、更に詳しくは、キャパシタ形成やデュアルダマシン・プロセスにおいて、開口部分の底を次工程の処理に対して保護する方法に関する。
【０００２】
【従来の技術】
従来、開口部の底を保護する方法として、例えば半導体装置の円筒型キャパシタ形成を行う場合には、酸化膜を開口したのちＰｏｌｙ−Ｓｉなどの膜の全面成膜を行い、その後レジストなどの有機膜を塗布法で形成し、露光量を調整して全面露光を行い、レジスト膜を開口部の底のみエッチング用マスクとして残存させてＰｏｌｙ−Ｓｉ膜を保護し、ドライエッチバックにて、開口内部のＰｏｌｙ−Ｓｉ以外を除去する方法を採っていた（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平８−２０４１５０号公報（第４頁、第１図）
【０００４】
【発明が解決しようとする課題】
従来の半導体装置の開口部の底を保護する方法では、保護材料として用いる有機膜として、ポジ型フォトレジストを用い、全面露光を行うことによって、開口部上部のレジストは露光、現像にて完全に除去されるが、開口底部には露光光が届かないためにレジストが残存することを利用し、開口部底のＰｏｌｙ−Ｓｉ膜の保護を実現することができていた。また、他の方法として、レジストなどの有機膜を塗布した後、レジストをエッチバックする方法でも同様な効果が得られている。
しかしながら、これらの方法では開口部のアスペクト比が小さい場合、すなわち開口部深さが浅い場合や開口部面積が大きい場合に、開口部底のレジストを残した場合には、開口周辺の絶縁膜上部のレジストも残として残っていたり、絶縁膜上部のレジストを除去できれば開口部底のレジストも除去されてしまうといった問題が生じる。
【０００５】
本発明は、上記のような問題を解消するためになされたもので、
溝パターンやホールパターンの構造によらず、その底部のみにレジストの埋め込みを可能にし、次工程のための保護膜を形成できるレジスト埋め込み方法および半導体装置の製造方法を提供するものである。
【０００６】
【課題を解決するための手段】
上記の目的を達成するための本発明の第１の態様に係るレジスト埋め込み方法は、
基板上に層間膜を形成する工程と、層間膜に開口を形成する工程と、開口を含む層間膜上にレジスト膜を塗布する工程と、レジスト膜を開口部と概ね同じ形状にパターニングして開口内部にレジスト膜を埋め込む工程とを備える。
【０００７】
上記の目的を達成するための本発明の第２の態様に係るレジスト埋め込み方法は、
基板上に層間膜を形成する工程と、層間膜に開口を形成する工程と、開口を含む層間膜上に膜を形成する工程と、膜上にレジスト膜を塗布する工程と、レジスト膜を開口部と概ね同じ形状にパターニングして開口内部にレジスト膜を埋め込む工程とを備える。
【０００８】
上記の目的を達成するための本発明の第３の態様に係るレジスト埋め込み方法は、
レジストがポジ型レジストで、開口部より小さい領域の遮光部を持つフォトマスクを用いてレジストをパターニングすることを特徴とする。
【０００９】
上記の目的を達成するための本発明の第４の態様に係るレジスト埋め込み方法は、
レジストがネガ型レジストで、開口部より小さい領域の透過光部を待つフォトマスクを用いてレジストをパターニングすることを特徴とする。
【００１０】
上記の目的を達成するための本発明の第５の態様に係る半導体装置の製造方法は、
半導体基板上に層間膜を形成する工程と、層間膜に開口を形成する工程と、開口を含む層間膜上にレジスト膜を塗布する工程と、レジスト膜を開口部と概ね同じ形状にパターニングして開口内部にレジスト膜を埋め込む工程と、開口部に埋め込まれたレジスト膜で開口の底部をマスクして層間膜をエッチングする工程とを備える。
【００１１】
上記の目的を達成するための本発明の第６の態様に係る半導体装置の製造方法は、
半導体基板上に層間膜を形成する工程と、層間膜に開口を形成する工程と、開口を含む層間膜上に膜を形成する工程と、膜上にレジスト膜を塗布する工程と、レジスト膜を開口部と概ね同じ形状にパターニングして開口内部にレジスト膜を埋め込む工程と、開口部に埋め込まれたレジスト膜で開口の底部をマスクして膜をエッチングする工程とを備える。
【００１２】
【発明の実施の形態】
実施の形態１．
図１ないし図５は、本願発明の実施の形態１に係る半導体装置製造工程を示す概略工程断面図である。なお、以下に説明する各実施の形態で用いられる説明図において、同一又は相当部分には同一の符号を付してその説明を省略する。
【００１３】
図１を参照して、従来の技術と同様に、半導体基板１上に、第１絶縁膜３、接続孔５、Ｐｏｌｙ−Ｓｉプラグ７、第２絶縁膜９、第３絶縁膜１１、開口１３、Ｐｏｌｙ−Ｓｉ膜１５を形成して、Ｐｏｌｙ−Ｓｉ膜１５の表面を粗面化した後、開口１３を含むＰｏｌｙ−Ｓｉ膜１５上にポジ型フォトレジスト１１７を塗布し、開口１３内部にフォトレジスト膜１１７が残存し、開口部１３を除く部分のフォトレジスト膜１１７が除去されるように、遮光部が開口部１３より小さいフォトマスク１９を用いてフォトレジスト膜１１７を露光し、現像を行う。
【００１４】
図２は図１を上面からみたときの模式図である。フォトマスク１９の遮光部１９ａは開口部１３より小さい領域となっている。
【００１５】
次に、図３を参照して、開口部１３のレジスト膜１１７は現像後、除去されずに残存する。
【００１６】
次に、図４を参照して、塩素系ガスを用いてＰｏｌｙ−Ｓｉ膜１５をエッチバックする。
【００１７】
次に、図５を参照して、開口１３内以外の第３絶縁膜１１上のＰｏｌｙ−Ｓｉ膜１５がエッチングで除去された後、レジストを除去し、開口１３内にのみキャパシタ電極としてのＰｏｌｙ−Ｓｉ膜１５を形成する。
以後、所定のプロセスを経て半導体装置が完成する。
【００１８】
以上のように、本実施の形態１に係る発明によれば、開口部深さが浅い場合や開口部面積が大きい場合にも、ポジ型フォトレジストを用いて開口部内のポリシリコン膜上のレジストを残し、開口周辺のポリシリコン膜上部のレジストを除去することができ、開口部の構造によらず、キャパシタ電極形成プロセスの信頼性、半導体装置の製品歩留の安定性を改善することが可能となる。
【００１９】
実施の形態２．
実施の形態１では、遮光部が開口部より小さいフォトマスクを用いてポジ型フォトレジスト膜を露光し、開口部のレジスト膜が現像後に除去されずに残存するようにして、開口内にのみキャパシタ電極としてのＰｏｌｙ−Ｓｉ膜を形成した。これに対し、本実施の形態では、透過光部が開口部より小さいフォトマスクを用いてネガ型フォトレジスト膜を露光し、開口部のレジスト膜が現像後に除去されずに残存するようにして、開口部以外のレジスト膜が現像後に除去され、開口内にのみキャパシタ電極としてのＰｏｌｙ−Ｓｉ膜を形成するものである。
図６は、本願発明の実施の形態２に係る半導体装置製造工程を示す概略工程断面図である。
【００２０】
図６を参照して、実施の形態１と同様、半導体基板１上に、第１絶縁膜３、第１接続孔５、Ｐｏｌｙ−Ｓｉプラグ７、第２絶縁膜９、第３絶縁膜１１、開口部１３、Ｐｏｌｙ−Ｓｉ膜１５を形成して、Ｐｏｌｙ−Ｓｉ膜１５の表面を粗面化した後、開口１３を含むＰｏｌｙ−Ｓｉ膜１５上にネガ型フォトレジスト２１７を塗布し、開口部１３にフォトレジスト膜２１７が残存し、開口部１３を除く部分のフォトレジスト膜２１７が除去されるように、透過光部が開口部１３より小さいフォトマスク１９を用いてフォトレジスト膜２１７を露光し、現像を行う。
【００２１】
以後、実施の形態１と同様に、開口１３内を除く第３絶縁膜１１上のＰｏｌｙ−Ｓｉ膜１５が除去され、開口１３内にのみキャパシタ電極としてのＰｏｌｙ−Ｓｉ膜１５を形成した後、所定のプロセスを経て半導体装置が完成する。
【００２２】
以上のように、本実施の形態２に係る発明によれば、開口部深さが浅い場合や開口部面積が大きい場合にも、ネガ型フォトレジストを用いて開口部内のポリシリコン膜上のレジストを残し、開口周辺のポリシリコン膜上部のレジストを除去することができ、開口部の構造によらず、キャパシタ電極形成プロセスの信頼性、半導体装置の製品歩留の安定性を改善することが可能となる。
【００２３】
実施の形態３．
本実施の形態は、本発明の半導体装置の製造方法を、キャパシタを有する半導体記憶装置に適用したものである。
図７ないし図１５は、本願発明の実施の形態３に係る半導体装置製造工程を示す概略工程断面図である。
【００２４】
図７を参照して、単結晶シリコン基板１上に電界効果トランジスタ３１１を形成する。
【００２５】
次に、図８を参照して、電界効果トランジスタ３１１の上に層間絶縁膜３１３をＣＶＤ法等により形成し、レジスト塗布、露光、現像後、ドライエッチング技術により第１接続孔３１５を形成し、ＣＶＤ法で層間絶縁膜３１３上にＷ薄膜を形成し、エッチバックにより、第１接続孔３１５内にＷプラグ３１７を形成する。さらに、レジスト塗布、露光、現像後、ドライエッチング技術により第１配線用の第１溝３１９を形成し、ＣＶＤ法およびＣＭＰ法によりＰｏｌｙ−Ｓｉ膜からなる第１配線３２５を形成する。
【００２６】
次に、図９を参照して、第１配線３２５を含む層間絶縁膜３１３の上にレジスト塗布し、露光、現像後、ドライエッチング技術により第２接続孔３２７を形成し、ＣＶＤ法によりＰｏｌｙ−Ｓｉ膜を形成し、エッチバックにて第２接続孔３２７内にＰｏｌｙ−Ｓｉを埋め込み、Ｐｏｌｙ−Ｓｉプラグ３２９を形成する。さらにＰｏｌｙ−Ｓｉプラグ３２９を含む層間絶縁膜３１３の上に膜厚９０ｎｍのシリコン窒化膜からなる第２絶縁膜３３１をＣＶＤ法等により形成し、第２絶縁膜３３１の上に膜厚３００ｎｍのシリコン酸化膜からなる第３絶縁膜３３３をＣＶＤ法等により形成し、レジスト塗布、露光、現像後、ドライエッチング技術により開口３３５を形成する。
【００２７】
次に、図１０を参照して、開口３３５を含む第３絶縁膜３３３の上に膜厚９０ｎｍのＰｏｌｙ−Ｓｉ膜３３７をＣＶＤ法等により形成し、さらに表面積を大きくするために選択ＣＶＤ法を用いてＰｏｌｙ−Ｓｉ膜３３７の表面を粗面化する。
【００２８】
次に、図１１を参照して、開口３３５を含むＰｏｌｙ−Ｓｉ膜３３７上にポジ型フォトレジスト３３９を塗布し、開口３３５内部にフォトレジスト膜３３９が残存し、開口３３５を除く部分のフォトレジスト膜３３９が除去されるように、遮光部が開口３３５より小さいフォトマスク３４１を用いてフォトレジスト膜３３９を露光し、現像を行う。
本実施例では、ポジ型フォトレジストを用いたが、ネガ型フォトレジストを塗布し、透過光部が開口より小さいフォトマスクを用いてネガ型フォトレジストを露光、現像してもよい。
【００２９】
次に、図１２を参照して、開口３３５内部のレジスト膜３３９は現像後、除去されずに残存する。
【００３０】
次に、図１３を参照して、塩素系ガスを用いてＰｏｌｙ−Ｓｉ膜３３７をエッチバックする。
【００３１】
次に、図１４を参照して、開口３３５内を除く第３絶縁膜３３３上のＰｏｌｙ−Ｓｉ膜３３７がエッチングで除去された後、開口３３５内部に残存するレジスト３３９を除去し、開口３３５内にのみキャパシタ電極としてのＰｏｌｙ−Ｓｉ膜３３７を形成する。
【００３２】
次に、図１５を参照して、キャパシタ形成のための誘電体膜３４３、セルプレート３４５を形成する。
以後、所定のプロセスを経て半導体記憶装置が完成する。
【００３３】
以上のように、本実施の形態３に係る発明によれば、実際のデバイスにおけるキャパシタ電極形成において、開口部のアスペクト比が小さい場合にも開口部内のポリシリコン膜上のレジストを残し、ポリシリコン膜上部のレジストを除去することができ、開口部の構造によらず、キャパシタ電極形成プロセスの信頼性、半導体装置の製品歩留の安定性を改善することが可能となる。
【００３４】
実施の形態４．
本実施の形態は、本発明の半導体装置の製造方法を、多層配線構造を有する半導体装置に適用したものである。
図１６ないし図２５は、本願発明の実施の形態４に係る半導体装置製造工程を示す概略工程断面図である。
【００３５】
図１６を参照して、単結晶シリコン基板１上に電界効果トランジスタ３１１を形成する。
【００３６】
次に、図１７を参照して、電界効果トランジスタ３１１の上に層間絶縁膜３１３をＣＶＤ法等により形成し、レジスト塗布、露光、現像後、ドライエッチング技術により第１接続孔３１５を形成し、選択ＣＶＤ法により、第１接続孔３１５内にＷプラグ３１７を形成する。更に、層間絶縁膜３１３の上に第２絶縁膜３３１を形成し、レジスト塗布、露光、現像後、ドライエッチング技術により第１配線用の第１溝３１９を形成し、スパッタリング法により第１溝３１９の底部及び側壁、層間絶縁膜上にＴａＮ薄膜３２１を形成し、ＴａＮ薄膜３２１の上にＣＶＤ法またはメッキ法により銅薄膜３２３を形成した後、ＣＭＰ法により銅薄膜３２３、ＴａＮ薄膜３２１を研磨して、第１溝３１９の内部にＴａＮ薄膜３２１を下層に銅薄膜３２３を上層に有する積層配線からなる第１配線３２５を形成する。
【００３７】
次に、図１８を参照して、第１配線３２５を含む第２絶縁膜３３１の上に膜厚６０ｎｍのシリコン窒化膜からなる第３絶縁膜４２７をＣＶＤ法等により形成し、第３絶縁膜４２７の上に、膜厚４００ｎｍのシリコン酸化膜からなる第４絶縁膜４２９をＣＶＤ法等により形成し、第４絶縁膜４２９の上に膜厚６０ｎｍのシリコン窒化膜からなる第５絶縁膜４３１をＣＶＤ法等により形成する。更に、この第５絶縁膜４３１の上に膜厚３００ｎｍのシリコン酸化膜からなる第６絶縁膜４３３をＣＶＤ法等により形成し、第６絶縁膜４３３の上に膜厚９０ｎｍのシリコン窒化酸化膜をパターニング用の反射防止膜４３５としてＣＶＤ法等により形成する。
【００３８】
次に、図１９を参照して、反射防止膜４３５の上に第１レジスト膜４３７を塗布し、露光、現像により第２接続孔４３９を形成する。
【００３９】
次に、図２０を参照して、反射防止膜４３５の上に、膜厚８００ｎｍのポジ型フォトレジスト膜を塗布し、第２接続孔４３９の内部をフォトレジスト膜１３で埋め込む。第２接続孔４３９の開口部より小さい遮光部を持つフォトマスク３４１を用いて露光、現像する。
本実施例では、ポジ型フォトレジストを用いたが、ネガ型フォトレジストを塗布し、透過光部が開口より小さいフォトマスクを用いてネガ型フォトレジストを露光、現像してもよい。
【００４０】
次に、図２１を参照して、第２接続孔４３９内部に残存するレジストを硬化処理し、レジストプラグ４４１が形成される。
【００４１】
次に、図２２を参照して、反射防止膜４３５の上に第２レジスト膜４４３を塗布し、露光、現像により第２溝および第２接続孔４３９を含む第３溝を形成するためのパターニングを実施する。
【００４２】
次に、図２３を参照して、第２レジスト膜４４３をマスクとして、ドライエッチング技術により、反射防止膜４３５をエッチングし、第５絶縁膜４３１をストッパーとして第６絶縁膜４３３をエッチングし、アッシング技術、ウエット技術により残った第２レジスト膜４４３を除去することにより、第２溝４４５を形成する。また、同時にレジストプラグ４４１が埋め込まれた状態の第２接続孔４３９上に第３溝４４７を形成する。
【００４３】
次に、図２４を参照して、第２接続孔４３９内部のレジストプラグ４４１と第２レジスト膜４４３をドライ技術により除去し、反射防止膜４３５をエッチングし、第２溝４４５の底部の第３絶縁膜４３１および第３溝４４７の底部の第２接続孔４３９の周囲の第３絶縁膜４３１をエッチングし、更に第２接続孔４３９の底部のストッパーの第１絶縁膜４２７をエッチングし、第２溝４４５と、第２接続孔４３９を含む第３溝４４７から成るデュアルダマシン配線形成用の溝を形成する。
【００４４】
次に、図２５を参照して、スパッタリング法により第２溝４４５と、第２接続孔４３９を含む第３溝４４７の底部及び側壁及び第６絶縁膜４３３の上に膜厚６０ｎｍのＴａＮ薄膜４４９を形成し、ＴａＮ薄膜４４９の上にＣＶＤ法またはメッキ法により膜厚１μｍの銅薄膜４５１を形成した後、ＣＭＰ法により銅薄膜４５１を研磨し、更にＴａＮ薄膜４４９を研磨して、第２溝４４５と、第２接続孔４３９を含む第３溝４４７の内部にＴａＮ薄膜４４９を下層に銅薄膜４５１を上層に有する積層配線から成る、デュアルダマシン配線による第２配線４５３を形成する。
以後、所定のプロセスを経て半導体装置が完成する。
【００４５】
以上のように、本実施の形態４に係る発明によれば、実際のデバイスにおける第２配線の形成において、第２接続孔を含む第３溝を形成する際に、第２接続孔内部にフォトマスクを用いてレジストプラグを形成するので、開口部のアスペクト比小さい場合にも第２接続孔底に保護膜としてのレジストプラグを形成することが可能となる。
また本発明は、半導体装置の製造方法に限らず、基板上の層間膜に開口を形成する工程を含むデバイスの製造方法に応用可能で、例えば液晶表示装置の製造方法にも応用可能である。
【００４６】
【発明の効果】
この発明は、以上のように構成されているので以下に示すような効果を奏する。
請求項１に係る発明によれば、レジスト膜を層間膜の開口部と概ね同じ形状にパターニングして開口部内にレジスト膜を埋め込むことにより、開口部のアスペクト比が小さい場合にも開口部底に、次工程のための保護膜を形成することが可能となる。
【００４７】
また、請求項２に係る発明によれば、開口を含む層間膜上に膜を形成し、レジスト膜を開口部と概ね同じ形状にパターニングして開口部内の膜上にレジスト膜を埋め込むことにより、開口部のアスペクト比が小さい場合にも、開口部底の膜を保護するための保護膜を形成することが可能となる。
【００４８】
また、請求項３に係る発明によれば、遮光部が開口部より小さいフォトマスクを用いてポジ型レジストをパターニングするので、開口部以外の部分のレジスト膜が残存することを防ぐことができる。
【００４９】
また、請求項４に係る発明によれば、透過光部が開口部より小さいフォトマスクを用いてネガ型レジストをパターニングするので、開口部以外の部分のレジスト膜が残存することを防ぐことができる。
【００５０】
また、請求項５に係る発明によれば、レジスト膜を層間絶縁膜の開口部と概ね同じ形状にパターニングして開口部内にレジスト膜を埋め込むことにより、開口部のアスペクト比が小さい場合にも開口部底に、次工程のための保護膜を形成し、開口部底の層間膜だけを残して層間膜をエッチングすることが可能となり、半導体装置の製品歩留の安定性を改善することが可能となる。
【００５１】
また、請求項６に係る発明によれば、開口を含む層間膜上に膜を形成し、レジスト膜を開口部と概ね同じ形状にパターニングして開口部内の膜上にレジスト膜を埋め込むことにより、開口部のアスペクト比が小さい場合にも、開口部底の膜を保護するための保護膜を形成し、開口部底の膜だけを残して膜をエッチングすることが可能となり、半導体装置の製品歩留の安定性を改善することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体装置のキャパシタ形成プロセスを示す断面図である。
【図２】本発明の実施の形態１に係る半導体装置のキャパシタ形成プロセスを示す上面図である。
【図３】本発明の実施の形態１に係る半導体装置のキャパシタ形成プロセスを示す断面図である。
【図４】本発明の実施の形態１に係る半導体装置のキャパシタ形成プロセスを示す断面図である。
【図５】本発明の実施の形態１に係る半導体装置のキャパシタ形成プロセスを示す断面図である。
【図６】本発明の実施の形態２に係る半導体装置のキャパシタ形成プロセスを示す断面図である。
【図７】本発明の実施の形態３に係る半導体記憶装置の製造工程を説明するための断面図模式である。
【図８】本発明の実施の形態３に係る半導体記憶装置の製造工程を説明するための断面図模式である。
【図９】本発明の実施の形態３に係る半導体記憶装置の製造工程を説明するための断面図模式である。
【図１０】本発明の実施の形態３に係る半導体記憶装置の製造工程を説明するための断面図模式である。
【図１１】本発明の実施の形態３に係る半導体記憶装置の製造工程を説明するための断面図模式である。
【図１２】本発明の実施の形態３に係る半導体記憶装置の製造工程を説明するための断面図模式である。
【図１３】本発明の実施の形態３に係る半導体記憶装置の製造工程を説明するための断面図模式である。
【図１４】本発明の実施の形態３に係る半導体記憶装置の製造工程を説明するための断面図模式である。
【図１５】本発明の実施の形態３に係る半導体記憶装置の製造工程を説明するための断面図模式である。
【図１６】本発明の実施の形態４に係る電界効果トランジスタの製造工程を説明するための断面模式図である。
【図１７】本発明の実施の形態４に係る電界効果トランジスタの製造工程を説明するための断面模式図である。
【図１８】本発明の実施の形態４に係る電界効果トランジスタの製造工程を説明するための断面模式図である。
【図１９】本発明の実施の形態４に係る電界効果トランジスタの製造工程を説明するための断面模式図である。
【図２０】本発明の実施の形態４に係る電界効果トランジスタの製造工程を説明するための断面模式図である。
【図２１】本発明の実施の形態４に係る電界効果トランジスタの製造工程を説明するための断面模式図である。
【図２２】本発明の実施の形態４に係る電界効果トランジスタの製造工程を説明するための断面模式図である。
【図２３】本発明の実施の形態４に係る電界効果トランジスタの製造工程を説明するための断面模式図である。
【図２４】本発明の実施の形態４に係る電界効果トランジスタの製造工程を説明するための断面模式図である。
【図２５】本発明の実施の形態４に係る電界効果トランジスタの製造工程を説明するための断面模式図である。
【符号の説明】
１ 半導体基板
３ 第１絶縁膜
９ 第２絶縁膜
１１ 第３絶縁膜
１３ 開口
１５ Ｐｏｌｙ−Ｓｉ膜
１１７ フォトレジスト
１９ フォトマスク
１９ａ フォトマスクの遮光部
２１７ フォトレジスト
３３３ 第３絶縁膜
３３５ 開口
３３７ Ｐｏｌｙ−Ｓｉ膜
３３９ フォトレジスト
３４１ フォトマスク
４２９ 第４絶縁膜
４３１ 第５絶縁膜
４３３ 第６絶縁膜
４３９ 第２接続孔
４４１ フォトレジスト
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、更に詳しくは、キャパシタ形成やデュアルダマシン・プロセスにおいて、開口部分の底を次工程の処理に対して保護する方法に関する。
【０００２】
【従来の技術】
従来、開口部の底を保護する方法として、例えば半導体装置の円筒型キャパシタ形成を行う場合には、酸化膜を開口したのちＰｏｌｙ−Ｓｉなどの膜の全面成膜を行い、その後レジストなどの有機膜を塗布法で形成し、露光量を調整して全面露光を行い、レジスト膜を開口部の底のみエッチング用マスクとして残存させてＰｏｌｙ−Ｓｉ膜を保護し、ドライエッチバックにて、開口内部のＰｏｌｙ−Ｓｉ以外を除去する方法を採っていた（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平８−２０４１５０号公報（第４頁、第１図）
【０００４】
【発明が解決しようとする課題】
従来の半導体装置の開口部の底を保護する方法では、保護材料として用いる有機膜として、ポジ型フォトレジストを用い、全面露光を行うことによって、開口部上部のレジストは露光、現像にて完全に除去されるが、開口底部には露光光が届かないためにレジストが残存することを利用し、開口部底のＰｏｌｙ−Ｓｉ膜の保護を実現することができていた。また、他の方法として、レジストなどの有機膜を塗布した後、レジストをエッチバックする方法でも同様な効果が得られている。
しかしながら、これらの方法では開口部のアスペクト比が小さい場合、すなわち開口部深さが浅い場合や開口部面積が大きい場合に、開口部底のレジストを残した場合には、開口周辺の絶縁膜上部のレジストも残として残っていたり、絶縁膜上部のレジストを除去できれば開口部底のレジストも除去されてしまうといった問題が生じる。
【０００５】
本発明は、上記のような問題を解消するためになされたもので、
溝パターンやホールパターンの構造によらず、その底部のみにレジストの埋め込みを可能にし、次工程のための保護膜を形成できるレジスト埋め込み方法および半導体装置の製造方法を提供するものである。
【０００６】
【課題を解決するための手段】
上記の目的を達成するための本発明の第１の態様に係るレジスト埋め込み方法は、
基板上に層間膜を形成する工程と、層間膜に開口を形成する工程と、開口を含む層間膜上にレジスト膜を塗布する工程と、レジスト膜を開口部と概ね同じ形状にパターニングして開口内部にレジスト膜を埋め込む工程とを備える。
【０００７】
上記の目的を達成するための本発明の第２の態様に係るレジスト埋め込み方法は、
基板上に層間膜を形成する工程と、層間膜に開口を形成する工程と、開口を含む層間膜上に膜を形成する工程と、膜上にレジスト膜を塗布する工程と、レジスト膜を開口部と概ね同じ形状にパターニングして開口内部にレジスト膜を埋め込む工程とを備える。
【０００８】
上記の目的を達成するための本発明の第３の態様に係るレジスト埋め込み方法は、
レジストがポジ型レジストで、開口部より小さい領域の遮光部を持つフォトマスクを用いてレジストをパターニングすることを特徴とする。
【０００９】
上記の目的を達成するための本発明の第４の態様に係るレジスト埋め込み方法は、
レジストがネガ型レジストで、開口部より小さい領域の透過光部を待つフォトマスクを用いてレジストをパターニングすることを特徴とする。
【００１０】
上記の目的を達成するための本発明の第５の態様に係る半導体装置の製造方法は、
半導体基板上に層間膜を形成する工程と、層間膜に開口を形成する工程と、開口を含む層間膜上にレジスト膜を塗布する工程と、レジスト膜を開口部と概ね同じ形状にパターニングして開口内部にレジスト膜を埋め込む工程と、開口部に埋め込まれたレジスト膜で開口の底部をマスクして層間膜をエッチングする工程とを備える。
【００１１】
上記の目的を達成するための本発明の第６の態様に係る半導体装置の製造方法は、
半導体基板上に層間膜を形成する工程と、層間膜に開口を形成する工程と、開口を含む層間膜上に膜を形成する工程と、膜上にレジスト膜を塗布する工程と、レジスト膜を開口部と概ね同じ形状にパターニングして開口内部にレジスト膜を埋め込む工程と、開口部に埋め込まれたレジスト膜で開口の底部をマスクして膜をエッチングする工程とを備える。
【００１２】
【発明の実施の形態】
実施の形態１．
図１ないし図５は、本願発明の実施の形態１に係る半導体装置製造工程を示す概略工程断面図である。なお、以下に説明する各実施の形態で用いられる説明図において、同一又は相当部分には同一の符号を付してその説明を省略する。
【００１３】
図１を参照して、従来の技術と同様に、半導体基板１上に、第１絶縁膜３、接続孔５、Ｐｏｌｙ−Ｓｉプラグ７、第２絶縁膜９、第３絶縁膜１１、開口１３、Ｐｏｌｙ−Ｓｉ膜１５を形成して、Ｐｏｌｙ−Ｓｉ膜１５の表面を粗面化した後、開口１３を含むＰｏｌｙ−Ｓｉ膜１５上にポジ型フォトレジスト１１７を塗布し、開口１３内部にフォトレジスト膜１１７が残存し、開口部１３を除く部分のフォトレジスト膜１１７が除去されるように、遮光部が開口部１３より小さいフォトマスク１９を用いてフォトレジスト膜１１７を露光し、現像を行う。
【００１４】
図２は図１を上面からみたときの模式図である。フォトマスク１９の遮光部１９ａは開口部１３より小さい領域となっている。
【００１５】
次に、図３を参照して、開口部１３のレジスト膜１１７は現像後、除去されずに残存する。
【００１６】
次に、図４を参照して、塩素系ガスを用いてＰｏｌｙ−Ｓｉ膜１５をエッチバックする。
【００１７】
次に、図５を参照して、開口１３内以外の第３絶縁膜１１上のＰｏｌｙ−Ｓｉ膜１５がエッチングで除去された後、レジストを除去し、開口１３内にのみキャパシタ電極としてのＰｏｌｙ−Ｓｉ膜１５を形成する。
以後、所定のプロセスを経て半導体装置が完成する。
【００１８】
以上のように、本実施の形態１に係る発明によれば、開口部深さが浅い場合や開口部面積が大きい場合にも、ポジ型フォトレジストを用いて開口部内のポリシリコン膜上のレジストを残し、開口周辺のポリシリコン膜上部のレジストを除去することができ、開口部の構造によらず、キャパシタ電極形成プロセスの信頼性、半導体装置の製品歩留の安定性を改善することが可能となる。
【００１９】
実施の形態２．
実施の形態１では、遮光部が開口部より小さいフォトマスクを用いてポジ型フォトレジスト膜を露光し、開口部のレジスト膜が現像後に除去されずに残存するようにして、開口内にのみキャパシタ電極としてのＰｏｌｙ−Ｓｉ膜を形成した。これに対し、本実施の形態では、透過光部が開口部より小さいフォトマスクを用いてネガ型フォトレジスト膜を露光し、開口部のレジスト膜が現像後に除去されずに残存するようにして、開口部以外のレジスト膜が現像後に除去され、開口内にのみキャパシタ電極としてのＰｏｌｙ−Ｓｉ膜を形成するものである。
図６は、本願発明の実施の形態２に係る半導体装置製造工程を示す概略工程断面図である。
【００２０】
図６を参照して、実施の形態１と同様、半導体基板１上に、第１絶縁膜３、第１接続孔５、Ｐｏｌｙ−Ｓｉプラグ７、第２絶縁膜９、第３絶縁膜１１、開口部１３、Ｐｏｌｙ−Ｓｉ膜１５を形成して、Ｐｏｌｙ−Ｓｉ膜１５の表面を粗面化した後、開口１３を含むＰｏｌｙ−Ｓｉ膜１５上にネガ型フォトレジスト２１７を塗布し、開口部１３にフォトレジスト膜２１７が残存し、開口部１３を除く部分のフォトレジスト膜２１７が除去されるように、透過光部が開口部１３より小さいフォトマスク１９を用いてフォトレジスト膜２１７を露光し、現像を行う。
【００２１】
以後、実施の形態１と同様に、開口１３内を除く第３絶縁膜１１上のＰｏｌｙ−Ｓｉ膜１５が除去され、開口１３内にのみキャパシタ電極としてのＰｏｌｙ−Ｓｉ膜１５を形成した後、所定のプロセスを経て半導体装置が完成する。
【００２２】
以上のように、本実施の形態２に係る発明によれば、開口部深さが浅い場合や開口部面積が大きい場合にも、ネガ型フォトレジストを用いて開口部内のポリシリコン膜上のレジストを残し、開口周辺のポリシリコン膜上部のレジストを除去することができ、開口部の構造によらず、キャパシタ電極形成プロセスの信頼性、半導体装置の製品歩留の安定性を改善することが可能となる。
【００２３】
実施の形態３．
本実施の形態は、本発明の半導体装置の製造方法を、キャパシタを有する半導体記憶装置に適用したものである。
図７ないし図１５は、本願発明の実施の形態３に係る半導体装置製造工程を示す概略工程断面図である。
【００２４】
図７を参照して、単結晶シリコン基板１上に電界効果トランジスタ３１１を形成する。
【００２５】
次に、図８を参照して、電界効果トランジスタ３１１の上に層間絶縁膜３１３をＣＶＤ法等により形成し、レジスト塗布、露光、現像後、ドライエッチング技術により第１接続孔３１５を形成し、ＣＶＤ法で層間絶縁膜３１３上にＷ薄膜を形成し、エッチバックにより、第１接続孔３１５内にＷプラグ３１７を形成する。さらに、レジスト塗布、露光、現像後、ドライエッチング技術により第１配線用の第１溝３１９を形成し、ＣＶＤ法およびＣＭＰ法によりＰｏｌｙ−Ｓｉ膜からなる第１配線３２５を形成する。
【００２６】
次に、図９を参照して、第１配線３２５を含む層間絶縁膜３１３の上にレジスト塗布し、露光、現像後、ドライエッチング技術により第２接続孔３２７を形成し、ＣＶＤ法によりＰｏｌｙ−Ｓｉ膜を形成し、エッチバックにて第２接続孔３２７内にＰｏｌｙ−Ｓｉを埋め込み、Ｐｏｌｙ−Ｓｉプラグ３２９を形成する。さらにＰｏｌｙ−Ｓｉプラグ３２９を含む層間絶縁膜３１３の上に膜厚９０ｎｍのシリコン窒化膜からなる第２絶縁膜３３１をＣＶＤ法等により形成し、第２絶縁膜３３１の上に膜厚３００ｎｍのシリコン酸化膜からなる第３絶縁膜３３３をＣＶＤ法等により形成し、レジスト塗布、露光、現像後、ドライエッチング技術により開口３３５を形成する。
【００２７】
次に、図１０を参照して、開口３３５を含む第３絶縁膜３３３の上に膜厚９０ｎｍのＰｏｌｙ−Ｓｉ膜３３７をＣＶＤ法等により形成し、さらに表面積を大きくするために選択ＣＶＤ法を用いてＰｏｌｙ−Ｓｉ膜３３７の表面を粗面化する。
【００２８】
次に、図１１を参照して、開口３３５を含むＰｏｌｙ−Ｓｉ膜３３７上にポジ型フォトレジスト３３９を塗布し、開口３３５内部にフォトレジスト膜３３９が残存し、開口３３５を除く部分のフォトレジスト膜３３９が除去されるように、遮光部が開口３３５より小さいフォトマスク３４１を用いてフォトレジスト膜３３９を露光し、現像を行う。
本実施例では、ポジ型フォトレジストを用いたが、ネガ型フォトレジストを塗布し、透過光部が開口より小さいフォトマスクを用いてネガ型フォトレジストを露光、現像してもよい。
【００２９】
次に、図１２を参照して、開口３３５内部のレジスト膜３３９は現像後、除去されずに残存する。
【００３０】
次に、図１３を参照して、塩素系ガスを用いてＰｏｌｙ−Ｓｉ膜３３７をエッチバックする。
【００３１】
次に、図１４を参照して、開口３３５内を除く第３絶縁膜３３３上のＰｏｌｙ−Ｓｉ膜３３７がエッチングで除去された後、開口３３５内部に残存するレジスト３３９を除去し、開口３３５内にのみキャパシタ電極としてのＰｏｌｙ−Ｓｉ膜３３７を形成する。
【００３２】
次に、図１５を参照して、キャパシタ形成のための誘電体膜３４３、セルプレート３４５を形成する。
以後、所定のプロセスを経て半導体記憶装置が完成する。
【００３３】
以上のように、本実施の形態３に係る発明によれば、実際のデバイスにおけるキャパシタ電極形成において、開口部のアスペクト比が小さい場合にも開口部内のポリシリコン膜上のレジストを残し、ポリシリコン膜上部のレジストを除去することができ、開口部の構造によらず、キャパシタ電極形成プロセスの信頼性、半導体装置の製品歩留の安定性を改善することが可能となる。
【００３４】
実施の形態４．
本実施の形態は、本発明の半導体装置の製造方法を、多層配線構造を有する半導体装置に適用したものである。
図１６ないし図２５は、本願発明の実施の形態４に係る半導体装置製造工程を示す概略工程断面図である。
【００３５】
図１６を参照して、単結晶シリコン基板１上に電界効果トランジスタ３１１を形成する。
【００３６】
次に、図１７を参照して、電界効果トランジスタ３１１の上に層間絶縁膜３１３をＣＶＤ法等により形成し、レジスト塗布、露光、現像後、ドライエッチング技術により第１接続孔３１５を形成し、選択ＣＶＤ法により、第１接続孔３１５内にＷプラグ３１７を形成する。更に、層間絶縁膜３１３の上に第２絶縁膜３３１を形成し、レジスト塗布、露光、現像後、ドライエッチング技術により第１配線用の第１溝３１９を形成し、スパッタリング法により第１溝３１９の底部及び側壁、層間絶縁膜上にＴａＮ薄膜３２１を形成し、ＴａＮ薄膜３２１の上にＣＶＤ法またはメッキ法により銅薄膜３２３を形成した後、ＣＭＰ法により銅薄膜３２３、ＴａＮ薄膜３２１を研磨して、第１溝３１９の内部にＴａＮ薄膜３２１を下層に銅薄膜３２３を上層に有する積層配線からなる第１配線３２５を形成する。
【００３７】
次に、図１８を参照して、第１配線３２５を含む第２絶縁膜３３１の上に膜厚６０ｎｍのシリコン窒化膜からなる第３絶縁膜４２７をＣＶＤ法等により形成し、第３絶縁膜４２７の上に、膜厚４００ｎｍのシリコン酸化膜からなる第４絶縁膜４２９をＣＶＤ法等により形成し、第４絶縁膜４２９の上に膜厚６０ｎｍのシリコン窒化膜からなる第５絶縁膜４３１をＣＶＤ法等により形成する。更に、この第５絶縁膜４３１の上に膜厚３００ｎｍのシリコン酸化膜からなる第６絶縁膜４３３をＣＶＤ法等により形成し、第６絶縁膜４３３の上に膜厚９０ｎｍのシリコン窒化酸化膜をパターニング用の反射防止膜４３５としてＣＶＤ法等により形成する。
【００３８】
次に、図１９を参照して、反射防止膜４３５の上に第１レジスト膜４３７を塗布し、露光、現像により第２接続孔４３９を形成する。
【００３９】
次に、図２０を参照して、反射防止膜４３５の上に、膜厚８００ｎｍのポジ型フォトレジスト膜を塗布し、第２接続孔４３９の内部をフォトレジスト膜１３で埋め込む。第２接続孔４３９の開口部より小さい遮光部を持つフォトマスク３４１を用いて露光、現像する。
本実施例では、ポジ型フォトレジストを用いたが、ネガ型フォトレジストを塗布し、透過光部が開口より小さいフォトマスクを用いてネガ型フォトレジストを露光、現像してもよい。
【００４０】
次に、図２１を参照して、第２接続孔４３９内部に残存するレジストを硬化処理し、レジストプラグ４４１が形成される。
【００４１】
次に、図２２を参照して、反射防止膜４３５の上に第２レジスト膜４４３を塗布し、露光、現像により第２溝および第２接続孔４３９を含む第３溝を形成するためのパターニングを実施する。
【００４２】
次に、図２３を参照して、第２レジスト膜４４３をマスクとして、ドライエッチング技術により、反射防止膜４３５をエッチングし、第５絶縁膜４３１をストッパーとして第６絶縁膜４３３をエッチングし、アッシング技術、ウエット技術により残った第２レジスト膜４４３を除去することにより、第２溝４４５を形成する。また、同時にレジストプラグ４４１が埋め込まれた状態の第２接続孔４３９上に第３溝４４７を形成する。
【００４３】
次に、図２４を参照して、第２接続孔４３９内部のレジストプラグ４４１と第２レジスト膜４４３をドライ技術により除去し、反射防止膜４３５をエッチングし、第２溝４４５の底部の第３絶縁膜４３１および第３溝４４７の底部の第２接続孔４３９の周囲の第３絶縁膜４３１をエッチングし、更に第２接続孔４３９の底部のストッパーの第１絶縁膜４２７をエッチングし、第２溝４４５と、第２接続孔４３９を含む第３溝４４７から成るデュアルダマシン配線形成用の溝を形成する。
【００４４】
次に、図２５を参照して、スパッタリング法により第２溝４４５と、第２接続孔４３９を含む第３溝４４７の底部及び側壁及び第６絶縁膜４３３の上に膜厚６０ｎｍのＴａＮ薄膜４４９を形成し、ＴａＮ薄膜４４９の上にＣＶＤ法またはメッキ法により膜厚１μｍの銅薄膜４５１を形成した後、ＣＭＰ法により銅薄膜４５１を研磨し、更にＴａＮ薄膜４４９を研磨して、第２溝４４５と、第２接続孔４３９を含む第３溝４４７の内部にＴａＮ薄膜４４９を下層に銅薄膜４５１を上層に有する積層配線から成る、デュアルダマシン配線による第２配線４５３を形成する。
以後、所定のプロセスを経て半導体装置が完成する。
【００４５】
以上のように、本実施の形態４に係る発明によれば、実際のデバイスにおける第２配線の形成において、第２接続孔を含む第３溝を形成する際に、第２接続孔内部にフォトマスクを用いてレジストプラグを形成するので、開口部のアスペクト比小さい場合にも第２接続孔底に保護膜としてのレジストプラグを形成することが可能となる。
また本発明は、半導体装置の製造方法に限らず、基板上の層間膜に開口を形成する工程を含むデバイスの製造方法に応用可能で、例えば液晶表示装置の製造方法にも応用可能である。
【００４６】
【発明の効果】
この発明は、以上のように構成されているので以下に示すような効果を奏する。
請求項１に係る発明によれば、レジスト膜を層間膜の開口部と概ね同じ形状にパターニングして開口部内にレジスト膜を埋め込むことにより、開口部のアスペクト比が小さい場合にも開口部底に、次工程のための保護膜を形成することが可能となる。
【００４７】
また、請求項２に係る発明によれば、開口を含む層間膜上に膜を形成し、レジスト膜を開口部と概ね同じ形状にパターニングして開口部内の膜上にレジスト膜を埋め込むことにより、開口部のアスペクト比が小さい場合にも、開口部底の膜を保護するための保護膜を形成することが可能となる。
【００４８】
また、請求項３に係る発明によれば、遮光部が開口部より小さいフォトマスクを用いてポジ型レジストをパターニングするので、開口部以外の部分のレジスト膜が残存することを防ぐことができる。
【００４９】
また、請求項４に係る発明によれば、透過光部が開口部より小さいフォトマスクを用いてネガ型レジストをパターニングするので、開口部以外の部分のレジスト膜が残存することを防ぐことができる。
【００５０】
また、請求項５に係る発明によれば、レジスト膜を層間絶縁膜の開口部と概ね同じ形状にパターニングして開口部内にレジスト膜を埋め込むことにより、開口部のアスペクト比が小さい場合にも開口部底に、次工程のための保護膜を形成し、開口部底の層間膜だけを残して層間膜をエッチングすることが可能となり、半導体装置の製品歩留の安定性を改善することが可能となる。
【００５１】
また、請求項６に係る発明によれば、開口を含む層間膜上に膜を形成し、レジスト膜を開口部と概ね同じ形状にパターニングして開口部内の膜上にレジスト膜を埋め込むことにより、開口部のアスペクト比が小さい場合にも、開口部底の膜を保護するための保護膜を形成し、開口部底の膜だけを残して膜をエッチングすることが可能となり、半導体装置の製品歩留の安定性を改善することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体装置のキャパシタ形成プロセスを示す断面図である。
【図２】本発明の実施の形態１に係る半導体装置のキャパシタ形成プロセスを示す上面図である。
【図３】本発明の実施の形態１に係る半導体装置のキャパシタ形成プロセスを示す断面図である。
【図４】本発明の実施の形態１に係る半導体装置のキャパシタ形成プロセスを示す断面図である。
【図５】本発明の実施の形態１に係る半導体装置のキャパシタ形成プロセスを示す断面図である。
【図６】本発明の実施の形態２に係る半導体装置のキャパシタ形成プロセスを示す断面図である。
【図７】本発明の実施の形態３に係る半導体記憶装置の製造工程を説明するための断面図模式である。
【図８】本発明の実施の形態３に係る半導体記憶装置の製造工程を説明するための断面図模式である。
【図９】本発明の実施の形態３に係る半導体記憶装置の製造工程を説明するための断面図模式である。
【図１０】本発明の実施の形態３に係る半導体記憶装置の製造工程を説明するための断面図模式である。
【図１１】本発明の実施の形態３に係る半導体記憶装置の製造工程を説明するための断面図模式である。
【図１２】本発明の実施の形態３に係る半導体記憶装置の製造工程を説明するための断面図模式である。
【図１３】本発明の実施の形態３に係る半導体記憶装置の製造工程を説明するための断面図模式である。
【図１４】本発明の実施の形態３に係る半導体記憶装置の製造工程を説明するための断面図模式である。
【図１５】本発明の実施の形態３に係る半導体記憶装置の製造工程を説明するための断面図模式である。
【図１６】本発明の実施の形態４に係る電界効果トランジスタの製造工程を説明するための断面模式図である。
【図１７】本発明の実施の形態４に係る電界効果トランジスタの製造工程を説明するための断面模式図である。
【図１８】本発明の実施の形態４に係る電界効果トランジスタの製造工程を説明するための断面模式図である。
【図１９】本発明の実施の形態４に係る電界効果トランジスタの製造工程を説明するための断面模式図である。
【図２０】本発明の実施の形態４に係る電界効果トランジスタの製造工程を説明するための断面模式図である。
【図２１】本発明の実施の形態４に係る電界効果トランジスタの製造工程を説明するための断面模式図である。
【図２２】本発明の実施の形態４に係る電界効果トランジスタの製造工程を説明するための断面模式図である。
【図２３】本発明の実施の形態４に係る電界効果トランジスタの製造工程を説明するための断面模式図である。
【図２４】本発明の実施の形態４に係る電界効果トランジスタの製造工程を説明するための断面模式図である。
【図２５】本発明の実施の形態４に係る電界効果トランジスタの製造工程を説明するための断面模式図である。
【符号の説明】
１ 半導体基板
３ 第１絶縁膜
９ 第２絶縁膜
１１ 第３絶縁膜
１３ 開口
１５ Ｐｏｌｙ−Ｓｉ膜
１１７ フォトレジスト
１９ フォトマスク
１９ａ フォトマスクの遮光部
２１７ フォトレジスト
３３３ 第３絶縁膜
３３５ 開口
３３７ Ｐｏｌｙ−Ｓｉ膜
３３９ フォトレジスト
３４１ フォトマスク
４２９ 第４絶縁膜
４３１ 第５絶縁膜
４３３ 第６絶縁膜
４３９ 第２接続孔
４４１ フォトレジスト
Claims (6)
- 基板上に、層間膜を形成する工程と、
前記層間膜に開口を形成する工程と、
前記開口を含む前記層間膜上にレジスト膜を塗布する工程と、
前記レジスト膜を前記開口部と概ね同じ形状にパターニングして前記開口内部に前記レジスト膜を埋め込む工程とを備えたレジスト埋め込み方法。 - 基板上に、層間膜を形成する工程と、
前記層間膜に開口を形成する工程と、
前記開口を含む前記層間膜上に膜を形成する工程と、
前記膜上にレジスト膜を塗布する工程と、
前記レジスト膜を前記開口部と概ね同じ形状にパターニングして前記開口内部に前記レジスト膜を埋め込む工程とを備えたレジスト埋め込み方法。 - 前記レジストがポジ型レジストで、前記開口部より小さい領域の遮光部を持つフォトマスクを用いて前記レジストをパターニングすることを特徴とする請求項１または２に記載のレジスト埋め込み方法。
- 前記レジストがネガ型レジストで、前記開口部より小さい領域の透過光部を持つフォトマスクを用いて前記レジストをパターニングすることを特徴とする請求項１または２に記載のレジスト埋め込み方法。
- 半導体基板上に、層間膜を形成する工程と、
前記層間膜に開口を形成する工程と、
前記開口を含む前記層間膜上にレジスト膜を塗布する工程と、
前記レジスト膜を前記開口部と概ね同じ形状にパターニングして前記開口内部に前記レジスト膜を埋め込む工程と、
前記開口部に埋め込まれた前記レジスト膜で前記開口の底部をマスクして前記層間膜をエッチングする工程とを備えた半導体装置の製造方法。 - 半導体基板上に、層間膜を形成する工程と、
前記層間膜に開口を形成する工程と、
前記開口を含む前記層間膜上に膜を形成する工程と、
前記膜上にレジスト膜を塗布する工程と、
前記レジスト膜を前記開口部と概ね同じ形状にパターニングして前記開口内部に前記レジスト膜を埋め込む工程と、
前記開口部に埋め込まれた前記レジスト膜で前記開口の底部をマスクして前記膜をエッチングする工程とを備えた半導体装置の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002291823A JP4376500B2 (ja) | 2002-10-04 | 2002-10-04 | レジスト埋め込み方法および半導体装置の製造方法 |
| CNB031596002A CN100375237C (zh) | 2002-10-04 | 2003-09-30 | 抗蚀剂填入方法和半导体器件的制造方法 |
| TW092127171A TWI251264B (en) | 2002-10-04 | 2003-10-01 | Method for burying resist and method for manufacturing semiconductor device |
| KR1020030068671A KR100596609B1 (ko) | 2002-10-04 | 2003-10-02 | 레지스트 매립 방법 및 반도체 장치의 제조 방법 |
| DE10346002A DE10346002A1 (de) | 2002-10-04 | 2003-10-02 | Verfahren zum Vergraben eines Resists und Verfahren zum Herstellen einer Halbleitervorrichtung |
| US10/676,090 US7312017B2 (en) | 2002-10-04 | 2003-10-02 | Method for burying resist and method for manufacturing semiconductor device |
| US11/935,487 US7556916B2 (en) | 2002-10-04 | 2007-11-06 | Method for burying resist and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002291823A JP4376500B2 (ja) | 2002-10-04 | 2002-10-04 | レジスト埋め込み方法および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004128292A true JP2004128292A (ja) | 2004-04-22 |
| JP4376500B2 JP4376500B2 (ja) | 2009-12-02 |
Family
ID=32025458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002291823A Expired - Fee Related JP4376500B2 (ja) | 2002-10-04 | 2002-10-04 | レジスト埋め込み方法および半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7312017B2 (ja) |
| JP (1) | JP4376500B2 (ja) |
| KR (1) | KR100596609B1 (ja) |
| CN (1) | CN100375237C (ja) |
| DE (1) | DE10346002A1 (ja) |
| TW (1) | TWI251264B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128543A (ja) * | 2004-11-01 | 2006-05-18 | Nec Electronics Corp | 電子デバイスの製造方法 |
| WO2020241295A1 (ja) * | 2019-05-29 | 2020-12-03 | 東京エレクトロン株式会社 | 基板処理方法および基板処理装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4376500B2 (ja) * | 2002-10-04 | 2009-12-02 | 株式会社ルネサステクノロジ | レジスト埋め込み方法および半導体装置の製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1009687B (zh) * | 1985-09-07 | 1990-09-19 | 索尼公司 | 电子束指引彩色阴极射线管荧光表面制造方法 |
| JP2655490B2 (ja) * | 1994-10-28 | 1997-09-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2848260B2 (ja) * | 1995-01-30 | 1999-01-20 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2809200B2 (ja) | 1996-06-03 | 1998-10-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| TW380288B (en) * | 1996-06-25 | 2000-01-21 | Seiko Epson Corp | Conductive pattern transfer printing method on film carrier and the mask and film carrier using the same |
| US5792680A (en) * | 1996-11-25 | 1998-08-11 | Vanguard International Semiconductor Corporation | Method of forming a low cost DRAM cell with self aligned twin tub CMOS devices and a pillar shaped capacitor |
| KR100326979B1 (ko) * | 1996-12-18 | 2002-05-10 | 포만 제프리 엘 | 캐패시터형성방법및그캐패시터구조체 |
| US5956587A (en) * | 1998-02-17 | 1999-09-21 | Vanguard International Semiconductor Corporation | Method for crown type capacitor in dynamic random access memory |
| US6146968A (en) * | 1998-12-09 | 2000-11-14 | Taiwan Semiconductor Manufacturing Corp. | Method for forming a crown capacitor |
| US6770975B2 (en) * | 1999-06-09 | 2004-08-03 | Alliedsignal Inc. | Integrated circuits with multiple low dielectric-constant inter-metal dielectrics |
| US6177310B1 (en) * | 1999-12-23 | 2001-01-23 | United Microelectronics Corp. | Method for forming capacitor of memory cell |
| JP4392974B2 (ja) | 2000-09-22 | 2010-01-06 | シャープ株式会社 | 半導体装置の製造方法 |
| US6458691B1 (en) * | 2001-04-04 | 2002-10-01 | Advanced Micro Devices, Inc. | Dual inlaid process using an imaging layer to protect via from poisoning |
| US6645851B1 (en) * | 2002-09-17 | 2003-11-11 | Taiwan Semiconductor Manufacturing Company | Method of forming planarized coatings on contact hole patterns of various duty ratios |
| JP4376500B2 (ja) * | 2002-10-04 | 2009-12-02 | 株式会社ルネサステクノロジ | レジスト埋め込み方法および半導体装置の製造方法 |
-
2002
- 2002-10-04 JP JP2002291823A patent/JP4376500B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-30 CN CNB031596002A patent/CN100375237C/zh not_active Expired - Fee Related
- 2003-10-01 TW TW092127171A patent/TWI251264B/zh not_active IP Right Cessation
- 2003-10-02 KR KR1020030068671A patent/KR100596609B1/ko not_active IP Right Cessation
- 2003-10-02 US US10/676,090 patent/US7312017B2/en not_active Expired - Fee Related
- 2003-10-02 DE DE10346002A patent/DE10346002A1/de not_active Withdrawn
-
2007
- 2007-11-06 US US11/935,487 patent/US7556916B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128543A (ja) * | 2004-11-01 | 2006-05-18 | Nec Electronics Corp | 電子デバイスの製造方法 |
| WO2020241295A1 (ja) * | 2019-05-29 | 2020-12-03 | 東京エレクトロン株式会社 | 基板処理方法および基板処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4376500B2 (ja) | 2009-12-02 |
| US7556916B2 (en) | 2009-07-07 |
| TWI251264B (en) | 2006-03-11 |
| CN1497673A (zh) | 2004-05-19 |
| CN100375237C (zh) | 2008-03-12 |
| KR100596609B1 (ko) | 2006-07-06 |
| US7312017B2 (en) | 2007-12-25 |
| DE10346002A1 (de) | 2004-04-15 |
| TW200411735A (en) | 2004-07-01 |
| KR20040031618A (ko) | 2004-04-13 |
| US20080070415A1 (en) | 2008-03-20 |
| US20040077170A1 (en) | 2004-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3300643B2 (ja) | 半導体装置の製造方法 | |
| KR100433091B1 (ko) | 반도체소자의 도전배선 형성방법 | |
| US5747383A (en) | Method for forming conductive lines and stacked vias | |
| TW414929B (en) | Semiconductor device and manufacturing method of the same | |
| US7556916B2 (en) | Method for burying resist and method for manufacturing semiconductor device | |
| JP4082812B2 (ja) | 半導体装置の製造方法および多層配線構造の形成方法 | |
| US7785997B2 (en) | Method for fabricating semiconductor device | |
| JP2004022551A (ja) | 半導体素子の製造方法 | |
| JP4023236B2 (ja) | 金属配線の形成方法 | |
| KR100583121B1 (ko) | 반도체소자의 금속배선 콘택홀 제조방법 | |
| TW548789B (en) | Method of forming metal line | |
| KR960002486A (ko) | 반도체 소자의 다중 금속층 형성방법 | |
| KR101113768B1 (ko) | 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법 | |
| KR100365755B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100379531B1 (ko) | 반도체 소자의 제조방법 | |
| JP2004241620A (ja) | デュアルダマシン構造の形成方法、および半導体装置の製造方法 | |
| KR100248150B1 (ko) | 반도체소자의 콘택홀형성방법 | |
| KR100967671B1 (ko) | 반도체 소자의 랜딩 플러그 콘택 제조 방법 | |
| KR100808369B1 (ko) | 반도체 소자의 제조방법 | |
| KR100427718B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100419745B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100763099B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20070063167A (ko) | 반도체소자의 금속배선 형성 방법 | |
| KR20010004736A (ko) | 반도체 소자의 구리 금속배선 형성 방법 | |
| KR20010061546A (ko) | 강유전체 메모리 소자의 콘택식각 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050926 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090814 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090908 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090909 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4376500 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |