JP2009194228A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】ビアファースト方法を用いるデュアルダマシン配線の形成において、レジストポイズニングを抑制する。
【解決手段】半導体装置の製造方法は、基板１０１上に層間絶縁膜１０８を形成する工程（ａ）と、層間絶縁膜１０８にビアホール１０９を形成する工程（ｂ）と、ビアホール１０９内にダミープラグ１１１を形成する工程（ｃ）と、工程（ｃ）の後、層間絶縁膜１０８上に第１のバリア絶縁膜１２０を形成し、更にその上に反射防止膜１０５を形成するする工程（ｄ）と、第１のバリア絶縁膜１２０上に、配線溝形成用開口１１４を有するレジストマスク１１３を形成する工程（ｅ）と、レジストマスク１１３をマスクとして層間絶縁膜１０８、第１のバリア絶縁膜１２０及びダミープラグ１１１のそれぞれ一部を除去することにより、ダミープラグ１１１の残存部分に接続する配線溝を形成する工程（ｆ）とを有する。
【選択図】図１

Description

本発明は、電子デバイスの製造方法に関し、特に、層間絶縁膜に設けた溝に配線材料膜を埋設するデュアルダマシン配線を備える電子デバイスの製造方法に関する。

近年、半導体デバイスの高速化が著しく、多層配線部における配線抵抗と、配線間の寄生容量に起因する信号伝搬速度の低下による伝送遅延とが問題となって来ている。こうした問題は、半導体デバイスの高集積化に伴う配線幅及び配線間隔の微細化に起因して配線抵抗が上昇し且つ寄生容量が増大するために、ますます顕著となりつつある。そこで、配線抵抗及び寄生容量の増大に基づく信号遅延を防止するために、従来のアルミニウム配線に代えて銅配線の導入が行われていると共に、層間絶縁膜として低誘電率膜（以下、Ｌｏｗ−ｋ膜ともいう）を用いることが試みられてきた。

ここで、銅（Ｃｕ）はアルミニウム（Ａｌ）と比較してエッチングレートの制御が困難である。そのため、配線用溝（トレンチ）と接続孔（ビアホール）とが互いに連結した溝（デュアルダマシン配線用溝）を層間絶縁膜に形成し、このトレンチ及びビアホールに対して配線材料膜であるＣｕ又はＣｕ合金を一体にして埋め込む配線技術、いわゆるデュアルダマシン配線技術が使用されている。以下、図７（ａ）〜（ｇ）を用いて、デュアルダマシン配線を形成する方法を簡単に説明する。

まず、図７（ａ）に示すように、例えばＳｉＯＣ膜からなる第１の層間絶縁膜１に形成された下層配線２１上に、ビアエッチストッパー層２を形成する。その後、ビアエッチストッパー層２の上に低誘電率膜３を形成した後、その上にキャップ層４を形成する。この結果、第１の層間絶縁膜上に、ビアエッチストッパー層２、低誘電率膜３及びキャップ層４からなる多層絶縁膜構造の第２の層間絶縁膜８が形成される。その後、キャップ層の上に、ビア開口７を有する第１レジストマスク６をフォトリソグラフィ技術により形成する。

次に、図７（ｂ）に示すように、第１レジストマスク６をドライエッチングのマスクとして用いる反応性イオンエッチング（ＲＩＥ）により、キャップ層４と低誘電率膜３とを順次ドライエッチングし、ビアエッチストッパー層２表面に達するビアホール９を形成する。ここで、ビアエッチストッパー層２はエッチングしない。

次に、図７（ｃ）に示すように、第１レジストマスク６をアッシング除去し、化学薬液を用いた洗浄処理を施す。

次に、図７（ｄ）に示すように、フォトリソグラフィ技術を用いて、キャップ層４上にトレンチ開口１４を備え且つビアホール９の下部を埋め込むように第２レジストマスク１３を形成する。

次に、図７（ｅ）に示すように、第２レジストマスク１３をドライエッチングのマスクとし、キャップ層４と低誘電率膜３とを順にＲＩＥによりエッチングする。これによって、配線パターン状のトレンチ１５が形成される。

次に、図７（ｆ）に示す通り、第２レジストマスク１３をアッシング除去する。更に、キャップ層４をハードマスクとして用いるドライエッチングにより、ビアホール９底部に露出している部分のビアエッチストッパー層２を除去する。これにより、トレンチ１５及びビアホール９を含み且つ下層配線２１に達するデュアルダマシン配線用溝１６を形成する。その後、露出した下層配線２１の表面を酸化することのない化学薬品を用いて、洗浄処理を行なって残渣物を除去する。

次に、図７（ｇ）に示すように、スパッタ法又は原子層気相成長法（ＡＬＤ；Atomic Layer Deposition）により窒化タンタル（ＴａＮ）等のバリアメタルの成膜及びＣｕシード形成と、Ｃｕメッキ成膜とを行って配線材料膜を形成する。その後、化学機械研磨（ＣＭＰ；Chemical Mechanical Polishing）法により、デュアルダマシン配線用溝１６からはみ出た不要部分の配線材料膜を研磨除去する。

このようにして、デュアルダマシン配線用溝１６内に、下層配線２１に接続し且つＣｕ拡散防止膜として機能する導電性バリア層１７と、導電性バリア層１７に包装されたデュアルダマシン配線１８とが形成される。

このようにビアホールを形成した後にトレンチを形成する方法は、ビアファースト法と呼ばれる。

ここで、ビアファースト法を用いてデュアルダマシン配線を形成する場合、レジストポイズニング現象が生じやすい。

レジストポイズニング現象とは、フォトリソグラフィ工程においてレジストマスクを形成するために、化学増幅型レジスト、例えばＡｒＦエキシマレーザ露光用のフォトレジストに対して光の照射及び現像を行なったとき、トレンチ開口領域のレジストが十分に溶解せず、現像不良が生じてトレンチ開口不良が発生する現象を言う。該現象が発生すると、必要なパターンを有するレジストを形成することができず、結果として配線にも断線等の不良が生じる。

また、レジストポイズニング現象は、第１の層間絶縁膜１上にビアエッチストッパー層２を形成する際、第１の層間絶縁膜１にダメージが入ってしまい、第１の層間絶縁膜１からアルカリ成分である塩基性物質が発生することを原因としている。塩基性物質は、フォトリソグラフィ工程の化学増幅型ポジ（又はネガ）レジストの塗布、プリベーク、露光工程において、化学増幅型レジストの酸発生剤を失活させてしまうため、現像不良の原因となる。これは、第１の層間絶縁膜１が炭素含有シリコン酸化膜（ＳｉＯＣ膜）である場合等に発生しやすい。

このことから、特許文献１及び特許文献２は、レジスト中に塩基性物質が拡散するのを防ぐ技術を開示している。

まず、特許文献１の場合、図７（ｃ）に示す工程と図７（ｄ）に示す工程との間に、以下のような工程が加えられている。つまり、スピン塗布法によりビアホール９を埋設するように樹脂膜を形成した後、２００℃の温度で熱処理を施して前記樹脂膜をキュアーすることにより、ダミープラグを形成している。このダミープラグが、レジスト中への塩基性物質の拡散を抑制している。

また、特許文献２の場合、図７（ｃ）に示す工程と図７（ｄ）示す工程との間に、以下のような工程が加えられている。つまり、ビアホール９の壁面上に絶縁性の保護膜を形成している。その結果、低誘電率膜３とレジスト膜が直接接することが無くなり、レジスト中への塩基性物質の拡散を抑制している。
特開２００６−１２８５４３号公報 特開２００７−３６２９６号公報

しかし、特許文献１及び２には、以下のような課題が存在する。

まず、特許文献１は、ダミープラグにより塩基性物質の拡散を防ごうとする技術であるが、塩基性物質が樹脂膜中を容易に透過するため、ダミープラグのみでは塩基性物質の拡散を完全に遮断することはできない。この結果、図８に示すように、やはりダミープラグ１１上方において現像不良１９が発生しうる。

一方、特許文献２は、ビアホールの壁面に絶縁性の保護膜を形成する技術であるが、絶縁性の保護膜が塩基性物質の拡散を抑制するためには、絶縁性の保護膜の側壁部における膜厚が２０ｎｍ程度は必要である。そのため、この技術はビアホール径が１４０ｎｍあれば使用可能であるが、微細化が進み、例えばビアホール径が２０ｎｍ以上１００ｎｍ以下となると、ビアホール９内が保護膜によって埋め込まれてしまうために実現不可能となる。

よって、これらの点を解決することが課題となっている。

以上の課題に鑑み、本発明の目的は、微細化の進んだデュアルダマシン配線を形成する場合において、レジストポイズニング現象を防止することができる半導体装置の製造方法を提供することである。

前記の目的を達成するため、本願発明者は様々な検討を行ない、レジストポイズニング現象を起こす原因である塩基性物質の拡散を抑制するバリア性の高い絶縁膜（絶縁性の保護膜）をダミープラグ上に形成することにより、レジストポイズニング現象を効果的に抑制可能であることを見出した。

具体的には、本発明の半導体装置の製造方法は、基板上に層間絶縁膜を形成する工程（ａ）と、層間絶縁膜にビアホールを形成する工程（ｂ）と、ビアホール内にダミープラグを形成する工程（ｃ）と、工程（ｃ）の後に、ダミープラグ上を含む層間絶縁膜上に第１のバリア絶縁膜を形成し、更にその上に反射防止膜を形成する工程（ｄ）と、第１のバリア絶縁膜上に、配線溝形成用開口を有するレジストマスクを形成する工程（ｅ）と、レジストマスクをマスクとして層間絶縁膜、第１のバリア絶縁膜、前記反射防止膜及びダミープラグのそれぞれ一部を除去することにより、ダミープラグの残存部分に接続する配線溝を形成する工程（ｆ）と、工程（ｆ）の後に、ビアホール内のダミープラグの残存部分を除去する工程（ｇ）と、工程（ｇ）の後に、ビアホール内及び配線溝内に導電膜からなるビア及び配線を形成する工程（ｈ）とを有する。

尚、第１のバリア絶縁膜は、塩基性物質の拡散を抑制することが好ましい。

このような半導体装置の製造方法によると、ビアホール内にダミープラグとして形成されたダミープラグ上を覆うように第１のバリア絶縁膜を形成することにより、レジストポイズニング現象の原因となる塩基性物質の拡散を防止することができる。このため、工程（ｅ）においてレジスト不良の発生を防止することができ、レジストポイズニング現象を回避して半導体装置を製造することができる。

また、ダミープラグは、ビアホールの全体を埋め込むように形成することが好ましい。

ダミープラグがビアホールの全体を埋め込んでおらず、ビアホールの上部に空間を残しているとすると、該空間を第１のバリア絶縁膜によって埋め込むことが必要になる。これは必ずしも容易ではないため、ビアホールの全体をダミープラグによって埋め込むことが好ましい。言い換えると、ダミープラグの膜厚がビアホールの高さと同じになるのが好ましい。

また、工程（ａ）の前に、基板上に第２のバリア絶縁膜を形成する工程を更に備え、工程（ａ）において、第２のバリア膜上に層間絶縁膜を形成し、工程（ｇ）と工程（ｈ）との間に、ビアホール内に露出する部分の第２のバリア絶縁膜を除去する工程を更に備えることが好ましい。

このようにすると、第１のバリア絶縁膜に加えて第２のバリア絶縁膜により塩基性物質の拡散を防止し、その結果としてレジストポイズニング現象をより確実に抑制することができる。

また、工程（ａ）と工程（ｂ）との間に、層間絶縁膜上にキャップ絶縁膜を形成する工程を更に備えることが好ましい。

このようにすると、工程（ｈ）においてＣＭＰ研磨を行なう際に、層間絶縁膜をキャップ絶縁膜によって保護することができる。

また、第１のバリア絶縁膜は、１５０℃以上で且つ２５０℃以下の温度にてプラズマエンハンスト化学気相成長法により形成することが好ましい。

第１のバリア絶縁膜を形成するために、処理温度が例えば４００℃程度である通常のＣＶＤ法を用いたとすると、このような高温のためにビアホール内のダミープラグが熱分解等を起こして消失してしまうことがある。これを避けるために、比較的低温の処理である前記の方法により第１のバリア絶縁膜を形成するのがよい。

また、第１のバリア絶縁膜は、酸化シリコン膜であることが好ましい。

また、第１のバリア絶縁膜の膜厚は、２０ｎｍ以上であることが好ましい。

このようにすると、本願の効果をより確実に実現することができる。

本発明の半導体装置の製造方法によると、配線パターン状の開口を有するレジストマスクに対する塩基性物質の拡散を第１のバリア絶縁膜によって抑制し、レジストポイズニング現象を抑制することができる。このため、配線溝及び該配線溝に配線材料を埋め込んでなるデュアルダマシン配線を正常に形成することができる。そのため、デュアルダマシン配線のＯＰＥＮ不良（断線）が低減する。

以下、本発明の一実施形態に係る半導体装置の製造方法について、図面を参照して説明する。図１（ａ）〜（ｆ）及び図２（ａ）〜（ｃ）は、該製造方法の各工程を模式的に示す断面図である。

まず、図１（ａ）に示す工程を行なう。初めに、ＳｉＯＣ膜からなる第１の層間絶縁膜１０１に、バリアメタルを介してＣｕからなる下層配線１２１を形成する。続いて、第１の層間絶縁膜１０１及び下層配線１２１を覆うように、絶縁性バリア膜であるＳｉＣＮ膜を用いて、ビアエッチストッパー層１０２を形成する。

ここで、ビアエッチストッパー層１０２の成膜に関する前処理として、下層配線１２１の表面をアンモニア（ＮＨ₃ ）プラズマ処理し、不純物を除去している。また、ビアエッチストッパー層１０２の成膜のためには、基板温度を３００℃程度として、例えばヘキサメチルジシラン（（ＣＨ₃ ）₆ （Ｓｉ）₂ ）、テトラエチルシラン（（Ｃ₂ Ｈ₅ ）₄ Ｓｉ）のような有機シランガスと、アンモニアガスとを下層配線１２１の表面に照射する。これにより、ＳｉＣＮ膜からなるビアエッチストッパー層１０２が成膜される。このようにして形成したＳｉＣＮ膜は、膜厚が１０ｎｍ以下であっても十分なＣｕ拡散防止機能を有する。尚、ＳｉＣ膜も絶縁性バリア膜として機能するが、より効果の高いＳｉＣＮ膜を用いることが好ましい。

次に、ビアエッチストッパー層１０２上に、膜厚２７０ｎｍのＳｉＯＣ膜からなる低誘電率膜１０３を形成し、更にその上に、膜厚１００ｎｍのＳｉＯ₂ 膜からなるキャップ層１０４を形成する。この結果、ビアエッチストッパー層１０２、低誘電率膜１０３及びキャップ層１０４により、多層構造を有する第２の層間絶縁膜１０８が構成される。

更にその後、フォトリソグラフィ技術を用い、キャップ層１０４上にアクリル系反射防止膜からなる第１の反射防止膜１０５と、ビア開口１０７を有する第１のレジストマスク１０６とを順に形成する。

次に、図１（ｂ）の工程を行なう。ここでは、第１のレジストマスク１０６をマスクとする反応性イオンエッチング（ＲＩＥ）により、第１の反射防止膜１０５、キャップ層１０４及び低誘電率膜１０３を順次ドライエッチングし、ビアエッチストッパー層１０２の表面に達するビアホール１０９を形成する。ここで、ビアホール１０９の上端の直径を２０ｎｍ以上で且つ１００ｎｍ以下とする。また、ビアエッチストッパー層１０２についてはエッチングしない。

次に、図１（ｃ）に示すように、第１の反射防止膜１０５と第１のレジストマスク１０６とを除去する。

次に、図１（ｄ）に示すように、第２の層間絶縁膜１０８の表面を被覆し且つビアホール１０９を充填するように樹脂膜１１０を形成する。これには、熱硬化性のある有機ポリマー、例えばフェノール樹脂を材料とし、スピン塗布形成法を用いて形成すればよい。尚、樹脂膜１１０の膜厚はキャップ層１０４上の部分において１５０ｎｍである。このようにして樹脂膜１１０を形成した後、窒素ガス雰囲気中において２００℃の炭化焼成を行なう。

次に、図１（ｅ）のように、キャップ層１０４上にある部分の樹脂膜１１０をエッチング除去することにより、ビアホール１０９内にダミープラグ１１１を形成する。このためには、樹脂膜１１０に水素活性種を照射する処理を行なう。水素活性種は、水素（Ｈ₂ ）が励起状態にある種であり、水素原子イオン（プロトン）、水素分子イオン又は中性の水素ラジカル等がある。これらは、水素ガス又はその希ガス（Ｈｅ、Ａｒ、Ｎｅ等）との混合ガスを高周波（ＲＦ）によりプラズマ励起する等の方法により生成できる。

尚、半導体装置の微細化進行に伴ってビアホール径が小さくなるにつれ、次工程にて形成するバリア絶縁膜１２０によってビアホール内壁を覆うことは困難になっている。そのため、ダミープラグ１１１は、ビアホール１０９内を完全に埋め込むように形成し、ビアホール１０９上部に空間を残すことのない様にするのがよい。言い換えると、ダミープラグ１１１の高さをビアホール１０９の高さ（深さ）と同等にするのがよい。

次に、図１（ｆ）の工程を行なう。ここでは、ダミープラグ１１１上を含むキャップ層１０４上を覆うように、塩基性物質の拡散を抑制するバリア絶縁膜１２０を形成する。

ここで、バリア絶縁膜１２０を成膜する際に、３００℃以上の高温ＣＶＤ法を用いた場合、直下に存在するダミープラグ１１１が熱分解されて損傷を受ける又は消失するおそれがある。そのため、ダミープラグ１１１に影響を与えることなくバリア絶縁膜１２０を成膜するには、例えば文献（三菱重工技法Vol.41 No.1 ）に記載のように、１５０℃以上で且つ２５０℃以下の低温にて高密度なプラズマエンハンスト化学気相成長法（ＨＤＰ−ＣＶＤ）を用いればよい。これにより、前駆物質としてテトラエチルオルトシリケート（ＴＥＯＳ）を用い、酸化シリコン（Ｓｉ_x Ｏ_y ）からなる膜としてバリア絶縁膜１２０を形成する。

このような酸化シリコンからなるバリア絶縁膜１２０は、膜厚が１０ｎｍ以上あれば十分な塩基性物質拡散抑制効果を有する。より好ましくは、膜厚を２０ｎｍ以上とする。但し、膜厚を薄くした方が誘電率の上昇を抑えることができるため上限がある。このことから、バリア絶縁膜１２０の膜厚は、第２の層間絶縁膜１０８の膜厚に対して５〜１５％とするのが好ましく、１０％程度とするのが更に好ましい。

続いて、バリア絶縁膜１２０上に、膜厚４０ｎｍのアクリル系反射防止膜からなる第２の反射防止膜１１２を塗布形成する。但し、アクリル系の他に、ノボラック系、フェノール系、スチレン系等の材料を用いても良い。更に、第２の反射防止膜１１２上に化学増幅型ポジレジストの塗布、プリベーク、露光、現像等のフォトリソグラフィ工程を行ない、配線パターンに対応するトレンチ開口１１４を有する第２のレジストマスク１１３を形成する。この際、バリア絶縁膜１２０が形成されていることによって、塩基性物質が第２のレジストマスク１１３における現像不良が防止されている。

尚、第２の反射防止膜１１２に相当する膜については、従来の製造工程においても形成されることがある。しかし、一般に反射防止膜として使用するアクリル系材料等からなる膜は、塩基性物質の拡散を抑制する効果をほとんど有していない。これに対し、本実施形態の半導体装置の製造方法においては、塩基性物質の拡散を抑制する効果が高い膜としてバリア絶縁膜１２０を設けている。

ダミープラグ１１１はビアホール１０９に対する密着性が無く且つ低密度の膜である。また、一般にLow-k 材料は密度や強度が低く、更に、窒化膜も低密度の膜と言える。そのため、これらのいずれも塩基性物質の拡散を抑制する効果は低い。これに対し、密度の高い膜からなるバリア絶縁膜１２０として設けると塩基性物質の拡散抑制に有効であり、その材料としてはシリコン酸化膜が優れている。

次に、図２（ａ）に示す工程を行なう。つまり、第２のレジストマスク１１３をドライエッチングのマスクとして用いるＲＩＥにより、第２の反射防止膜１１２、バリア絶縁膜１２０、キャップ層１０４及び低誘電率膜１０３を順にエッチングする。このとき、ダミープラグ１１１は、ビアエッチストッパー層１０２をＲＩＥから保護する。このようにして、配線パターン状のトレンチ１５が形成される。

次に、図２（ｂ）に示す工程を行なう。初めに、第２のレジストマスク１１３、第２の反射防止膜１１２及びダミープラグ１１１をアッシング除去する。その後、キャップ層及びバリア絶縁膜１２０をハードマスクとするドライエッチングにより、ビアホール１０９の底に露出している部分のビアエッチストッパー層１０２を除去する。これにより、トレンチ１１５とビアホール１０９とからなるデュアルダマシン配線用溝１１６が構成される。

次に、図２（ｃ）に示す工程を行なう。初めに、スパッタ法により、デュアルダマシン配線用溝１１６内にタンタル（Ｔａ）膜及びＴａＮ膜からなるバリアメタル１１７を成膜する。更に、同じくスパッタ法によりバリアメタル１１７上にＣｕシード層（図示省略）を形成する。

続いて、Ｃｕメッキ成膜を行ない、バリアメタル１１７が形成されたデュアルダマシン配線用溝１１６内に導電体膜である配線材料膜を形成する。その後、ＣＭＰ法を用いてバリア絶縁膜１２０上にはみ出た不要部分の配線材料膜を研磨除去すると、デュアルダマシン配線１１８が形成される。この際、配線材料膜に加えてバリア絶縁膜１２０及びキャップ層１０４についても研磨除去してもよい。

以上のようにして、デュアルダマシン配線を有する半導体装置を製造することができる。このような本発明の一実施形態に係る半導体装置の製造方法によると、レジストポイズニング現象を抑制することができる。これは、図１（ｆ）に示すように、ダミープラグ１１１を形成した後にバリア絶縁膜１２０を形成することにより、レジストポイズニング現象の原因となる塩基性物質の拡散を抑制し、第２のレジストマスク１１３において現像不良が生じるのを抑制することができるためである。

また、ビアホール１０９の上端における直径が例えば２０ｎｍ〜１００ｎｍと微細化している半導体装置においても、ダミープラグ１１１を形成した後にバリア絶縁膜１２０を形成しているため、レジストポイズニング現象をより確実に抑制することができる。更に、ダミープラグ１１１上にバリア絶縁膜１２０を形成する際、比較的低温の処理を利用することにより、ダミープラグ１１１を形成する樹脂が熱分解等するのを回避している。この点からも、より確実なレジストポイズニング現象の抑制が可能となっている。

尚、本実施形態において、第２のレジストマスク１１３としては化学増幅型ポジレジストを用いたが、これには限らない。つまり、例えば化学増幅型ネガレジストを使用することも可能である。

また、ビアホール１０９及びトレンチ１１５に対してＣｕ又はＣｕ合金を埋め込むことによりデュアルダマシン配線を形成したが、他の導電体膜を用いても良い。例えば、タングステン（Ｗ）膜等の高融点金属又は金（Ａｕ）膜を用いることもできる。

また、配線間に設けられる層間絶縁膜として低誘電率膜を用いる場合について説明しているが、これに限定されることはない。つまり、層間絶縁膜がシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜等の絶縁膜によって形成される場合にも全く同様に適用することができる。

（変形例１）
次に、前記実施形態の変形例１を説明する。図３は、変形例１の半導体装置を示す断面図である。図３の半導体装置は、図２（ｃ）に示す半導体装置と比較すると、キャップ層１０４を欠いている。

このような構造の半導体装置は、図１（ａ）に示す工程においてキャップ層１０４の形成を省略し、その他の点については前記実施形態と同様の工程を経ることにより製造できる。このようにキャップ層１０４の形成を省略すると、工程数を削減することができる効果がある。

尚、キャップ層１０４の省略が可能であるのは、バリア絶縁膜１２０がキャップ層１０４の代わりの役割を果たすためである。キャップ層１０４の役割とは、Ｃｕメッキ膜の形成後にＣＭＰを行なう際、低誘電率膜１０３を保護することである。

また、バリア絶縁膜１２０については、配線材料をＣＭＰ研磨により除去する際に同時に研磨除去されていても良い。

（変形例２）
次に、前記実施形態の変形例２を説明する。図４は、変形例２の半導体装置を示す断面図である。図４の半導体装置、図２（ｃ）に示す半導体装置と比較すると、ビアエッチストッパー層１０２及び低誘電率膜１０３の間に挟まれた第２のバリア絶縁膜１９２が追加されている。

このような構造の半導体装置は、図１（ａ）に示す工程において、ビアエッチストッパー層１０２を形成した後且つ低誘電率膜１０３を形成する前に、第２のバリア絶縁膜１９２を形成する工程を追加し、その他の点については前記実施形態と同様の工程を経ることにより製造できる。ここで、第２のバリア絶縁膜１９２は、例えば、前駆物質にテトラエチルオルトシリケートを用いるプラズマエンハンスト気相成長法により、酸化シリコン（Ｓｉ_x Ｏ_y ）として形成する。この際の成膜温度は、３００℃〜４００℃である。

第２のバリア絶縁膜１９２は、バリア絶縁膜１２０と同様に、塩基性物質の拡散を抑制する効果を有するため、これを設けることによってレジストポイズニング現象のより確実な抑制が可能となる。ここで、第２のバリア絶縁膜１９２の膜厚が２０ｎｍ程度あれば、塩基性物質の拡散を抑制する効果が確実に発揮される。

また、バリア絶縁膜１２０については、変形例１と同様、配線材料をＣＭＰ研磨により除去する際に同時に研磨除去されていても良い。

（変形例３）
次に、前記実施形態の変形例３を説明する。図５は、変形例３の半導体装置を示す断面図である。図５の半導体装置は、図４に示す変形例２の半導体装置と比較すると、低誘電率膜１０３上のバリア絶縁膜１２０を欠いている。

このような構造の半導体装置は、前記実施形態に係る半導体装置の製造工程において、変形例２と同様に第２のバリア絶縁膜１９２の形成工程を追加すると共に、図１（ｆ）に示す工程におけるバリア絶縁膜１２０の形成を省略し、その他の点については前記実施形態と同様の工程を経ることにより製造できる。このようにすると、変形例２の場合よりも工程数を削減することができる効果がある。

本変形例の場合にも、レジストポイズニング現象を抑制することが可能である。

レジストポイズニング現象の原因となる塩基性物質は、第１の層間絶縁膜１０１から拡散されている。このため、ダミープラグ１１１上のバリア絶縁膜１２０を省略したとしても、ビアエッチストッパー層１０２上に第２のバリア絶縁膜１９２を設けていることにより、塩基性物質の拡散及びレジストポイズニング現象を十分に抑制することができる。

尚、図５は、変形例２においてバリア絶縁膜１２０をＣＭＰ研磨により除去した構造と考えることもできる。

（変形例４）
次に、前記実施形態の変形例４を説明する。図６は、変形例４の半導体装置を示す断面図である。図６の半導体装置は、図２（ｃ）に示す前記実施形態の半導体装置に対し、変形例２と同様に第２のバリア絶縁膜１９２を追加すると共に、変形例１と同様にキャップ層１０４の形成を省略した構造である。

この構造によれば、変形例２と同様にレジストポイズニング現象のより確実な抑制が可能であると共に、変形例１と同様に製造工程数を削減することができる。尚、バリア絶縁膜１２０については、変形例１と同様、配線材料をＣＭＰ研磨により除去する際に同時に研磨除去されていても良い。

本発明の半導体装置の製造によると、レジストポイズニング現象を抑制してデュアルダマシン配線を正常に形成することができ、特に、ビアホール径が微細化したデュアルダマシン配線を有する半導体装置の製造に有用である。

図（ａ）〜（ｆ）は、本願の一実施形態に係る半導体装置の製造工程を説明する模式的な断面図である。 図２（ａ）〜（ｃ）は、図１（ｆ）に続いて、本願の一実施形態に係る半導体装置の製造工程を説明する模式的な断面図である。 図３は、本願の一実施形態の変形例１に係る半導体装置の断面図である。 図４は、本願の一実施形態の変形例２に係る半導体装置の断面図である。 図５は、本願の一実施形態の変形例３に係る半導体装置の断面図である。 図６は、本願の一実施形態の変形例４に係る半導体装置の断面図である。 図７（ａ）〜（ｇ）は、従来の半導体装置の製造方法を説明する模式的な断面図である。 図８は、従来の半導体装置の製造方法において発生するレジストポイズニング現象を説明する図である。

符号の説明

１０１ 第１の層間絶縁膜
１０２ ビアエッチストッパー層
１０３ 低誘電率膜
１０４ キャップ層
１０５ 第１の反射防止膜
１０６ 第１のレジストマスク
１０７ ビア開口
１０８ 第２の層間絶縁膜
１０９ ビアホール
１１０ 樹脂膜
１１１ ダミープラグ
１１２ 第２の反射防止膜
１１３ 第２のレジストマスク
１１４ トレンチ開口
１１５ トレンチ
１１６ デュアルダマシン配線用溝
１１７ バリアメタル
１１８ デュアルダマシン配線
１２０ バリア絶縁膜
１２１ 下層配線
１９２ 第２のバリア絶縁膜

Claims (8)

1. 基板上に層間絶縁膜を形成する工程（ａ）と、
   前記層間絶縁膜にビアホールを形成する工程（ｂ）と、
   前記ビアホール内にダミープラグを形成する工程（ｃ）と、
   前記工程（ｃ）の後に、前記ダミープラグ上を含む前記層間絶縁膜上に第１のバリア絶縁膜を形成し、更にその上に反射防止膜を形成する工程（ｄ）と、
   前記第１のバリア絶縁膜上に、配線溝形成用開口を有するレジストマスクを形成する工程（ｅ）と、
   前記レジストマスクをマスクとして前記層間絶縁膜、前記第１のバリア絶縁膜、前記反射防止膜及び前記ダミープラグのそれぞれ一部を除去することにより、前記ダミープラグの残存部分に接続する配線溝を形成する工程（ｆ）と、
   前記工程（ｆ）の後に、前記ビアホール内の前記ダミープラグの残存部分を除去する工程（ｇ）と、
   前記工程（ｇ）の後に、前記ビアホール内及び前記配線溝内に導電膜からなるビア及び配線を形成する工程（ｈ）とを有することを特徴とする半導体装置の製造方法。
2. 請求項１において、
   前記第１のバリア絶縁膜は、塩基性物質の拡散を抑制することを特徴とする半導体装置の製造方法。
3. 請求項１又は２において、
   前記ダミープラグは、前記ビアホール全体を埋め込むように形成することを特徴とする半導体装置の製造方法。
4. 請求項１〜３のいずれか一つにおいて、
   前記工程（ａ）の前に、前記基板上に第２のバリア絶縁膜を形成する工程を更に備え、
   前記工程（ａ）において、前記第２のバリア膜上に前記層間絶縁膜を形成し、
   前記工程（ｇ）と前記工程（ｈ）との間に、前記ビアホール内に露出する部分の前記第２のバリア絶縁膜を除去する工程を更に備えることを特徴とする半導体装置の製造方法。
5. 請求項１〜４のいずれか一つにおいて、
   前記工程（ａ）と前記工程（ｂ）との間に、前記層間絶縁膜上にキャップ絶縁膜を形成する工程を更に備えることを特徴とする半導体装置の製造方法。
6. 請求項１〜５のいずれか一つにおいて、
   前記第１のバリア絶縁膜は、１５０℃以上で且つ２５０℃以下の温度にてプラズマエンハンスト化学気相成長法により形成することを特徴とする半導体装置の製造方法。
7. 請求項１〜６のいずれか一つにおいて、
   前記第１のバリア絶縁膜は、酸化シリコン膜であることを特徴とする半導体装置の製造方法。
8. 請求項１〜７のいずれか一つにおいて、
   前記第１のバリア絶縁膜の膜厚は、２０ｎｍ以上であることを特徴とする半導体装置の製造方法。

Images