JP2004221439A - 電子デバイスの製造方法 - Google Patents

電子デバイスの製造方法 Download PDF

Info

Publication number
JP2004221439A
JP2004221439A JP2003009012A JP2003009012A JP2004221439A JP 2004221439 A JP2004221439 A JP 2004221439A JP 2003009012 A JP2003009012 A JP 2003009012A JP 2003009012 A JP2003009012 A JP 2003009012A JP 2004221439 A JP2004221439 A JP 2004221439A
Authority
JP
Japan
Prior art keywords
film
resist
silicon oxide
carbon
containing silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003009012A
Other languages
English (en)
Inventor
Michinari Yamanaka
通成 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003009012A priority Critical patent/JP2004221439A/ja
Publication of JP2004221439A publication Critical patent/JP2004221439A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ビアホールが形成された低誘電率膜の上に、化学増幅型レジストを用いたリソグラフィーにより、所望のトレンチパターンを持つレジスト膜を形成できるようにする。
【解決手段】半導体基板1上の炭素含有シリコン酸化膜5にビアホ−ル8を形成した後、ビアホ−ル8内にダミープラグ9を形成し、その後、半導体基板1を酸雰囲気10にさらす。その後、化学増幅型レジストを用いたリソグラフィーにより、ビアホ−ル8が形成された領域を含むトレンチ形成領域に開口部を持つレジストパターン11aを形成する。
【選択図】 図2

Description

【0001】
【発明の属する技術分野】
本発明は配線の形成方法に関するものである。
【0002】
【従来の技術】
配線形成方法の1つである、デュアルダマシン構造の配線の形成方法は次の通りである。すなわち、絶縁膜をパターン化することによって、ビアホールと配線用溝(以下、トレンチと称することもある)とを形成した後、それらに導電膜を埋め込むことにより配線を形成する。このとき、配線間の容量を低減するために、配線間の絶縁膜として、シリコン酸化膜よりも誘電率の小さい材料からなる膜(つまり低誘電率膜)、例えば炭素含有シリコン酸化膜又はポーラス膜等を用いる場合がある。
【0003】
特許文献1に開示された従来の配線形成方法においては、炭素含有シリコン酸化膜にビアホールを形成した後、トレンチパターンを有するレジスト膜をマスクとして炭素含有シリコン酸化膜に対してエッチングを行なうことにより、デュアルダマシン構造を形成している。
【0004】
【特許文献1】
特開平11−243147号公報
【0005】
【発明が解決しようとする課題】
しかしながら、炭素含有シリコン酸化膜等の低誘電率膜を用いた従来の配線形成方法においては、ビアホール形成後に、化学増幅型レジストを用いたリソグラフィーによりトレンチパターンを形成しようとした場合に、所望のトレンチパターンを持つレジスト膜を形成できないという問題が発生する。以下、図面を参照しながら、この問題について具体的に説明する。
【0006】
図9(a)及び(b)は、従来の配線形成方法において化学増幅型ポジレジストを用いた場合に生じる問題点を示す図である。図9(a)に示すように、基板51上には、第1の配線53が埋め込まれた絶縁膜52が形成されている。第1の配線53の上を含む絶縁膜52の上には、保護膜54、炭素含有シリコン酸化膜55及び反射防止膜56が順次形成されている。ここで、炭素含有シリコン酸化膜55及び反射防止膜56にビアホール57を形成した後、反射防止膜56の上に、化学増幅型ポジレジストを用いたリソグラフィーにより、トレンチパターンを有するレジスト膜58を形成しようとしたところ、次のような問題が生じた。すなわち、レジスト膜58に対して光を照射した後に現像を行なうと、トレンチ形成領域のレジスト膜58が十分に溶解せず、その結果、現像不良F、具体的にはレジストの裾引き(レジストがホール内部まで裾を引くように残ってしまうこと)が発生する。その後、裾引きが生じたレジスト膜58をマスクとして反射防止膜56及び炭素含有シリコン酸化膜55に対してエッチングを行なうと、図9(b)に示すように、フェンス60を持つトレンチ59が形成される。そして、このフェンス60に起因して、トレンチ59に形成された配線部分とビアホール57に形成されたプラグ部分との間の接続抵抗が大きくなると共に信頼性の点で問題が生じる。
【0007】
また、図10(a)及び(b)は、従来の配線形成方法において化学増幅型ネガレジストを用いた場合に生じる問題点を示す図である。図10(a)に示すように、基板51上には、第1の配線53が埋め込まれた絶縁膜52が形成されている。第1の配線53の上を含む絶縁膜52の上には、保護膜54、炭素含有シリコン酸化膜55及び反射防止膜56が順次形成されている。ここで、炭素含有シリコン酸化膜55及び反射防止膜56にビアホール57を形成した後、反射防止膜56の上に、化学増幅型ネガレジストを用いたリソグラフィーにより、トレンチパターンを有するレジスト膜58を形成しようとしたところ、次のような問題が生じた。すなわち、レジスト膜58に対して光を照射した後に現像を行なうと、本来のトレンチ形成領域よりも広い範囲でレジスト膜58が溶解する。言い換えると、所望のマスク寸法よりも大きいトレンチパターンを持つレジスト膜58が形成される。その後、このレジスト膜58をマスクとして反射防止膜56及び炭素含有シリコン酸化膜55に対してエッチングを行なうと、図10(b)に示すように、所望の寸法と異なる寸法を持つトレンチ59が形成される。
【0008】
図11(a)は、ビアホールが形成された絶縁膜上に、所望のマスク寸法通りのトレンチパターンを持つレジスト膜が形成された場合の様子を示す平面図である。
【0009】
それに対して、図11(b)は、ビアホールが形成された絶縁膜上に、化学増幅型ポジレジストを用いたリソグラフィーにより、裾引きのあるトレンチパターンを持つレジスト膜が形成された場合の様子を示す平面図である。図11(b)に示すように、ビアとトレンチとの接続部が狭められてしまう場合がある。通常、ポジレジストを用いたリソグラフィーでは、光を照射されたレジストが現像によって除去されるが、図11(b)に示す場合、ビアホール近傍のレジストが現像時に十分除去されない結果、裾引きのあるトレンチパターンが形成されてしまう。
【0010】
また、図11(c)は、ビアホールが形成された絶縁膜上に、化学増幅型ネガレジストを用いたリソグラフィーにより、所望のマスク寸法よりも大きいトレンチパターンを持つレジスト膜が形成された場合の様子を示す平面図である。図11(c)に示すように、トレンチパターンの幅が拡がると、隣り合うトレンチ同士が結合して配線ショートの原因となってしまう場合がある。通常、ネガレジストを用いたリソグラフィーでは、光を照射されたレジストが現像によって除去されずに残存するが、図11(c)に示す場合、ビアホール近傍のレジストが現像時に除去されてしまう結果、拡大した幅を持つトレンチパターンが形成されてしまう。
【0011】
前記に鑑み、本発明は、ビアホールが形成された低誘電率膜の上に、化学増幅型レジストを用いたリソグラフィーにより、所望のトレンチパターンを持つレジスト膜を形成できるようにし、それによってデュアルダマシン構造の配線を確実に形成できるようにすることを目的とする。
【0012】
【課題を解決するための手段】
前記の目的を達成するために、本願発明者が、低誘電率膜、例えば炭素含有シリコン酸化膜を用いた従来の配線形成方法においてレジストの現像不良が生じる原因を検討したところ、次のような知見を得た。すなわち、ビアホールが形成された炭素含有シリコン酸化膜の上に化学増幅型レジストを塗布した際に、炭素含有シリコン酸化膜(特にビアホールの壁部)に含まれるアミン又は塩基性物質がレジスト中に拡散するというレジストポイズニング現象が生じる。その結果、露光時に化学増幅型レジストから発生する酸が前述の塩基性物質等によって中和されてしまうので、言い換えると、レジストの良好な現像に不可欠な酸が失活してしまうので、レジストの現像不良が生じる。
【0013】
ところで、ビアホールが形成された絶縁膜上にトレンチ形成用のレジスト膜を形成する場合において、ビアホールが密集して配置されている領域と、ビアホールがまばらに配置されている領域とが存在する場合、レジスト膜表面を平坦化するために、各ビアホール内にダミープラグ(トレンチ形成後に除去される)を形成する方法が用いられている。これにより、フォトリソグラフィによって得られるパターンの精度を向上させることができる。しかしながら、この場合も、レジストポイズニング現象を避けることはできない。すなわち、ビアホール壁部の炭素含有シリコン酸化膜に含まれるアミン等がダミープラグを通ってレジスト膜中に拡散し、それによりレジストの現像不良が生じてしまう。
【0014】
本発明は、以上の知見に基づきなされたものであって、具体的には、本発明に係る電子デバイスの製造方法は、基板上に低誘電率膜を形成する工程と、低誘電率膜にホ−ルを形成する工程と、ホ−ル内にダミープラグを形成する工程と、少なくともダミープラグの表面部に電子受容体を注入する工程と、電子受容体を注入する工程よりも後に、ダミープラグの上及び低誘電率膜の上に化学増幅型レジストを塗布し、該塗布された化学増幅型レジストに対して露光及び現像を行なうことによって、ホ−ルが形成された領域を含む配線形成領域に開口部を持つレジスト膜を形成する工程と、該レジスト膜をマスクとして低誘電率膜に対してエッチングを行なって、ホ−ルと接続する配線用溝を形成する工程とを備えている。
【0015】
本発明の電子デバイスの製造方法によると、低誘電率膜、例えば炭素含有シリコン酸化膜にホ−ルを形成した後、該ホ−ル内にダミープラグを形成し、その後、ダミープラグの表面部に電子受容体を注入する。その後、化学増幅型レジストを用いたリソグラフィーにより、ホ−ルが形成された領域を含む配線形成領域に開口部を持つレジスト膜、つまりトレンチパターンを持つレジスト膜を形成する。このため、ホ−ル壁部の炭素含有シリコン酸化膜からダミープラグ中に拡散したアミン又は塩基性物質と、ダミープラグに注入した電子受容体との間に酸塩基反応を生じさせることができ、それによってダミープラグ中のアミン又は塩基性物質の濃度を低減できる。これにより、ダミープラグを経由したアミン等の拡散を抑制できるので、露光時に化学増幅型レジストから発生する酸が失活してしまうことを防止できる。従って、レジストの現像不良を防止でき、それによって所望のトレンチパターンを持つレジスト膜を形成できるので、デュアルダマシン構造の配線を確実に形成できる。
【0016】
本発明の電子デバイスの製造方法において、電子受容体を注入する工程は、ホ−ルの外側の低誘電率膜にも電子受容体を吸着させ又は注入する工程を含むことが好ましい。
【0017】
このようにすると、ホ−ル外側の低誘電率膜、例えば炭素含有シリコン酸化膜中において、アミン又は塩基性物質と、吸着させた又は注入した電子受容体との間に酸塩基反応を生じさせることができ、それによって炭素含有シリコン酸化膜中のアミン又は塩基性物質を中和でき又は該アミン等の濃度を低減できる。このため、炭素含有シリコン酸化膜と化学増幅型レジストとの接触によって、露光時に化学増幅型レジストから発生する酸が失活してしまうことを防止できる。
【0018】
尚、本発明の電子デバイスの製造方法において、ダミープラグは基本的に配線用溝の形成後に除去される。
【0019】
本発明の電子デバイスの製造方法において、電子受容体を注入する工程とレジスト膜を形成する工程との間に、基板に対して熱処理を行なう工程をさらに備えていることが好ましい。
【0020】
このようにすると、ダミープラグ中において、注入した電子受容体を十分に拡散させることができるので、該電子受容体を、ダミープラグ中のアミン又は塩基性物質と効率的に反応させることができる。また、この場合、熱処理の温度が400℃以下であると、熱処理によって低誘電率膜、例えば炭素含有シリコン酸化膜が熱的損傷を受けることを防止できる。
【0021】
本発明の電子デバイスの製造方法において、電子受容体を注入する工程は、基板を酸雰囲気にさらす工程を含むことが好ましい。
【0022】
このようにすると、ダミープラグにプロトン又は電子対受容体等を注入できるので、ダミープラグ中のアミン又は塩基性物質の濃度を確実に低減できる。尚、本明細書において、基板を酸雰囲気にさらすとは、揮発させた酸性溶液(例えばHCl溶液)を基板に対して噴霧したり、又は気化した酸(例えばHCl)を充満させた処理室内に基板を搬入して処理を行なうこと等を意味する。また、基板を酸雰囲気にさらした後の化学増幅型レジストの塗布は、基本的に別の装置で行なう。
【0023】
基板を酸雰囲気にさらす場合、酸雰囲気はブレンステッド酸から構成されていてもよい。このようにすると、ダミープラグ中のアミン等をプロトンによって確実に中和でき又は該アミン等の濃度をプロトンによって確実に低減できる。ブレンステッド酸としては、例えばHCl、HSO又はCHCOOH等のプロトン(H)を含む酸がある。
【0024】
或いは、基板を酸雰囲気にさらす場合、酸雰囲気はルイス酸から構成されていてもよい。ルイス酸は、電子対を受容できる空の軌道を持つ化学種であって、アミン等のような塩基性物質に加えて、完全には塩基性物質となっていない物質とも反応を生じる。すなわち、塩基性はあまり強くないが電子を供与しやすい状態になっている物質からも電子対をルイス酸によって引きつけておくことができるので、露光時に化学増幅型レジストから発生する酸が失活してしまうことを確実に防止できる。ルイス酸(つまり電子対の受容体)としては、例えばAl(CH(トリメチルアンモニウム)、AlCl(塩化アンモニウム)、SO(二酸化硫黄)及びCHCOCH(酢酸メチル)等の分子、並びにH、NO(一酸化窒素イオン)、C (ベンジル基)及びR(3級アルキル基)等の陽イオンがある。
【0025】
本発明の電子デバイスの製造方法において、電子受容体を注入する工程は、プラズマを用いてダミープラグの表面部に正電荷を持つイオンを注入する工程を含むことが好ましい。
【0026】
このようにすると、ダミープラグ中のアミン又は塩基性物質の濃度を確実に低減できる。また、この場合、プラズマを構成するガスは、Hガス及びHOガスのうちの少なくとも1つを含むことが好ましい。このようにすると、低誘電率膜、例えば炭素含有シリコン酸化膜に入射されるイオンは、質量の小さいHイオン又はOHイオンとなるので、ビアホールの開口寸法の拡大を防止できる。また、プラズマによって基板が受ける損傷(プラズマダメージ)を最小限に抑制することができる。
【0027】
本発明の電子デバイスの製造方法において、電子受容体を注入する工程は、イオン注入法を用いてダミープラグの表面部に対して陽イオンを注入する工程を含むことが好ましい。
【0028】
このようにすると、ダミープラグ中のアミン又は塩基性物質の濃度を確実に低減できる。また、イオン注入法の利用により、注入する陽イオンの濃度及び注入深さを制御できるので、ダミープラグ中のアミン又は塩基性物質との間で酸塩基反応を効率的に生じさせることが可能となる。
【0029】
本発明の電子デバイスの製造方法において、低誘電率膜は炭素含有シリコン酸化膜又はポーラス膜であることが好ましい。
【0030】
このようにすると、配線間の容量を確実に低減できる。また、炭素含有シリコン酸化膜としてはSiOC膜を用いてもよい。
【0031】
本発明の電子デバイスの製造方法において、ダミープラグを形成する工程は、ダミープラグを、その上面が、ホ−ルの開口面よりも低くなるように形成する工程を含むことが好ましい。
【0032】
このようにすると、配線用溝形成のためのエッチングにおいて、レジスト減りを抑制できると共に配線用溝の底部にフェンスが発生することを防止できる。すなわち、ダミープラグの上面がホ−ルの開口面と同等以上の高さに位置している場合、ダミープラグにおけるホ−ル開口面よりも高い部分に対するエッチングの分、エッチング時間が長くなってレジスト減りが拡大するが、本発明によって、そのような事態を防止できる。また、ダミープラグの上面がホ−ルの開口面と同等以上の高さに位置している場合においてダミープラグのエッチング速度が小さいと、配線用溝の底部よりも、エッチング後のダミープラグの上面の方が高くなり、その結果、配線用溝の底部におけるダミープラグの近傍にフェンスが生じる可能性があるが、本発明によって、そのような事態も防止できる。
【0033】
【発明の実施の形態】
(第1の実施形態)
以下、本発明の第1の実施形態に係る電子デバイスの製造方法について、図面を参照しながら詳細に説明する。
【0034】
図1(a)〜(c)及び図2(a)〜(f)は第1の実施形態に係る電子デバイスの製造方法の各工程を示す断面図である。
【0035】
まず、図1(a)に示すように、例えばシリコンからなる半導体基板1(Si基板)の上に全面に亘って、例えばSiOからなる第1の層間絶縁膜2を堆積する。その後、第1の金属配線3を第1の層間絶縁膜2に埋め込むと共に第1の層間絶縁膜2の上面を平坦化する。次に、この平坦化された第1の層間絶縁膜2の上及び第1の金属配線3の上に全面に亘って、例えばSiCからなる第1の保護膜4を形成する。
【0036】
ここで、第1の保護膜4は、第1の金属配線3が酸化されることを防止するために形成される。すなわち、第1の金属配線3の材料としては、一般にCu等が用いられるが、このような配線材料は、非常に酸化されやすい金属である。よって、後の工程で第1の金属配線3が第2の金属配線13(図2(f)参照)と接続されるまでの間に両配線の接続面に酸化膜が形成されてコンタクト抵抗が上昇する事態を防止するために、第1の保護膜4が必要となる。
【0037】
次に、第1の保護膜4の上に、シリコン酸化膜よりも比誘電率の小さい低誘電率膜、例えばSiOCからなる厚さ400nm程度の炭素含有シリコン酸化膜5を堆積した後、炭素含有シリコン酸化膜5の上に全面に亘って、例えば有機材料からなる反射防止膜6を形成する。その後、リソグラフィー法により、ビアホール形成領域に開口部を持つレジスト膜7、つまりビアホールパターンを持つレジスト膜7を形成する。
【0038】
その後、レジスト膜7をマスクとして、反射防止膜6及び炭素含有シリコン酸化膜5に対して順次ドライエッチングを行なって、図1(b)に示すように、ビアホール8を形成する。尚、レジスト膜7及び反射防止膜6は、ビアホール8の形成後にアッシングにより除去される。
【0039】
続いて、半導体基板1の上に全面に亘って、例えば有機材料よりなる埋め込み材を塗布し又は堆積した後、該埋め込み材に対してエッチバックを行なう。これにより、図1(c)に示すように、ビアホ−ル8に、有機埋め込み材よりなるダミープラグ9を形成できる。
【0040】
尚、ダミープラグ9は、後のトレンチエッチング工程(図2(d)参照)で第1の保護膜4がエッチングされて第1の金属配線3が露出することを防止するためのものである。また、後のトレンチ形成用レジスト膜の形成工程(図2(b)参照)でビアホール8が密集して配置されている領域とビアホール8がまばらに配置されている領域とが存在する場合、ダミープラグ9は、レジスト膜表面を平坦化する働きを持つ。これにより、フォトリソグラフィによって得られるパターンの精度を向上させることができる。
【0041】
また、ダミープラグ9の形成時点におけるダミープラグ9の上面はビアホール8の開口面(ビアホ−ル8の外側の炭素含有シリコン酸化膜5の表面)よりも下方に位置することが望ましい。このようにすると、後のトレンチエッチング工程で、レジスト減りを抑制できると共にトレンチ底部にフェンスが発生することを防止できる。
【0042】
次に、図2(a)に示すように、半導体基板1を酸雰囲気10にさらすことによって、酸雰囲気10中のプロトン(H)をダミープラグ9中に浸透させる。このとき、酸雰囲気10中のプロトンは炭素含有シリコン酸化膜5の表面にも吸着し又は浸透する。
【0043】
ここで、図2(a)に示す酸雰囲気処理が必要な理由は以下の通りである。
【0044】
ダミープラグ9中には、ビアホ−ル8の壁部の炭素含有シリコン酸化膜5に含まれるアミン又は塩基性物質が拡散しているので、酸雰囲気処理を行なわない場合においてダミープラグ9及び炭素含有シリコン酸化膜5が、後の工程で使用する化学増幅型ポジレジストと直接接触すると、次のような問題を生じる。すなわち、炭素含有シリコン酸化膜5及びダミープラグ9に含まれているアミン又は塩基性物質と、化学増幅型ポジレジストの露光により発生する酸とが反応して該酸が失活し、その結果、レジストの解像性が大幅に低下してしまう。この現象が生じると、所望のレジストパターンを得ることができない。それに対して、酸雰囲気処理によってダミープラグ9中にプロトンを含ませるか又は炭素含有シリコン酸化膜5にプロトンを吸着させ若しくは注入した場合、これらのプロトンと、炭素含有シリコン酸化膜5及びダミープラグ9に含まれているアミン等とが反応して中和するか又は該アミン等の濃度が低下する。従って、化学増幅型ポジレジストの露光時に発生する酸が失活することを防止できる。
【0045】
尚、図2(a)に示す酸雰囲気処理においては、HCl、HSO、CHCOOH等のプロトンを含む酸(ブレンステッド酸)を用いた。
【0046】
また、本実施形態の酸雰囲気処理、つまり半導体基板1を酸雰囲気10にさらす処理の具体的内容は次の通りである。すなわち、揮発させた酸性溶液(例えばHCl溶液)を半導体基板1に対して噴霧したり、又は気化した酸(例えばHCl)を充満させた処理室内に半導体基板1を搬入して処理を行なう。また、半導体基板1を酸雰囲気10にさらした後の化学増幅型レジストの塗布(図2(b)参照)は、基本的に別の装置で行なう。
【0047】
次に、図2(b)に示すように、ダミープラグ9の上及び炭素含有シリコン酸化膜5の上に全面に亘って、化学増幅型ポジレジストからなるレジスト膜11を堆積する。ここで、前工程の酸雰囲気処理により、炭素含有シリコン酸化膜5及びダミープラグ9のそれぞれに含まれるアミン又は塩基性物質が、炭素含有シリコン酸化膜5及びダミープラグ9のそれぞれに注入した若しくは吸着させたプロトンと反応して中和しているか又は前述のアミン等の濃度が低下している。このため、露光時にレジスト膜11から発生する酸が失活してしまうことを防止できるので、レジスト膜11は変質しない。
【0048】
その後、図2(c)に示すように、トレンチパターンを持つフォトマスクを用いた露光とそれに続く現像、つまりリソグラフィーによって、トレンチ形成領域のレジスト膜11に開口部(トレンチパターン)を形成する。これにより、トレンチパターンを持つレジスト膜11つまりレジストパターン11aが形成される。ここで、トレンチ形成領域は、ビアホール8が形成された領域を含んでいる。
【0049】
続いて、図2(d)に示すように、レジストパターン11aをマスクとして、炭素含有シリコン酸化膜5に対してドライエッチングを行なって、炭素含有シリコン酸化膜5に、ビアホール8と接続する深さdのトレンチ(配線用溝)12を形成する。
【0050】
その後、図2(e)に示すように、レジストパターン11a及びダミープラグ9をアッシングにより除去し、炭素含有シリコン酸化膜5を露出させた後、第1の保護膜4におけるビアホール8に露出する部分に対してエッチングを行なって該部分を開口することにより、第1の金属配線3の上面を露出させる。
【0051】
次に図2(f)に示すように、ビアホール8及びトレンチ12の内部に、デュアルダマシン構造を持つ第2の金属配線13を形成する。第2の金属配線13の具体的な形成方法は次の通りである。まず、ビアホール8及びトレンチ12の内表面(壁面及び底面)全体を覆うように、バリア膜(例えば上層のTa膜及び下層のTaN膜の積層膜)を堆積する。バリア膜は、ビアホール8及びトレンチ12が完全には埋まらないように形成される。続いて、例えばメッキ法により、ビアホール8及びトレンチ12が完全に埋まるようにCu膜等の金属膜を堆積する。その後、例えばCMP(chemical mechanical polishing )法により、ビアホール8及びトレンチ12からはみ出した不要な金属膜を除去する。これにより、ビアホール8及びトレンチ12の内部に第2の金属配線13が形成される。
【0052】
以上に説明したように、第1の実施形態によると、半導体基板1上の炭素含有シリコン酸化膜5にビアホ−ル8を形成した後、ビアホ−ル8内にダミープラグ9を形成し、その後、半導体基板1を酸雰囲気10にさらす。このため、ダミープラグ9に、電子受容体であるプロトンを確実に注入できると共に、炭素含有シリコン酸化膜5の表面にプロトンを確実に吸着させ又は注入することができる。従って、酸雰囲気処理の後に、化学増幅型ポジレジストを用いたリソグラフィーにより、トレンチパターンを持つレジスト膜11(ビアホ−ル8が形成された領域を含むトレンチ形成領域に開口部を持つレジストパターン11a)を形成したときに、次のような効果が得られる。すなわち、炭素含有シリコン酸化膜5中のアミン又は塩基性物質と、炭素含有シリコン酸化膜5に吸着させた又は注入したプロトンとの間に酸塩基反応を生じさせることができる。また、ビアホ−ル8の壁部の炭素含有シリコン酸化膜5からダミープラグ9中に拡散したアミン又は塩基性物質と、ダミープラグ9に注入したプロトンとの間に酸塩基反応を生じさせることができる。よって、炭素含有シリコン酸化膜5及びダミープラグ9のそれぞれに含まれるアミン若しくは塩基性物質を中和でき又は該アミン等の濃度を低減できるので、露光時に化学増幅型レジストから発生する酸が失活してしまうことを防止できる。従って、レジストの現像不良を防止でき、それによって所望のトレンチパターンを持つレジスト膜11、つまり裾引きのないレジストパターン11aを形成できるので、デュアルダマシン構造の配線を確実に形成できる。
【0053】
また、第1の実施形態によると、半導体基板1を酸雰囲気10にさらすときにブレンステッド酸を用いるため、炭素含有シリコン酸化膜5及びダミープラグ9のそれぞれに含まれるアミン等をプロトンによって確実に中和でき又は該アミン等の濃度をプロトンによって確実に低減できる。
【0054】
尚、第1の実施形態において、炭素含有シリコン酸化膜5の材料は、シリコン酸化膜よりも比誘電率の小さい材料であれば特に限定されないが、例えばSiOCを用いた場合には配線間の容量を確実に低減できる。また、炭素含有シリコン酸化膜5に代えて、他の低誘電率膜、例えばポーラス膜等を用いてもよい。
【0055】
また、第1の実施形態において、ビアホール8の形成後に、炭素含有シリコン酸化膜5上の反射防止膜6を除去した。しかし、有機材料からなる反射防止膜6に代えて、例えばSiONからなる反射防止膜を用いる場合には、該反射防止膜を残存させる。このようにすると、トレンチパターン形成時に、化学増幅型レジストを用いたリソグラフィーを正確に行なうことができる。また、この場合、半導体基板1を酸雰囲気10にさらすことによって、ダミープラグ9のみにプロトンが注入されるが、これにより、レジストポイズニング現象の主原因となる、ダミープラグ9を経由したアミン等の拡散を抑制できるので、レジストの現像不良を基本的に防止できる。また、ビアホール8の外側の炭素含有シリコン酸化膜5上に反射防止膜6を残存させておくことによって、炭素含有シリコン酸化膜5からレジストへのアミン等の拡散をある程度防止することもできる。
【0056】
また、第1の実施形態において、ダミープラグ9の材料として有機材料を用いたが、これに代えて、例えばSOG(Spin On Glass )等の無機材料を用いても、同様の効果が得られる。但し、この場合、トレンチ12の形成後、アッシングによるレジストパターン11aの除去とは別に、ウェットエッチング等によるダミープラグ9の除去を行なう。
【0057】
また、第1の実施形態において、トレンチパターンを持つレジスト膜11(レジストパターン11a)を形成するために、化学増幅型ポジレジストを用いたが、これに代えて、化学増幅型ネガレジストを用いてもよい。この場合も、寸法拡大のないトレンチパターンを持つレジスト膜、つまりトレンチ形成領域に所望の寸法通りの開口部を持つレジストパターンを形成できるので、デュアルダマシン構造の配線を確実に形成できる。
【0058】
(第2の実施形態)
以下、本発明の第2の実施形態に係る電子デバイスの製造方法について、図面を参照しながら詳細に説明する。
【0059】
図3(a)〜(f)は第2の実施形態に係る電子デバイスの製造方法の各工程を示す断面図である。
【0060】
尚、第2の実施形態においては、まず、図1(a)〜(c)に示す第1の実施形態に係る電子デバイスの製造方法の各工程を実施するものとする。すなわち、図1(a)に示すように、半導体基板1上に、層間絶縁膜2、第1の金属配線3、第1の保護膜4、低誘電率膜(具体的には炭素含有シリコン酸化膜)5、反射防止膜6、及びビアホールパターンを持つレジスト膜7を順次形成する。その後、図1(b)に示すように、炭素含有シリコン酸化膜5にビアホール8を形成した後、図1(c)に示すように、ビアホ−ル8に、有機材料よりなるダミープラグ9を形成する。
【0061】
次に、図3(a)に示すように、半導体基板1をルイス酸雰囲気14にさらすことによって、電子受容体(正確には電子対の受容体)であるルイス酸をダミープラグ9中に浸透させる。このとき、ルイス酸は炭素含有シリコン酸化膜5の表面にも吸着し又は浸透する。これにより、炭素含有シリコン酸化膜5及びダミープラグ9に吸着した又は浸透したルイス酸と、炭素含有シリコン酸化膜5及びダミープラグ9に含まれているアミン又は塩基性物質とが酸塩基反応を生じるので、炭素含有シリコン酸化膜5及びダミープラグ9に含まれているアミン等が中和されるか又は該アミン等の濃度が低下する。従って、化学増幅型ポジレジストの露光時に発生する酸が失活することを防止できる。
【0062】
尚、図3(a)に示す酸雰囲気処理で用いるルイス酸とは、電子対を受容できる空の軌道を持つ化学種であって、第1の実施形態で用いるブレンステッド酸もルイス酸に含まれる。具体的には、SO、CHCOCH、H、Al(CH、AlCl、NO、C 又はR等を用いることができる。
【0063】
次に、図3(b)に示すように、ダミープラグ9の上及び炭素含有シリコン酸化膜5の上に全面に亘って、化学増幅型ポジレジストからなるレジスト膜11を堆積する。ここで、前工程の酸雰囲気処理により、炭素含有シリコン酸化膜5及びダミープラグ9のそれぞれに含まれるアミン又は塩基性物質が、炭素含有シリコン酸化膜5及びダミープラグ9のそれぞれに注入した若しくは吸着させたルイス酸と反応して中和しているか又は前述のアミン等の濃度が低下している。このため、露光時にレジスト膜11から発生する酸が失活してしまうことを防止できるので、レジスト膜11は変質しない。
【0064】
その後、図3(c)に示すように、トレンチパターンを持つフォトマスクを用いた露光とそれに続く現像、つまりリソグラフィーによって、トレンチ形成領域のレジスト膜11に開口部(トレンチパターン)を形成する。これにより、トレンチパターンを持つレジスト膜11つまりレジストパターン11aが形成される。ここで、トレンチ形成領域は、ビアホール8が形成された領域を含んでいる。
【0065】
続いて、図3(d)に示すように、レジストパターン11aをマスクとして、炭素含有シリコン酸化膜5に対してドライエッチングを行なって、炭素含有シリコン酸化膜5に、ビアホール8と接続する深さdのトレンチ(配線用溝)12を形成する。
【0066】
その後、図3(e)に示すように、レジストパターン11a及びダミープラグ9をアッシングにより除去し、炭素含有シリコン酸化膜5を露出させた後、第1の保護膜4におけるビアホール8に露出する部分に対してエッチングを行なって該部分を開口することにより、第1の金属配線3の上面を露出させる。
【0067】
その後、図3(f)に示すように、例えば第1の実施形態と同様の方法により、ビアホール8及びトレンチ12の内部に金属を埋め込むことによって、デュアルダマシン構造を持つ第2の金属配線13を形成する。
【0068】
以上に説明したように、第2の実施形態によると、半導体基板1上の炭素含有シリコン酸化膜5にビアホ−ル8を形成した後、ビアホ−ル8内にダミープラグ9を形成し、その後、半導体基板1をルイス酸雰囲気14にさらす。このため、ダミープラグ9に、電子受容体であるルイス酸を確実に注入できると共に、炭素含有シリコン酸化膜5の表面にルイス酸を確実に吸着させ又は注入することができる。従って、酸雰囲気処理の後に、化学増幅型ポジレジストを用いたリソグラフィーにより、トレンチパターンを持つレジスト膜11(ビアホ−ル8が形成された領域を含むトレンチ形成領域に開口部を持つレジストパターン11a)を形成したときに、次のような効果が得られる。すなわち、炭素含有シリコン酸化膜5中のアミン又は塩基性物質と、炭素含有シリコン酸化膜5に吸着させた又は注入したルイス酸との間に酸塩基反応を生じさせることができる。また、ビアホ−ル8の壁部の炭素含有シリコン酸化膜5からダミープラグ9中に拡散したアミン又は塩基性物質と、ダミープラグ9に注入したルイス酸との間に酸塩基反応を生じさせることができる。よって、炭素含有シリコン酸化膜5及びダミープラグ9のそれぞれに含まれるアミン若しくは塩基性物質等を中和でき又は該アミン等の濃度を低減できるので、露光時に化学増幅型レジストから発生する酸が失活してしまうことを防止できる。従って、レジストの現像不良を防止でき、それによって所望のトレンチパターンを持つレジスト膜11、つまり裾引きのないレジストパターン11aを形成できるので、デュアルダマシン構造の配線を確実に形成できる。
【0069】
また、第2の実施形態によると、半導体基板1をルイス酸雰囲気14にさらすことによって、次のような効果も得られる。すなわち、ルイス酸は、アミン等のような塩基性物質に加えて、完全には塩基性物質となっていない物質とも反応を生じるので、塩基性はあまり強くないが電子を供与しやすい状態になっている物質からも電子対をルイス酸によって引きつけておくことができる。従って、前述の酸の失活現象を確実に防止できる。
【0070】
尚、第2の実施形態において、炭素含有シリコン酸化膜5の材料は、シリコン酸化膜よりも比誘電率の小さい材料であれば特に限定されないが、例えばSiOCを用いた場合には配線間の容量を確実に低減できる。また、炭素含有シリコン酸化膜5に代えて、他の低誘電率膜、例えばポーラス膜等を用いてもよい。
【0071】
また、第2の実施形態において、ビアホール8の形成後に、炭素含有シリコン酸化膜5上の反射防止膜6を除去した。しかし、有機材料からなる反射防止膜6に代えて、例えばSiONからなる反射防止膜を用いる場合には、該反射防止膜を残存させる。このようにすると、トレンチパターン形成時に、化学増幅型レジストを用いたリソグラフィーを正確に行なうことができる。また、この場合、半導体基板1をルイス酸雰囲気14にさらすことによって、ダミープラグ9のみにルイス酸が注入されるが、これにより、レジストポイズニング現象の主原因となる、ダミープラグ9を経由したアミン等の拡散を抑制できるので、レジストの現像不良を基本的に防止できる。また、ビアホール8の外側の炭素含有シリコン酸化膜5上に反射防止膜6を残存させておくことによって、炭素含有シリコン酸化膜5からレジストへのアミン等の拡散をある程度防止することもできる。
【0072】
また、第2の実施形態において、ダミープラグ9の材料として有機材料を用いたが、これに代えて、例えばSOG等の無機材料を用いても、同様の効果が得られる。但し、この場合、トレンチ12の形成後、アッシングによるレジストパターン11aの除去とは別に、ウェットエッチング等によるダミープラグ9の除去を行なう。
【0073】
また、第2の実施形態において、トレンチパターンを持つレジスト膜11(レジストパターン11a)を形成するために、化学増幅型ポジレジストを用いたが、これに代えて、化学増幅型ネガレジストを用いてもよい。この場合も、寸法拡大のないトレンチパターンを持つレジスト膜、つまりトレンチ形成領域に所望の寸法通りの開口部を持つレジストパターンを形成できるので、デュアルダマシン構造の配線を確実に形成できる。
【0074】
(第3の実施形態)
以下、本発明の第3の実施形態に係る電子デバイスの製造方法について、図面を参照しながら詳細に説明する。
【0075】
図4(a)〜(f)は第3の実施形態に係る電子デバイスの製造方法の各工程を示す断面図である。
【0076】
尚、第3の実施形態においては、まず、図1(a)〜(c)に示す第1の実施形態に係る電子デバイスの製造方法の各工程を実施するものとする。すなわち、図1(a)に示すように、半導体基板1上に、層間絶縁膜2、第1の金属配線3、第1の保護膜4、低誘電率膜(具体的には炭素含有シリコン酸化膜)5、反射防止膜6、及びビアホールパターンを持つレジスト膜7を順次形成する。その後、図1(b)に示すように、炭素含有シリコン酸化膜5にビアホール8を形成した後、図1(c)に示すように、ビアホ−ル8に、有機材料よりなるダミープラグ9を形成する。
【0077】
次に、図4(a)に示すように、半導体基板1を陰極側に設置した状態でプラズマ15に半導体基板1をさらすことにより、正電荷を持つイオン(つまり電子受容体である陽イオン)をダミープラグ9中に注入する。このとき、正電荷を持つイオンは、炭素含有シリコン酸化膜5の表面にも吸着し又は注入される。これにより、炭素含有シリコン酸化膜5及びダミープラグ9に吸着した又は注入された、正電荷を持つイオンと、炭素含有シリコン酸化膜5及びダミープラグ9に含まれているアミン又は塩基性物質とが酸塩基反応を生じるので、炭素含有シリコン酸化膜5及びダミープラグ9に含まれているアミン等が中和されるか又は該アミン等の濃度が低下する。従って、化学増幅型ポジレジストの露光時に発生する酸が失活することを防止できる。
【0078】
尚、前述のプラズマ処理によるイオンのスパッタリング効果によって、ビアホール8に、わずかな(例えば幅x程度)開口拡大が生じるが、後のトレンチパターン形成工程(図4(c)参照)で寸法制御を行なうことにより、ビアホール8の開口拡大が問題を生じることはない。
【0079】
次に、図4(b)に示すように、ダミープラグ9の上及び炭素含有シリコン酸化膜5の上に全面に亘って、化学増幅型ポジレジストからなるレジスト膜11を堆積する。ここで、前工程のプラズマ処理により、炭素含有シリコン酸化膜5及びダミープラグ9に含まれるアミン又は塩基性物質の濃度が低下しているため、露光時にレジスト膜11から発生する酸が失活してしまうことを防止できるので、レジスト膜11は変質しない。
【0080】
その後、図4(c)に示すように、トレンチパターンを持つフォトマスクを用いた露光とそれに続く現像、つまりリソグラフィーによって、トレンチ形成領域のレジスト膜11に開口部(トレンチパターン)を形成する。これにより、トレンチパターンを持つレジスト膜11つまりレジストパターン11aが形成される。ここで、トレンチ形成領域は、ビアホール8が形成された領域を含んでいる。
【0081】
続いて、図4(d)に示すように、レジストパターン11aをマスクとして、炭素含有シリコン酸化膜5に対してドライエッチングを行なって、炭素含有シリコン酸化膜5に、ビアホール8と接続する深さdのトレンチ(配線用溝)12を形成する。
【0082】
その後、図4(e)に示すように、レジストパターン11a及びダミープラグ9をアッシングにより除去し、炭素含有シリコン酸化膜5を露出させた後、第1の保護膜4におけるビアホール8に露出する部分に対してエッチングを行なって該部分を開口することにより、第1の金属配線3の上面を露出させる。
【0083】
その後、図4(f)に示すように、例えば第1の実施形態と同様の方法により、ビアホール8及びトレンチ12の内部に金属を埋め込むことによって、デュアルダマシン構造を持つ第2の金属配線13を形成する。
【0084】
以上に説明したように、第3の実施形態によると、半導体基板1上の炭素含有シリコン酸化膜5にビアホ−ル8を形成した後、ビアホ−ル8内にダミープラグ9を形成し、その後、ダミープラグ9及び炭素含有シリコン酸化膜5に、正電荷を持つイオンを注入し又は吸着させる。その後、化学増幅型レジストを用いたリソグラフィーにより、トレンチパターンを持つレジスト膜11(ビアホ−ル8が形成された領域を含むトレンチ形成領域に開口部を持つレジストパターン11a)を形成する。このため、ダミープラグ9及び炭素含有シリコン酸化膜5に注入した又は吸着させた、正電荷を持つイオンと、ダミープラグ9及び炭素含有シリコン酸化膜5中のアミン又は塩基性物質との間に酸塩基反応を生じさせることができる。よって、ダミープラグ9及び炭素含有シリコン酸化膜5中のアミン若しくは塩基性物質を中和でき又は該アミン等の濃度を低減できるので、露光時に化学増幅型レジストから発生する酸が失活してしまうことを防止できる。従って、レジストの現像不良を防止でき、それによって所望のトレンチパターンを持つレジスト膜11、つまり裾引きのないレジストパターン11aを形成できるので、デュアルダマシン構造の配線を確実に形成できる。
【0085】
また、第3の実施形態によると、プラズマ15を用いて正電荷を持つイオンをダミープラグ9等に注入することによって、次のような効果が得られる。すなわち、正電荷を含むプラズマ15を形成するためのガスとしては、様々な種類のガス、例えばプラズマ中でClという陽イオンを生じるClガスを用いることができる。また、半導体基板1をプラズマ15にさらすときに、半導体基板1を陰極側に設置することにより、陽イオンをダミープラグ9及び炭素含有シリコン酸化膜5に簡単に注入することができる。すなわち、第3の実施形態では、基本的にどのようなガスを用いても、レジストポイズニング現象を防止できるという効果が得られる。
【0086】
尚、第3の実施形態において、炭素含有シリコン酸化膜5の材料は、シリコン酸化膜よりも比誘電率の小さい材料であれば特に限定されないが、例えばSiOCを用いた場合には配線間の容量を確実に低減できる。また、炭素含有シリコン酸化膜5に代えて、他の低誘電率膜、例えばポーラス膜等を用いてもよい。
【0087】
また、第3の実施形態において、ビアホール8の形成後に、炭素含有シリコン酸化膜5上の反射防止膜6を除去した。しかし、有機材料からなる反射防止膜6に代えて、例えばSiONからなる反射防止膜を用いる場合には、該反射防止膜を残存させる。このようにすると、トレンチパターン形成時に、化学増幅型レジストを用いたリソグラフィーを正確に行なうことができる。また、この場合、半導体基板1をプラズマ15にさらすことによって、ダミープラグ9のみに陽イオンが注入されるが、これにより、レジストポイズニング現象の主原因となる、ダミープラグ9を経由したアミン等の拡散を抑制できるので、レジストの現像不良を基本的に防止できる。また、ビアホール8の外側の炭素含有シリコン酸化膜5上に反射防止膜6を残存させておくことによって、炭素含有シリコン酸化膜5からレジストへのアミン等の拡散をある程度防止することもできる。
【0088】
また、第3の実施形態において、ダミープラグ9の材料として有機材料を用いたが、これに代えて、例えばSOG等の無機材料を用いても、同様の効果が得られる。但し、この場合、トレンチ12の形成後、アッシングによるレジストパターン11aの除去とは別に、ウェットエッチング等によるダミープラグ9の除去を行なう。
【0089】
また、第3の実施形態において、プラズマ15を用いてダミープラグ9等に注入するイオンの種類は、正電荷を持つイオンであれば特に限定されるものではない。
【0090】
また、第3の実施形態において、トレンチパターンを持つレジスト膜11(レジストパターン11a)を形成するために、化学増幅型ポジレジストを用いたが、これに代えて、化学増幅型ネガレジストを用いてもよい。この場合も、寸法拡大のないトレンチパターンを持つレジスト膜、つまりトレンチ形成領域に所望の寸法通りの開口部を持つレジストパターンを形成できるので、デュアルダマシン構造の配線を確実に形成できる。
【0091】
(第4の実施形態)
以下、本発明の第4の実施形態に係る電子デバイスの製造方法について、図面を参照しながら詳細に説明する。
【0092】
図5(a)〜(f)は第4の実施形態に係る電子デバイスの製造方法の各工程を示す断面図である。
【0093】
尚、第4の実施形態においては、まず、図1(a)〜(c)に示す第1の実施形態に係る電子デバイスの製造方法の各工程を実施するものとする。すなわち、図1(a)に示すように、半導体基板1上に、層間絶縁膜2、第1の金属配線3、第1の保護膜4、低誘電率膜(具体的には炭素含有シリコン酸化膜)5、反射防止膜6、及びビアホールパターンを持つレジスト膜7を順次形成する。その後、図1(b)に示すように、炭素含有シリコン酸化膜5にビアホール8を形成した後、図1(c)に示すように、ビアホ−ル8に、有機材料よりなるダミープラグ9を形成する。
【0094】
次に、図5(a)に示すように、Hガス若しくはHOガス又はそれらを主成分とするガスからなるプラズマ16に半導体基板1をさらすことにより、電子受容体であるHイオン又はOHイオンをダミープラグ9中に注入する。このとき、Hイオン又はOHイオンは、炭素含有シリコン酸化膜5の表面にも吸着し又は注入される。これにより、炭素含有シリコン酸化膜5及びダミープラグ9に吸着した又は注入されたHイオン等と、炭素含有シリコン酸化膜5及びダミープラグ9に含まれているアミン又は塩基性物質とが酸塩基反応を生じるので、炭素含有シリコン酸化膜5及びダミープラグ9に含まれているアミン等が中和されるか又は該アミン等の濃度が低下する。従って、化学増幅型ポジレジストの露光時に発生する酸が失活することを防止できる。
【0095】
尚、前述のプラズマ処理によって炭素含有シリコン酸化膜5等に入射されるイオンは、質量の小さいHイオン又はOHイオンであるため、そのスパッタリング効果は小さいので、第3の実施形態(図4(a)参照)で見られた、ビアホール8の開口拡大は起こらない。また、Hイオン又はOHイオンの質量及び大きさが小さいので、半導体基板1のプラズマダメージ、特に炭素含有シリコン酸化膜5のプラズマダメージも極小に抑制することができる。
【0096】
次に、図5(b)に示すように、ビアホール8の内部を含む炭素含有シリコン酸化膜5の上に全面に亘って、化学増幅型ポジレジストからなるレジスト膜11を堆積する。ここで、前工程のプラズマ処理により、炭素含有シリコン酸化膜5及びダミープラグ9に含まれるアミン又は塩基性物質の濃度が低下しているため、露光時にレジスト膜11から発生する酸が失活してしまうことを防止できるので、レジスト膜11は変質しない。
【0097】
その後、図5(c)に示すように、トレンチパターンを持つフォトマスクを用いた露光とそれに続く現像、つまりリソグラフィーによって、トレンチ形成領域のレジスト膜11に開口部(トレンチパターン)を形成する。これにより、トレンチパターンを持つレジスト膜11つまりレジストパターン11aが形成される。ここで、トレンチ形成領域は、ビアホール8が形成された領域を含んでいる。
【0098】
続いて、図5(d)に示すように、レジストパターン11aをマスクとして、炭素含有シリコン酸化膜5に対してドライエッチングを行なって、炭素含有シリコン酸化膜5に、ビアホール8と接続する深さdのトレンチ(配線用溝)12を形成する。
【0099】
その後、図5(e)に示すように、レジストパターン11a及びダミープラグ9をアッシングにより除去し、炭素含有シリコン酸化膜5を露出させた後、第1の保護膜4におけるビアホール8に露出する部分に対してエッチングを行なって該部分を開口することにより、第1の金属配線3の上面を露出させる。
【0100】
その後、図5(f)に示すように、例えば第1の実施形態と同様の方法により、ビアホール8及びトレンチ12の内部に金属を埋め込むことによって、デュアルダマシン構造を持つ第2の金属配線13を形成する。
【0101】
以上に説明したように、第4の実施形態によると、半導体基板1上の炭素含有シリコン酸化膜5にビアホ−ル8を形成した後、ビアホ−ル8内にダミープラグ9を形成し、その後、ダミープラグ9及び炭素含有シリコン酸化膜5に、Hイオン又はOHイオンを注入し又は吸着させる。その後、化学増幅型レジストを用いたリソグラフィーにより、トレンチパターンを持つレジスト膜11(ビアホ−ル8が形成された領域を含むトレンチ形成領域に開口部を持つレジストパターン11a)を形成する。このため、ダミープラグ9及び炭素含有シリコン酸化膜5に注入した又は吸着させたHイオン又はOHイオンと、ダミープラグ9及び炭素含有シリコン酸化膜5中のアミン又は塩基性物質との間に酸塩基反応を生じさせることができる。よって、ダミープラグ9及び炭素含有シリコン酸化膜5中のアミン若しくは塩基性物質を中和でき又は該アミン等の濃度を低減できるので、露光時に化学増幅型レジストから発生する酸が失活してしまうことを防止できる。従って、レジストの現像不良を防止でき、それによって所望のトレンチパターンを持つレジスト膜11、つまり裾引きのないレジストパターン11aを形成できるので、デュアルダマシン構造の配線を確実に形成できる。
【0102】
また、第4の実施形態によると、炭素含有シリコン酸化膜5等に、質量の小さいHイオン又はOHイオンを入射するので、ビアホール8の開口寸法の拡大を防止できる。また、半導体基板1のプラズマダメージ、特に炭素含有シリコン酸化膜5のプラズマダメージを最小限に抑制することができる。
【0103】
尚、第4の実施形態において、炭素含有シリコン酸化膜5の材料は、シリコン酸化膜よりも比誘電率の小さい材料であれば特に限定されないが、例えばSiOCを用いた場合には配線間の容量を確実に低減できる。また、炭素含有シリコン酸化膜5に代えて、他の低誘電率膜、例えばポーラス膜等を用いてもよい。
【0104】
また、第4の実施形態において、ビアホール8の形成後に、炭素含有シリコン酸化膜5上の反射防止膜6を除去した。しかし、有機材料からなる反射防止膜6に代えて、例えばSiONからなる反射防止膜を用いる場合には、該反射防止膜を残存させる。このようにすると、トレンチパターン形成時に、化学増幅型レジストを用いたリソグラフィーを正確に行なうことができる。また、この場合、半導体基板1をプラズマ16にさらすことによって、ダミープラグ9のみにHイオン又はOHイオンが注入されるが、これにより、レジストポイズニング現象の主原因となる、ダミープラグ9を経由したアミン等の拡散を抑制できるので、レジストの現像不良を基本的に防止できる。また、ビアホール8の外側の炭素含有シリコン酸化膜5上に反射防止膜6を残存させておくことによって、炭素含有シリコン酸化膜5からレジストへのアミン等の拡散をある程度防止することもできる。
【0105】
また、第4の実施形態において、ダミープラグ9の材料として有機材料を用いたが、これに代えて、例えばSOG等の無機材料を用いても、同様の効果が得られる。但し、この場合、トレンチ12の形成後、アッシングによるレジストパターン11aの除去とは別に、ウェットエッチング等によるダミープラグ9の除去を行なう。
【0106】
また、第4の実施形態において、トレンチパターンを持つレジスト膜11(レジストパターン11a)を形成するために、化学増幅型ポジレジストを用いたが、これに代えて、化学増幅型ネガレジストを用いてもよい。この場合も、寸法拡大のないトレンチパターンを持つレジスト膜、つまりトレンチ形成領域に所望の寸法通りの開口部を持つレジストパターンを形成できるので、デュアルダマシン構造の配線を確実に形成できる。
【0107】
(第5の実施形態)
以下、本発明の第5の実施形態に係る電子デバイスの製造方法について、図面を参照しながら詳細に説明する。
【0108】
図6(a)〜(f)は第5の実施形態に係る電子デバイスの製造方法の各工程を示す断面図である。
【0109】
尚、第5の実施形態においては、まず、図1(a)〜(c)に示す第1の実施形態に係る電子デバイスの製造方法の各工程を実施するものとする。すなわち、図1(a)に示すように、半導体基板1上に、層間絶縁膜2、第1の金属配線3、第1の保護膜4、低誘電率膜(具体的には炭素含有シリコン酸化膜)5、反射防止膜6、及びビアホールパターンを持つレジスト膜7を順次形成する。その後、図1(b)に示すように、炭素含有シリコン酸化膜5にビアホール8を形成した後、図1(c)に示すように、ビアホ−ル8に、有機材料よりなるダミープラグ9を形成する。
【0110】
次に、図6(a)に示すように、イオン注入法を用いて、電子受容体である陽イオン17をダミープラグ9中に注入する。このとき、正電荷を持つイオンは、炭素含有シリコン酸化膜5にも注入される。これにより、炭素含有シリコン酸化膜5及びダミープラグ9に注入された陽イオン17と、炭素含有シリコン酸化膜5及びダミープラグ9に含まれているアミン又は塩基性物質とが酸塩基反応を生じるので、炭素含有シリコン酸化膜5及びダミープラグ9に含まれているアミン等が中和されるか又は該アミン等の濃度が低下する。従って、化学増幅型ポジレジストの露光時に発生する酸が失活することを防止できる。
【0111】
尚、図6(a)に示す工程でイオン注入法を用いることにより、次のような効果も得られる。すなわち、注入する陽イオン17の濃度及び注入深さを制御できるので、炭素含有シリコン酸化膜5及びダミープラグ9に含まれているアミン又は塩基性物質との間で酸塩基反応を効率的に生じさせることが可能となる。また、注入するイオンとして、H等のような質量及び大きさの小さいイオンを用いることにより、炭素含有シリコン酸化膜5等へのダメージを最小限に抑えることが可能となる。
【0112】
次に、図6(b)に示すように、ダミープラグ9の上及び炭素含有シリコン酸化膜5の上に全面に亘って、化学増幅型ポジレジストからなるレジスト膜11を堆積する。ここで、前工程のイオン注入処理により、炭素含有シリコン酸化膜5及びダミープラグ9に含まれるアミン又は塩基性物質の濃度が低下しているため、露光時にレジスト膜11から発生する酸が失活してしまうことを防止できるので、レジスト膜11は変質しない。
【0113】
その後、図6(c)に示すように、トレンチパターンを持つフォトマスクを用いた露光とそれに続く現像、つまりリソグラフィーによって、トレンチ形成領域のレジスト膜11に開口部(トレンチパターン)を形成する。これにより、トレンチパターンを持つレジスト膜11つまりレジストパターン11aが形成される。ここで、トレンチ形成領域は、ビアホール8が形成された領域を含んでいる。
【0114】
続いて、図6(d)に示すように、レジストパターン11aをマスクとして、炭素含有シリコン酸化膜5に対してドライエッチングを行なって、炭素含有シリコン酸化膜5に、ビアホール8と接続する深さdのトレンチ(配線用溝)12を形成する。
【0115】
その後、図6(e)に示すように、レジストパターン11a及びダミープラグ9をアッシングにより除去し、炭素含有シリコン酸化膜5を露出させた後、第1の保護膜4におけるビアホール8に露出する部分に対してエッチングを行なって該部分を開口することにより、第1の金属配線3の上面を露出させる。
【0116】
その後、図6(f)に示すように、例えば第1の実施形態と同様の方法により、ビアホール8及びトレンチ12の内部に金属を埋め込むことによって、デュアルダマシン構造を持つ第2の金属配線13を形成する。
【0117】
以上に説明したように、第5の実施形態によると、半導体基板1上の炭素含有シリコン酸化膜5にビアホ−ル8を形成した後、ビアホ−ル8内にダミープラグ9を形成し、その後、ダミープラグ9及び炭素含有シリコン酸化膜5に陽イオン17を注入する。その後、化学増幅型レジストを用いたリソグラフィーにより、トレンチパターンを持つレジスト膜11(ビアホ−ル8が形成された領域を含むトレンチ形成領域に開口部を持つレジストパターン11a)を形成する。このため、ダミープラグ9及び炭素含有シリコン酸化膜5に注入した陽イオン17と、ダミープラグ9及び炭素含有シリコン酸化膜5中のアミン又は塩基性物質との間に酸塩基反応を生じさせることができる。よって、ダミープラグ9及び炭素含有シリコン酸化膜5中のアミン若しくは塩基性物質を中和でき又は該アミン等の濃度を低減できるので、露光時に化学増幅型レジストから発生する酸が失活してしまうことを防止できる。従って、レジストの現像不良を防止でき、それによって所望のトレンチパターンを持つレジスト膜11、つまり裾引きのないレジストパターン11aを形成できるので、デュアルダマシン構造の配線を確実に形成できる。
【0118】
また、第5の実施形態によると、イオン注入法によって陽イオン17をダミープラグ9及び炭素含有シリコン酸化膜5に注入することによって、次のような効果が得られる。すなわち、注入する陽イオン17の濃度及び注入深さを制御できるので、ダミープラグ9及び炭素含有シリコン酸化膜5中のアミン又は塩基性物質との間で酸塩基反応を効率的に生じさせることが可能となる。
【0119】
尚、第5の実施形態において、炭素含有シリコン酸化膜5の材料は、シリコン酸化膜よりも比誘電率の小さい材料であれば特に限定されないが、例えばSiOCを用いた場合には配線間の容量を確実に低減できる。また、炭素含有シリコン酸化膜5に代えて、他の低誘電率膜、例えばポーラス膜等を用いてもよい。
【0120】
また、第5の実施形態において、ビアホール8の形成後に、炭素含有シリコン酸化膜5上の反射防止膜6を除去した。しかし、有機材料からなる反射防止膜6に代えて、例えばSiONからなる反射防止膜を用いる場合には、該反射防止膜を残存させる。このようにすると、トレンチパターン形成時に、化学増幅型レジストを用いたリソグラフィーを正確に行なうことができる。また、この場合、ダミープラグ9のみに陽イオン17が注入されることもあるが、そうなったとしても、レジストポイズニング現象の主原因となる、ダミープラグ9を経由したアミン等の拡散を抑制できるので、レジストの現像不良を基本的に防止できる。また、ビアホール8の外側の炭素含有シリコン酸化膜5上に反射防止膜6を残存させておくことによって、炭素含有シリコン酸化膜5からレジストへのアミン等の拡散をある程度防止することもできる。
【0121】
また、第5の実施形態において、ダミープラグ9の材料として有機材料を用いたが、これに代えて、例えばSOG等の無機材料を用いても、同様の効果が得られる。但し、この場合、トレンチ12の形成後、アッシングによるレジストパターン11aの除去とは別に、ウェットエッチング等によるダミープラグ9の除去を行なう。
【0122】
また、第5の実施形態において、イオン注入法によりダミープラグ9等に注入する陽イオン17の種類は特に限定されるものではない。
【0123】
また、第5の実施形態において、トレンチパターンを持つレジスト膜11(レジストパターン11a)を形成するために、化学増幅型ポジレジストを用いたが、これに代えて、化学増幅型ネガレジストを用いてもよい。この場合も、寸法拡大のないトレンチパターンを持つレジスト膜、つまりトレンチ形成領域に所望の寸法通りの開口部を持つレジストパターンを形成できるので、デュアルダマシン構造の配線を確実に形成できる。
【0124】
(第6の実施形態)
以下、本発明の第6の実施形態に係る電子デバイスの製造方法について、図面を参照しながら詳細に説明する。
【0125】
図7(a)、(b)及び図8(a)〜(g)は、第6の実施形態に係る電子デバイスの製造方法の各工程を示す断面図である。
【0126】
尚、第6の実施形態においては、まず、図1(a)及び(b)に示す第1の実施形態に係る電子デバイスの製造方法の各工程を実施するものとする。すなわち、図1(a)に示すように、半導体基板1上に、層間絶縁膜2、第1の金属配線3、第1の保護膜4、低誘電率膜(具体的には炭素含有シリコン酸化膜)5、反射防止膜6、及びビアホールパターンを持つレジスト膜7を順次形成する。その後、図1(b)に示すように、炭素含有シリコン酸化膜5にビアホール8を形成する。
【0127】
次に、図8(a)に示すように、半導体基板1を、第1の実施形態と同様にブレンステッド酸から構成される酸雰囲気18にさらすことによって、酸雰囲気18中のプロトン(H)を炭素含有シリコン酸化膜5の表面に吸着させ又は浸透させる。
【0128】
その後、半導体基板1に対して熱処理を行なうことにより、吸着させた又は浸透させたプロトンを炭素含有シリコン酸化膜5中に十分に拡散させる。これにより、該プロトンと、炭素含有シリコン酸化膜5に含まれるアミン又は塩基性物質とを効率的に反応させることができるので、炭素含有シリコン酸化膜5に含まれるアミン若しくは塩基性物質を中和でき又は該アミン等の濃度を低減できる。尚、この熱処理の温度は400℃以下であることが好ましい。このようにすると、炭素含有シリコン酸化膜5に熱的な損傷が生じることを防止できる。
【0129】
続いて、半導体基板1の上に全面に亘って、例えば有機材料よりなる埋め込み材を塗布し又は堆積した後、該埋め込み材に対してエッチバックを行なう。これにより、図8(b)に示すように、ビアホ−ル8に、有機埋め込み材よりなるダミープラグ9を形成できる。ここで、ダミープラグ9の形成時点におけるダミープラグ9の上面はビアホール8の開口面(ビアホ−ル8の外側の炭素含有シリコン酸化膜5の表面)よりも下方に位置することが望ましい。このようにすると、後のトレンチエッチング工程で、レジスト減りを抑制できると共にトレンチ底部にフェンスが発生することを防止できる。
【0130】
次に、図8(c)に示すように、ダミープラグ9の上及び炭素含有シリコン酸化膜5の上に全面に亘って、化学増幅型ポジレジストからなるレジスト膜11を堆積する。ここで、前工程の酸雰囲気処理及び熱処理により、炭素含有シリコン酸化膜5に含まれるアミン若しくは塩基性物質は中和されており又は該アミン等の濃度が低下しているので、炭素含有シリコン酸化膜5からのアミン等のダミープラグ9中への拡散もほとんどない。従って、露光時にレジスト膜11から発生する酸が失活してしまうことを防止できるので、レジスト膜11は変質しない。
【0131】
その後、図8(d)に示すように、トレンチパターンを持つフォトマスクを用いた露光とそれに続く現像、つまりリソグラフィーによって、トレンチ形成領域のレジスト膜11に開口部(トレンチパターン)を形成する。これにより、トレンチパターンを持つレジスト膜11つまりレジストパターン11aが形成される。ここで、トレンチ形成領域は、ビアホール8が形成された領域を含んでいる。
【0132】
続いて、図8(e)に示すように、レジストパターン11aをマスクとして、炭素含有シリコン酸化膜5に対してドライエッチングを行なって、炭素含有シリコン酸化膜5に、ビアホール8と接続する深さdのトレンチ12を形成する。
【0133】
その後、図8(f)に示すように、レジストパターン11a及びダミープラグ9をアッシングにより除去し、炭素含有シリコン酸化膜5を露出させた後、第1の保護膜4におけるビアホール8に露出する部分に対してエッチングを行なって該部分を開口することにより、第1の金属配線3の上面を露出させる。
【0134】
その後、図8(g)に示すように、例えば第1の実施形態と同様の方法により、ビアホール8及びトレンチ12の内部に金属を埋め込むことによって、デュアルダマシン構造を持つ第2の金属配線13を形成する。
【0135】
以上に説明したように、第6の実施形態によると、半導体基板1上の炭素含有シリコン酸化膜5にビアホ−ル8を形成した後、半導体基板1を酸雰囲気18にさらす。このため、炭素含有シリコン酸化膜5の表面にプロトンを確実に吸着させ又は注入することができる。また、酸雰囲気処理の後に、半導体基板1に対して熱処理を行なうので、炭素含有シリコン酸化膜5中にプロトンを十分に拡散させることができる。従って、酸雰囲気処理及び熱処理の後に、ビアホ−ル8にダミープラグ9を形成し、その後、化学増幅型ポジレジストを用いたリソグラフィーにより、トレンチパターンを持つレジスト膜11(ビアホ−ル8が形成された領域を含むトレンチ形成領域に開口部を持つレジストパターン11a)を形成したときに、次のような効果が得られる。すなわち、炭素含有シリコン酸化膜5中のアミン又は塩基性物質と、炭素含有シリコン酸化膜5中に拡散させたプロトンとの間に酸塩基反応を効率的に生じさせることができる。よって、炭素含有シリコン酸化膜5に含まれるアミン若しくは塩基性物質を中和でき又は該アミン等の濃度を低減できるので、炭素含有シリコン酸化膜5からのアミン等のダミープラグ9中への拡散もほとんどない。従って、露光時に化学増幅型レジストから発生する酸が失活してしまうことを防止できるため、レジストの現像不良を防止でき、それによって所望のトレンチパターンを持つレジスト膜11、つまり裾引きのないレジストパターン11aを形成できるので、デュアルダマシン構造の配線を確実に形成できる。
【0136】
また、第6の実施形態によると、半導体基板1を酸雰囲気18にさらすときにブレンステッド酸を用いるため、炭素含有シリコン酸化膜5に含まれるアミン等をプロトンによって確実に中和でき又は該アミン等の濃度を低減できる。
【0137】
尚、第6の実施形態において、ビアホ−ル8にダミープラグ9を形成する前に、半導体基板1を酸雰囲気18にさらし、引き続いて半導体基板1に対して熱処理を行なった。しかし、これに代えて、ビアホ−ル8にダミープラグ9を形成した後に、半導体基板1を酸雰囲気18にさらし(つまりダミープラグ9及び炭素含有シリコン酸化膜5にプロトンを注入し又は吸着させ)、引き続いて半導体基板1に対して熱処理を行なっても、同様の効果が得られる。
【0138】
また、第6の実施形態において、炭素含有シリコン酸化膜5に電子受容体を注入するため、半導体基板1を、ブレンステッド酸から構成される酸雰囲気18にさらしたが、これに代えて、半導体基板1を、第2の実施形態と同様にルイス酸から構成される酸雰囲気にさらしても、同様の効果が得られる。また、第3若しくは第4の実施形態と同様にプラズマを用いて正電荷を持つイオン、例えばHイオン等を炭素含有シリコン酸化膜5の表面に吸着させ若しくは注入しても、同様の効果が得られる。さらに、第5の実施形態と同様にイオン注入法を用いて陽イオンを炭素含有シリコン酸化膜5に注入しても、同様の効果が得られる。
【0139】
また、第6の実施形態において、炭素含有シリコン酸化膜5の材料は、シリコン酸化膜よりも比誘電率の小さい材料であれば特に限定されないが、例えばSiOCを用いた場合には配線間の容量を確実に低減できる。また、炭素含有シリコン酸化膜5に代えて、他の低誘電率膜、例えばポーラス膜等を用いてもよい。
【0140】
また、第6の実施形態において、ビアホール8の形成後に、炭素含有シリコン酸化膜5上の反射防止膜6を除去した。しかし、有機材料からなる反射防止膜6に代えて、例えばSiONからなる反射防止膜を用いる場合には、該反射防止膜を残存させる。このようにすると、トレンチパターン形成時に、化学増幅型レジストを用いたリソグラフィーを正確に行なうことができる。また、この場合、半導体基板1を酸雰囲気18にさらすことによって、ビアホ−ル8の壁部の炭素含有シリコン酸化膜5のみに(ダミープラグ9の形成後に酸雰囲気処理を行なう場合にはダミープラグ9のみに)プロトンが注入されるが、これにより、レジストポイズニング現象の主原因となる、ビアホール8(又はダミープラグ9)を経由したアミン等の拡散を抑制できる。その結果、レジストの現像不良を基本的に防止できる。また、ビアホール8の外側の炭素含有シリコン酸化膜5上に反射防止膜6を残存させておくことによって、炭素含有シリコン酸化膜5からレジストへのアミン等の拡散をある程度防止することもできる。
【0141】
また、第6の実施形態において、ダミープラグ9の材料として有機材料を用いたが、これに代えて、例えばSOG等の無機材料を用いても、同様の効果が得られる。但し、この場合、トレンチ12の形成後、アッシングによるレジストパターン11aの除去とは別に、ウェットエッチング等によるダミープラグ9の除去を行なう。
【0142】
また、第6の実施形態において、トレンチパターンを持つレジスト膜11(レジストパターン11a)を形成するために、化学増幅型ポジレジストを用いたが、これに代えて、化学増幅型ネガレジストを用いてもよい。この場合も、寸法拡大のないトレンチパターンを持つレジスト膜、つまりトレンチ形成領域に所望の寸法通りの開口部を持つレジストパターンを形成できるので、デュアルダマシン構造の配線を確実に形成できる。
【0143】
【発明の効果】
本発明によると、ホ−ル壁部の低誘電率膜からダミープラグ中に拡散したアミン又は塩基性物質と、ダミープラグに注入した電子受容体との間に酸塩基反応を生じさせることができ、それによってダミープラグ中のアミン又は塩基性物質の濃度を低減できる。このため、化学増幅型レジストの塗布時に、ダミープラグを経由したアミン等の拡散を抑制できるので、露光時にレジストから発生する酸が失活してしまうことを防止できる。従って、レジストの現像不良を防止でき、それによって所望のトレンチパターンを持つレジスト膜を形成できるので、デュアルダマシン構造の配線を確実に形成できる。
【図面の簡単な説明】
【図1】(a)〜(c)は本発明の第1の実施形態に係る電子デバイスの製造方法の各工程を示す断面図である。
【図2】(a)〜(f)は本発明の第1の実施形態に係る電子デバイスの製造方法の各工程を示す断面図である。
【図3】(a)〜(f)は本発明の第2の実施形態に係る電子デバイスの製造方法の各工程を示す断面図である。
【図4】(a)〜(f)は本発明の第3の実施形態に係る電子デバイスの製造方法の各工程を示す断面図である。
【図5】(a)〜(f)は本発明の第4の実施形態に係る電子デバイスの製造方法の各工程を示す断面図である。
【図6】(a)〜(f)は本発明の第5の実施形態に係る電子デバイスの製造方法の各工程を示す断面図である。
【図7】(a)及び(b)は本発明の第6の実施形態に係る電子デバイスの製造方法の各工程を示す断面図である。
【図8】(a)〜(g)は本発明の第6の実施形態に係る電子デバイスの製造方法の各工程を示す断面図である。
【図9】(a)及び(b)は従来の配線形成方法において化学増幅型ポジレジストを用いた場合に生じる問題点を示す図である。
【図10】(a)及び(b)は従来の配線形成方法において化学増幅型ネガレジストを用いた場合に生じる問題点を示す図である。
【図11】(a)は、ビアホールが形成された絶縁膜上に、所望のマスク寸法通りのトレンチパターンを持つレジスト膜が形成された場合の様子を示す平面図であり、(b)は、ビアホールが形成された絶縁膜上に、化学増幅型ポジレジストを用いたリソグラフィーにより、裾引きのあるトレンチパターンを持つレジスト膜が形成された場合の様子を示す平面図であり、(c)は、ビアホールが形成された絶縁膜上に、所望のマスク寸法よりも大きいトレンチパターンを持つレジスト膜が形成された場合の様子を示す平面図である。
【符号の説明】
1 半導体基板
2 層間絶縁膜
3 第1の金属配線
4 第1の保護膜
5 炭素含有シリコン酸化膜
6 反射防止膜
7 レジスト膜
8 ビアホール
9 ダミープラグ
10 酸雰囲気
11 レジスト膜
11a レジストパターン
12 トレンチ(配線用溝)
13 第2の金属配線
14 ルイス酸雰囲気
15 プラズマ
16 プラズマ
17 陽イオン
18 酸雰囲気
トレンチ深さ
ビアホールの開口拡大幅

Claims (14)

  1. 基板上に低誘電率膜を形成する工程と、
    前記低誘電率膜にホ−ルを形成する工程と、
    前記ホ−ル内にダミープラグを形成する工程と、
    少なくとも前記ダミープラグの表面部に電子受容体を注入する工程と、
    前記電子受容体を注入する工程よりも後に、前記ダミープラグの上及び前記低誘電率膜の上に化学増幅型レジストを塗布し、該塗布された化学増幅型レジストに対して露光及び現像を行なうことによって、前記ホ−ルが形成された領域を含む配線形成領域に開口部を持つレジスト膜を形成する工程と、
    前記レジスト膜をマスクとして前記低誘電率膜に対してエッチングを行なって、前記ホ−ルと接続する配線用溝を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
  2. 前記電子受容体を注入する工程は、前記ホ−ルの外側の前記低誘電率膜にも前記電子受容体を吸着させ又は注入する工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記配線用溝を形成する工程よりも後に、前記ダミープラグを除去する工程をさらに備えていることを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 前記電子受容体を注入する工程と前記レジスト膜を形成する工程との間に、前記基板に対して熱処理を行なう工程をさらに備えていることを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 前記熱処理の温度は400℃以下であることを特徴とする請求項4に記載の半導体装置の製造方法。
  6. 前記電子受容体を注入する工程は、前記基板を酸雰囲気にさらす工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
  7. 前記酸雰囲気はブレンステッド酸から構成されることを特徴とする請求項6に記載の半導体装置の製造方法。
  8. 前記酸雰囲気はルイス酸から構成されることを特徴とする請求項6に記載の半導体装置の製造方法。
  9. 前記電子受容体を注入する工程は、プラズマを用いて前記ダミープラグの表面部に正電荷を持つイオンを注入する工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
  10. 前記プラズマを構成するガスは、Hガス及びHOガスのうちの少なくとも1つを含むことを特徴とする請求項9に記載の半導体装置の製造方法。
  11. 前記電子受容体を注入する工程は、イオン注入法を用いて前記ダミープラグの表面部に対して陽イオンを注入する工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
  12. 前記低誘電率膜は炭素含有シリコン酸化膜又はポーラス膜であることを特徴とする請求項1に記載の半導体装置の製造方法。
  13. 前記炭素含有シリコン酸化膜はSiOC膜であることを特徴とする請求項12に記載の半導体装置の製造方法。
  14. 前記ダミープラグを形成する工程は、前記ダミープラグを、その上面が、前記ホ−ルの開口面よりも低くなるように形成する工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
JP2003009012A 2003-01-17 2003-01-17 電子デバイスの製造方法 Pending JP2004221439A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003009012A JP2004221439A (ja) 2003-01-17 2003-01-17 電子デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003009012A JP2004221439A (ja) 2003-01-17 2003-01-17 電子デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2004221439A true JP2004221439A (ja) 2004-08-05

Family

ID=32898626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003009012A Pending JP2004221439A (ja) 2003-01-17 2003-01-17 電子デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP2004221439A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128543A (ja) * 2004-11-01 2006-05-18 Nec Electronics Corp 電子デバイスの製造方法
JP2006237603A (ja) * 2005-02-15 2006-09-07 Air Products & Chemicals Inc 基材上に特徴を画定する方法
JP2007067174A (ja) * 2005-08-31 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
WO2008015915A1 (fr) * 2006-07-31 2008-02-07 Tokyo Electron Limited Procédé et appareil de traitement à la chaleur
US20180138077A1 (en) * 2015-12-30 2018-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming interconnection structure

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128543A (ja) * 2004-11-01 2006-05-18 Nec Electronics Corp 電子デバイスの製造方法
US7439171B2 (en) 2004-11-01 2008-10-21 Nec Electronics Corporation Method for manufacturing electronic device
JP2006237603A (ja) * 2005-02-15 2006-09-07 Air Products & Chemicals Inc 基材上に特徴を画定する方法
JP2007067174A (ja) * 2005-08-31 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4567554B2 (ja) * 2005-08-31 2010-10-20 パナソニック株式会社 半導体装置の製造方法
WO2008015915A1 (fr) * 2006-07-31 2008-02-07 Tokyo Electron Limited Procédé et appareil de traitement à la chaleur
JP2008034736A (ja) * 2006-07-31 2008-02-14 Tokyo Electron Ltd 熱処理方法および熱処理装置
US20180138077A1 (en) * 2015-12-30 2018-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming interconnection structure
US11075112B2 (en) * 2015-12-30 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming interconnection structure

Similar Documents

Publication Publication Date Title
JP4109531B2 (ja) 半導体装置及びその製造方法
US7018936B2 (en) Ion implant lithography method of processing a semiconductor substrate
TWI423330B (zh) 損壞之多重堆疊雙層膜的選擇性移除方法
JPH0654781B2 (ja) 集積回路構造体の製造方法
WO2004090974A1 (ja) 電子デバイス及びその製造方法
US7022619B2 (en) Method for fabricating electronic device
JP3743905B2 (ja) 半導体装置の製造方法
TWI388006B (zh) 基材之蝕刻方法
KR100685598B1 (ko) 이온주입용 마스크 패턴 형성 방법
JPH10303295A (ja) 半導体装置の製造方法
JP2004221439A (ja) 電子デバイスの製造方法
US20010031425A1 (en) Patterning method in semiconductor device fabricating process
JP2001313338A (ja) 半導体装置の製造方法
US20030186529A1 (en) Method of manufacturing semiconductor device having opening
JP3962339B2 (ja) 電子デバイスの製造方法
US6855627B1 (en) Method of using amorphous carbon to prevent resist poisoning
TWI253125B (en) Method for forming isolation layer in semiconductor device
US7846832B2 (en) Semiconductor device and fabrication method thereof
US7341935B2 (en) Alternative interconnect structure for semiconductor devices
JP4606399B2 (ja) 電子デバイスの製造方法
KR100811449B1 (ko) 반도체 소자 및 그 제조 방법
JP2010010270A (ja) 半導体装置の製造方法
US20220367254A1 (en) Semiconductor Device and Method of Manufacture
JP2004031759A (ja) 半導体装置の製造方法
KR20070034294A (ko) 듀얼 다마신 공정을 이용한 비아홀 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091104