JP2006237603A - 基材上に特徴を画定する方法 - Google Patents

基材上に特徴を画定する方法 Download PDF

Info

Publication number
JP2006237603A
JP2006237603A JP2006037889A JP2006037889A JP2006237603A JP 2006237603 A JP2006237603 A JP 2006237603A JP 2006037889 A JP2006037889 A JP 2006037889A JP 2006037889 A JP2006037889 A JP 2006037889A JP 2006237603 A JP2006237603 A JP 2006237603A
Authority
JP
Japan
Prior art keywords
porous
light absorbing
absorbing material
dielectric layer
sacrificial light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006037889A
Other languages
English (en)
Inventor
Mark Leonard O'neill
マーク　レオナルド　オニール
Scott Jeffrey Weigel
スコット　ジェフリー　ウェイゲル
David B Rennie
バリー レニー デイビッド
David Allen Roberts
アレン ロバーツ デイビッド
Eugene Joseph Karwacki Jr
ユージーン　ジョセフ　カーワッキ，ジュニア
Dougall James E Mac
エドワード マクドウガル ジェイムス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Air Products and Chemicals Inc
Original Assignee
Air Products and Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Air Products and Chemicals Inc filed Critical Air Products and Chemicals Inc
Publication of JP2006237603A publication Critical patent/JP2006237603A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
    • A61H3/00—Appliances for aiding patients or disabled persons to walk about
    • A61H3/06—Walking aids for blind persons
    • A61H3/066—Installations on the floor, e.g. special surfaces, to guide blind persons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01C—CONSTRUCTION OF, OR SURFACES FOR, ROADS, SPORTS GROUNDS, OR THE LIKE; MACHINES OR AUXILIARY TOOLS FOR CONSTRUCTION OR REPAIR
    • E01C15/00—Pavings specially adapted for footpaths, sidewalks or cycle tracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Rehabilitation Therapy (AREA)
  • Physical Education & Sports Medicine (AREA)
  • Veterinary Medicine (AREA)
  • Pain & Pain Management (AREA)
  • Epidemiology (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】半導体基材に特徴を形成するための改善された方法を提供する。
【解決手段】本方法は、基材上に多孔質の誘電体層を形成する工程；当該多孔質の誘電体層の第１の部分を除去して第１のエッチング領域を形成する工程；当該第１のエッチング領域を、前記多孔質の誘電体層と類似のドライエッチ特性を有する多孔質の犠牲光吸収材料で満たす工程；当該多孔質の犠牲光吸収材料の一部と前記多孔質の誘電体層の第２の部分を除去して第２のエッチング領域を形成する工程；及び前記多孔質の犠牲光吸収材料のエッチ速度が前記多孔質の誘電体層のエッチ速度よりも高いプロセスを用いることにより、当該多孔質の犠牲光吸収材料の残りの部分を除去する工程を含む。
【選択図】図２

Description

本発明は半導体デバイスの製造方法に関する。
より速い性能に関する要件を満たすため、集積回路デバイスの特徴の特性寸法は小さくなり続けている。特徴のサイズがより小さいデバイスを製造することは、半導体製作において従来使用されているプロセスの多くで新しい課題をもたらす。超大規模の集積半導体の配線に関連した高密度及び性能に関する要件が高くなることで、それに応じて相互接続技術の変更が必要となる。特にサブミクロンのビアコンタクト及びトレンチが小型化のために高いアスペクト比を課されている場合には、このような高い要件は、低ＲＣ（抵抗容量）の相互接続パターンの提供によって満足させることが困難であると分かっている。構成要素の密度が増大し相互接続の断面積が小さくなることによる悪影響を改善しようとする方法としては、典型的な酸化物絶縁体よりも誘電率が低い絶縁材料（「低ｋ材料」）を使用すること、及び典型的なアルミニウム（Ａｌ）導体よりも導電率が高い導電性材料を使用することがある。銅は、典型的な現代の相互接続（ＩＣ）におけるオンチップ導体として使用するための主要材料になっている。
しかしながら、銅（Ｃｕ）は、正確なパターニング及びエッチングに対して問題がある。例えば、Ｃｕは揮発性の塩化物又はフッ化物を容易には形成しないので、塩素及び／又はフッ素の化学作用に基づく典型的なプラズマエッチングが実用的でないほど遅くなる。したがって、銅層がフォトレジストのパターニングされた層の下で選択的にエッチングされるＣｕのサブトラクティブパターニングは、主として「ダマシン」又は「デュアルダマシン」パターニングで置き換えられている。結果として得られるＩＣの構造又は特徴は、ダマシン又はデュアルダマシンの構造又は特徴と呼ばれる。
フォトレジスト層の下に位置する１つ又は複数の表面からの暴露放射線の反射の結果として、ＩＣにおける特徴のパターニング及び製作で問題が生じることがある。例えば、フォトレジスト層の内部で生じる入射放射線と反射放射線の干渉により、不均一なフォトレジストの暴露と不正確なパターニングが起こる。さらには、暴露放射線は不均一な反射率を有する表面の形状及び領域から反射する場合があり、その結果として、フォトマスクの下に位置し暴露されることが望ましくない領域においてフォトレジストが暴露される。両方の場合において、ＩＣの特徴の正確でかつ再現性のある製作という課題に加えて、特徴の限界寸法（ＣＤ）の変動が生じ得る。
放射線の反射によって生じる製作上の問題を排除又は低減するための通常の方法は、反射防止コーティングを使用することである。例えば、裏面反射防止コーティング（「ＢＡＲＣ」）は、パターニングされるべき表面の上に位置するフォトレジスト層の下に通常適用される。ＢＡＲＣ層はフォトレジスト層を通過する放射線を吸収するよう設計することができ、この機構によって下地表面からの反射の有害な作用を低減又は排除することができる。さらに、ＢＡＲＣ層は、暴露放射線の波長において、入射放射線と反射放射線の間で弱め合う干渉が生じるようにＢＡＲＣの材料及び厚さを選択して設計することができる。吸収と弱め合う干渉の両作用は、同じＢＡＲＣ層において利用することができる。
ダマシンパターニングは、第１のエッチング領域（例えば、ビア又はトレンチ）を、この領域が誘電体層内に形成された後、犠牲光吸収材料（「ＳＬＡＭ」）で満たす工程を含むことができる。このＳＬＡＭは、例えば、誘電体層と類似のドライエッチ特性と、リソグラフィーの際に基材が光を吸収できるようにする光吸収特性とを有する染色されたスピンオングラス（「ＳＯＧ」）を含むことができる。第１のエッチング領域がＳＬＡＭで満たされた後、第２のエッチング領域が誘電体層内に形成される。ＳＬＡＭの大部分は、第２のエッチング領域が形成されたときに除去することができる。ＳＬＡＭの残りの部分は、その後のウェットエッチ工程で除去される。次に、Ｃｕ又は他の相互接続材料のブランケット堆積（必要に応じて１つ又は複数のバリア／接着層が先に堆積される）を実施することができる。堆積される金属は、絶縁体中のパターニングされた特徴を典型的に満たし、特徴間のフィールド領域をコーティングする。フィールド領域上の金属コーティングは、化学機械平坦化（「ＣＭＰ」）又は他の技術によって除去することができ、更なるコーティング又は他の処理のために絶縁体中の金属で満たされた特徴を露出させることができる。したがって、Ｃｕ又は他の金属中に直接パターンをエッチングする必要なく、相互接続のパターンが１つ又は複数の絶縁層に作り出される。
多孔質の誘電体層が最近注目されている。ＳＬＡＭ（ＢＡＲＣ材料を含む）を有する多孔質の誘電体材料を使用することで他の問題が生じる。例えば、当技術分野で現在用いられている高密度の誘電体材料に対して多孔質の誘電体層を使用することに関する問題は、ドライエッチ速度及び化学的な適合性が材料の特性に依存しているため、多孔質の誘電体と現行技術のＳＬＡＭに関するエッチ速度の選択性が適切にバランスされないことである。
したがって、とりわけ、多孔質の誘電体にダマシン及びデュアルダマシンの特徴を作り出すことのできる新規のＳＬＡＭに関するニーズが当技術分野で存在している。
基材に特徴を形成する方法が本明細書で開示される。本方法は、基材上に多孔質の誘電体層を形成する工程；当該多孔質の誘電体層の第１の部分を除去して第１のエッチング領域を形成する工程；当該第１のエッチング領域を、前記多孔質の誘電体層と類似のドライエッチ特性を有する多孔質の犠牲光吸収材料で満たす工程；当該多孔質の犠牲光吸収材料の一部と前記多孔質の誘電体層の第２の部分を除去して第２のエッチング領域を形成する工程；及び前記多孔質の犠牲光吸収材料のエッチ速度が前記多孔質の誘電体層のエッチ速度よりも高いプロセスを用いることにより、当該多孔質の犠牲光吸収材料の残りの部分を除去する工程を含む。
半導体デバイスを形成する方法が説明される。本発明の１つの実施態様においては、本方法は以下の工程を含む。まず、多孔質の誘電体層が半導体ウェハ上に形成され、そしてパターニングされてエッチングされるべき領域が画定される。この多孔質の誘電体層の第１の部分を除去することにより第１のエッチング領域が形成される。この第１のエッチング領域は、多孔質の誘電体層と類似のドライエッチ特性を有する多孔質の犠牲光吸収材料で満たされる。次いで、フォトレジスト層が堆積され、そしてパターニングされてエッチングされるべき第２の領域が画定される。第２のパターンがエッチングされるべき第２の領域を画定する。この第２の領域は、多孔質の犠牲光吸収材料の一部と多孔質の誘電体層の第２の部分を除去することにより形成される。次いで、得られた物品は、例えばウェットエッチ溶液にさらされ、多孔質の犠牲光吸収材料の残りの部分が除去される。
図１Ａ〜１Ｈは、本発明の方法の好ましい実施態様を示している。この実施態様においては、第１の導電層１０１が任意選択で基材１００の上に形成される。基材１００は、集積回路を作製する際、その上に導電層を形成できる任意の表面であることができる。したがって、基材１００は、例えば、トランジスタ、キャパシタ、抵抗器、拡散接合体、ゲート電極、ローカル相互接続などのようなシリコンウェハ上に形成される能動及び受動デバイスを含むことができる。基材１００はまた、このような能動及び受動デバイスを、それらの上部に形成される１つ又は複数の導電層から分離する絶縁材料を含むこともでき、予め形成された導電層を含むこともできる。
基材１００に含めることのできる好適な材料としては、半導体材料、例えば、ヒ化ガリウム（「ＧａＡｓ」）、シリコン、及びシリコン含有組成物、例えば、結晶シリコン、ポリシリコン、アモルファスシリコン、エピタキシャルシリコン、二酸化ケイ素（「ＳｉＯ2」）、シリコンガラス、窒化ケイ素、溶融シリカ、ガラス、石英、ホウケイ酸ガラス、及びそれらの組み合わせが挙げられるがそれらに限定されない。他の好適な材料としては、クロム、モリブデン、並びに半導体、集積回路、フラットパネルディスプレイ及びフレキシブルディスプレイ用途で通常使用される他の金属が挙げられる。基材１００は、追加の層、例えば、シリコン、ＳｉＯ2、有機ケイ酸塩ガラス（ＯＳＧ）、フッ素化ケイ酸塩ガラス（ＦＳＧ）、炭窒化ホウ素、炭化ケイ素、水素化炭化ケイ素、窒化ケイ素、水素化窒化ケイ素、炭窒化ケイ素、水素化炭窒化ケイ素、窒化ホウ素、有機−無機複合材料、フォトレジスト、有機ポリマー、多孔質の有機及び無機の材料及び複合体、金属酸化物、例えば、酸化アルミニウム及び酸化ゲルマニウムを有することができる。なお更なる層は、ゲルマノケイ酸塩、アルミノケイ酸塩、銅及びアルミニウム、並びに拡散バリア材料、例えば、限定されないがＴｉＮ、Ｔｉ（Ｃ）Ｎ、ＴａＮ、Ｔａ（Ｃ）Ｎ、Ｔａ、Ｗ又はＷＮであることもできる。
導電層１０１は、半導体デバイスのための導電層を形成するのに通常用いられる材料から作製できる。好ましい実施態様においては、導電層１０１は銅を含み、通常の銅電気めっき法によって形成される。銅が好ましいが、半導体デバイスを作製するのに使用できる他の導電性材料も代わりに使用することができる。導電層１０１は、それが堆積された後、化学機械研磨（「ＣＭＰ」）工程により平坦化することができる。
導電層１０１を基材１００の上に形成した後、バリア層１０２が導電層１０１の上に典型的に形成される。バリア層１０２は、典型的には許容できない量の銅又は他の金属が誘電体層１０３に拡散するのを防ぐよう作用する。バリア層１０２はまた、その後のビア及びトレンチのエッチ工程により導電層１０１が次の洗浄工程にさらされるのを防ぐためのエッチストップとしても作用する。バリア層１０２は、気密性の誘電体材料、例えば、シリコン、ＳｉＯ2、有機ケイ酸塩ガラス（ＯＳＧ）、炭窒化ホウ素、フッ素化ケイ酸塩ガラス（ＦＳＧ）、炭化ケイ素、水素化炭化ケイ素、窒化ケイ素、水素化窒化ケイ素、炭窒化ケイ素、水素化炭窒化ケイ素、窒化ホウ素、有機−無機複合材料、有機及び無機の材料及び複合体、金属酸化物、例えば、酸化アルミニウム、酸化ゲルマニウム、及びそれらの組み合わせから作製されることが好ましい。
化学気相成長法を用いてバリア層１０２を形成することができる。バリア層１０２は、その拡散阻止及びエッチストップ機能を実行するのに十分な厚さでなければならないが、バリア層１０２と誘電体層１０３の組み合わせから生じる全体的な誘電特性に不利に影響を与えるほど厚くてはいけない。図１Ａは、導電層１０１とバリア層１０２が基材１００の上に形成された後に得られる構造の断面図を示している。
図１Ｂを参照すると、多孔質の誘電体層１０３は、バリア層１０２の上部に形成されている。本発明の方法においては、多孔質の誘電体層１０３は、相互接続のネットワークを形成及び維持できる１つ又は複数の化合物を含む膜形成組成物を堆積することによって形成される。これらの膜の例としては、ＳｉＯ2、有機ケイ酸塩ガラス（ＯＳＧ）、フッ素化ケイ酸塩ガラス（ＦＳＧ）、炭窒化ホウ素、炭化ケイ素、水素化炭化ケイ素、窒化ケイ素、水素化窒化ケイ素、炭窒化ケイ素、水素化炭窒化ケイ素、窒化ホウ素、有機−無機複合材料、フォトレジスト、有機ポリマー、多孔質の有機及び無機の材料及び複合体、金属酸化物、例えば、酸化アルミニウム及び酸化ゲルマニウム、ダイヤモンドライクカーボン、ホウケイ酸ガラス（Ｓｉ：Ｏ：Ｂ：Ｈ）又はリンをドープしたホウケイ酸ガラス（Ｓｉ：Ｏ：Ｂ：Ｈ：Ｐ）及びこれらの組み合わせが挙げられるがそれらに限定されない。
本発明の好ましい実施態様においては、多孔質の誘電体層１０３はシリカ材料を含む。本明細書で用いられる「シリカ」という用語は、ケイ素（Ｓｉ）原子、酸素（Ｏ）原子、及び場合により追加の置換体、例えば、限定されないが、Ｃ、Ｈ、Ｂ、Ｎ、Ｐ若しくはハライド原子などの他の元素；アルキル基；又はアリール基を有する材料である。他の実施態様においては、多孔質の誘電体層１０３は、例えば、限定されないが、Ａｌ、Ｔｉ、Ｖ、Ｉｎ、Ｓｎ、Ｚｎ、Ｇａ及びそれらの組み合わせなどの他の元素を含有することができる。幾つかの好ましい実施態様においては、誘電体層１０３は、式ＳｉvＯwＣxＨyＦzによって表され、式中、ｖ＋ｗ＋ｘ＋ｙ＋ｚ＝１００原子％、ｖが１０〜３５原子％であり、ｗが１０〜６５原子％であり、ｘが５〜３０原子％であり、ｙが１０〜５０原子％であり、ｚが０〜１５原子％であるＯＳＧ化合物を含むことができる。
さらに図１Ｂを参照すると、多孔質の誘電体層１０３は、細孔１０５の存在によって特徴付けられる。このような実施態様においては、細孔１０５は、膜形成組成物が、シリカ源と、１つ又は複数のエネルギー源にさらすことにより容易かつ好ましくは実質的に除去できる少なくとも１つのポロゲンとを含む場合に形成される。「ポロゲン」は、得られた膜内に空隙容量を生成するのに用いられる試薬である。ポロゲンが本発明のプロセスを通じて変化しないか否かにかかわらず、本明細書で用いられる「ポロゲン」という用語は、それが本明細書で記載されるプロセス全体を通じてどのような形態で見出されようと、細孔形成試薬（又は細孔形成置換体）及びそれらの誘導体を包含するものである。ポロゲンとして使用するのに好適な化合物としては、炭化水素材料、不安定な有機基、溶媒、分解性ポリマー、界面活性剤、デンドリマー、多分岐ポリマー、ポリオキシアルキレン化合物、ＣとＨを含む化合物、又はそれらの組み合わせが挙げられるがそれらに限定されない。幾つかの実施態様においては、ポロゲンはＣ1〜Ｃ13の炭化水素化合物を含む。
細孔１０５を形成する際、誘電体層１０３が作製される堆積されたままの材料を、典型的には１つ又は複数のエネルギー源にさらして膜を硬化し及び／又はその中に含まれるポロゲンの少なくとも一部をそれが存在する場合には除去する。例示的なエネルギー源としては、電離放射線源、例えば、α粒子、β粒子、γ線、Ｘ線、電子ビーム源のエネルギー；非電離放射線源、例えば、紫外（１０〜４００ｎｍ）、可視（４００〜７５０ｎｍ）、赤外（７５０〜１０5ｎｍ）、マイクロ波（＞１０6）及び高周波（＞１０6）の波長のエネルギー；又はそれらの２種以上を挙げることができるがそれらに限定されない。なお更なるエネルギー源としては、熱エネルギーとプラズマエネルギーが挙げられる。そのエネルギー源に応じて、暴露工程は、高圧下、大気圧下又は減圧下で実施することができる。その環境は、不活性（例えば、窒素、ＣＯ2、希ガス（Ｈｅ、Ａｒ、Ｎｅ、Ｋｒ、Ｘｅ）など）、酸化性（例えば、酸素、空気、希釈酸素環境、濃縮酸素環境、オゾン、一酸化二窒素など）又は還元性（希釈若しくは濃縮された水素、炭化水素（飽和、不飽和、直鎖若しくは分枝芳香族）など）であることができる。暴露工程の温度は１００〜５００℃であることができる。幾つかの実施態様においては、温度は０．１〜１００℃／分の速度で昇温することができる。合計の処理時間は０．０１分〜１２時間が好ましい。
細孔１０５がポロゲンの選択的除去及び／又は膜格子構造の完全化のための光硬化により形成される実施態様においては、このようなプロセスは以下の条件下で行われる。即ち、その環境は、不活性（例えば、窒素、ＣＯ2、希ガス（Ｈｅ、Ａｒ、Ｎｅ、Ｋｒ、Ｘｅ）など）、酸化性（例えば、酸素、空気、希釈酸素環境、濃縮酸素環境、オゾン、一酸化二窒素など）又は還元性（例えば、希釈若しくは濃縮された炭化水素、水素など）であることができる。温度は周囲温度から５００℃が好ましい。波長は、ＩＲ、可視、ＵＶ又は深ＵＶ（波長＜２００ｎｍ）が好ましい。合計の硬化時間は０．０１分〜１２時間が好ましい。
細孔１０５がポロゲンの選択的除去及び／又は膜格子構造の完全化のためのマイクロ波後処理により形成される実施態様においては、このようなプロセスは以下の条件下で行われる。即ち、その環境は、不活性（例えば、窒素、ＣＯ2、希ガス（Ｈｅ、Ａｒ、Ｎｅ、Ｋｒ、Ｘｅ）など）、酸化性（例えば、酸素、空気、希釈酸素環境、濃縮酸素環境、オゾン、一酸化二窒素など）又は還元性（例えば、希釈若しくは濃縮された炭化水素、水素など）であることができる。温度は周囲温度から５００℃が好ましい。合計の硬化時間は０．０１分〜１２時間が好ましい。
細孔１０５が有機ケイ酸塩膜からの細孔形成剤若しくは特定の化学種の選択的除去及び／又は膜特性の改善のための電子ビーム後処理により形成される実施態様においては、このようなプロセスは以下の条件下で行われる。即ち、その環境は、真空、不活性（例えば、窒素、ＣＯ2、希ガス（Ｈｅ、Ａｒ、Ｎｅ、Ｋｒ、Ｘｅ）など）、酸化性（例えば、酸素、空気、希釈酸素環境、濃縮酸素環境、オゾン、一酸化二窒素など）又は還元性（例えば、希釈若しくは濃縮された炭化水素、水素など）であることができる。温度は周囲温度から５００℃が好ましい。電子密度及びエネルギーは変更可能である。合計の硬化時間は０．００１分〜１２時間が好ましく、連続又はパルスであることができる。電子ビームの一般的な使用に関する追加の指針は、Ｓ．ＣｈａｔｔｏｐａｄｈｙａｙらのＪｏｕｒｎａｌ ｏｆ Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ，３６（２００１）４３２３−４３３０；Ｇ．ＫｌｏｓｔｅｒらのＰｒｏｃｅｅｄｉｎｇｓ ｏｆ ＩＩＴＣ，Ｊｕｎｅ ３−５，２００２，ＳＦ，ＣＡ；並びに米国特許第６，２０７，５５５号明細書、同第６，２０４，２０１号明細書及び同第６，１３２，８１４号明細書などの刊行物において入手することができる。
多孔質の誘電体層１０３は、種々の異なる方法を用いて膜形成組成物から基材１００（導電層１０１を含む）の少なくとも一部の上に膜として典型的に形成される。これらの方法は、それら自体で又は組み合わせて使用することができる。膜を形成するのに使用できる方法の幾つかの例としては、熱化学気相成長、プラズマ化学気相成長（「ＰＥＣＶＤ」）、高密度ＰＥＣＶＤ、光アシストＣＶＤ、プラズマ光アシスト（「ＰＰＥＣＶＤ」）、原子層堆積（ＡＬＤ）、低温化学気相成長、化学アシスト気相成長、熱フィラメント化学気相成長、液体ポリマー前駆体のＣＶＤ、超臨界流体からの堆積、又は輸送重合（「ＴＰ」）が挙げられる。米国特許第６，１７１，９４５号明細書、同第６，０５４，２０６号明細書、同第６，０５４，３７９号明細書、同第６，１５９，８７１号明細書、及び国際公開第９９／４１４２３号パンフレットは、膜を形成するのに使用できる幾つかの典型的なＣＶＤ法を提供している。化学気相成長法のほかに、多孔質の誘電体層１０３を適用するのに使用できる他の方法としては、例えば、非接触堆積法などがある。非接触堆積法は、典型的には接触マスク又はシャッターを必要とせずに膜を形成することができる。非接触堆積法としては、例えば、浸漬、ロール塗、ブラッシング、吹付け、押出し、スピンオン堆積、エアナイフ、印刷、及びそれらの組み合わせが挙げられる。更なる例示的な堆積法としては、振動非接触誘導塗布力、重力誘導塗布力、湿潤誘導塗布力、スロット押出し及びそれらの組み合わせが挙げられる。
１つの特定の実施態様においては、多孔質の誘電体層１０３は、スピンオン堆積法により堆積される。簡単に言えば、膜形成組成物が基材上に分配され、その中に含まれる溶媒が蒸発してコーティングされた基材が形成される。さらに遠心力を用いて確実に組成物が基材上に均一に堆積されるようにする。別の利点は、存在する如何なる隙間にも組成物が効率的に満たされることである。
多孔質の誘電体層１０３がスピンオン堆積法により堆積される実施態様においては、膜は、とりわけ、少なくとも１つのシリカ源、任意選択でポロゲン、任意選択で触媒、及び水を含む組成物から典型的に形成される。幾つかの実施態様においては、組成物は、さらに任意選択で溶媒を含むことができる。簡単に言えば、組成物を基材上に分配し、次いで溶媒と水を蒸発させることにより膜を形成することができる。任意の残留する溶媒、水及び存在する場合にはポロゲンは、コーティングされた基材を、１つ又は複数のエネルギー源に低誘電率の膜を生成するのに十分な時間さらすことによって一般に除去される。スピンオン堆積された材料及び膜並びにそれらの製造方法は、米国特許出願公開第２００４／００４８９６０号明細書及び同第２００３／０２２４１５６号明細書において見出され、これらの特許文献はその参照により全体として本明細書に含まれ、また、本願の譲受人に譲渡されている。
下記のシリカ源は、スピンオン堆積法又はＣＶＤ法において本発明で使用するのに好適である。したがって、下記のシリカ源の少なくとも１つは、例えば、任意選択でポロゲン、任意選択で溶媒及び任意選択で水とともに堆積されて多孔質の誘電体層１０３を形成する組成物を典型的に形成する。下記の化学式及び本明細書を通じてすべての化学式において、「独立して」という用語は、対象のＲ基が、異なる上付き文字を有する他のＲ基に対して独立して選択されるだけでなく、同じＲ基の任意の追加の種に対しても独立して選択されることを意味すると解されるべきである。例えば、式ＲaＳｉ（ＯＲ1）4-aにおいて、「ａ」が２である場合に、これら２つのＲ基は、互いに同一であるか又はＲ1と同一である必要はない。さらに、下記の式において、「一価の有機基」という用語は、一重Ｃ結合を介してＳｉ又はＯなどの所定の元素に結合した有機基、即ち、Ｓｉ−Ｃ又はＯ−Ｃに関する。一価の有機基の例としては、アルキル基、アリール基、不飽和アルキル基、及び／又はアルコキシ、エステル、酸、カルボニル若しくはアルキルカルボニル官能基で置換された不飽和アルキル基が挙げられる。アルキル基は、例えば、メチル、エチル、プロピル、ブチル又はペンチル基などの１〜５個の炭素原子を有する直鎖、分枝又は環状のアルキル基であることができる。一価の有機基として好適なアリール基の例としては、フェニル、メチルフェニル、エチルフェニル及びフルオロフェニルが挙げられる。幾つかの実施態様においては、アルキル基中の１つ又は複数の水素は、ハライド原子（即ち、フッ素）又は酸素原子などの追加の原子で置換されて、カルボニル又はエーテル官能基を与えることができる。
幾つかの好ましい実施態様においては、シリカ源は以下の式、即ち、ＲaＳｉ（ＯＲ1）4-a（式中、Ｒは独立して水素原子、フッ素原子又は一価の有機基を表し；Ｒ1は独立して一価の有機基を表し；ａは１〜２の整数である）で表すことができる。ＲaＳｉ（ＯＲ1）4-aで表される化合物の具体的な例としては、メチルトリメトキシシラン、メチルトリエトキシシラン、メチルトリ−ｎ−プロポキシシラン、メチルトリ−イソ−プロポキシシラン、メチルトリ−ｎ−ブトキシシラン、メチルトリ−ｓｅｃ−ブトキシシラン、メチルトリ−ｔｅｒｔ−ブトキシシラン、メチルトリフェノキシシラン、エチルトリメトキシシラン、エチルトリエトキシシラン、エチルトリ−ｎ−プロポキシシラン、エチルトリ−イソ−プロポキシシラン、エチルトリ−ｎ−ブトキシシラン、エチルトリ−ｓｅｃ−ブトキシシラン、エチルトリ−ｔｅｒｔ−ブトキシシラン、エチルトリフェノキシシラン、ｎ−プロピルトリメトキシシラン、ｎ−プロピルトリエトキシシラン、ｎ−プロピルトリ−ｎ−プロポキシシラン、ｎ−プロピルトリ−イソ−プロポキシシラン、ｎ−プロピルトリ−ｎ−ブトキシシラン、ｎ−プロピルトリ−ｓｅｃ−ブトキシシラン、ｎ−プロピルトリ−ｔｅｒｔ−ブトキシシラン、ｎ−プロピルトリフェノキシシラン、イソプロピルトリメトキシシラン、イソプロピルトリエトキシシラン、イソプロピルトリ−ｎ−プロポキシシラン、イソプロピルトリイソプロポキシシラン、イソプロピルトリ−ｎ−ブトキシシラン、イソプロピルトリ−ｓｅｃ−ブトキシシラン、イソプロピルトリ−ｔｅｒｔ−ブトキシシラン、イソプロピルトリフェノキシシラン、ｎ−ブチルトリメトキシシラン、ｎ−ブチルトリエトキシシラン、ｎ−ブチルトリ−ｎ−プロポキシシラン、ｎ−ブチルトリイソプロポキシシラン、ｎ−ブチルトリ−ｎ−ブトキシシラン、ｎ−ブチルトリ−ｓｅｃ−ブトキシシラン、ｎ−ブチルトリ−ｔｅｒｔ−ブトキシシラン、ｎ−ブチルトリフェノキシシラン；ｓｅｃ−ブチルトリメトキシシラン、ｓｅｃ−ブチルトリエトキシシラン、ｓｅｃ−ブチルトリ−ｎ−プロポキシシラン、ｓｅｃ−ブチルトリイソプロポキシシラン、ｓｅｃ−ブチルトリ−ｎ−ブトキシシラン、ｓｅｃ−ブチルトリ−ｓｅｃ−ブトキシシラン、ｓｅｃ−ブチルトリ−ｔｅｒｔ−ブトキシシラン、ｓｅｃ−ブチルトリフェノキシシラン、ｔｅｒｔ−ブチルトリメトキシシラン、ｔｅｒｔ−ブチルトリエトキシシラン、ｔｅｒｔ−ブチルトリ−ｎ−プロポキシシラン、ｔｅｒｔ−ブチルトリイソプロポキシシラン、ｔｅｒｔ−ブチルトリ−ｎ−ブトキシシラン、ｔｅｒｔ−ブチルトリ−ｓｅｃ−ブトキシシラン、ｔｅｒｔ−ブチルトリ−ｔｅｒｔ−ブトキシシラン、ｔｅｒｔ−ブチルトリフェノキシシラン、イソブチルトリメトキシシラン、イソブチルトリエトキシシラン、イソブチルトリ−ｎ−プロポキシシラン、イソブチルトリイソプロポキシシラン、イソブチルトリ−ｎ−ブトキシシラン、イソブチルトリ−ｓｅｃ−ブトキシシラン、イソブチルトリ−ｔｅｒｔ−ブトキシシラン、イソブチルトリフェノキシシラン、ｎ−ペンチルトリメトキシシラン、ｎ−ペンチルトリエトキシシラン、ｎ−ペンチルトリ−ｎ−プロポキシシラン、ｎ−ペンチルトリイソプロポキシシラン、ｎ−ペンチルトリ−ｎ−ブトキシシラン、ｎ−ペンチルトリ−ｓｅｃ−ブトキシシラン、ｎ−ペンチルトリ−ｔｅｒｔ−ブトキシシラン、ｎ−ペンチルトリフェノキシシラン；ｓｅｃ−ペンチルトリメトキシシラン、ｓｅｃ−ペンチルトリエトキシシラン、ｓｅｃ−ペンチルトリ−ｎ−プロポキシシラン、ｓｅｃ−ペンチルトリイソプロポキシシラン、ｓｅｃ−ペンチルトリ−ｎ−ブトキシシラン、ｓｅｃ−ペンチルトリ−ｓｅｃ−ブトキシシラン、ｓｅｃ−ペンチルトリ−ｔｅｒｔ−ブトキシシラン、ｓｅｃ−ペンチルトリフェノキシシラン、ｔｅｒｔ−ペンチルトリメトキシシラン、ｔｅｒｔ−ペンチルトリエトキシシラン、ｔｅｒｔ−ペンチルトリ−ｎ−プロポキシシラン、ｔｅｒｔ−ペンチルトリイソプロポキシシラン、ｔｅｒｔ−ペンチルトリ−ｎ−ブトキシシラン、ｔｅｒｔ−ペンチルトリ−ｓｅｃ−ブトキシシラン、ｔｅｒｔ−ペンチルトリ−ｔｅｒｔ−ブトキシシラン、ｔｅｒｔ−ペンチルトリフェノキシシラン、イソペンチルトリメトキシシラン、イソペンチルトリエトキシシラン、イソペンチルトリ−ｎ−プロポキシシラン、イソペンチルトリイソプロポキシシラン、イソペンチルトリ−ｎ−ブトキシシラン、イソペンチルトリ−ｓｅｃ−ブトキシシラン、イソペンチルトリ−ｔｅｒｔ−ブトキシシラン、イソペンチルトリフェノキシシラン、ネオ−ペンチルトリメトキシシラン、ネオ−ペンチルトリエトキシシラン、ネオ−ペンチルトリ−ｎ−プロポキシシラン、ネオ−ペンチルトリイソプロポキシシラン、ネオ−ペンチルトリ−ｎ−ブトキシシラン、ネオ−ペンチルトリ−ｓｅｃ−ブトキシシラン、ネオ−ペンチルトリ−ネオ−ブトキシシラン、ネオ−ペンチルトリフェノキシシラン、フェニルトリメトキシシラン、フェニルトリエトキシシラン、フェニルトリ−ｎ−プロポキシシラン、フェニルトリイソプロポキシシラン、フェニルトリ−ｎ−ブトキシシラン、フェニルトリ−ｓｅｃ−ブトキシシラン、フェニルトリ−ｔｅｒｔ−ブトキシシラン、フェニルトリフェノキシシラン、δ−トリフルオロプロピルトリメトキシシラン、δ−トリフルオロプロピルトリエトキシシラン、ジメチルジメトキシシラン、ジメチルジエトキシシラン、ジメチルジ−ｎ−プロポキシシラン、ジメチルジイソプロポキシシラン、ジメチルジ−ｎ−ブトキシシラン、ジメチルジ−ｓｅｃ−ブトキシシラン、ジメチルジ−ｔｅｒｔ−ブトキシシラン、ジメチルジフェノキシシラン、ジエチルジメトキシシラン、ジエチルジエトキシシラン、ジエチルジ−ｎ−プロポキシシラン、ジエチルジイソプロポキシシラン、ジエチルジ−ｎ−ブトキシシラン、ジエチルジ−ｓｅｃ−ブトキシシラン、ジエチルジ−ｔｅｒｔ−ブトキシシラン、ジエチルジフェノキシシラン、ジ−ｎ−プロピルジメトキシシラン、ジ−ｎ−プロピルジエトキシシラン、ジ−ｎ−プロピルジ−ｎ−プロポキシシラン、ジ−ｎ−プロピルジイソプロポキシシラン、ジ−ｎ−プロピルジ−ｎ−ブトキシシラン、ジ−ｎ−プロピルジ−ｓｅｃ−ブトキシシラン、ジ−ｎ−プロピルジ−ｔｅｒｔ−ブトキシシラン、ジ−ｎ−プロピルジフェノキシシラン、ジイソプロピルジメトキシシラン、ジイソプロピルジエトキシシラン、ジイソプロピルジ−ｎ−プロポキシシラン、ジイソプロピルジイソプロポキシシラン、ジイソプロピルジ−ｎ−ブトキシシラン、ジイソプロピルジ−ｓｅｃ−ブトキシシラン、ジイソプロピルジ−ｔｅｒｔ−ブトキシシラン、ジイソプロピルジフェノキシシラン、ジ−ｎ−ブチルジメトキシシラン、ジ−ｎ−ブチルジエトキシシラン、ジ−ｎ−ブチルジ−ｎ−プロポキシシラン、ジ−ｎ−ブチルジイソプロポキシシラン、ジ−ｎ−ブチルジ−ｎ−ブトキシシラン、ジ−ｎ−ブチルジ−ｓｅｃ−ブトキシシラン、ジ−ｎ−ブチルジ−ｔｅｒｔ−ブトキシシラン、ジ−ｎ−ブチルジフェノキシシラン、ジ−ｓｅｃ−ブチルジメトキシシラン、ジ−ｓｅｃ−ブチルジエトキシシラン、ジ−ｓｅｃ−ブチルジ−ｎ−プロポキシシラン、ジ−ｓｅｃ−ブチルジイソプロポキシシラン、ジ−ｓｅｃ−ブチルジ−ｎ−ブトキシシラン、ジ−ｓｅｃ−ブチルジ−ｓｅｃ−ブトキシシラン、ジ−ｓｅｃ−ブチルジ−ｔｅｒｔ−ブトキシシラン、ジ−ｓｅｃ−ブチルジフェノキシシラン、ジ−ｔｅｒｔ−ブチルジメトキシシラン、ジ−ｔｅｒｔ−ブチルジエトキシシラン、ジ−ｔｅｒｔ−ブチルジ−ｎ−プロポキシシラン、ジ−ｔｅｒｔ−ブチルジイソプロポキシシラン、ジ−ｔｅｒｔ−ブチルジ−ｎ−ブトキシシラン、ジ−ｔｅｒｔ−ブチルジ−ｓｅｃ−ブトキシシラン、ジ−ｔｅｒｔ−ブチルジ−ｔｅｒｔ−ブトキシシラン、ジ−ｔｅｒｔ−ブチルジフェノキシシラン、ジフェニルジメトキシシラン、ジフェニルジエトキシシラン、ジフェニルジ−ｎ−プロポキシシラン、ジフェニルジイソプロポキシシラン、ジフェニルジ−ｎ−ブトキシシラン、ジフェニルジ−ｓｅｃ−ブトキシシラン、ジフェニルジ−ｔｅｒｔ−ブトキシシラン、ジフェニルジフェノキシシラン、メチルネオペンチルジメトキシシラン、メチルネオペンチルジエトキシシラン、メチルジメトキシシラン、エチルジメトキシシラン、ｎ−プロピルジメトキシシラン、イソプロピルジメトキシシラン、ｎ−ブチルジメトキシシラン、ｓｅｃ−ブチルジメトキシシラン、ｔｅｒｔ−ブチルジメトキシシラン、イソブチルジメトキシシラン、ｎ−ペンチルジメトキシシラン、ｓｅｃ−ペンチルジメトキシシラン、ｔｅｒｔ−ペンチルジメトキシシラン、イソペンチルジメトキシシラン、ネオペンチルジメトキシシラン、ネオヘキシルジメトキシシラン、シクロヘキシルジメトキシシラン、フェニルジメトキシシラン、メチルジエトキシシラン、エチルジエトキシシラン、ｎ−プロピルジエトキシシラン、イソプロピルジエトキシシラン、ｎ−ブチルジエトキシシラン、ｓｅｃ−ブチルジエトキシシラン、ｔｅｒｔ−ブチルジエトキシシラン、イソブチルジエトキシシラン、ｎ−ペンチルジエトキシシラン、ｓｅｃ−ペンチルジエトキシシラン、ｔｅｒｔ−ペンチルジエトキシシラン、イソペンチルジエトキシシラン、ネオペンチルジエトキシシラン、ネオヘキシルジエトキシシラン、シクロヘキシルジエトキシシラン、フェニルジエトキシシラン、トリメトキシシラン、トリエトキシシラン、トリ−ｎ−プロポキシシラン、トリイソプロポキシシラン、トリ−ｎ−ブトキシシラン、トリ−ｓｅｃ−ブトキシシラン、トリ−ｔｅｒｔ−ブトキシシラン、トリフェノキシシラン、アリルトリメトキシシラン、アリルトリエトキシシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、（３−アクリルオキシプロピル）トリメトキシシラン、アリルトリメトキシシラン、アリルトリエトキシシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、及び（３−アクリルオキシプロピル）トリメトキシシランが挙げられる。上記化合物のうち、好ましい化合物は、メチルトリメトキシシラン、メチルトリエトキシシラン、メチルトリ−ｎ−プロポキシシラン、メチルトリイソプロポキシシラン、エチルトリメトキシシラン、エチルトリエトキシシラン、ジメチルジメトキシシラン、ジメチルジエトキシシラン、ジエチルジメトキシシラン、及びジエチルジエトキシシランである。
シリカ源はまた、式Ｓｉ（ＯＲ2）4を有する化合物であることもでき、式中、Ｒ2は独立して一価の有機基を表す。Ｓｉ（ＯＲ2）4で表される化合物の具体的な例としては、テトラメトキシシラン、テトラエトキシシラン、テトラ−ｎ−プロポキシシラン、テトライソプロポキシシラン、テトラ−ｎ−ブトキシシラン、テトラ−ｓｅｃ−ブトキシシラン、テトラ−ｔｅｒｔ−ブトキシシラン、テトラアセトキシシラン、及びテトラフェノキシシランが挙げられる。上記のうち、幾つかの好ましい化合物としては、テトラメトキシシラン、テトラエトキシシラン、テトラ−ｎ−プロポキシシラン、テトライソプロポキシシラン、又はテトラフェノキシシランを挙げることができる。
シリカ源はまた、式Ｒ3 b（Ｒ4Ｏ）3-bＳｉ−（Ｒ7）−Ｓｉ（ＯＲ5）3-cＲ6 c（式中、Ｒ3及びＲ6は独立して水素原子、フッ素原子若しくは一価の有機基であり；Ｒ4及びＲ5は独立して一価の有機基であり；ｂ及びｃは同じか又は異なることができ、それぞれ０〜２の数であり；Ｒ7は酸素原子、フェニレン基、ビフェニル、ナフタレン基若しくは−（ＣＨ2）n−で表される基であり、式中、ｎは１〜６の整数であり；又はそれらの組み合わせである）を有する化合物であることもできる。Ｒ7が酸素原子であるこれら化合物の具体的な例としては、ヘキサメトキシジシロキサン、ヘキサエトキシジシロキサン、ヘキサフェノキシジシロキサン、１，１，１，３，３−ペンタメトキシ−３−メチルジシロキサン、１，１，１，３，３−ペンタエトキシ−３−メチルジシロキサン、１，１，１，３，３−ペンタメトキシ−３−フェニルジシロキサン、１，１，１，３，３−ペンタエトキシ−３−フェニルジシロキサン、１，１，３，３−テトラメトキシ−１，３−ジメチルジシロキサン、１，１，３，３−テトラエトキシ−１，３−ジメチルジシロキサン、１，１，３，３−テトラメトキシ−１，３−ジフェニルジシロキサン、１，１，３，３−テトラエトキシ−１，３−ジフェニルジシロキサン、１，１，３−トリメトキシ−１，３，３−トリメチルジシロキサン、１，１，３−トリエトキシ−１，３，３−トリメチルジシロキサン、１，１，３−トリメトキシ−１，３，３−トリフェニルジシロキサン、１，１，３−トリエトキシ−１，３，３−トリフェニルジシロキサン、１，３−ジメトキシ−１，１，３，３−テトラメチルジシロキサン、１，３−ジエトキシ−１，１，３，３−テトラメチルジシロキサン、１，３−ジメトキシ−１，１，３，３−テトラフェニルジシロキサン、及び１，３−ジエトキシ−１，１，３，３−テトラフェニルジシロキサンが挙げられる。これらのうち、好ましい化合物は、ヘキサメトキシジシロキサン、ヘキサエトキシジシロキサン、ヘキサフェノキシジシロキサン、１，１，３，３−テトラメトキシ−１，３−ジメチルジシロキサン、１，１，３，３−テトラエトキシ−１，３−ジメチルジシロキサン、１，１，３，３−テトラメトキシ−１，３−ジフェニルジシロキサン、１，３−ジメトキシ−１，１，３，３−テトラメチルジシロキサン、１，３−ジエトキシ−１，１，３，３−テトラメチルジシロキサン、１，３−ジメトキシ−１，１，３，３−テトラフェニルジシロキサン；１，３−ジエトキシ−１，１，３，３−テトラフェニルジシロキサンである。Ｒ7が−（ＣＨ2）n−で表される基であるこれら化合物の具体的な例としては、ビス（トリメトキシシリル）メタン、ビス（トリエトキシシリル）メタン、ビス（トリフェノキシシリル）メタン、ビス（ジメトキシメチルシリル）メタン、ビス（ジエトキシメチルシリル）メタン、ビス（ジメトキシフェニルシリル）メタン、ビス（ジエトキシフェニルシリル）メタン、ビス（メトキシジメチルシリル）メタン、ビス（エトキシジメチルシリル）メタン、ビス（メトキシジフェニルシリル）メタン、ビス（エトキシジフェニルシリル）メタン、１，２−ビス（トリメトキシシリル）エタン、１，２−ビス（トリエトキシシリル）エタン、１，２−ビス（トリフェノキシシリル）エタン、１，２−ビス（ジメトキシメチルシリル）エタン、１，２−ビス（ジエトキシメチルシリル）エタン、１，２−ビス（ジメトキシフェニルシリル）エタン、１，２−ビス（ジエトキシフェニルシリル）エタン、１，２−ビス（メトキシジメチルシリル）エタン、１，２−ビス（エトキシジメチルシリル）エタン、１，２−ビス（メトキシジフェニルシリル）エタン、１，２−ビス（エトキシジフェニルシリル）エタン、１，３−ビス（トリメトキシシリル）プロパン、１，３−ビス（トリエトキシシリル）プロパン、１，３−ビス（トリフェノキシシリル）プロパン、１，３−ビス（ジメトキシメチルシリル）プロパン、１，３−ビス（ジエトキシメチルシリル）プロパン、１，３−ビス（ジメトキシフェニルシリル）プロパン、１，３−ビス（ジエトキシフェニルシリル）プロパン、１，３−ビス（メトキシジメチルシリル）プロパン、１，３−ビス（エトキシジメチルシリル）プロパン、１，３−ビス（メトキシジフェニルシリル）プロパン、及び１，３−ビス（エトキシジフェニルシリル）プロパンが挙げられる。これらのうち、好ましい化合物は、ビス（トリメトキシシリル）メタン、ビス（トリエトキシシリル）メタン、ビス（ジメトキシメチルシリル）メタン、ビス（ジエトキシメチルシリル）メタン、ビス（ジメトキシフェニルシリル）メタン、ビス（ジエトキシフェニルシリル）メタン、ビス（メトキシジメチルシリル）メタン、ビス（エトキシジメチルシリル）メタン、ビス（メトキシジフェニルシリル）メタン、及びビス（エトキシジフェニルシリル）メタンである。
本発明の幾つかの好ましい実施態様においては、式ＲaＳｉ（ＯＲ1）4-aのＲ1；式Ｓｉ（ＯＲ2）4のＲ2；並びに式Ｒ3 b（Ｒ4Ｏ）3-bＳｉ−（Ｒ7）−Ｓｉ（ＯＲ5）3-cＲ6 cのＲ4及び／又はＲ5は、それぞれ独立して以下の式、即ち、
Figure 2006237603
 の一価の有機基であることができ、式中、ｎは０〜４の整数である。これらの化合物の具体的な例としては、テトラアセトキシシラン、メチルトリアセトキシシラン、エチルトリアセトキシシラン、ｎ−プロピルトリアセトキシシラン、イソプロピルトリアセトキシシラン、ｎ−ブチルトリアセトキシシラン、ｓｅｃ−ブチルトリアセトキシシラン、ｔｅｒｔ−ブチルトリアセトキシシラン、イソブチルトリアセトキシシラン、ｎ−ペンチルトリアセトキシシラン、ｓｅｃ−ペンチルトリアセトキシシラン、ｔｅｒｔ−ペンチルトリアセトキシシラン、イソペンチルトリアセトキシシラン、ネオペンチルトリアセトキシシラン、フェニルトリアセトキシシラン、ジメチルジアセトキシシラン、ジエチルジアセトキシシラン、ジ−ｎ−プロピルジアセトキシシラン、ジイソプロピルジアセトキシシラン、ジ−ｎ−ブチルジアセトキシシラン、ジ−ｓｅｃ−ブチルジアセトキシシラン、ジ−ｔｅｒｔ−ブチルジアセトキシシラン、ジフェニルジアセトキシシラン、トリアセトキシシランが挙げられる。これらの化合物のうち、テトラアセトキシシラン及びメチルトリアセトキシシランが好ましい。
シリカ源の他の例は、例えば、米国特許第６，２５８，４０７号明細書で与えられるようなフッ素化シラン又はフッ素化シロキサンを含むことができる。
シリカ源の別の例は、脱離によってＳｉ−Ｈ結合を生成する化合物を含むことができる。
本発明の他の実施態様においては、シリカ源は、好ましくはＳｉ原子に結合した少なくとも１つのカルボン酸エステルを有することができる。これらのシリカ源の例としては、テトラアセトキシシラン、メチルトリアセトキシシラン、エチルトリアセトキシシラン、及びフェニルトリアセトキシシランが挙げられる。シリカ源がカルボキシレート基を結合した少なくとも１つのＳｉ原子を有する少なくとも１つのシリカ源に加えて、組成物は、Ｓｉ原子に結合したカルボキシレートを必ずしも有さない場合がある追加のシリカ源をさらに含むことができる。
シリカ源はまた、直鎖、環状若しくは分枝のシロキサン；直鎖、環状若しくは分枝のカルボシラン；直鎖、環状若しくは分枝のシラザン；又はそれらの混合物であることもできる。
ＣＶＤ法を用いて、例えば、誘電体層１０３が堆積される本発明の実施態様においては、層はガス状試薬を用いて堆積される。「ガス状試薬」という用語は、試薬を記載するのに本明細書で時に使用されるが、この用語は、ガスとして直接反応器に送られるか、気化された液体、昇華された固体として送られるか及び／又は不活性のキャリヤーガスによって反応器に運ばれる試薬を包含するものである。本発明の好ましい実施態様においては、材料はＰＥＣＶＤ法によって形成される。このような方法では、ガス状試薬は、典型的には減圧チャンバーなどの反応チャンバーに流され、プラズマエネルギーによりガス状試薬にエネルギーが与えられ、基材の少なくとも一部の上に膜が形成される。これらの実施態様においては、膜は、少なくとも１つのシリカ含有前駆体ガスと、少なくとも１つのプラズマ重合可能な有機前駆体又はポロゲンガスとを含む混合ガスの共堆積あるいは逐次堆積により形成することができる。幾つかの実施態様においては、適用されるプラズマエネルギーは、０．０２〜７Ｗ／ｃｍ2、より好ましくは０．３〜３Ｗ／ｃｍ2であることができる。各ガス状試薬の流量は１０〜５０００ｓｃｃｍであることができる。本発明のＰＥＣＶＤ法に関する堆積の際の減圧チャンバーの圧力値は、０．０１〜６００ｔｏｒｒ、より好ましくは１〜１０ｔｏｒｒであることができる。幾つかの実施態様においては、堆積は、１００〜４２５℃、２００〜４２５℃又は２００〜３００℃の温度で行われる。しかしながら、プラズマエネルギー、流量、圧力及び温度などのプロセスパラメータは、基材の表面積、用いられる前駆体、ＰＥＣＶＤ法において用いられる設備などの多数の因子に応じて変更することができると解される。
多孔質の誘電体層１０３がＳｉ、Ｃ、Ｏ、Ｈ及びＦから本質的になるＣＶＤ法の１つの実施態様においては、基材１００を減圧チャンバー内に用意し；有機シランと有機シロキサンからなる群より選択された少なくとも１つのシリカ含有前駆体ガスと、任意選択でフッ素提供前駆体ガスと、少なくとも１つのポロゲンとを含むガス状試薬を減圧チャンバーに導入し；チャンバー内のガス状試薬にエネルギーを加えてガス状試薬の反応を誘発し基材上に膜を形成することによって多孔質の誘電体層１０３が形成される。好適なポロゲン前駆体及び他のケイ素含有前駆体の例は、米国特許第６，７２６，７７０号明細書、同第６，５８３，０４８号明細書、及び同第６，８４６，５１５号明細書に見出され、これらの特許文献はその参照により全体として本明細書に含まれ、また、本願の譲受人に譲渡されている。他の好適なポロゲン前駆体は、米国特許出願公開第２００２／０１８００５１号明細書、米国特許第６，４４１，４９１号明細書、及び同第６，４３７，４４３号明細書に見出され、これらの特許文献はその参照により全体として本明細書に含まれる。
有機シラン及び有機シロキサンなどのシリカ含有前駆体は、化学気相成長において好ましい。好適な有機シラン及び有機シロキサンとしては、例えば、（ａ）式Ｒ11 nＳｉＲ12 4-nで表されるアルキルシランであって、式中ｎが１〜３の整数、Ｒ11及びＲ12が独立して少なくとも１つの分枝若しくは直鎖のＣ1〜Ｃ8アルキル基（例えばメチル、エチル）、Ｃ3〜Ｃ8の置換若しくは非置換シクロアルキル基（例えばシクロブチル、シクロヘキシル）、Ｃ3〜Ｃ10の部分不飽和アルキル基（例えばプロペニル、ブタジエニル）、Ｃ6〜Ｃ12の置換若しくは非置換芳香族（例えばフェニル、トリル）、対応する直鎖、分枝、環状、部分不飽和のアルキル若しくは芳香族含有アルコキシ基（例えばメトキシ、エトキシ、フェノキシ）、あるいはＲ12が水素化物であるアルキルシラン（例えばメチルシラン、ジメチルシラン、トリメチルシラン、テトラメチルシラン、フェニルシラン、メチルフェニルシラン、シクロヘキシルシラン、ｔｅｒｔ−ブチルシラン、エチルシラン、ジエチルシラン、テトラエトキシシラン、ジメチルジエトキシシラン、ジメチルジメトキシシラン、ジメチルエトキシシラン、メチルジエトキシシラン、トリエトキシシラン、トリメチルフェノキシシラン及びフェノキシシラン）と；（ｂ）式Ｒ11（Ｒ12 2ＳｉＯ）nＳｉＲ12 3で表される直鎖有機シロキサン（式中ｎは１〜１０の整数）又は式（Ｒ1Ｒ2ＳｉＯ）nで表される環状有機シロキサン（式中ｎは２〜１０の整数）であって、Ｒ11及びＲ12が上で規定された通りである、直鎖有機シロキサン又は環状有機シロキサン（例えば１，３，５，７−テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、ヘキサメチルシクロトリシロキサン、ヘキサメチルジシロキサン、１，１，２，２−テトラメチルジシロキサン及びオクタメチルトリシロキサン）と；（ｃ）式Ｒ12（ＳｉＲ11Ｒ12）nＲ12で表される直鎖有機シランオリゴマー（式中ｎは２〜１０の整数）又は式（ＳｉＲ1Ｒ2）nで表される環状有機シラン（式中ｎは３〜１０の整数）であって、Ｒ11及びＲ12が上で規定された通りである、直鎖有機シランオリゴマー又は環状有機シラン（例えば１，２−ジメチルジシラン、１，１，２，２−テトラメチルジシラン、１，２−ジメチル−１，１，２，２−ジメトキシジシラン、ヘキサメチルジシラン、オクタメチルトリシラン、１，２，３，４，５，６−ヘキサフェニルヘキサシラン、１，２−ジメチル−１，２−ジフェニルジシラン及び１，２−ジフェニルジシラン）とが挙げられる。幾つかの実施態様においては、有機シラン／有機シロキサンは、環状アルキルシラン、環状アルコキシシランであるか、又は１，２−ジシラノエタン、１，３−ジシラノプロパン、ジメチルシラシクロブタン、１，２−ビス（トリメチルシロキシ）シクロブテン、１，１−ジメチル−１−シラ−２，６−ジオキサシクロヘキサン、１，１−ジメチル−１−シラ−２−オキサシクロヘキサン、１，２−ビス（トリメチルシロキシ）エタン、１，４−ビス（ジメチルシリル）ベンゼン、若しくは１，３−（ジメチルシリル）シクロブタンなど、１対のＳｉ原子の間に少なくとも１つのアルコキシ若しくはアルキル架橋を含有する。幾つかの実施態様においては、有機シラン／有機シロキサンは、エポキシド、カルボン酸塩、アルキン、ジエン、フェニルエチニル、歪んだ環状基、及び有機シラン／有機シロキサンに立体障害をもたらし若しくはそれを歪ませることのできるＣ4〜Ｃ10の基からなる群より選択された反応性側鎖基を含有し、例えば、トリメチルシリルアセチレン、１−（トリメチルシリル）−１，３−ブタジエン、トリメチルシリルシクロペンタジエン、トリメチルシリルアセテート及びジ−ｔｅｒｔ−ブトキシジアセトキシシランである。
シリカ含有前駆体はまた、直鎖、環状若しくは分枝のシロキサン；直鎖、環状若しくは分枝のカルボシラン；直鎖、環状若しくは分枝のシラザン；又はそれらの混合物であることもできる。
本発明の他の好ましい実施態様においては、組成物はフッ素提供前駆体ガスをさらに含む。ＣＶＤ堆積される膜のための好ましいフッ素提供前駆体ガスは、任意のＦ−Ｃ結合（即ち、炭素に結合されたフッ素）が乏しく、それによって最終的に膜になることができる。例示的なフッ素提供ガスとしては、例えば、ＳｉＦ4、ＮＦ3、Ｆ2、ＨＦ、ＳＦ6、ＣｌＦ3、ＢＦ3、ＢｒＦ3、ＳＦ4、ＮＦ2Ｃｌ、ＦＳｉＨ3、Ｆ2ＳｉＨ2、Ｆ3ＳｉＨ、有機フルオロシラン及びそれらの混合物が挙げられる。追加の好ましいフッ素提供ガスとしては、少なくとも１つのＳｉ−Ｆ結合があるように、ケイ素置換基の少なくとも１つがフッ素原子と置換されるという条件で、前述のアルキルシラン、アルコキシシラン、直鎖及び環状有機シロキサン、直鎖及び環状有機シランオリゴマー、環状又は架橋有機シラン、並びに反応性側鎖基を有する有機シランが挙げられる。より具体的には、好適なフッ素提供ガスとしては、例えば、フルオロトリメチルシラン、ジフルオロジメチルシラン、メチルトリフルオロシラン、フルオロトリエトキシシラン、１，２−ジフルオロ−１，１，２，２−テトラメチルジシラン又はジフルオロジメトキシシランが挙げられる。
多孔質の誘電体層１０３を形成した後、フォトレジスト層１３０をその上部にパターニングし、例えば、その後形成される導電層であって、導電層１０１に接触する導電層を受け入れるためのビア形成領域を画定することができる。フォトレジスト層１３０は、例えば、フォトレジスト層をマスクし、そのマスクされた層を光にさらし、次いでフォトレジスト層を現像する通常のフォトリソグラフィー法によってパターニングすることができる。得られる構造を図１Ｂに示す。本明細書で記載される実施態様はフォトレジスト層の使用を伴っているが、当業者であれば、他のパターニング技術を使用でき、したがってフォトレジスト層が任意選択であるとわかるであろう。デバイスの製造者が利用できる他のパターニング技術としては、例えば、暴露媒体として可視光又は紫外光を使用する光リソグラフィー、Ｘ線リソグラフィー、電子リソグラフィー及び印刷が挙げられる。
フォトレジスト層１３０がパターニングされた後、ビア１０７が多孔質の誘電体層１０３を貫通してバリア層１０２までエッチングされる。このバリア層１０２はエッチストップとして作用する。誘電体層を貫通してエッチングするための通常のプロセス工程、例えば、通常の異方性ドライエッチプロセスを用いてビアをエッチングすることができる。次いで、等方性又は異方性のフォーミングガスアッシュを適切な温度及び圧力で適用してフォトレジストを除去することができる。ビア洗浄工程が続いて行われ、図１Ｃに示される構造を生成することができる。
ビア１０７が多孔質の誘電体層１０３を貫通して形成された後、多孔質の犠牲光吸収材料１０４を形成する犠牲光吸収材料をビア１０７に入れ、図１Ｄに示される構造を生成する。多孔質の犠牲光吸収材料１０４は反射防止的であることが好ましい。好ましい実施態様においては、多孔質の犠牲光吸収材料１０４は、多孔質の誘電体層１０３と類似のドライエッチ特性を有するが、多孔質の誘電体層１０３をウェットエッチングできる速度よりも有意に速い速度でウェットエッチングできる。このようなドライエッチ特性により、誘電体層をエッチングしてトレンチを形成するのと同時に、多孔質の犠牲光吸収材料１０４の大部分を除去することが可能となるはずである。ウェットエッチに対する多孔質の犠牲光吸収材料１０４の選択性が高いために、有意な量の多孔質の誘電体層１０３を同時に除去することなく、デバイス表面並びにビア１０７の内部から多孔質の犠牲光吸収材料１０４を除去することが可能となる。
本発明の好ましい実施態様においては、多孔質の犠牲光吸収材料１０４を形成するのに用いられる犠牲光吸収材料は、先に規定したポロゲンを含む多孔質の誘電体層１０３を形成することにおいて使用するのに好適な上記材料のいずれかを含む。本発明のより好ましい実施態様においては、多孔質の犠牲光吸収材料１０４と多孔質の誘電体層１０３の組成は類似している。例えば、有機ケイ酸塩に基づいた誘電体を用いて多孔質の誘電体層１０３を形成する場合には、有機ケイ酸塩に基づいた犠牲光吸収材料を用いて多孔質の犠牲光吸収材料１０４を形成する。
多孔質の犠牲光吸収材料１０４を形成するのに用いられる犠牲光吸収材料は、多孔質の誘電体層１０３について先に記載したのと同じ方法で堆積させることができる。本発明の幾つかの実施態様においては、多孔質の犠牲光吸収材料１０４は、当該材料の約５００〜約３０００Åのコーティングを物品表面に堆積するスピンオン法により堆積される。デバイスの表面には薄い層しか残らないが、このようなスピンコーティング法により、犠牲光吸収組成物がビア１０７を完全に満たす。さらには、ポロゲンを含有する犠牲光吸収組成物がビア１０７を均一に満たす。このような均一に満たす特性により空隙の形成が最小限に抑えられる。空隙が形成されると、充填の保全性が脅かされ及び／又は下地の層がトレンチを形成するのに用いられるエッチ化学に望ましくないほど長時間にわたってさらされる可能性がある。
好ましい実施態様においては、多孔質の犠牲光吸収材料１０４は、２５０ｎｍ以下（好ましくは２４８ｎｍ以下）、１９３ｎｍ以下、超紫外線以下、及び１５７ｎｍ以下の波長において光吸収性である。幾つかの用途では、多孔質の犠牲光吸収材料１０４は、４３６ｎｍ及び３６５ｎｍ（Ｇ−Ｉライン）の波長において光吸収性であることが好ましい。
好ましい実施態様においては、多孔質の犠牲光吸収材料１０４は、以下の光吸収添加剤、即ち、染料、飽和若しくは不飽和の有機成分、光活性化合物（例えば、光酸発生剤（ＰＡＧ）、光塩基発生剤（ＰＢＧ）及び／又は光増感剤）及び／又は他の添加剤のうち１つ又は複数を含む。本明細書で用いられる「光活性化合物」という用語は、電離放射線源にさらすことにより、相互に作用するか、吸収するか及び／又は影響を受ける化合物を言うものである。好適なＰＡＧとしては、ハロゲン化トリアジン、オニウム塩、スルホン化エステル、ジアリールヨードニウム塩、トリアジン、ヨードニウム塩、スルホニウム塩、ジアゾメタン及び／又はハロゲン化スルホニルオキシジカルボキシイミドが挙げられるがそれらに限定されない。ＰＡＧの１つの具体例は、弱求核性アニオンを有するオニウム塩である。このようなアニオンの例は、２価〜７価の金属又は非金属、例えば、アンチモン、スズ、鉄、ビスマス、アルミニウム、ガリウム、インジウム、チタン、ジルコニウム、スカンジウム、クロム、ハフニウム、銅、ホウ素、リン及びヒ素のハロゲン錯体アニオンである。好適なオニウム塩の例としては、周期表のＶＡ族とＢ族、ＩＩＡ族とＢ族及びＩのジアリール−ジアゾニウム塩及びオニウム塩、例えば、ハロニウム塩、四級アンモニウム、ホスホニウム及びアルソニウム塩、芳香族スルホニウム塩、並びにスルホキソニウム塩又はセレニウム塩が挙げられるがそれらに限定されない。好適なオニウム塩の例は、米国特許第４，４４２，１９７号明細書、同第４，６０３，１０１号明細書及び同第４，６２４，９１２号明細書に記載されており、その参照によりすべて本明細書に含まれる。オニウム塩の具体例としては、トリフェニルスルホニウムパーフルオロブタンスルホン酸若しくはナノフレート［Ｐｈ3Ｓ］+［Ｃ4Ｆ9ＳＯ3］-、ビス（４−ｔｅｒｔ−ブチルフェニル）ヨードニウムトリフルオロメタンスルホン酸若しくはトリフレート、又はジフェニルヨードニウム−９，１０−ジメトキシアントラセン−２−スルホン酸が挙げられる。他の実施態様においては、ＰＡＧはスルホン化エステルである。膜形成組成物の光酸発生剤として有用なスルホン化エステルはスルホニルオキシケトンを含む。好適なスルホン化エステルとしては、ベンゾイントシラート、ｔ−ブチルフェニルα−（ｐ−トルエンスルホニルオキシ）−アセテート、及びｔ−ブチルα−（ｐ−トルエンスルホニルオキシ）アセテートが挙げられるがそれらに限定されない。このようなスルホン化エステルは、ｔｈｅ Ｊｏｕｒｎａｌ ｏｆ Ｐｈｏｔｏｐｏｌｙｍｅｒ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ，ｖｏｌ．４，Ｎｏ．３，３３７−３４０（１９９１）に記載されており、その参照により本明細書に含まれる。他の実施態様においては、ＰＡＧは非イオン性化合物である。好適な非イオン性ＰＡＧの例としては、Ｎ−ヒドロキシフタルイミドトリフレート、２−（４−メトキシスチリル）−４，６−ビス（トリクロロメチル）−１，３，５−トリアジン、及びＮ−ヒドロキシ−５−ノルボルネン−２，３−ジカルボキシイミドナノフレートが挙げられるがそれらに限定されない。好適なＰＢＧの幾つかの例としては、２−ニトロベンジルシクロヘキサンカルバメート及びトリフェニルスルホニウムヒドロキシドが挙げられるがそれらに限定されない。本発明で使用するのに好適な光増感剤の例は、米国特許第４，４４２，１９７号明細書、同第４，２５０，０５３号明細書、同第４，３７１，６０５号明細書、及び同第４，４９１，６２８号明細書に開示されており、これらの特許文献はその参照により本明細書に含まれる。使用できる光増感剤の具体例としては、イソプロピル−９Ｈ−チオキサンテン−９−オン（ＩＴＸ）、アントラセンカルボニトリル、アントラセンメタノール、アントラキノンジスルホン酸の二ナトリウム塩、ピレン及びペリレンが挙げられる。光吸収添加剤の他の例は、例えば、米国特許第６，９６５，０９７号明細書及び同第６，９６９，７５３号明細書に見出すことができ、これらの特許文献はその参照により本明細書に含まれる。
本発明の幾つかの実施態様においては、多孔質の誘電体層１０３又は多孔質の犠牲光吸収材料１０４はまた、最終材料の特性を高めるために化学的に処理することもできる。膜の化学処理としては、例えば、フッ素化（ＨＦ、ＳｉＦ4、ＮＦ3、Ｆ2、ＣＯＦ2、ＣＯ2Ｆ2など）、酸化（Ｈ2Ｏ2、Ｏ3など）、化学乾燥、メチル化又は他の化学処理の使用を挙げることができる。このような処理で用いられる化学物質は、固体、液体、気体及び／又は超臨界流体の状態であることができる。幾つかの実施態様においては、超臨界流体の処理によって膜を処理することができる。この流体は、二酸化炭素、水、一酸化二窒素、エチレン、ＳＦ6及び／又は他のタイプの化学物質であることができる。他の化学物質を超臨界流体に添加してプロセスを向上させることができる。化学物質は、不活性（例えば、窒素、ＣＯ2、希ガス（Ｈｅ、Ａｒ、Ｎｅ、Ｋｒ、Ｘｅ）など）、酸化性（例えば、酸素、オゾン、一酸化二窒素など）又は還元性（例えば、希釈又は濃縮された炭化水素、水素など）であることができる。温度は周囲温度から５００℃が好ましい。化学物質としては、界面活性剤のようなより大きな化学種を挙げることもできる。合計の暴露時間は０．０１分〜１２時間が好ましい。
多孔質の誘電体層１０３と多孔質の犠牲光吸収材料１０４のいずれか又は両方がプラズマ照射又はプラズマ処理を受ける実施態様においては、このような照射は以下の条件下で行われる。即ち、その環境は、不活性（窒素、ＣＯ2、希ガス（Ｈｅ、Ａｒ、Ｎｅ、Ｋｒ、Ｘｅ）など）、酸化性（例えば、酸素、空気、希釈酸素環境、濃縮酸素環境、オゾン、一酸化二窒素など）又は還元性（例えば、希釈又は濃縮された水素、炭化水素（飽和、不飽和、直鎖若しくは分枝芳香族）など）であることができる。プラズマ電力は０〜５０００Ｗが好ましい。温度は周囲温度から５００℃が好ましい。圧力は１０ｍｔｏｒｒから大気圧が好ましい。合計の処理時間は０．０１分〜１２時間が好ましい。
ビア１０７を多孔質の犠牲光吸収材料１０４で満たした後、フォトレジスト層１３６を多孔質の犠牲光吸収材料１０４の上部に適用し、次いでパターニングしてトレンチの形成領域を画定することができる。得られる構造を図１Ｅに示す。このフォトレジストのパターニング工程に続いて、トレンチ１０６を多孔質の誘電体層１０３中にエッチングして図１Ｆに示す構造を形成する。
本発明の好ましい実施態様においては、多孔質の誘電体層１０３と多孔質の犠牲光吸収材料１０４はドライ法（例えば、反応性イオンエッチング、プラズマエッチングなど）によりエッチングされて図１Ｆに示す構造が形成される。エッチングプロセスは、所望の深さを有するトレンチを形成するのに十分な時間適用される。トレンチ１０６をエッチングするのに選択されるエッチ化学は、多孔質の犠牲光吸収材料１０４を、多孔質の誘電体層１０３を除去するのとほぼ同じ速度で以って、あるいは僅かにより速い速度で以って除去することが好ましい。トレンチ１０６は、ビア１０７をエッチングするために先に使用したのと同じ設備及びエッチ化学によりエッチングすることができる。トレンチのエッチ工程の後、ビア１０７の底部に残っている多孔質の犠牲光吸収材料１０４の一部１０９の存在もまた、トレンチのエッチプロセスの際にバリア層１０２が導電層１０１を保護するのに役立つ。
本発明の幾つかの実施態様においては、前記の除去は、プラズマ反応性イオンエッチプロセスを用いて行われることが好ましい。このようなプロセスでは、１つ又は複数の反応性ガスが、活性種を形成するのに十分な１つ又は複数のエネルギー源にさらされ、次いで当該活性種が材料と反応してそれを基材から除去する。反応性ガスは、その場プラズマ、遠隔プラズマ、遠隔熱／触媒活性化、その場熱加熱、電子付着及び光活性化など、しかしそれらに限定されない１つ又は複数のエネルギー源により活性化されて反応性種を形成することができる。これらのエネルギー源は、単独で又は組み合わせて使用することができる。好適な除去プロセス及び反応性ガスの例としては、米国特許出願公開第２００５／０１１４８３号明細書、同第２００５／００１１８５９号明細書、同第２００４／０１２９６７１号明細書、及び同第２００４／００１１３８０号明細書に記載されているものが挙げられ、これらの特許文献は、その参照により全体として本明細書に含まれ、また、本願の譲受人に譲渡されている。
反応性ガスは、ハロゲン含有ガス（例えば、フッ素含有ガス、塩素含有ガス、臭素含有ガス又はそれらの組み合わせ）、酸素含有ガス及びそれらの混合物であることができる。上記のガスに加えて、不活性な希釈ガス又はキャリヤーガスを添加することもできる。フッ素含有反応性ガスの例としては、ＨＦ（フッ化水素酸）、ＮＦ3（三フッ化窒素）、ＳＦ6（六フッ化硫黄）、ＦＮＯ（フッ化ニトロシル）、Ｃ3Ｆ3Ｎ3（フッ化シアヌル）、Ｃ2Ｆ2Ｏ2（フッ化オキサリル）、パーフルオロカーボン、例えば、ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ8など、ハイドロフルオロカーボン、例えば、ＣＨＦ3及びＣ3Ｆ7Ｈなど、オキシフルオロカーボン、例えば、Ｃ4Ｆ8Ｏ（パーフルオロテトラヒドロフラン）など、酸素化ハイドロフルオロカーボン、例えば、ＣＨ3ＯＣＦ3（ＨＦＥ−１４３ａ）、ハイポフルオライト、例えば、ＣＦ3−ＯＦ（フルオロキシトリフルオロメタン（ＦＴＭ））及びＦＯ−ＣＦ2−ＯＦ（ビス−ジフルオロキシ−ジフルオロメタン（ＢＤＭ））など、フルオロパーオキシド、例えば、ＣＦ3−Ｏ−Ｏ−ＣＦ3（ビス−トリフルオロ−メチル−パーオキシド（ＢＴＭＰ））、Ｆ−Ｏ−Ｏ−Ｆなど、フルオロトリオキシド、例えば、ＣＦ3−Ｏ−Ｏ−Ｏ−ＣＦ3など、フルオロアミン、例えば、ＣＦ5Ｎ（パーフルオロメチルアミン）、フルオロニトリル、例えば、Ｃ2Ｆ3Ｎ（パーフルオロアセトニトリル）、Ｃ3Ｆ6Ｎ（パーフルオロプロピオニトリル）、並びにＣＦ3ＮＯ（トリフルオロニトロシルメタン）及びＣＯＦ2（フッ化カルボニル）が挙げられる。不活性な希釈ガスの例としては、窒素、ＣＯ2、ヘリウム、ネオン、アルゴン、クリプトン及びキセノンが挙げられる。プロセスガス中に存在できる不活性な希釈ガスの量は０％〜９９．９％であることができる。例示的な酸素含有ガスとしては、酸素（Ｏ2）、オゾン（Ｏ3）、一酸化炭素（ＣＯ）、二酸化炭素（ＣＯ2）、二酸化窒素（ＮＯ2）、一酸化二窒素（Ｎ2Ｏ）及びそれらの混合物が挙げられるがそれらに限定されない。還元性のエッチプロセスを用いることもでき、このようなプロセスにおいては、例えば、水素、アンモニア、ヘリウム、窒素及びそれらの混合物などの化合物が用いられる。
熱加熱活性化においては、基材は、抵抗加熱器又は強力なランプのいずれかによって加熱される。反応性ガスは、反応性ラジカル及び原子に熱分解され、続いて材料の少なくとも一部が揮発される。さらに、温度を上げることにより、反応活性化エネルギー障壁を乗り越えかつ反応速度を高めるためのエネルギー源を提供することができる。熱活性化について、基材は、少なくとも１００℃、少なくとも３００℃、又は少なくとも５００℃に加熱することができる。圧力範囲は、一般には１０ｍＴｏｒｒ〜７６０Ｔｏｒｒ、又は１Ｔｏｒｒ〜７６０Ｔｏｒｒである。
その場プラズマ活性化については、少なくとも０．２Ｗ／ｃｍ2、少なくとも０．５Ｗ／ｃｍ2、又は少なくとも１Ｗ／ｃｍ2のＲＦ出力密度を有する１３．５６ＭＨｚのＲＦ電源でプラズマを発生させることができる。同様に、１３．５６ＭＨｚよりも低いＲＦ周波数でその場プラズマを操作して接地したチャンバー壁及び／又はその中に含まれる装備品の洗浄を強化することができるか、又は１３．５６ＭＨｚよりも高いＲＦ周波数でその場プラズマを操作してプラズマの特性を向上させることができる。操作圧力は、一般には２．５ｍＴｏｒｒ〜１００Ｔｏｒｒ、５ｍＴｏｒｒ〜５０Ｔｏｒｒ、又は１０ｍＴｏｒｒ〜２０Ｔｏｒｒの範囲にある。任意選択で、熱及びプラズマ増強を組み合わせることもできる。
幾つかの実施態様においては、遠隔プラズマ源、遠隔熱活性化源、遠隔触媒活性化源、又は熱及び触媒活性化を組み合わせた供給源などしかしそれらに限定されない遠隔活性化源が、揮発性生成物を生成するためその場プラズマに加えて用いられる。遠隔プラズマ洗浄においては、プロセスガスを堆積チャンバーの外部で活性化して反応性種を形成し、この反応性種をプロセスチャンバーに導入して材料の少なくとも一部を揮発させる。ＲＦ又はマイクロ波源のいずれでも、遠隔プラズマ源を発生させることができる。加えて、遠隔プラズマ発生反応性種と除去されるべき物質との反応は、反応器を加熱することにより活性化／向上させることができる。遠隔プラズマ発生反応性種と除去されるべき物質との反応は、プロセスガス中に含まれる酸素及びフッ素含有源を解離するのに十分な温度に反応器を加熱することにより活性化及び／又は向上させることができる。除去されるべき物質とのエッチングプロセスを活性化するのに必要とされる具体的な温度は、プロセスガスの製法に依存している。
あるいはまた、反応性ガスの分子を強力な紫外線（ＵＶ）放射により解離して反応性ラジカル及び原子を形成することができる。ＵＶ放射はまた、望ましくない材料における強い化学結合の切断を促進するため、除去されるべき物質の除去速度を高めることができる。
遠隔熱活性化においては、反応性ガスは、まず、プロセスチャンバー外部の加熱領域に流される。ここで、ガスは、基材を収容しているチャンバーの外部の容器内で高温に接触することにより解離する。その代わりとなるアプローチとしては、反応性ガスを解離するための触媒変換器の使用、又はプロセスガス中の水素及びフッ素源の活性化を容易にするための熱加熱と接触分解の組み合わせの使用が挙げられる。
他の実施態様においては、反応性ガスの分子は、光子への強力な暴露により解離して反応性種を形成することができる。例えば、紫外線、深紫外線及び真空紫外線放射は、除去されるべき物質における強い化学結合を切断して、プロセスガス中の水素及びフッ素源を解離し、それによって望ましくない物質の除去速度を高めることを促進させることができる。本明細書に記載されるエッチングプロセスに対する活性化及び向上の他の手段もまた用いることができる。例えば、光子誘起化学反応を使用して反応性種を発生させ、エッチング反応を向上させることができる。
エッチングプロセスに対する活性化及び向上の他の手段もまた用いることができる。例えば、光子誘起化学反応を遠隔又はその場のいずれかで使用して反応性種を発生させ、エッチング反応を向上させることができる。さらに、反応性ガスの接触転化を使用してプロセスチャンバーを洗浄するための反応性種を形成することもできる。
さらに図１Ｅと図１Ｆを参照すると、誘電体層１０３と同様のドライエッチ特性を有する多孔質の犠牲光吸収材料をビア１０７に満たすことにより、トレンチのリソグラフィープロセスは、ビアのない表面と同様、実質的に「孔のない」表面に対して効果的に適用される。適切なシリカ含有材料、多孔質の犠牲光吸収材料１０４のための適切な光吸収化合物、及び適切なエッチ化学を選択することにより、トレンチ１０６は、多孔質の犠牲光吸収材料１０４が除去される速度とほぼ同じ速度で以って多孔質の誘電体層１０３中にエッチングすることができる。このようなプロセスはトレンチがエッチングされるときに多孔質の誘電体層１０３の下に位置するエッチングされた特徴を保護するので、優れたトレンチ及びビアのプロファイルを作り出す。
トレンチ１０６がエッチングされた後、フォトレジスト１３６の残りの部分を除去することができる。典型的には、低温、低圧のアッシング工程を用いてフォトレジスト１３６を除去する。他の方法においては、フォトレジスト層１３６は、多孔質の誘電体層１０３と多孔質の犠牲光吸収材料１０４を除去するのに適した上記方法のいずれかによって除去することができる。フォトレジスト層１３６を除去することにより、図１Ｇに示す構造が生成される。
同様に、トレンチ１０６がエッチングされた後、多孔質の犠牲光吸収材料１０４の残りの部分１０９を除去しなければならない。これは、多孔質の誘電体層１０３の除去速度よりも有意に高い多孔質の犠牲光吸収材料１０４の除去速度を提供するプロセスを用いることにより達成されることが好ましい。本発明の幾つかの実施態様においては、多孔質の犠牲光吸収材料１０４の残りの部分１０９は、当該多孔質の犠牲光吸収材料１０４の残りの部分１０９を、多孔質の誘電体層１０３を除去するよりも有意に速い速度で以って除去するドライエッチプロセスにより除去される。
本発明の好ましい実施態様においては、使用できるウェットエッチ用化学物質としては、例えば、溶媒及び／又は剥離剤の配合物が挙げられる。溶媒は、例えば、アルコール溶媒、ケトン溶媒、アミド溶媒又はエステル溶媒であることができる。幾つかの実施態様においては、溶媒は、超臨界流体、例えば、二酸化炭素、フルオロカーボン、六フッ化硫黄、アルカン、及び他の好適な多成分組成物などであることができる。幾つかの実施態様においては、本発明で用いられる１つ又は複数の溶媒は、比較的低い沸点、即ち、１６０℃未満の沸点を有する。これらの溶媒としては、テトラヒドロフラン、アセトン、１，４−ジオキサン、１，３−ジオキソラン、酢酸エチル、及びメチルエチルケトンが挙げられるがそれらに限定されない。本発明で使用できるが１６０℃を超える沸点を有する他の溶媒としては、ジメチルホルムアミド、ジメチルアセトアミド、Ｎ−メチルピロリドン、炭酸エチレン、炭酸プロピレン、グリセロール及びその誘導体、ナフタレン及びその置換体、無水酢酸、プロピオン酸及び無水プロピオン酸、ジメチルスルホン、ベンゾフェノン、ジフェニルスルホン、フェノール、ｍ−クレゾール、ジメチルスルホキシド、ジフェニルエーテル、テルフェニルなどが挙げられる。好ましい溶媒としては、プロピレングリコールプロピルエーテル（ＰＧＰＥ）、３−ヘプタノール、２−メチル−１−ペンタノール、５−メチル−２−ヘキサノール、３−ヘキサノール、２−ヘプタノール、２−ヘキサノール、２，３−ジメチル−３−ペンタノール、プロピレングリコールメチルエーテルアセテート（ＰＧＭＥＡ）、エチレングリコールｎ−ブチルエーテル、プロピレングリコールｎ−ブチルエーテル（ＰＧＢＥ）、１−ブトキシ−２−プロパノール、２−メチル−３−ペンタノール、２−メトキシエチルアセテート、２−ブトキシエタノール、２−エトキシエチルアセトアセテート、１−ペンタノール、及びプロピレングリコールメチルエーテルが挙げられる。なお更なる例示的な溶媒としては、乳酸エステル、ピルビン酸エステル及びジオールが挙げられる。さらに例示的な溶媒としては、欧州特許第１，１２７，９２９号明細書に記載されている溶媒が挙げられる。上に列挙される溶媒は、単独で又は２つ以上の溶媒を組み合わせて使用することができる。
ウェット除去は、１つ又は複数の剥離剤配合物を用いて行うことができる。これらの配合物は、溶媒ベース、水ベース、アミン含有、フッ化物含有、緩衝剤添加、又はそれらを組み合わせたものであることができる。特定の配合物の選択は、除去されるべき多孔質の誘電体と多孔質の犠牲光吸収材料の性質に依存している。好適な剥離剤配合物の例としては、米国特許第６，５８３，１０４号明細書、同第６，６７７，２８６号明細書、同第６，６２７，５４６号明細書及び同第６，８２８，２８９号明細書、並びに米国特許出願公開第２００４／０２６６６３７号明細書、同第２００４／００６３０４２号明細書、同第２００３／０１３０１４６号明細書及び同第２００３／０１４８９１０号明細書に記載されているものが挙げられ、これらの特許文献はその参照により全体として本明細書に含まれ、また、本願の譲受人に譲渡されている。
好ましい実施態様においては、残りの部分１０９、即ち、多孔質の犠牲光吸収材料の除去速度は、多孔質の誘電体層１０３の除去速度の少なくとも５倍又は少なくとも１０倍でなければならない。しかしながら、画定されるべき特徴の幾何学的形状に応じて、多孔質の犠牲光吸収材料の除去速度が、多孔質の誘電体層１０３の除去速度と実質的に同じであるか、あるいは多孔質の誘電体層１０３の除去速度よりも大きいか又はそれよりも小さい追加の除去工程を加えることが望ましい場合がある。
ウェットエッチ工程の後、ビア１０７と導電層１０１を隔てるバリア層１０２の部分を除去して、図１Ｈに示すように導電層１０１を露出させることができる。バリア層の除去工程に続いて、トレンチ１０６とビア１０７を第２の導電層（図示せず）で満たすことができる。
１つの特定の実施態様においては、本明細書に記載される方法は、多孔質の犠牲光吸収材料として多孔質のＢＡＲＣ材料を含む特徴を画定するのに使用することができる。図２は、「層」とも称される多孔質のＢＡＲＣ材料に関連する本明細書に記載される方法の１つの実施態様の例を与えている。図２について述べると、第１工程２０１において、例えば、多孔質の低ｋ材料であることができる第１の材料が基材上に堆積される。次の工程２０２において、第１の材料が第１のパターニングされたフォトレジストで覆われ、例えば、ドライエッチ（例えば、反応性イオンエッチ（ＲＩＥ））であることができる予備的な除去工程２０３を実施して覆われていない第１の材料が除去される。次の工程２０４において、例えば、多孔質のＢＡＲＣのような第２の材料の層が適用され、第１の材料又は多孔質の低ｋ材料中のパターニングされた孔が満たされる。特徴のアスペクト比が高い幾つかの実施態様においては、第２の材料は、それが隙間を効率的に埋めるよう選択される。次いで、基材が第２のパターニングされたフォトレジストで覆われる（工程２０５）。例えば、ＲＩＥエッチなどの除去工程２０６を実施し、マスクされていない多孔質のＢＡＲＣ材料と多孔質の低ｋ材料の部分が除去される。次いで、例えば、ウェットエッチなどの除去工程２０７を実施し、層間の多孔質誘電体に影響を及ぼすことなく多孔質のＢＡＲＣ材料が除去される。この特定の実施態様においては、本明細書に記載される方法の最終的な結果２０８は、明確な界面を有する鮮明なビア及びトレンチパターンなどの特徴を備えたパターニングされた第１の材料である。この点について、本方法では、例えば、これら特定の特徴を達成するために、ビアとトレンチのレベル間にエッチストップ層を埋め込む必要性を排除することができる。
除去工程２０６において、多孔質のＢＡＲＣ材料と多孔質の低ｋ材料はエッチング剤により除去される。除去工程２０６は、例えば、反応性ガスを含むドライエッチプロセスにより減圧チャンバーにおいて行うことができる。除去工程２０６の際、多孔質のＢＡＲＣ材料の第１の除去工程における除去速度は、多孔質の低ｋ材料の除去速度と実質的に同じ、即ち、それの３倍未満又は２倍未満でなければならない。除去工程２０６では、多孔質のＢＡＲＣと多孔質の低ｋ材料は、多孔質の低ｋ材料のある特定の深さを除去するために実質的に同じ除去速度又はドライエッチ速度を有することが好ましい。
さらに図２について言えば、除去工程２０７により、下地の第１の材料又は多孔質の低ｋ材料に影響を及ぼすことなく多孔質のＢＡＲＣ層が除去される。除去工程２０７では、多孔質のＢＡＲＣ材料の除去速度は、多孔質の低ｋ材料の除去速度の少なくとも５倍又は少なくとも１０倍でなければならない。１つの特定の実施態様においては、第２の除去工程はウェットエッチにより行われることが好ましい。この実施態様では、多孔質の低ｋ材料よりも多孔質のＢＡＲＣ材料のウェットエッチ化学の選択性が高いため、多孔質の低ｋ材料に影響を及ぼすことなく多孔質のＢＡＲＣ材料を選択的に除去することができる。他の実施態様においては、基材及び画定されるべき特徴の幾何学的形状に応じて、多孔質のＢＡＲＣ材料の第２の除去速度は、多孔質の低ｋ材料の少なくとも５倍未満又は少なくとも１０倍未満であることが望ましい場合がある。
幾つかの好ましい実施態様においては、スピンオン堆積された材料、例えば、ＭＥＳＯＥＬＫ（商標）がＢＡＲＣ材料として使用でき、ＰＥＣＶＤ堆積された多孔質の低ｋ材料又はＰＤＥＭＳ（商標）が、シリカ系材料内に複雑な構造を必要とするマイクロエレクトロニクス用途又は他の用途のための相互接続構造を現像する際に使用する低ｋ材料として使用できる。図２に示される実施態様においては、多孔質の低ｋ材料は、例えば、シリカ含有前駆体ガスのジエトキシメチルシラン（ＤＥＭＳ）と有機ポロゲンから堆積される複合材料で生成された多孔質の有機ケイ酸塩であることができる。この実施態様においては、ＰＥＣＶＤ材料は多孔質の構造を示す。同様に、スピンオン堆積により生成されるＭＥＳＯＥＬＫ（商標）材料は、ＰＤＥＭＳ（商標）と同様のドライエッチ速度と、エッチング剤が適切に適合された場合にＰＤＥＭＳ（商標）よりも有意に高いウェットエッチ速度とを有することが示されている。ＭＥＳＯＥＬＫ（商標）材料は、官能基化されたアルコキシシラン前駆体、触媒、ポロゲン及び溶媒を含む膜形成流体として、米国特許第６，８１８，２８９号明細書で一般的に記載されている。当該特許文献はその参照により全体として本明細書に含まれる。好ましくは、光吸収化合物が官能基化されたアルコキシシラン前駆体、触媒、ポロゲン及び溶媒に添加される。
特定の理論に束縛されることを望むものではないが、ＰＤＥＭＳ（商標）とＭＥＳＯＥＬＫ（商標）の両組成物は、結果としてこれら２つの材料において同様のドライエッチ速度であると考えられる。しかしながら、これら２つの材料の細孔は異なる構造を有する。ＭＥＳＯＥＬＫ（商標）は連続気泡の多孔質構造を有するが、ＰＤＥＭＳ（商標）はより分離した細孔構造を有することができる。このような相違のために、ウェットエッチプロセスにさらされたときに異なる除去速度を得ることができる。上に記載したとおり、ＰＤＥＭＳ（商標）とＭＥＳＯＥＬＫ（商標）は、使用できる具体的な材料の２つの例に過ぎない。
１つの特定の実施態様においては、本明細書に記載される方法は、第２の材料の選択及び堆積により高アスペクト比を有する特徴を提供する。この実施態様では、第２の材料は特定の表面張力及び粘度を有し、それによって高アスペクト比のビアを埋めることができる。
例１〜３では、各膜の厚さ及び屈折率は、ＳＣＩ Ｆｉｌｍｔｅｋ ２０００ Ｒｅｆｌｅｃｔｏｍｅｔｅｒにより測定した。誘電率は、低抵抗率のｐ型ウェハ（＜０．０２Ω・ｃｍ）上でＨｇプローブ法を使用して測定した。機械的性質は、ＭＴＳ Ｎａｎｏ Ｉｎｄｅｎｔｅｒを使用して測定した。
以下の幾つかの例では、ＵＶ照射は、Ｆｕｓｉｏｎ ＵＶ ｍｏｄｅｌ Ｆ３０５紫外線ランプにより実施した。ＵＶ照射される膜は、シールされたエンドキャップを有する２インチ直径の石英ガラス管に入れた。真空又は不活性な雰囲気を必要とする例では、ＵＶ照射の前に３回のポンプ及びパージサイクルを実施し、存在する任意の酸素をプロセス管から確実に除去した。照射時間は０〜３０分の間で変化させた。
例４〜５では、各膜の厚さは、Ｓｅｎｔｅｃｈ Ｉｎｓｔｒｕｍｅｎｔｓ ＧｍｂＨ製の角度可変分光エリプソメーター、Ｍｏｄｅｌ ＳＥ ８００を使用して分光エリプソメトリーにより測定し、ＳｐｅｃｔｒａＲａｙソフトウェアにより計算した。膜厚は、４００〜８００ｎｍの波長範囲においてＢｒｕｇｇｅｍａｎｎなどの各種モデルを使用して測定をシミュレートすることにより約１以下の平均自乗誤差で以って得た。厚さの値について、シミュレートされた厚さの値とプロフィロメトリーにより測定した実際の膜厚値との間の誤差は一般に２％未満であった。それぞれの例示的な膜４〜５の誘電率は、ＡＳＴＭ規格Ｄ１５０−９８によって測定した。各膜のキャパシタンス−電圧は、Ｓｏｌａｒｔｒｏｎ Ｍｏｄｅｌ ＳＩ １２６０ Ｆｒｅｑｕｅｎｃｙ ＡｎａｌｙｚｅｒとＭＳＩ Ｅｌｅｃｔｒｏｎｉｃｓ Ｍｏｄｅｌ Ｈｇ ４０１単接点水銀プローブにより１ＭＨｚで得た。キャパシタンスの測定値と水銀電極の面積（Ａ）の誤差は１％未満であった。基材（ウェハ）のキャパシタンス（ＣSi）、バックグラウンドキャパシタンス（Ｃb）及び合計キャパシタンス（ＣT）を＋２０〜−２０Ｖの間で測定し、薄膜試料のキャパシタンス（Ｃs）を以下の式（１）
Figure 2006237603
 により計算した。各膜の誘電率は、以下の式（２）（式中、ｄは膜厚であり、Ａは水銀電極の面積であり、ε0は真空の誘電率である）
Figure 2006237603
 により計算した。膜の誘電率の合計誤差は６％未満であると予想された。
［例１、２及び３：ＰＥＣＶＤ堆積された膜］
Ａｄｖａｎｃｅ Ｅｎｅｒｇｙ ２００高周波発生器を備えた２００ｍｍ ＤｘＺ減圧チャンバーのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｐｒｅｃｉｓｉｏｎ−５００システムとドープされていないＴＥＯＳのプロセスキットとを使用して例示的なＰＥＣＶＤ膜を堆積した。このＰＥＣＶＤプロセスは、以下の基本的な工程、即ち、ガス流堆積の初期セットアップ及び安定化、並びにウェハを取り出す前のチャンバーのパージ／排気を伴う。例示的な膜１は、前駆体のジエトキシメチルシラン（ＤＥＭＳ）をキャリヤーガスとしての二酸化炭素とともに使用して堆積した。例示的な膜２は、前駆体のＤＥＭＳとポロゲンとしてのαテルピネン（ＡＴＰ）をキャリヤーガスとしての二酸化炭素とともに使用して堆積した。例示的な膜３では、ＤＥＭＳとＡＴＰを含有する堆積されたままの膜を１ｔｏｒｒ未満の圧力で１０分間ＵＶ光に暴露し、その中に含まれているＡＴＰを少なくとも部分的に除去した。膜の温度は、暴露の間約４００℃に達した。
［例４：スピンオン堆積された約２．２の誘電率を有する膜］
シリカ源であるオルトケイ酸テトラエチル（ＴＥＯＳ）２２．５ｇとメチルトリエトキシシラン（ＭＴＥＳ）２２．５ｇを一緒に混合する。このシリカ源にプロピレングリコールプロピルエーテル（ＰＧＰＥ）１００ｇと９．７ｇのＴｒｉｔｏｎ Ｘ−１１４を添加して完全に混合する。別の容器において、０．１Ｍの硝酸（ＨＮＯ3）２４ｇと２．４ｗｔ％のテトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）１ｇを合わせて完全に混合する。シリカ源溶液を混合しながら、ＨＮＯ3／ＴＭＡＨ溶液を添加する。溶液全体を１時間混合する。典型的には、次いでこの溶液を室温で１日間熟成させた後、０．２ミクロンのテフロン（登録商標）フィルターで濾過する。次いで、この溶液をＳｉウェハ上に堆積して５００ｒｐｍで７秒間回転させ、続いて４０秒間にわたって１８００ｒｐｍまで加速させる。次いで、この方法により調製した膜を空気中９０℃で９０秒間、１８０℃で９０秒間、及び４００℃で３分間硬化する。
［例５：スピンオン堆積された約１．９の誘電率を有する膜］
オルトケイ酸テトラエチル（ＴＥＯＳ）２２．５ｇとメチルトリエトキシシラン（ＭＴＥＳ）２２．５ｇを一緒に混合する。このケイ酸塩にプロピレングリコールプロピルエーテル（ＰＧＰＥ）１１５ｇと１６．１ｇのＴｒｉｔｏｎ Ｘ−１１４を添加して完全に混合する。別の容器において、０．１Ｍの硝酸（ＨＮＯ3）２４ｇと２．４ｗｔ％のテトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）１ｇを合わせて完全に混合する。ケイ酸塩溶液を混合しながら、ＨＮＯ3／ＴＭＡＨ溶液を添加する。溶液全体を１時間混合する。典型的には、次いでこの溶液を室温で１日間熟成させた後、０．２ミクロンのテフロン（登録商標）フィルターで濾過する。次いで、この溶液をＳｉウェハ上に堆積して５００ｒｐｍで７秒間回転させ、続いて４０秒間にわたって１８００ｒｐｍまで加速させる。次いで、この方法により調製した膜を空気中９０℃で９０秒間、１８０℃で９０秒間、及び４００℃で３分間硬化する。
［プラズマエッチングによる除去］
以下の例は、商業生産規模のＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｐ−５０００ Ｍａｒｋ ＩＩ反応器において行った。これらの実験は、図３に示される構成に類似の平行平板型容量結合ＲＦプラズマ反応器３００において行った。各実験に関して、基材３１０を反応器チャック３２０の上に載せた。プロセスガス３３０は、上部に取り付けたシャワーヘッド３４０から反応器３００に供給した。次いで、１３．５６ＭＨｚのＲＦ電源３５０によりチャックに電力供給してプラズマを発生させた（図示せず）。チャックはヘリウム裏面冷却システム３６０を有する。揮発性種（図示せず）は、ターボポンプ（図示せず）によりポンピングリング３７０を介して反応チャンバー３００から除去される。ポンピングリング３７０は、反応チャンバー中に含まれるガス及び揮発性種を送出するよう軸対称の経路を作り出す。
Ｐ−５０００反応器は、容量結合型反応性イオンエッチャー（ＲＩＥ）モードで操作される。２００ｍｍのウェハをＲＦ電力供給の下部電極上に配置する。なお、この電極は約１８２ｃｍ2の有効ＲＦ「ホット」表面積を有している。ＦＴＭ、Ａｒ、Ｃ4Ｆ6及びＯ2などの化学試薬をシャワーヘッドを介して反応チャンバーに流す。１３．５６ＭＨｚのＲＦ電力が、ＲＦ発生器から自動整合ネットワークを介して供給される。Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｍａｒｋ ＩＩ反応器は、２００ｍｍのウェハを処理するのに８Ｔｏｒｒで以って締付けリングの機械チャック及びヘリウム裏面冷却を使用する。ウェハチャックは２０℃で水冷される。典型的なヘリウム裏面冷却の圧力は約８Ｔｏｒｒでサーボ制御される。Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｐ−５０００ Ｍａｒｋ ＩＩ反応器は、磁場閉じ込めにより作動してプラズマ密度を増大させ、そうしてエッチ速度及び均一性を改善する。このタイプの反応器は、しばしば磁界促進反応性イオンエッチャー（ＭＥＲＩＥ）と称される。
選択的異方性エッチングを促進させるために、アルゴンなどの不活性ガスが、しばしば上記エッチング剤に関する希釈剤として使用される。以下の例においては、別段の記載がない限り、反応器は、１３．５６ＭＨｚ、１０００Ｗ又は約３Ｗ／ｃｍ2の電力密度で電力供給した。これにより、結果として約−９００Ｖの典型的な直流（ＤＣ）バイアス電圧を得た。チャンバー圧力は３５ｍＴｏｒｒに保持した。磁界は５０ガウスにセットした。
表１は、種々のＡｒ、Ｃ4Ｆ6及びＯ2流量において、異なる第１及び第２多孔質有機ケイ酸塩材料に関するドライエッチ速度を測定した一連の実験結果を示している。ドライエッチ速度は右端の欄に示される。表１の実験３ａと表２の実験２を比較すると、同じＡｒ、Ｃ4Ｆ6及びＯ2流量（それぞれ１４６、２６及び２８ｓｃｃｍ）で、例４と例５の組成物に関するドライエッチ速度は、例２と例３の組成物に関するドライエッチ速度の約２．５倍に過ぎないことが分かる。
［種々の剥離剤配合物に暴露することによる除去］
エッチ速度を以下のようにして測定した。容積２００ｍｌの剥離剤を、１インチの円形撹拌子を備えた２５０ｍｌビーカーに入れて撹拌した（４５０ｒｐｍ）。ビーカーをホットプレート上に置き、試験溶液を表２に示す温度に加熱した。なお、温度は校正された温度計により測定した。各エッチ速度の試験には、サイズが少なくとも１インチ×１インチのウェハセグメントを使用した。このセグメントは、１１０℃又は２００℃で以って１０分間オーブンで焼成し、次いで窒素貯蔵ボックス内で３分間冷却した。Ｓｅｎｔｅｃｈ ＳＥ−８００分光エリプソメーターを用いて、最初の誘電体膜の厚さをセグメント上の３つの異なる場所で測定してエッチ速度用紙に記録した。ピンセットを使用してセグメントを試験溶液中に５分間入れた。１個のセグメントしか試験しない場合には、裸のシリコンのダミーセグメントも誘電体セグメントの反対側でビーカーに入れた。誘電体セグメントを試験溶液から取り出し、脱イオン水でオーバーリンスを行うためビーカーに入れた。セグメントを３分間すすいで脱イオン水から取り出し、セグメントにＮ2を吹き付けることにより乾燥した。セグメントを先に記載したように焼成し、誘電体膜の厚さをセグメント上の３つの異なる場所で測定してエッチ速度用紙に記録した。厚さを測定した後、以下のように処理した。即ち、セグメントをウェットエッチ剥離剤に浸し、脱イオン水ですすぎ、窒素雰囲気で乾燥し、焼成し、そして厚さを測定した。この処理を１０、２０、４０及び６０分間の累積浸漬時間で続けた。６０分の累積剥離時間に達する前に膜が完全に除去された場合には、試験はその時点で終了した。
各浸漬時間で３回ずつ測定した測定値を平均した。厚さのデータを浸漬時間に対してプロットし、その曲線に線形回帰の傾向線を当てはめた。その傾向線の勾配がエッチ速度である（この勾配は負の値であるが、エッチ速度は正の数として表される）。膜が最初の５分以内で完全に除去された場合には、膜が実際にエッチングで除去されたのか又は膜がセグメントから単に剥離しただけで実際にエッチングは起こらなかったのか判断できなかった。このような場合には、エッチ速度を＞Ａ（Ａは最初の厚さを５分で割った比率である）と記録した。
表２は、種々のエッチング剤配合物に関するウェットエッチ速度のデータを与えている。「ウェットエッチ比」と記入された欄は、種々のエッチング剤に関する［例示的な膜４のウェットエッチ速度］／［例示的な膜３のウェットエッチ速度］の比を示している。第２の欄は配合物の化学的タイプを示している。この表は、ウェット剥離剤配合物ＥＺＳｔｒｉｐ（商標）２０では、例示的な膜４のウェットエッチ速度が例示的な膜３の約３０倍であることを示している。ＥＺＳｔｒｉｐ（商標）２０は半水溶性アミンである。別の半水溶性アミン９７０は、約８のウェットエッチ比を与えている。フッ素含有剥離剤であるＮＥ−１１１では約６の比が得られる。
Figure 2006237603
Figure 2006237603
［本発明での使用による上記材料の変換］
光吸収化合物を例５の材料に添加し、１９３ｎｍのフォトリソグラフィー処理のための多孔質の犠牲光吸収材料を得た。ウェットエッチプロセスの際の多孔質の誘電体材料の除去に対する多孔質の犠牲光吸収材料の除去の選択性は実質的には変わらなかった。
光吸収化合物を例４の材料に添加し、１９３ｎｍのフォトリソグラフィー処理のための多孔質の犠牲光吸収材料を得た。ドライ及びウェットエッチプロセスの際の多孔質の誘電体材料の除去に対する多孔質の犠牲光吸収材料の除去の選択性は不利に影響を受けた。ウェットエッチの選択性は、犠牲光吸収材料の多孔性を変化させること及び組成を変更することにより改善することができる。組成を変更すること及び犠牲光吸収材料の多孔性を変化させることにより、多孔質の犠牲光吸収材料と多孔質の誘電体に関して同等のドライエッチ速度を得ることができる。当業者に周知の標準的な実験設計プラクティスを通してウェット及びドライエッチのプロセス及び化学作用を調整することにより、ウェット及びドライエッチ速度をさらに最適化することができる。
先の説明では、半導体デバイスを製造するためのこのような方法において使用できる特定の工程、材料及び設備が記載されているが、当業者であれば、多くの変更及び置換がなされ得ることを理解するであろう。例えば、上で示された実施態様では、ビアを形成した後トレンチを形成する方法に本発明を適用しているが、本発明の方法は、トレンチを形成した後ビアを形成する方法に等しく適用できる。したがって、上記実施態様に対する全ての変更、修正、置換及び付加は、特許請求の範囲で規定される本発明の趣旨及び範囲内にあるとみなされるものである。
本発明の１つの実施態様に従って、デュアルダマシンの相互接続を有する半導体デバイスを製造するため幾つかの工程を使用した後に得られる構造を反映した断面図を示す。 本発明の１つの実施態様に従って、デュアルダマシンの相互接続を有する半導体デバイスを製造するため幾つかの工程を使用した後に得られる構造を反映した断面図を示す。 本発明の１つの実施態様に従って、デュアルダマシンの相互接続を有する半導体デバイスを製造するため幾つかの工程を使用した後に得られる構造を反映した断面図を示す。 本発明の１つの実施態様に従って、デュアルダマシンの相互接続を有する半導体デバイスを製造するため幾つかの工程を使用した後に得られる構造を反映した断面図を示す。 本発明の１つの実施態様に従って、デュアルダマシンの相互接続を有する半導体デバイスを製造するため幾つかの工程を使用した後に得られる構造を反映した断面図を示す。 本発明の１つの実施態様に従って、デュアルダマシンの相互接続を有する半導体デバイスを製造するため幾つかの工程を使用した後に得られる構造を反映した断面図を示す。 本発明の１つの実施態様に従って、デュアルダマシンの相互接続を有する半導体デバイスを製造するため幾つかの工程を使用した後に得られる構造を反映した断面図を示す。 本発明の１つの実施態様に従って、デュアルダマシンの相互接続を有する半導体デバイスを製造するため幾つかの工程を使用した後に得られる構造を反映した断面図を示す。 ＢＡＲＣ層を含む本発明の実施態様のフローダイアグラムを与える。 本発明に従った使用のためのドライエッチ除去プロセスに関する例示的な実験構成を与える。
符号の説明
１００ 基材
１０１ 導電層
１０２ バリア層
１０３ 多孔質の誘電体層
１０４ 多孔質の犠牲光吸収材料
１０５ 細孔
１０６ トレンチ
１０７ ビア
１３０、１３６ フォトレジスト層

Claims (28)

  1. 基材上に多孔質の誘電体層を形成する工程；
    当該多孔質の誘電体層の第１の部分を除去して第１のエッチング領域を形成する工程；
    当該第１のエッチング領域を、前記多孔質の誘電体層と類似のドライエッチ特性を有する多孔質の犠牲光吸収材料で満たす工程；
    当該多孔質の犠牲光吸収材料の一部と前記多孔質の誘電体層の第２の部分を除去して第２のエッチング領域を形成する工程；及び
    前記多孔質の犠牲光吸収材料のエッチ速度が前記多孔質の誘電体層のエッチ速度よりも高いプロセスを用いることにより、当該多孔質の犠牲光吸収材料の残りの部分を除去する工程
    を含む、基材に特徴を形成する方法。
  2. 前記基材が半導体ウェハである、請求項１に記載の方法。
  3. 前記多孔質の誘電体層の第１の部分を除去して第１のエッチング領域を形成する工程の前に、フォトレジスト層を堆積しパターニングする工程と；
    前記第１のエッチング領域を、前記多孔質の誘電体層と類似のドライエッチ特性を有する多孔質の犠牲光吸収材料で満たす工程の後に、フォトレジスト層を堆積しパターニングする工程と
    をさらに含む、請求項１に記載の方法。
  4. 前記多孔質の誘電体層の第１の部分を除去する工程がドライエッチプロセスによって実施される、請求項１に記載の方法。
  5. 前記多孔質の犠牲光吸収材料の一部と前記多孔質の誘電体層の第２の部分を除去する工程がドライエッチプロセスによって実施される、請求項１に記載の方法。
  6. 前記多孔質の犠牲光吸収材料の残りの部分を除去する工程に用いられるプロセスがドライエッチプロセスである、請求項１に記載の方法。
  7. 前記多孔質の犠牲光吸収材料の残りの部分を除去する工程に用いられるプロセスがウェットエッチプロセスである、請求項１に記載の方法。
  8. 前記多孔質の誘電体層がＳｉ、Ｃ、Ｏ及びＨを含む、請求項１に記載の方法。
  9. 前記多孔質の誘電体層がＮ、Ｆ、Ｂ、Ａｌ、Ｇｅ及びＰをさらに含む、請求項８に記載の方法。
  10. 前記多孔質の誘電体層が化学気相成長法により形成される、請求項１に記載の方法。
  11. 前記多孔質の誘電体層が非接触誘導堆積法により形成される、請求項１に記載の方法。
  12. 前記多孔質の犠牲光吸収材料がＳｉ、Ｃ、Ｏ及びＨを含む、請求項１に記載の方法。
  13. 前記多孔質の犠牲光吸収材料がＳ、Ｔｉ、Ｖ、Ｎ、Ｆ、Ｂ、Ａｌ、Ｇｅ、Ｐ、Ｚｎ、Ｉｎ、Ｓｎ、Ｇａ又はそれらの混合物をさらに含む、請求項１２に記載の方法。
  14. 前記多孔質の犠牲光吸収材料が、２４８ｎｍ以下又は１９３ｎｍ以下の波長において光吸収性である、請求項１２に記載の方法。
  15. 前記多孔質の犠牲光吸収材料が、染料、ハロゲン化トリアジン、オニウム塩、スルホン化エステル、ジアリールヨードニウム塩、トリアジン、ヨードニウム塩、スルホニウム塩、ジアゾメタン、ハロゲン化スルホニルオキシジカルボキシイミド、ベンゾイントシラート、ｔ−ブチルフェニルα−（ｐ−トルエンスルホニルオキシ）−アセテート、ｔ−ブチルα−（ｐ−トルエンスルホニルオキシ）アセテート、Ｎ−ヒドロキシフタルイミドトリフレート、２−（４−メトキシスチリル）−４，６−ビス（トリクロロメチル）−１，３，５−トリアジン、Ｎ−ヒドロキシ−５−ノルボルネン−２，３−ジカルボキシイミドナノフレート、２−ニトロベンジルシクロヘキサンカルバメート、トリフェニルスルホニウムヒドロキシド、イソプロピル−９Ｈ−チオキサンテン−９−オン、アントラセンカルボニトリル、アントラセンメタノール、アントラキノンジスルホン酸の二ナトリウム塩、ピレン、ペリレン、及びそれらの混合物からなる群より選択された添加剤のうち１つ又は複数を含む、請求項１４に記載の方法。
  16. 前記第１のエッチング領域を多孔質の犠牲光吸収材料で満たす工程が化学気相成長法によって実施される、請求項１に記載の方法。
  17. 前記第１のエッチング領域を多孔質の犠牲光吸収材料で満たす工程が非接触誘導堆積法によって実施される、請求項１に記載の方法。
  18. 前記多孔質の誘電体層と前記多孔質の犠牲光吸収材料が有機ケイ酸塩を含む、請求項１に記載の方法。
  19. 前記多孔質の誘電体層が、ジエトキシメチルシランを含む少なくとも１つのシリカ前駆体を用いた化学気相成長法により生成される有機ケイ酸塩材料である、請求項１８に記載の方法。
  20. 前記多孔質の犠牲光吸収材料が、シリカ源、溶媒及び光吸収材料を含む混合物を用いたスピンオン堆積法により形成される、請求項１８に記載の方法。
  21. 前記スピンオン堆積法が、ポロゲンをさらに含む混合物を用いる、請求項２０に記載の方法。
  22. 前記多孔質の誘電体層の多孔性が、前記多孔質の犠牲光吸収材料の多孔性と異なる構造である、請求項１８に記載の方法。
  23. 前記多孔質の犠牲光吸収材料が相互接続された細孔構造を有する、請求項２２に記載の方法。
  24. シエトキシメチルシランを含む少なくとも１つのシリカ前駆体ガスのプラズマ化学気相成長により基材上に多孔質の誘電体層を形成する工程；
    当該多孔質の誘電体層の第１の部分をドライエッチプロセスにより除去して第１のエッチング領域を形成する工程；
    当該第１のエッチング領域を、官能基化されたアルコキシシラン前駆体、触媒、ポロゲン、光吸収材料及び溶媒を含む膜形成流体をスピンオン法で堆積することにより多孔質の犠牲光吸収材料で満たし、続いて溶媒とポロゲンを除去し、得られた材料が前記多孔質の誘電体層と類似のドライエッチ特性を有する工程；
    前記多孔質の犠牲光吸収材料の一部と前記多孔質の誘電体層の第２の部分を除去して第２のエッチング領域を形成する工程；並びに
    前記基材をウェットエッチ溶液にさらし、前記多孔質の誘電体層よりも高いウェットエッチ速度を有する前記多孔質の犠牲光吸収材料の残りの部分を除去する工程
    を含む、基材に特徴を形成する方法。
  25. 官能基化されたアルコキシシラン、ポロゲン、光吸収材料及び溶媒を含む組成物。
  26. 請求項２５に記載の組成物から作製された多孔質の犠牲光吸収材料。
  27. 請求項１に記載の方法により製造された物品。
  28. 請求項２５に記載の方法により製造された物品。
JP2006037889A 2005-02-15 2006-02-15 基材上に特徴を画定する方法 Pending JP2006237603A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US65287505P 2005-02-15 2005-02-15
US11/350,322 US20060183055A1 (en) 2005-02-15 2006-02-08 Method for defining a feature on a substrate

Publications (1)

Publication Number Publication Date
JP2006237603A true JP2006237603A (ja) 2006-09-07

Family

ID=36190586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006037889A Pending JP2006237603A (ja) 2005-02-15 2006-02-15 基材上に特徴を画定する方法

Country Status (5)

Country Link
US (1) US20060183055A1 (ja)
EP (1) EP1691410A3 (ja)
JP (1) JP2006237603A (ja)
KR (1) KR100767255B1 (ja)
TW (1) TW200629412A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094123A (ja) * 2007-10-04 2009-04-30 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2009117817A (ja) * 2007-10-12 2009-05-28 Air Products & Chemicals Inc 反射防止膜
WO2011058947A1 (ja) * 2009-11-11 2011-05-19 日本電気株式会社 抵抗変化素子、半導体装置、および抵抗変化素子の形成方法
JP2011111635A (ja) * 2009-11-24 2011-06-09 Tosoh Corp 炭素含有酸化ケイ素膜からなる封止膜、及びその用途
WO2011158691A1 (ja) * 2010-06-16 2011-12-22 日本電気株式会社 抵抗変化素子及び抵抗変化素子の製造方法
JP2013016858A (ja) * 2010-02-04 2013-01-24 Air Products & Chemicals Inc ケイ素含有膜を調製するための方法
JP2013058698A (ja) * 2011-09-09 2013-03-28 Ibiden Co Ltd プリント配線板の製造方法
US8716148B2 (en) 2010-06-18 2014-05-06 Fujitsu Semiconductor Limited Semiconductor device manufacturing method
JP2016016578A (ja) * 2014-07-08 2016-02-01 キヤノン株式会社 インクジェット記録ヘッド用基板及びその製造方法、並びにインクジェット記録ヘッド
JPWO2018101404A1 (ja) * 2016-12-02 2019-04-18 株式会社アルバック 配線基板の加工方法
JP2021108391A (ja) * 2015-08-31 2021-07-29 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 半導体構造物をエッチングするための窒素含有化合物

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7404990B2 (en) * 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
GB0516477D0 (en) * 2005-08-11 2005-09-14 Optical Reference Systems Ltd Apparatus for measuring semiconductor physical characteristics
US20070151949A1 (en) * 2006-01-04 2007-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor processes and apparatuses thereof
US7807062B2 (en) * 2006-07-10 2010-10-05 Micron Technology, Inc. Electron induced chemical etching and deposition for local circuit repair
US7892978B2 (en) 2006-07-10 2011-02-22 Micron Technology, Inc. Electron induced chemical etching for device level diagnosis
US7791055B2 (en) 2006-07-10 2010-09-07 Micron Technology, Inc. Electron induced chemical etching/deposition for enhanced detection of surface defects
US7569484B2 (en) * 2006-08-14 2009-08-04 Micron Technology, Inc. Plasma and electron beam etching device and method
US7718080B2 (en) * 2006-08-14 2010-05-18 Micron Technology, Inc. Electronic beam processing device and method using carbon nanotube emitter
US7791071B2 (en) 2006-08-14 2010-09-07 Micron Technology, Inc. Profiling solid state samples
US7833427B2 (en) * 2006-08-14 2010-11-16 Micron Technology, Inc. Electron beam etching device and method
US7960708B2 (en) * 2007-03-13 2011-06-14 University Of Houston Device and method for manufacturing a particulate filter with regularly spaced micropores
US8404160B2 (en) 2007-05-18 2013-03-26 Applied Nanotech Holdings, Inc. Metallic ink
US10231344B2 (en) 2007-05-18 2019-03-12 Applied Nanotech Holdings, Inc. Metallic ink
US20090032873A1 (en) * 2007-07-30 2009-02-05 Jeffrey Scott Cites Ultra thin single crystalline semiconductor TFT and process for making same
US8987039B2 (en) 2007-10-12 2015-03-24 Air Products And Chemicals, Inc. Antireflective coatings for photovoltaic applications
US20090314510A1 (en) * 2008-01-11 2009-12-24 Kukowski Thomas R Elastomeric Conductors and Shields
KR20180033600A (ko) * 2008-01-23 2018-04-03 솔베이 플루오르 게엠베하 태양전지의 제조 방법
US8506849B2 (en) * 2008-03-05 2013-08-13 Applied Nanotech Holdings, Inc. Additives and modifiers for solvent- and water-based metallic conductive inks
EP2264219A4 (en) * 2008-03-26 2012-09-05 Jsr Corp MATERIAL FOR GAS PHASE DEPOSITION BY CHEMICAL PROCESS, INSULATING FILM CONTAINING SILICON AND METHOD FOR PRODUCING THE SAME
US20090286383A1 (en) * 2008-05-15 2009-11-19 Applied Nanotech Holdings, Inc. Treatment of whiskers
US9730333B2 (en) 2008-05-15 2017-08-08 Applied Nanotech Holdings, Inc. Photo-curing process for metallic inks
US20090324807A1 (en) * 2008-06-27 2009-12-31 Jih-Perng Leu Method for forming a porous material
EP2412007B1 (en) 2009-03-27 2020-07-22 Ishihara Chemical Co., Ltd. Buffer layer to enhance photo and/or laser sintering
US8422197B2 (en) 2009-07-15 2013-04-16 Applied Nanotech Holdings, Inc. Applying optical energy to nanoparticles to produce a specified nanostructure
US8323521B2 (en) * 2009-08-12 2012-12-04 Tokyo Electron Limited Plasma generation controlled by gravity-induced gas-diffusion separation (GIGDS) techniques
DE112010003607T5 (de) * 2009-09-11 2012-08-23 First Solar, Inc. Phovoltaik-rückkontakt
US8389663B2 (en) * 2009-10-08 2013-03-05 International Business Machines Corporation Photo-patternable dielectric materials curable to porous dielectric materials, formulations, precursors and methods of use thereof
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US20120083129A1 (en) 2010-10-05 2012-04-05 Skyworks Solutions, Inc. Apparatus and methods for focusing plasma
US9478428B2 (en) * 2010-10-05 2016-10-25 Skyworks Solutions, Inc. Apparatus and methods for shielding a plasma etcher electrode
WO2013095539A1 (en) * 2011-12-22 2013-06-27 Intel Corporation Chemically altered carbosilanes for pore sealing applications
US9598776B2 (en) 2012-07-09 2017-03-21 Pen Inc. Photosintering of micron-sized copper particles
SG2013083654A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Methods for depositing films on sensitive substrates
WO2014172660A1 (en) * 2013-04-18 2014-10-23 Brigham Young University Porous material for thermal and/or electrical isolation and methods of manufacture
KR20160019438A (ko) * 2013-06-12 2016-02-19 뷰, 인크. 개선형 전기 접촉부를 위한 투명 전도 옥사이드(tco) 박막 전처리
US9339770B2 (en) * 2013-11-19 2016-05-17 Applied Membrane Technologies, Inc. Organosiloxane films for gas separations
US9461144B2 (en) 2014-06-13 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for semiconductor device fabrication
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
TWI660459B (zh) * 2015-06-22 2019-05-21 聯華電子股份有限公司 一種雙重鑲嵌製程
US9917017B2 (en) 2015-12-29 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Replacement gate process for semiconductor devices
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10037884B2 (en) * 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US20170110336A1 (en) 2016-12-31 2017-04-20 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges CLuadeq Methods for minimizing sidewall damage during low k etch processes
US10347498B2 (en) 2016-12-31 2019-07-09 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Methods of minimizing plasma-induced sidewall damage during low K etch processes
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US10681778B2 (en) 2017-11-21 2020-06-09 Watlow Electric Manufacturing Company Integrated heater and method of manufacture
US10529581B2 (en) * 2017-12-29 2020-01-07 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude SiN selective etch to SiO2 with non-plasma dry process for 3D NAND device applications
US10388510B2 (en) * 2018-01-12 2019-08-20 International Business Machines Corporation Wet strippable OPL using reversible UV crosslinking and de-crosslinking
CN108630527B (zh) * 2018-06-20 2020-08-14 矽力杰半导体技术(杭州)有限公司 一种接触孔的清洗方法
TWI811513B (zh) * 2019-03-20 2023-08-11 日商東芝股份有限公司 半導體晶圓及半導體裝置之製造方法
JP7193731B2 (ja) * 2019-03-29 2022-12-21 東京エレクトロン株式会社 エッチング方法及びエッチング装置
US20230083287A1 (en) * 2020-01-31 2023-03-16 3M Innovative Properties Company Bonded abrasive articles and methods of manufacture
JP2022048563A (ja) * 2020-09-15 2022-03-28 キオクシア株式会社 半導体ウェハおよび半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221439A (ja) * 2003-01-17 2004-08-05 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法
WO2004090974A1 (ja) * 2003-04-08 2004-10-21 Matsushita Electric Industrial Co., Ltd. 電子デバイス及びその製造方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950007478B1 (ko) * 1992-06-17 1995-07-11 금성일렉트론주식회사 메탈 마스크 공정시 광반사 감소방법
MY113904A (en) * 1995-05-08 2002-06-29 Electron Vision Corp Method for curing spin-on-glass film utilizing electron beam radiation
FR2758003B1 (fr) * 1996-12-27 1999-06-18 France Telecom Traitement anti-reflet de surfaces reflectives
US6020458A (en) * 1997-10-24 2000-02-01 Quester Technology, Inc. Precursors for making low dielectric constant materials with improved thermal stability
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6054206A (en) * 1998-06-22 2000-04-25 Novellus Systems, Inc. Chemical vapor deposition of low density silicon dioxide films
US6171945B1 (en) * 1998-10-22 2001-01-09 Applied Materials, Inc. CVD nanoporous silica low dielectric constant films
WO2000040680A2 (en) * 1999-01-06 2000-07-13 Union Carbide Chemicals & Plastics Technology Corporation Aqueous cleaning compositions
US6828289B2 (en) * 1999-01-27 2004-12-07 Air Products And Chemicals, Inc. Low surface tension, low viscosity, aqueous, acidic compositions containing fluoride and organic, polar solvents for removal of photoresist and organic and inorganic etch residues at room temperature
US6207555B1 (en) * 1999-03-17 2001-03-27 Electron Vision Corporation Electron beam process during dual damascene processing
US6312793B1 (en) * 1999-05-26 2001-11-06 International Business Machines Corporation Multiphase low dielectric constant material
US6204201B1 (en) * 1999-06-11 2001-03-20 Electron Vision Corporation Method of processing films prior to chemical vapor deposition using electron beam processing
US6592980B1 (en) * 1999-12-07 2003-07-15 Air Products And Chemicals, Inc. Mesoporous films having reduced dielectric constants
US6558755B2 (en) * 2000-03-20 2003-05-06 Dow Corning Corporation Plasma curing process for porous silica thin film
JP3795333B2 (ja) * 2000-03-30 2006-07-12 東京応化工業株式会社 反射防止膜形成用組成物
DE60128082D1 (de) * 2000-05-24 2007-06-06 Joseph H Sklar Komprimiertes sehnentransplantat und gerät zur herstellung
US6368400B1 (en) * 2000-07-17 2002-04-09 Honeywell International Absorbing compounds for spin-on-glass anti-reflective coatings for photolithography
US6441491B1 (en) * 2000-10-25 2002-08-27 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device containing the same
US6583048B2 (en) * 2001-01-17 2003-06-24 Air Products And Chemicals, Inc. Organosilicon precursors for interlayer dielectric films with low dielectric constants
US6632707B1 (en) * 2001-01-31 2003-10-14 Advanced Micro Devices, Inc. Method for forming an interconnect structure using a CVD organic BARC to mitigate via poisoning
US20030022800A1 (en) * 2001-06-14 2003-01-30 Peters Darryl W. Aqueous buffered fluoride-containing etch residue removers and cleaners
DE10131680A1 (de) * 2001-06-29 2003-01-23 Voith Paper Patent Gmbh Auftragsvorrichtung
US6627546B2 (en) * 2001-06-29 2003-09-30 Ashland Inc. Process for removing contaminant from a surface and composition useful therefor
EP1478682A4 (en) * 2001-11-15 2005-06-15 Honeywell Int Inc ANTIREFLECTIVE LAYERS FOR PHOTOLITHOGRAPHY AND METHODS OF PREPARATION THEREOF
US6573175B1 (en) * 2001-11-30 2003-06-03 Micron Technology, Inc. Dry low k film application for interlevel dielectric and method of cleaning etched features
US7335153B2 (en) * 2001-12-28 2008-02-26 Bio Array Solutions Ltd. Arrays of microparticles and methods of preparation thereof
US6943142B2 (en) * 2002-01-09 2005-09-13 Air Products And Chemicals, Inc. Aqueous stripping and cleaning composition
KR100819226B1 (ko) * 2002-02-27 2008-04-02 히다치 가세고교 가부시끼가이샤 실리카계 피막형성용 조성물, 실리카계 피막 및 그제조방법 및 전자부품
US6846515B2 (en) * 2002-04-17 2005-01-25 Air Products And Chemicals, Inc. Methods for using porogens and/or porogenated precursors to provide porous organosilica glass films with low dielectric constants
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
US7122880B2 (en) * 2002-05-30 2006-10-17 Air Products And Chemicals, Inc. Compositions for preparing low dielectric materials
US7307343B2 (en) * 2002-05-30 2007-12-11 Air Products And Chemicals, Inc. Low dielectric materials and methods for making same
US7357138B2 (en) * 2002-07-18 2008-04-15 Air Products And Chemicals, Inc. Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
US20040011380A1 (en) * 2002-07-18 2004-01-22 Bing Ji Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
US6849200B2 (en) * 2002-07-23 2005-02-01 Advanced Technology Materials, Inc. Composition and process for wet stripping removal of sacrificial anti-reflective material
US7166419B2 (en) * 2002-09-26 2007-01-23 Air Products And Chemicals, Inc. Compositions substrate for removing etching residue and use thereof
US7005390B2 (en) * 2002-10-09 2006-02-28 Intel Corporation Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
US7071112B2 (en) * 2002-10-21 2006-07-04 Applied Materials, Inc. BARC shaping for improved fabrication of dual damascene integrated circuit features
US7018918B2 (en) * 2002-11-21 2006-03-28 Intel Corporation Method of forming a selectively converted inter-layer dielectric using a porogen material
KR20040055685A (ko) * 2002-12-20 2004-06-26 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨 전자 디바이스 제조
US6876017B2 (en) * 2003-02-08 2005-04-05 Intel Corporation Polymer sacrificial light absorbing structure and method
US7098149B2 (en) * 2003-03-04 2006-08-29 Air Products And Chemicals, Inc. Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US6858528B2 (en) * 2003-03-20 2005-02-22 Intel Corporation Composite sacrificial material
KR100578737B1 (ko) * 2003-06-25 2006-05-12 학교법인 포항공과대학교 반응성 방사구조 고분자 및 이를 이용한 저유전성 고분자복합체 박막
US6803307B1 (en) * 2003-06-27 2004-10-12 Macronix International Co., Ltd. Method of avoiding enlargement of top critical dimension in contact holes using spacers
JP2005030304A (ja) * 2003-07-14 2005-02-03 Yamaha Motor Co Ltd ドライサンプ形４サイクルエンジンの潤滑装置
US20050011859A1 (en) * 2003-07-15 2005-01-20 Bing Ji Unsaturated oxygenated fluorocarbons for selective aniostropic etch applications
KR100583957B1 (ko) * 2003-12-03 2006-05-26 삼성전자주식회사 희생금속산화막을 채택하여 이중다마신 금속배선을형성하는 방법
US7504727B2 (en) * 2004-05-14 2009-03-17 International Business Machines Corporation Semiconductor interconnect structure utilizing a porous dielectric material as an etch stop layer between adjacent non-porous dielectric materials
US7132374B2 (en) * 2004-08-17 2006-11-07 Cecilia Y. Mak Method for depositing porous films
US20060105567A1 (en) * 2004-11-12 2006-05-18 Intel Corporation Method for forming a dual-damascene structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221439A (ja) * 2003-01-17 2004-08-05 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法
WO2004090974A1 (ja) * 2003-04-08 2004-10-21 Matsushita Electric Industrial Co., Ltd. 電子デバイス及びその製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094123A (ja) * 2007-10-04 2009-04-30 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2009117817A (ja) * 2007-10-12 2009-05-28 Air Products & Chemicals Inc 反射防止膜
US9231207B2 (en) 2009-11-11 2016-01-05 Nec Corporation Method for forming resistance changing element capable of operating at low voltage
WO2011058947A1 (ja) * 2009-11-11 2011-05-19 日本電気株式会社 抵抗変化素子、半導体装置、および抵抗変化素子の形成方法
US8946672B2 (en) 2009-11-11 2015-02-03 Nec Corporation Resistance changing element capable of operating at low voltage, semiconductor device, and method for forming resistance change element
JP5692085B2 (ja) * 2009-11-11 2015-04-01 日本電気株式会社 抵抗変化素子、半導体装置、および抵抗変化素子の形成方法
JP2011111635A (ja) * 2009-11-24 2011-06-09 Tosoh Corp 炭素含有酸化ケイ素膜からなる封止膜、及びその用途
JP2013016858A (ja) * 2010-02-04 2013-01-24 Air Products & Chemicals Inc ケイ素含有膜を調製するための方法
US9502234B2 (en) 2010-02-04 2016-11-22 Air Products And Chemicals, Inc. Methods to prepare silicon-containing films
US8703625B2 (en) 2010-02-04 2014-04-22 Air Products And Chemicals, Inc. Methods to prepare silicon-containing films
WO2011158691A1 (ja) * 2010-06-16 2011-12-22 日本電気株式会社 抵抗変化素子及び抵抗変化素子の製造方法
US8716148B2 (en) 2010-06-18 2014-05-06 Fujitsu Semiconductor Limited Semiconductor device manufacturing method
US9420697B2 (en) 2011-09-09 2016-08-16 Ibiden Co., Ltd. Method for manufacturing printed wiring board
JP2013058698A (ja) * 2011-09-09 2013-03-28 Ibiden Co Ltd プリント配線板の製造方法
JP2016016578A (ja) * 2014-07-08 2016-02-01 キヤノン株式会社 インクジェット記録ヘッド用基板及びその製造方法、並びにインクジェット記録ヘッド
JP2021108391A (ja) * 2015-08-31 2021-07-29 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 半導体構造物をエッチングするための窒素含有化合物
JP7079872B2 (ja) 2015-08-31 2022-06-02 レール・リキード－ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 半導体構造物上に窒素含有化合物を堆積させる方法
JPWO2018101404A1 (ja) * 2016-12-02 2019-04-18 株式会社アルバック 配線基板の加工方法
US11510320B2 (en) 2016-12-02 2022-11-22 Ulvac, Inc. Method of processing wiring substrate

Also Published As

Publication number Publication date
KR20060092118A (ko) 2006-08-22
EP1691410A3 (en) 2009-09-30
TW200629412A (en) 2006-08-16
KR100767255B1 (ko) 2007-10-17
US20060183055A1 (en) 2006-08-17
EP1691410A2 (en) 2006-08-16

Similar Documents

Publication Publication Date Title
KR100767255B1 (ko) 기판 상에 피쳐를 한정하는 방법
US7500397B2 (en) Activated chemical process for enhancing material properties of dielectric films
JP4028512B2 (ja) 低誘電体材料の作製方法
KR101163251B1 (ko) 유기 실리카계 막의 형성 방법, 유기 실리카계 막, 배선구조체, 반도체 장치, 및 막 형성용 조성물
US7122880B2 (en) Compositions for preparing low dielectric materials
KR100893120B1 (ko) 리소그래피 공정용 탑 코트
EP1296365B1 (en) Method of film formation
US8283260B2 (en) Process for restoring dielectric properties
EP1246239B1 (en) Method of forming dual damascene structure
JP2009117817A (ja) 反射防止膜
KR100671860B1 (ko) 규소 함유 잔류물을 기판으로부터 제거하기 위한 용매 및그 용매를 사용하여 규소 함유 잔류물을 기판으로부터 제거하는 방법
US20080264672A1 (en) Photoimprintable Low Dielectric Constant Material and Method for Making and Using Same
JP4101989B2 (ja) ポリオルガノシロキサン系組成物の製造方法、ポリオルガノシロキサン系組成物、および膜
JP2004059738A (ja) 膜形成用組成物、膜の形成方法およびシリカ系膜
US20070299176A1 (en) Photodefinable low dielectric constant material and method for making and using same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101214