KR100767255B1 - 기판 상에 피쳐를 한정하는 방법 - Google Patents

기판 상에 피쳐를 한정하는 방법 Download PDF

Info

Publication number
KR100767255B1
KR100767255B1 KR1020060014674A KR20060014674A KR100767255B1 KR 100767255 B1 KR100767255 B1 KR 100767255B1 KR 1020060014674 A KR1020060014674 A KR 1020060014674A KR 20060014674 A KR20060014674 A KR 20060014674A KR 100767255 B1 KR100767255 B1 KR 100767255B1
Authority
KR
South Korea
Prior art keywords
light absorbing
absorbing material
porous
porous silica
delete delete
Prior art date
Application number
KR1020060014674A
Other languages
English (en)
Other versions
KR20060092118A (ko
Inventor
마크 레오나르드 오닐
스콧 제프리 웨이젤
데이비드 바리 레니
데이비드 앨렌 로버트
유진 조세프 쥬니어 카르와키
두걸 제임스 에드워드 맥
Original Assignee
에어 프로덕츠 앤드 케미칼스, 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 filed Critical 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드
Publication of KR20060092118A publication Critical patent/KR20060092118A/ko
Application granted granted Critical
Publication of KR100767255B1 publication Critical patent/KR100767255B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
    • A61H3/00—Appliances for aiding patients or disabled persons to walk about
    • A61H3/06—Walking aids for blind persons
    • A61H3/066—Installations on the floor, e.g. special surfaces, to guide blind persons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01C—CONSTRUCTION OF, OR SURFACES FOR, ROADS, SPORTS GROUNDS, OR THE LIKE; MACHINES OR AUXILIARY TOOLS FOR CONSTRUCTION OR REPAIR
    • E01C15/00—Pavings specially adapted for footpaths, sidewalks or cycle tracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Rehabilitation Therapy (AREA)
  • Physical Education & Sports Medicine (AREA)
  • Veterinary Medicine (AREA)
  • Pain & Pain Management (AREA)
  • Epidemiology (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 기판에 피쳐(feature)를 형성시키는 개선된 방법에 관한 것이다. 이 방법은 기판 상에 다공성 유전층을 형성시키는 단계; 상기 다공성 유전층의 제1의 부분을 제거하여 제1의 에칭된 영역을 형성시키는 단계; 상기 제1의 에칭된 영역을, 상기 다공성 유전층의 건식 에칭 특성과 유사한 특성을 갖는 다공성 손실광 흡수 재료(sacrificial light absorbing material)로 충전시키는 단계; 상기 다공성 손실광 흡수 재료의 일부 및 상기 다공성 유전층의 제2의 부분을 제거하여 제2의 에칭된 영역을 형성시키는 단계; 및 상기 다공성 손실광 흡수 재료의 잔여 부분을 공정을 이용함에 의해 제거하는 단계로서, 이때 다공성 손실광 흡수 재료의 에칭 속도는 공정 중 다공성 유전층의 에칭 속도보다 빠른 것인 단계를 포함한다.

Description

기판 상에 피쳐를 한정하는 방법{METHOD FOR DEFINING A FEATURE ON A SUBSTRATE}
도 1a-1h는 이하 본 발명의 한 구체예인, 이중 상감 인터커넥트를 가지는 반도체 장치를 제조하는데 특정 단계를 사용한 이후 초래될 수 있는 구조체를 나타내는 단면적을 도시하며;
도 2는 BARC 층을 포함하는 본 발명 구체예의 흐름도를 나타내고;
도 3은 본 발명에 사용하기 위한 건식 에칭 제거 공정의 대표적인 실험 셋업을 나타낸다.
관련 출원의 상호 참고
본 출원은 선출원된 미국 특허출원 일련 번호 제60/652,875호(2005년 2월 15일 제출)에 대해 35 U.S.C.§119(e) 하에 우선권을 주장한 것으로, 상기 특허출원의 공개 내용은 그 전체로 본 명세서에 참고문헌으로 포함된다.
발명의 배경
본 발명은 반도체 장치의 제조 방법에 관한 것이다.
더욱 신속한 성능에 대한 요구에 부합하기 위해, 집적 회로 장치 피쳐의 특징적 치수를 계속 감소시켜 왔다. 더욱 작은 피쳐 크기를 가지는 장치의 제조는 반도체 제작에 사용되어 오던 종래의 여러 방법에 대해 새로운 도전을 제시하는 것이었다. 초대규모의 집적 반도체 와이어링과 연관된 성능 및 고밀도에 대한 요구가 증가함에 따라 인터커넥트 기술에도 변화가 요구된다. 이러한 요구의 증가는 저 RC(저항 용량) 인터커넥트 패턴을 제공하는데 있어서, 특히 서브-마이크론 바이어(via) 접촉 또는 트렌치(trench)가 소형화에 의해 부과되는 높은 영상비를 가지는 경우를 충족시키기 어렵다는 것이 밝혀졌다. 성분 밀도의 증가와 인터케넥트 단면의 감소로 인한 악영향을 완화시키기 위한 노력에는, 전형적인 산화물 절연체보다 낮은 유전 상수분광 타원 분석연 재료("저 k 재료")를 사용하는 것과, 및 전형적인 알루미늄(Al) 전도체 보다 높은 전도도를 가지는 전도성 재료를 사용하는 것이 포함된다. 구리가 전형적인 현세대의 인터커넥트(IC)에서 온-칩(on-chip) 전도체로 사용되는 선두 물질임이 최근 밝혀졌다.
그러나, 구리(Cu)는 정교한 패턴화와 에칭에 적합하지 않다. 예를 들어, Cu는 휘발성의 염화물과 플로오르화물을 쉽게 형성하지 않으며, 이는 염화물 및/또는 플루오르화물에 기초한 전형적인 플라즈마 에칭을 실현불가능하도록 느리게 한다. 따라서, Cu 층이 포토레지스트의 패턴화된 층의 아래에서 선택적으로 에칭되는 Cu의 감산 패턴화는 "상감" 또는 "이중 상감" 패턴화에 의해 거의 대체되어 왔다. 결과 IC 구조체 또는 피쳐를 상감 또는 이중 상감 구조체 또는 피쳐로 언급한다.
포토레지스트의 층 아래 놓인 표면(또는 표면들)으로부터 노출된 방사선의 반사 결과, IC 내에 피쳐의 패턴화 및 제작시 문제가 발생할 수 있다. 예를 들어, 포토레지스트의 층 내에서 발생하는 투사 및 반사 방사선의 간섭은 균일하지 않은 포토레지스트 노출 및 부정확한 패턴화를 초래한다. 또한, 노출된 방사선은 표면 토포그래피 또는 균일하지 않은 반사 영역으로부터 반사되어, 포토마스크 아래에 놓인 영역에 바람직하지 않은 포토레지스트의 노출을 초래한다. 이 모든 경우, 피쳐 임계 치수("CD")의 변화가 발생하여, IC 피쳐의 정확하고 재생가능한 제작을 방해한다.
방사선 방사로 초래되는 제작시 문제점을 감소 또는 제거하기 위한 통상적인 방법은 반사방지성 코팅을 사용하는 것이다. 예를 들어, 하부-반사방지성-코팅("BARC")을 통상 패턴화되어질 표면 상에 놓여진 포토레지스트 층 아래에 적용한다. BARC 층은 방사선을 흡수하여 포토레지스트 층을 침투하도록 고안될 수 있으며, 이러한 메카니즘에 의해 아래 놓인 표면으로부터의 반사에 의한 악영향을 감소 또는 제거한다. 또한, BARC 층은 노출된 방사선 파장에서, 투사 및 반사 방사선 사이에 소거 간섭이 발생되도록, BARC 재료 및 두께를 선택하여 고안될 수 있다. 흡수 및 소거 간섭 효과 모두를 동일한 BARC 층에 사용할 수 있다.
상감 패턴화는 영역이 유전층 내에 형성된 이후, 제1의 에칭된 영역(예, 바이어(via) 또는 트랜치(trench))을 손실광 흡수 재료("SLAM")로 충전하는 것을 포함할 수 있다. SLAM은 건조된 스핀-온-유리("SOG"), 예를 들어, 유전층과 유사한 건식 에칭성 및 리소그래피 동안 기판에 빛을 흡수시키는 흡광성을 가지는 것을 포함할 수 있다. 제1의 에칭된 영역이 SLAM로 충전된 후, 제2의 에칭된 영역이 유전 층 내에서 형성된다. 대부분의 SLAM은 제2의 에칭된 영역이 형성되도록 제거될 수 있다. SLAM의 잔여 부분은 이후 습윤 에칭 단계에 의해 제거된다. 다음으로, Cu 또는 기타 인터커넥트 재료의 블랭킷 증착(필요한 경우 장벽/접착층(들)의 증착이 이어짐)이 수행될 수 있다. 증착된 금속은 전형적으로 절연체 내에 패턴화된 피쳐를 충전시키고, 피쳐들간의 필드 영역을 코팅한다. 필드 영역 상의 금속 코팅은 화학-기계적-평판화("CMP") 또는 기타 기술에 의해 제거될 수 있으며, 추가적인 코팅이나 기타 과정을 위해 절연체 내의 금속-충전된 피쳐를 노출시킨다. 따라서, 인터커넥트의 패턴은 Cu 또는 기타 금속으로 직접 패턴을 에칭할 필요없이, 1 이상의 절연층 내에 형성된다.
다공성 유전층은 최근 인기를 얻고 있다. SLAM(BARC 재료를 포함함)을 가지는 다공성 유전 재료의 사용은 다른 문제점을 초래한다. 예를 들어, 당업계에 현재 사용되는 조밀 유전 재료에 다공성 유전층을 사용함으로써 발생하는 문제점은 건식 에칭 속도 및 화학적 양립가능성이 재료의 성질에 의존하여, 다공성 유전체에 대한 에칭 속도 선택성 및 현 기술의 SLAM이 적절히 균형을 이루지 못한다는 것이다.
따라서, 다공성 유전체에서 상감 또는 이중 상감 피쳐 제조를 가능하게 하는, 다른 것들 중에서도 특히 신규한 SLAM이 당업계에 요구된다 할 것이다.
본 발명은 기판에 피쳐(feature)를 형성시키는 방법에 관한 것이다. 이 방법은 기판 상에 다공성 유전층을 형성시키는 단계; 상기 다공성 유전층의 제1의 부분을 제거하여 제1의 에칭된 영역을 형성시키는 단계; 상기 제1의 에칭된 영역을, 상 기 다공성 유전층의 건식 에칭 특성과 유사한 특성을 갖는 다공성 손실광 흡수 재료(sacrificial light absorbing material)로 충전시키는 단계; 상기 다공성 손실광 흡수 재료의 일부 및 상기 다공성 유전층의 제2의 부분을 제거하여 제2의 에칭된 영역을 형성시키는 단계; 및 상기 다공성 손실광 흡수 재료의 잔여 부분을 공정을 이용함에 의해 제거하는 단계로서, 이때 다공성 손실광 흡수 재료의 에칭 속도는 공정 중 다공성 유전층의 에칭 속도보다 빠른 것인 단계를 포함한다.
반도체 장치의 형성 방법을 서술한다. 본 발명의 한 구체예에서, 본 방법은 이하 단계를 포함한다. 먼저, 다공성 유전층을 반도체 웨이퍼 상에 형성하고, 패턴화하여 에칭되어질 영역을 한정한다. 제1의 에칭된 영역은 다공성 유전층의 제1의 부분을 제거함으로써 형성된다. 제1의 에칭된 영역을 다공성 유전층과 유사한 건식 에칭성을 가지는 다공성 손실광 흡수 재료로 충전시킨다. 그 후, 포토레지스트 층을 증착시키고, 패턴화하여 에칭되어질 제2의 영역을 한정한다. 제2의 패턴이 에칭되어질 제2의 영역으로 한정된다. 제2의 영역은 다공성 손실광 흡수 재료의 일부와 다공성 유전층의 제2의 부분을 제거함으로써 형성된다. 그 후, 결과 물품을 예를 들어, 습식 에칭 용액에 노출시켜, 다공성 손실광 흡수 재료의 잔여 부분을 제거한다.
도 1a-1h는 본 발명 방법의 바람직한 구체예를 나타낸다. 본 구체예에서, 제1의 전도층(101)이 기판(100) 상에 임의적으로 형성된다. 기판(100)은 집적 회로로 제조시 생성되는 전도층이 형성될 수 있는 임의의 표면일 수 있다. 따라서, 기판 (100)은 예를 들어, 트랜지스터, 축전지, 저항기, 확산 접합기, 게이트 전극, 로컬 인터커넥트 등과 같은 규소 웨이퍼 상에 형성되는 능동 및 수동 장치를 포함할 수 있다. 또한, 기판(100)은 이들의 상부에 형성된 전도층(들)과 이러한 능동 및 수동 장치를 분리시키는 절연 재료를 포함할 수 있으며, 미리 형성된 전도층을 포함할 수 있다.
기판(100)에 포함될 수 있는 적절한 물질로는, 반도체 재료, 예를 들어, 비소화갈륨("GaAs"), 규소, 및 규소 함유 조성물, 예를 들어, 결정질 규소, 폴리실리콘, 무정형 규소, 에피택시 규소, 이산화규소("SiO2"), 규소 유리, 질화규소, 훈증 규소, 유리, 석영, 붕규산염 유리, 및 이의 조합이 포함되나, 이로 제한되지 않는다. 기타 적합한 물질에는, 크롬, 몰리브덴, 및 반도체, 집적 회로, 평판 패널 디스플레이, 및 가요성 디스플레이 분야에 통상 사용되는 기타 금속이 포함된다. 기판(100)은 예를 들어, 규소, SiO2, 유기규산염 유리(OSG), 플루오르화 규산염 유리(FSG), 탄질화붕소, 탄화규소, 수소화 탄화규소, 질화규소, 수소화 질화규소, 탄질화규소, 수소화 탄질화규소, 보로니트리드, 유기-무기 복합 물질, 포토레지스트, 유기 중합체, 다공성 유기 및 무기 물질 및 복합체, 금속 산화물, 예를 들어, 산화알루미늄, 및 산화게르마늄과 같은 부가적인 층을 가질 수 있다. 또한, 추가적인 층은 게르마노실리케이트, 알루미노실리케이트, 구리 및 알루미늄일 수 있으며, TiN, Ti(C)N, TaN, Ta(C)N, Ta, W, 또는 WN(이로 제한되지 않음)과 같은 확산 장벽 물질일 수 있다.
전도층(101)은 반도체 장치용 전도층을 형성하는데 통상 사용되는 물질로 제조될 수 있다. 바람직한 구체예에서, 전도층(101)은 구리를 포함하며, 종래의 구리 전자플레이팅 방법을 사용하여 형성된다, 구리가 바람직함에도, 반도체 장치의 제조에 사용될 수 있는 기타 전도 물질이 대신 사용될 수도 있다. 전도층(101)은 화학 기계적 연마("CMP") 단계를 사용하여, 증착된 이후에 평판화될 수 있다.
전도층(101)이 기판(100) 상에 형성된 후, 장벽층(102)이 전도층(101) 상에 통상적으로 형성된다. 장벽층(102)은 통상적으로 허용불가능한 양의 구리 또는 기타 금속이 유전층(103)으로 확산되는 것을 방지하기 위해 제공된다. 장벽층(102)은 또한 바이어 또는 트렌치 에칭 단계를 방지하는 에칭 정지층으로 작용하여, 전도층(101)이 이후 세척 단계에 노출되는 것을 방지한다. 장벽층(102)은 바람직하게 예를 들어, 규소, SiO2, 유기규산염 유리(OSG), 탄질화붕소, 플루오르화 규산염 유리(FSG), 탄화규소, 수소화 탄화규소, 질화규소, 수소화 질화규소, 탄질화규소, 수소화 탄질화규소, 보로니트리드, 유기-무기 복합 물질, 유기 및 무기 물질 및 복합체, 금속 산화물, 예를 들어, 산화알루미늄, 산화게르마늄, 및 이의 조합과 같은 밀봉 유전 재료로 제조된다.
화학 기상 증착 방법을 장벽층(102)을 형성하는데 사용할 수 있다. 장벽층(102)은 확산 저해 및 에칭 정지 기능을 수행하기에 충분한 정도로 두꺼워야 하나, 장벽층(102) 및 유전층(103)의 조합으로 초래되는 총 유전체 특징에 악영향을 줄 정도로 두꺼워서는 않된다. 도 1a는 전도층(101) 및 장벽층(102)이 기판(100) 상에 형성된 이후 초래된 구조체의 단면적을 나타낸다.
도 1b에서, 다공성 유전층(103)은 장벽층(102)으 상부에 형성된다. 본 발명의 방법에서, 다공성 유전층(103)은 인터커넥트 네트워크를 형성 및 유지할 수 있는 화합물(들)을 포함하는 필름-형성 조성물을 증착하여 형성된다. 이러한 필름의 예에는, SiO2, 유기규산염 유리(OSG), 플루오르화 규산염 유리(FSG), 탄질화붕소, 탄화규소, 수소화 탄화규소, 질화규소, 수소화 질화규소, 탄질화규소, 수소화 탄질화규소, 보로니트리드, 유기-무기 복합 물질, 포토레지스트, 유기 중합체, 다공성 유기 및 무기 물질 및 복합체, 금속 산화물, 예를 들어, 산화알루미늄, 및 산화게르마늄, 다이아몬드-유사 탄소, 보로실리케이트 유리(Si:O:B:H), 인이 도핑된 보로실리케이트 유리(Si:O:B:H:P), 및 이의 조합이 포함되나, 이로 제한되지 않는다.
본 발명의 바람직한 구체예에서, 다공성 유전층(103)은 실리카 물질을 포함한다. 본 명세서에 사용한 용어 "실리카"는 규소(Si) 및 산소(O) 원자와, 가능한 경우 부가적인 치환기, 예를 들어, C, H, B, N, P, 또는 할라이드 원자와 같은 기타 원소; 알킬기; 또는 아릴기(이로 제한되지 않음)를 가지는 물질이다. 대안적인 구체예에서, 다공성 유전층(103)은 예를 들어, Al, Ti, V, In, Sn, Zn, Ga, 및 이의 조합(이로 제한되지 않음)과 같은 기타 원소를 함유할 수 있다. 특정 바람직한 구체예에서, 유전층(103)은 화학식 SivOwCxHyFz로 나타내는 OSG 화합물을 포함하며, 상기 화학식에서 v+w+x+y+z　=　100 원자%, v는 10 내지 35 원자%, w는 10 내지 65 원자%, x는 5 내지 30 원자%, y는 10 내지 50 원자%, z는 0 내지 15 원자%이다.
또한, 도 1b에서, 다공성 유전층(103)은 소공(105)의 존재에 의해 특정된다. 이러한 구체예에서, 소공(105)은 필름-형성 조성물이 쉽게, 바람직하게는 1 이상의 에너지원에 노출시 실질적으로 제거될 수 있는 1종 이상의 포로젠 및 실리카 성분을 포함하는 경우 형성된다. "포로젠"은 결과 필름 내에 공극 부피를 발생시키는데 사용되는 시약이다. 포로젠이 본 발명의 방법을 통해 변화되는지 여부와 관계없이, 본 명세서에 사용된 용어 "포로젠"은 본 명세서에 서술된 전 과정을 통해 발견될 수 있는 어떠한 형태로든지 간에, 소공-형성 시약(또는 소공-형성 치환체) 및 이의 유도체를 포함하는 것이다. 포로젠으로 사용되기 적합한 화합물에는, 탄화수소 물질, 불안정한 유기군, 용매, 분해성 중합체, 계면활성제, 덴드리머, 과량-분지형 중합체, 폴리옥시알킬렌 화합물, C와 H를 포함하는 화합물, 또는 이의 조합이 포함되나, 이로 제한되지 않는다. 특정 구체예에서, 포로젠은 C1 내지 C13 탄화수소 화합물을 포함한다.
소공(105) 형성시, 유전층(103)을 구성하는 증착된 물질은 통상적으로 1 이상의 에너지원에 노출되어, 필름을 경화시키거나 및/또는 존재하는 경우 그 안에 함유된 포로젠의 적어도 일부를 제거시킨다. 대표적인 에너지원은, 이온화 방사원, 예를 들어, α-입자, β-입자, γ-선, χ-선, 전자 빔 에너지원; 비이온화 방사원, 예를 들어, 자외선(10 내지 400 nm), 가시광선(400 내지 750 nm), 적외선(750 내지 105 nm), 초음파(> 106), 및 에너지의 무선-주파수(> 106) 파장; 또는 이의 조합을 포함할 수 있으나, 이로 제한되지 않는다. 또한 추가적인 에너지원에는 열에너지 및 플라즈마 에너지가 포함된다. 에너지원에 따라, 노출 단계를 고압, 대기압 또는 진공하에서 수행할 수 있다. 이때의 환경은 비활성(예, 질소, CO2, 희가스(He, Ar, Ne, Kr, Xe), 등), 산화성(예, 산소, 공기, 희석 산소 환경, 산소 풍부 환경, 오존, 아산화질소, 등) 또는 환원성(희석 또는 농축 수소, 탄화수소(포화, 불포화, 직쇄 또는 분지쇄형, 방향족), 등)일 수 있다. 노출 단계의 온도는 100 내지 500℃일 수 있다. 특정 구체예에서, 온도를 0.1 내지 100 섭씨 ℃/분의 속도로 상승시킬 수 있다. 총 처리 시간은 0.01분 내지 12시간인 것이 바람직하다.
포로젠의 선택적인 제거를 위해 광경화시키고, 및/또는 필름의 라티스 구조를 완성시킴으로써 소공(105)이 형성되는 경우의 구체예에서, 이러한 방법은 이하 조건 하에서 수행된다: 이때의 환경은 비활성(예, 질소, CO2, 희가스(He, Ar, Ne, Kr, Xe), 등), 산화성(예, 산소, 공기, 희석 산소 환경, 산소 풍부 환경, 오존, 아산화질소, 등) 또는 환원성(희석 또는 농축 탄화수소, 수소, 등)일 수 있다. 온도는 상온 내지 500℃가 바람직하다. 파장은 IR, 가시광, UV 또는 원 UV(파장 < 200nm)인 것이 바람직하다. 총 경화 시간은 0.01분 내지 12시간인 것이 바람직하다.
포로젠의 선택적인 제거를 위해 초음파 후-처리시키고, 및/또는 필름의 라티스 구조를 완성시킴으로써 소공(105)이 형성되는 경우의 구체예에서, 이러한 방법은 이하 조건 하에서 수행된다: 이때의 환경은 비활성(예, 질소, CO2, 희가스(He, Ar, Ne, Kr, Xe), 등), 산화성(예, 산소, 공기, 희석 산소 환경, 산소 풍부 환경, 오존, 아산화질소, 등) 또는 환원성(희석 또는 농축 탄화수소, 수소, 등)일 수 있 다. 온도는 상온 내지 500℃가 바람직하다. 총 경화 시간은 0.01분 내지 12시간인 것이 바람직하다.
소공-형성제 또는 특정 화학종을 유기규산염 필름에서 선택적으로 제거하기 위해 전자 빔 후-처리시키고, 및/또는 필름의 성질을 개선시킴으로써 소공(105)이 형성되는 경우의 구체예에서, 이러한 방법은 이하 조건 하에서 수행된다: 이때의 환경은 진공, 비활성(예, 질소, CO2, 희가스(He, Ar, Ne, Kr, Xe), 등), 산화성(예, 산소, 공기, 희석 산소 환경, 산소 풍부 환경, 오존, 아산화질소, 등) 또는 환원성(희석 또는 농축 탄화수소, 수소, 등)일 수 있다. 온도는 상온 내지 500℃가 바람직하다. 전자 밀도 및 에너지는 다양할 수 있다. 총 경화 시간은 0.001분 내지 12시간인 것이 바람직하며, 연속 또는 펄스될 수 있다. 전자 빔의 일반적 사용에 관한 추가적인 가이드라인은 [S. Chattopadhyay et al., Journal of Materials Science, 36 (2001) 4323-4330]; [G. Kloster et al., Proceedings of IITC, June 3-5, 2002, SF, CA]; 및 미국특허 제6,207,555 B1호, 제6,204,201 B1호 및 제6,132,814 A1호와 같은 공개 문헌에서 수득할 수 있다.
다공성 유전층(103)은 통상적으로 다양한 상이한 방법들을 사용하여, 기판(100)의 적어도 일부(전도층(101)을 포함함) 상에, 필름-형성 조성물로부터 필름으로 형성된다. 이러한 방법들은 단독으로 또는 조합하여 사용될 수 있다. 필름을 형성하는데 사용될 수 있는 방법의 일부 예에는 다음이 포함된다: 열적 화학 기상 증착, 플라즈마 증강 화학 기상 증착("PECVD"), 고밀도 PECVD, 광자 보조 CVD, 플라즈마-광자 보조 화학 기상 증착("PPECVD"), 원자층 증착(ALD), 극저온 화학 기상 증착, 화학 보조 기상 증착, 핫-필라멘트 기상 증착, 액체 중합체 전구체의 CVD, 초임계 유체로부터의 증착, 또는 트랜스포트 중합("TP"). 미국특허 제6,171,945호, 제6,054,206호, 제6,054,379호, 제6,159,871호 및 WO 99/41423은 필름을 형성하는데 사용될 수 있는 일부 대표적인 CVD 공정을 제공한다. 화학 기상 증착 공정 이외에도, 예를 들어, 비접촉 증착 공정과 같은 다른 공정도 다공성 유전층(103)에 적용되어 사용될 수 있다. 비접촉 증착 공정은 통상적으로 접촉 마스크 또는 셔터의 도움없이 필름이 형성되게 한다. 비접촉 증착 공정에는, 예를 들어, 딥핑, 롤링, 브러싱, 분무, 압출, 스핀-온 증착, 공기-나이프, 프린팅, 및 이의 조합이 포함된다. 추가적인 대표적 증착 공정에는, 고주파교류 비접촉-유도성 퍼짐력(spreading force), 중력-유도성 퍼짐력, 습윤-유도성 퍼짐력, 슬롯 압출, 및 이의 조합이 포함된다.
한 특정 구체예에서, 다공성 유전층(103)은 스핀-온 증착 공정을 사용하여 증착된다. 요약하여, 필름-형성 조성물을 기판 상에 분배하면, 그 안에 함유된 용매가 증발되어 코팅된 기판을 형성한다. 추가적으로, 조성물이 기판 상에 균일하게 증착되었는지를 확인하기 위해 원심력을 사용한다. 조성물이 존재할 수 있는 임의의 간격에 충분히 채워지도록 하는 것이 바람직하다.
다공성 유전층(103)이 스핀-온 증착 공정을 사용하여 증착되는 경우의 구체예에서, 필름은 통상적으로 특히, 1종 이상의 실리카 성분, 임의적으로 포로젠, 임의적으로 촉매, 및 물을 포함하는 조성물로부터 형성된다. 특정 구체예에서, 조성물은 임의적으로 용매를 더 포함할 수 있다. 요약하면, 조성물을 기판 상에 분배하 고 용매와 물을 증발시켜 필름을 형성할 수 있다. 존재하는 경우, 임의의 잔여 용매, 물 및 포로젠은 일반적으로 코팅된 기판을 1 이상의 에너지원에 저유전 필름을 생성하기 충분한 시간 동안 노출시킴으로써 제거된다. 스핀-온 증착 재료 및 필름, 및 이의 제조 방법에 대한 예는 미국공개출원 제2004/0048960호 및 제2003/0224156호에서 확인할 수 있으며, 이는 그 전체로 본 명세서에 참고문헌으로 포함되며, 본 출원인에게 양도되었다.
이하 실리카 성분이 스핀-온 증착 공정 또는 CVD 공정에서 본 발명에 사용하기 적합하다. 1종 이상의 이하 실리카 성분은 통상적으로 예를 들어, 임의적으로 포로젠, 임의적으로 용매, 및 임의적으로 물과 함께, 증착되어 다공성 유전층(103)을 형성하는 조성물을 형성한다. 이하 화학식 및 본 명세서 전체에 걸친 모든 화학식에서, 용어 "독립적으로"는 대상 R기가 상이한 위첨자를 가지는 다른 R기에 대해 독립적으로 선택될 뿐만 아니라, 동일한 R기의 임의의 추가적인 종에 대해 독립적으로 선택됨을 의미하는 것이다. 예를 들어, 화학식 RaSi(OR1)4-a에서, "a"가 2인 경우, 2개의 R기는 서로 동일할 필요가 없으며 또는 R1과 동일할 필요가 없다. 또한 이하 화학식에서, 용어 "1가 유기기"는 대상 원소에, 예를 들면, Si 또는 O에, 단일 C 결합을 통해 결합된, 즉, Si-C 또는 O-C의 유기기를 나타낸다. 1가 유기기의 예에는, 알킬기, 아릴기, 불포화 알킬기, 및/또는 알콕시, 에스테르, 산, 카르보닐, 또는 알킬 카르보닐 작용기로 치환된 불포화 알킬기가 포함된다. 알킬기는 직쇄, 분지쇄형, 또는 1 내지 5개의 탄소 원자를 가지는 고리형 알킬기, 예를 들어, 메틸, 에틸, 프로필, 부틸, 또는 펜틸기일 수 있다. 1가 유기기로 적합한 아릴기의 예에는, 페닐, 메틸페닐, 에틸페닐, 및 플루오로페닐이 포함된다. 특정 구체예에서, 알킬기 내에 1 이상의 수소가 할라이드 원자(즉, 플루오르) 또는 산소 원자로 치환되어, 카르보닐 또는 에테르 작용기를 낼 수 있다.
특정 바람직한 구체예에서, 실리카 성분은 화학식 RaSi(OR1)4-a[식 중, R은 독립적으로 수소 원자, 불소 원자 또는 1가 유기기를 나타내고, R1은 독립적으로 1가 유기기를 나타내며, a는 1∼2의 정수임]으로 표시할 수 있다. RaSi(OR1)4-a로 표시되는 화합물의 구체적인 예는 메틸트리메톡시실란, 메틸트리에톡시실란, 메틸트리-n-프로폭시실란, 메틸트리-이소-프로폭시실란, 메틸트리-n-부톡시실란, 메틸트리-sec-부톡시실란, 메틸트리-tert-부톡시실란, 메틸트리페녹시실란, 에틸트리메톡시실란, 에틸트리에톡시실란, 에틸트리-n-프로폭시실란, 에틸트리-이소-프로폭시실란, 에틸트리-n-부톡시실란, 에틸트리-sec-부톡시실란, 에틸트리-tert-부톡시실란, 에틸트리페녹시실란, n-프로필트리메톡시실란, n-프로필트리에톡시실란, n-프로필트리-n-프로폭시실란, n-프로필트리-이소-프로폭시실란, n-프로필틴-n-부톡시실란, n-프로필트리-sec-부톡시실란, n-프로필트리-tert-부톡시실란, n-프로필트리페녹시실란, 이소프로필트리메톡시실란, 이소프로필트리에톡시실란, 이소프로필트리-n-프로폭시실란, 이소프로필트리이소프로폭시실란, 이소프로필트리-n-부톡시실란, 이소프로필트리-sec-부톡시실란, 이소프로필트리-tert-부톡시실란, 이소프로필트리페녹 시실란, n-부틸트리메톡시실란, n-부틸트리에톡시실란, n-부틸트리-n-프로폭시실란, n-부틸트리이소프로폭시실란, n-부틸트리-n-부톡시실란, n-부틸트리-sec-부톡시실란, n-부틸트리-tert-부톡시실란, n-부틸트리페녹시실란; sec-부틸트리메톡시실란, sec-부틸트리에톡시실란, sec-부틸트리-n-프로폭시실란, sec-부틸트리이소프로폭시실란, sec-부틸트리-n-부톡시실란, sec-부틸트리-sec-부톡시실란, sec-부틸트리-tert-부톡시실란, sec-부틸트리페녹시실란, tert-부틸트리메톡시실란, tert-부틸트리에톡시실란, tert-부틸트리-n-프로폭시실란, tert-부틸트리이소프로폭시실란, tert-부틸트리-n-부톡시실란, tert-부틸트리-sec-부톡시실란, tert-부틸트리-tert-부톡시실란, tert-부틸트리페녹시실란, 이소부틸트리메톡시실란, 이소부틸트리에톡시실란, 이소부틸트리-n-프로폭시실란, 이소부틸트리이소프로폭시실란, 이소부틸트리-n-부톡시실란, 이소부틸트리-sec-부톡시실란, 이소부틸트리-tert-부톡시실란, 이소부틸트리페녹시실란, n-펜틸트리메톡시실란, n-펜틸트리에톡시실란, n-펜틸트리-n-프로폭시실란, n-펜틸트리이소프로폭시실란, n-펜틸트리-n-부톡시실란, n-펜틸트리-sec-부톡시실란, n-펜틸트리-tert-부톡시실란, n-펜틸트리페녹시실란; sec-펜틸트리메톡시실란, sec-펜틸트리에톡시실란, sec-펜틸트리-n-프로폭시실란, sec-펜틸트리이소프로폭시실란, sec-펜틸트리-n-부톡시실란, sec-펜틸트리-sec-부톡시실란, sec-펜틸트리-tert-부톡시실란, sec-펜틸트리페녹시실란, tert-펜틸트리메톡시실란, tert-펜틸트리에톡시실란, tert-펜틸트리-n-프로폭시실란, tert-펜틸트리이소프로폭시실란, tert-펜틸트리-n-부톡시실란, tert-펜틸트리-sec-부톡시실란, tert-펜틸트리-tert-부톡시실란, tert-펜틸트리페녹시실란, 이소펜틸트리메톡 시실란, 이소펜틸트리에톡시실란, 이소펜틸트리-n-프로폭시실란, 이소펜틸트리이소프로폭시실란, 이소펜틸트리-n-부톡시실란, 이소펜틸트리-sec-부톡시실란, 이소펜틸트리-tert-부톡시실란, 이소펜틸트리페녹시실란, 네오-펜틸트리메톡시실란, 네오-펜틸트리에톡시실란, 네오-펜틸트리-n-프로폭시실란, 네오-펜틸트리이소프로폭시실란, 네오-펜틸트리-n-부톡시실란, 네오-펜틸트리-sec-부톡시실란, 네오-펜틸트리-네오-부톡시실란, 네오-펜틸트리페녹시실란 페닐트리메톡시실란, 페닐트리에톡시실란, 페닐트리-n-프로폭시실란, 페닐트리이소프로폭시실란, 페닐트리-n-부톡시실란, 페닐트리-sec-부톡시실란, 페닐트리-tert-부톡시실란, 페닐트리페녹시실란, δ-트리플루오로프로필트리메톡시실란, δ-트리플루오로프로필트리에톡시실란, 디메틸디메톡시실란, 디메틸디에톡시실란, 디메틸디-n-프로폭시실란, 디메틸디이소프로폭시실란, 디메틸디-n-부톡시실란, 디메틸디-sec-부톡시실란, 디메틸디-tert-부톡시실란, 디메틸디페녹시실란, 디에틸디메톡시실란, 디에틸디에톡시실란, 디에틸디-n-프로폭시실란, 디에틸디이소프로폭시실란, 디에틸디-n-부톡시실란, 디에틸디-sec-부톡시실란, 디에틸디-tert-부톡시실란, 디에틸디페녹시실란, 디-n-프로필디메톡시실란, 디-n-프로필디메톡시실란, 디-n-프로필디-n-프로폭시실란, 디-n-프로필디이소프로폭시실란, 디-n-프로필디-n-부톡시실란, 디-n-프로필디-sec-부톡시실란, 디-n-프로필디-tert-부톡시실란, 디-n-프로필디페녹시실란, 디이소프로필디메톡시실란, 디이소프로필디에톡시실란, 디이소프로필디-n-프로폭시실란, 디이소프로필디이소프로폭시실란, 디이소프로필디-n-부톡시실란, 디이소프로필디-sec-부톡시실란, 디이소프로필디-tert-부톡시실란, 디이소프로필디페녹시실란, 디-n-부틸디메톡시실 란, 디-n-부틸디에톡시실란, 디-n-부틸디-n-프로폭시실란, 디-n- 부틸디이소프로폭시실란, 디-n-부틸디-n-부톡시실란, 디-n-부틸디-sec-부톡시실란, 디-n-부틸디-tert-부톡시실란, 디-n-부틸디페녹시실란, 디-sec-부틸디메톡시실란, 디-sec-부틸디에톡시실란, 디-sec-부틸디-n-프로폭시실란, 디-sec-부틸디이소프로폭시실란, 디-sec-부틸디-n-부톡시실란, 디-sec-부틸디-sec-부톡시실란, 디-sec-부틸디-tert-부톡시실란, 디-sec-부틸디페녹시실란, 디-tert-부틸디메톡시실란, 디-tert-부틸디에톡시실란, 디-tert-부틸디-n-프로폭시실란, 디-tert-부틸디이소프로폭시실란, 디-tert-부틸디-n-부톡시실란, 디-tert-부틸디-sec-부톡시실란, 디-tert-부틸디-tert-부톡시실란, 디-tert-부틸디페녹시실란, 디페닐디메톡시실란, 디페닐디에톡시실란, 디페닐디-n-프로폭시실란, 디페닐디이소프로폭시실란, 디페닐디-n-부톡시실란, 디페닐디-sec-부톡시실란, 디페닐디-tert-부톡시실란, 디페닐디페녹시실란, 메틸네오펜틸디메톡시실란, 메틸네오펜틸디에톡시실란, 메틸디메톡시실란, 에틸디메톡시실란, n-프로필디메톡시실란, 이소프로필디메톡시실란, n-부틸디메톡시실란, sec-부틸디메톡시실란, tert-부틸디메톡시실란, 이소부틸디메톡시실란, n-펜틸디메톡시실란, sec-펜틸디메톡시실란, tert-펜틸디메톡시실란, 이소펜틸디메톡시실란, 네오펜틸디메톡시실란, 네오헥실디메톡시실란, 시클로헥실디메톡시실란, 페닐디메톡시실란, 메틸디에톡시실란, 에틸디에톡시실란, n-프로필디에톡시실란, 이소프로필디에톡시실란, n-부틸디에톡시실란, sec-부틸디에톡시실란, tert-부틸디에톡시실란, 이소부틸디에톡시실란, n-펜틸디에톡시실란, sec-펜틸디에톡시실란, tert-펜틸디에톡시실란, 이소펜틸디에톡시실란, 네오펜틸디에톡시실란, 네오헥실디에톡시실란, 시 클로헥실디에톡시실란, 페닐디에톡시실란, 트리메톡시실란, 트리에톡시실란, 트리-n-프로폭시실란, 트리이소프로폭시실란, 트리-n-부톡시실란, 트리-sec-부톡시실란, 트리-tert-부톡시실란, 트리페녹시실란, 알릴트리메톡시실란, 알릴트리에톡시실란, 비닐트리메톡시실란, 비닐트리에톡시실란, (3-아크릴옥시프로필)트리메톡시실란, 알릴트리메톡시실란, 알릴트리에톡시실란, 비닐트리메톡시실란, 비닐트리에톡시실란, 및 (3-아크릴옥시프로필)트리메톡시실란을 포함한다. 상기 화합물 중 바람직한 화합물은, 메틸트리메톡시실란, 메틸트리에톡시실란, 메틸트리-n-프로폭시실란, 메틸트리이소프로폭시실란, 에틸트리메톡시실란, 에틸트리에톡시실란, 디메틸디메톡시실란, 디메틸디에톡시실란, 디에틸디메톡시실란, 및 디에틸디에톡시실란이다.
또한 실리카 성분은 화학식 Si(OR2)4[식 중, R2는 독립적으로 1가 유기기를 나타냄]로 표시되는 화합물일 수 있다. Si(OR2)4로 표시되는 화합물의 구체적인 예는 테트라메톡시실란, 테트라에톡시실란, 테트라-n-프로폭시실란, 테트라이소프로폭시실란, 테트라-n-부톡시실란, 테트라-sec-부톡시실란, 테트라- tert-부톡시실란, 테트라아세톡시실란, 및 테트라페녹시실란을 포함한다. 상기 화합물 중 일부 바람직한 화합물은 테트라메톡시실란, 테트라에톡시실란, 테트라-n-프로폭시실란, 테트라이소프로폭시실란, 또는 테트라페녹시실란을 포함할 수 있다.
실리카 성분은 화학식 R3 b(R4O)3- bSi-(R7)-Si(OR5)3- cR6 c[식 중, R3 및 R6은 독립적으로 수소 원자, 불소 원자 또는 1가의 유기기이고, R4 및 R5는 독립적으로 1가 유기기이고, b 및 c는 동일하거나 또는 상이할 수 있으며, 각각 0∼2 범위의 수이고, R7은 산소 원자, 페닐렌기, 비페닐, 나프탈렌기 또는 -(CH2)n-(이 때, n은 1∼6의 정수임)로 표시되는 기, 또는 이의 조합임]로 표시되는 화합물일 수도 있다. R7이 산소 원자인 화합물의 구체예는 헥사메톡시디실록산, 헥사에톡시디실록산, 헥사페녹시디실록산, 1,1,1,3,3-펜타메톡시-3-메틸디실록산, 1,1,1,3,3-펜타에톡시-3-메틸디실록산, 1,1,1,3,3-펜타메톡시-3-페닐디실록산, 1,1,1,3,3-펜타에톡시-3-페닐디실록산, 1,1,3,3-테트라메톡시-1,3-디메틸디실록산, 1,1,3,3-테트라에톡시-1,3-디메틸디실록산, 1,1,3,3-테트라메톡시-1,3-디페닐디실록산, 1,1,3,3-테트라에톡시-1,3-디페닐디실록산, 1,1,3-트리메톡시-1,3,3-트리메틸디실록산, 1,1,3-트리에톡시-1,3,3-트리메틸디실록산, 1,1,3-트리메톡시-1,3,3-트리페닐디실록산, 1,1,3-트리에톡시-1,3,3-트리페닐디실록산, 1,3-디메톡시-1,1,3,3-테트라메틸디실록산, 1,3-디에톡시-1,1,3,3-테트라메틸디실록산, 1,3-디메톡시-1,1,3,3-테트라페닐디실록산 및 1,3-디에톡시-1,1,3,3-테트라페닐디실록산을 포함한다. 이중, 바람직한 화합물은 헥사메톡시디실록산, 헥사에톡시디실록산, 헥사페녹시디실록산, 1,1,3,3-테트라메톡시-1,3-디메틸디실록산, 1,1,3,3-테트라에톡시-1,3-디메틸디실록산, 1,1,3,3-테트라메톡시-1,3-디페닐디실록산, 1,3-디메톡시-1,1,3,3-테트라메틸디실록산, 1,3-디에톡시-1,1,3,3-테트라메틸디실록산, 1,3-디메톡시-1,1,3,3-테트라페닐디실록산; 1,3-디에톡시-1,1,3,3-테트라페닐디실록산이다. R7이 -(CH2)n-으 로 표시되는 화합물의 구체예는 비스(트리메톡시실릴)메탄, 비스(트리에톡시실릴)메탄, 비스(트리페녹시실릴)메탄, 비스(디메톡시메틸실릴)메탄, 비스(디에톡시메틸실릴)메탄, 비스(디메톡시페닐실릴)메탄, 비스(디에톡시페닐실릴)메탄, 비스(메톡시디메틸실릴)메탄, 비스(에톡시디메틸실릴)메탄, 비스(메톡시디페닐실릴)메탄, 비스(에톡시디페닐실릴)메탄, 1,2-비스(트리메톡시실릴)에탄, 1,2-비스(트리에톡시실릴)에탄, 1,2-비스(트리페녹시실릴)에탄, 1,2-비스(디메톡시메틸실릴)에탄, 1,2-비스(디에톡시메틸실릴)에탄, 1,2-비스(디메톡시페닐실릴)에탄, 1,2-비스(디에톡시페닐실릴)에탄, 1,2-비스(메톡시디메틸실릴)에탄, 1,2-비스(에톡시디메틸실릴)에탄, 1,2-비스(메톡시디페닐실릴)에탄, 1,2-비스(에톡시디페닐실릴)에탄, 1,3-비스(트리메톡시실릴)프로판, 1,3-비스(트리에톡시실릴)프로판, 1,3-비스(트리페녹시실릴)프로판, 1,3-비스(디메톡시메틸실릴)프로판, 1,3-비스(디에톡시메틸실릴)프로판, 1,3-비스(디메톡시페닐실릴)프로판, 1,3-비스(디에톡시페닐실릴)프로판, 1,3-비스(메톡시디메틸실릴)프로판, 1,3-비스(에톡시디메틸실릴)프로판, 1,3-비스(메톡시디페닐실릴)프로판, 및 1,3-비스(에톡시디페닐실릴)프로판을 포함한다. 이 중, 바람직한 화합물은 비스(트리메톡시실릴)메탄, 비스(트리에톡시실릴)메탄, 비스(디메톡시메틸실릴)메탄, 비스(디에톡시메틸실릴)메탄, 비스(디메톡시페닐실릴)메탄, 비스(디에톡시페닐실릴)메탄, 비스(메톡시디메틸실릴)메탄, 비스(에톡시디메틸실릴)메탄, 비스(메톡시디페닐실릴)메탄 및 비스(에톡시디페닐실릴)메탄이다.
본 발명의 특정 바람직한 구체예에서, 화학식 RaSi(OR1)4-a의 R1; Si(OR2)4의 R2; 및 R3 b(R4O)3- bSi-(R7)-Si(OR5)3- cR6 c의 R4 및/또는 R5는 각각 독립적으로 하기 화학식의 1가 유기기일 수 있다.
Figure 112006011153595-pat00001
[식 중, n은 0∼4의 정수임]
이들 화합물의 구체예는 테트라아세톡시실란, 메틸트리아세톡시실란, 에틸트리아세톡시실란, n-프로필트리아세톡시실란, 이소프로필트리아세톡시실란, n-부틸트리아세톡시실란, sec-부틸트리아세톡시실란, tert-부틸트리아세톡시실란, 이소부틸트리아세톡시실란, n-펜틸트리아세톡시실란, sec-펜틸트리아세톡시실란, tert-펜틸트리아세톡시실란, 이소펜틸트리아세톡시실란, 네오펜틸트리아세톡시실란, 페닐트리아세톡시실란, 디메틸디아세톡시실란, 디에틸디아세톡시실란, 디-n-프로필디아세톡시실란, 디이소프로필디아세톡시실란, 디-n-부틸디아세톡시실란, 디-sec-부틸디아세톡시실란, 디-tert-부틸디아세톡시실란, 디페닐디아세톡시실란, 트리아세톡시실란을 포함한다. 이들 화합물 중, 테트라아세톡시실란 및 메틸트리아세톡시실란이 바람직하다.
실리카 성분의 다른 예는 미국 특허 6,258,407호에 제공된 바와 같은 플루오르화된 실란 또는 플루오르화된 실록산을 포함할 수 있다.
실리카 성분의 다른 예는 제거시 Si-H 결합을 생성하는 화합물을 포함할 수 있다.
본 발명의 다른 구체예에서, 실리카 성분은 바람직하게는 Si 원자에 결합된 하나 이상의 카르복실산 에스테르를 가질 수 있다. 이들 실리카 성분의 예는 테트라아세톡시실란, 메틸트리아세톡시실란, 에틸트리아세톡시실란, 및 페닐트리아세톡시실란을 포함한다. 실리카 성분이 카르복실레이트 기가 결합된 Si 원자를 하나 이상 가지는 1종 이상의 실리카 성분 외에, 조성물은 Si 원자에 결합된 카르복실레이트를 반드시 가질 필요는 없는 추가의 실리카 성분을 더 포함할 수 있다.
실리카 성분은 직쇄, 환형 또는 분지쇄 실록산, 직쇄, 환형 또는 분지쇄 카르보실란, 직쇄, 환형 또는 분지쇄 실라잔, 또는 이의 혼합물일 수 있다.
CVD 공정을 사용하여 예컨대 유전층(103)을 증착시키는 본 발명의 구체예에서, 기상 시약을 사용하여 층을 증착시킨다. "기상 시약"은 본원 명세서에서 시약을 설명하는 데 종종 사용되는데, 이 용어는 반응기에 기체로서 직접 공급, 기화 액체, 승화 고체로서 공급 및/또는 불활성 캐리어 기체에 의해 반응기로 수송되는 시약을 포함하는 것이다. 본 발명의 바람직한 구체예에서, 물질은 PECVD 공정을 통해 형성된다. 이러한 방법에서, 기상 시약은 통상적으로 진공 챔버와 같은 반응 챔버로 유동하고, 플라즈마 에너지가 기상 시약에 에너지를 가하여 기판의 적어도 일부 상에 필름을 형성한다. 이들 구체예에서는, 하나 이상의 실리카 함유 전구체 기체 및 하나 이상의 플라즈마 중합성 유기 전구체 또는 포로젠(porogen) 기체를 포함하는 기상 혼합물의 동시 증착, 또는 대안적으로 순차 증착으로 필름을 형성할 수 있다. 일부 구체예에서, 가해진 플라즈마 에너지는 0.02∼7 와트/cm2, 더욱 바람 직하게는 0.3∼3 와트/cm2 범위일 수 있다. 각 기상 시약에 대한 유속은 10∼5000 sccm 범위일 수 있다. 본 발명의 PECVD 공정의 증착 과정에서 진공 챔버 내의 압력 값은 0.01∼600 torr, 더욱 바람직하게는 1∼10 torr 범위일 수 있다. 일부 구체예에서, 100∼425℃, 또는 200∼425℃, 또는 200∼300℃ 범위의 온도에서 증착을 실시할 수 있다. 그러나, 공정 변수, 예컨대 플라즈마 에너지, 유속, 압력 및 온도는 기판의 표면적, 사용된 전구체, PECVD 공정에서 사용된 장치 등과 같은 각종 인자에 따라서 달라질 수 있다.
다공성 유전층(103)은 실질적으로 Si, C, O, H, 및 F로 구성되는 CVD 공정의 일 구체예에서, 진공 챔버 내에 기판(100)을 제공하는 단계; 유기실란 및 유기실록산으로 구성된 군에서 선택된 하나 이상의 실리카 함유 전구체 기체, 임의로 불소 제공 전구체 기체 및 하나 이상의 포로젠을 포함하는 기상 시약을 진공 챔버로 도입하는 단계; 및 챔버 내의 기상 시약에 에너지를 가하여 기상 시약의 반응을 유도하고 기판 상에 필름을 형성하는 단계에 의해 다공성 유전층(103)을 형성한다. 적절한 포로젠 전구체 및 다른 규소 함유 전구체의 예는, 그 전문이 참고 인용되고 본 발명의 양수인에게 양도된 미국 특허 6,726,770호, 6,583,048호, 및 6,846,515호에서 확인할 수 있다. 다른 적절한 포로젠 전구체는 그 전문이 참고 인용된 미국 출원 2002/0180051호와 미국 특허 6,441,491호 및 6,437,443호에서 확인된다.
화학 증착시 유기실란 및 유기실록산과 같은 실리카 함유 전구체가 바람직하다. 적절한 유기실란 및 유기실록산은, 예컨대 (a) R11 nSiR12 4 -n[식 중, n은 1∼3이 고, R11 및 R12는 독립적으로 하나 이상의 분지쇄 또는 직쇄 C1-C8 알킬기(예, 메틸, 에틸), C3-C8 치환 또는 비치환된 시클로알킬기(예, 시클로부틸, 시클로헥실), C3-C10 부분 불포화된 알킬기 (예, 프로페닐, 부타디에닐), C6-C12 치환 또는 비치환된 방향족 (예, 페닐, 톨릴), 상응하는 직쇄, 분지쇄, 환형, 부분 불포화된 알킬 또는 알콕시 (예, 메톡시, 에톡시, 페녹시) 함유 방향족이고, R2는 대안적으로 수소화물 (예, 메틸실란, 디메틸실란, 트리메틸실란, 테트라메틸실란, 페닐실란, 메틸페닐실란, 시클로헥실실란, tert-부틸실란, 에틸실란, 디에틸실란, 테트라에톡시실란, 디메틸디에톡시실란, 디메틸디메톡시실란, 디메틸에톡시실란, 메틸디에톡시실란, 트리에톡시실란, 트리메틸페녹시실란 및 페녹시실란)임]으로 표시되는 알킬실란; (b) 화학식 R11(R12 2SiO)nSiR12 3[식 중, n은 1∼10의 정수이고, R11 및 R12는 상기 정의된 바와 같음]으로 표시되는 직쇄 유기실록산, 또는 화학식 (R1R2SiO)n[식중, n은 2∼10의 정수임]으로 표시되는 환형 유기실록산 (예, 1,3,5,7-테트라메틸시클로테트라실록산, 옥타메틸시클로테트라실록산, 헥사메틸시클로트리실록산, 헥사메틸디실록산, 1,1,2,2-테트라메틸디실록산, 및 옥타메틸트리실록산); 및 (c) 화학식 R12(SiR11R12)nR12[식 중, n은 2∼10의 정수이고, R11 및 R12는 상기 정의된 바와 같음]로 표시되는 직쇄 유기실록산 올리고머, 또는 화학식 (SiR1R2)n[식 중, n은 3∼10의 정수임]로 표시되는 환형 유기실란 (예, 1,2-디메틸디실란, 1,1,2,2-테트라메틸디실란, 1,2-디메틸-1,1,2,2-디메톡시디실란, 헥사메틸디실란, 옥타메틸트리실란, 1,2,3,4,5,6-헥사페닐헥사실란, 1,2-디메틸-1,2-디페닐디실란 및 1,2-디페닐디실란)을 포함한다. 일부 구체예에서, 유기실란/유기실록산은 환형 알킬실란, 환형 알콕시실란이거나, 또는 Si 원자쌍 사이에 하나 이상의 알콕시 또는 알킬 브릿지, 예를 들어 1,2-디실라노에탄, 1,3-디실라노프로판, 디메틸실라시클로부탄, 1,2-비스(트리메틸실록시)시클로부텐, 1,1-디메틸-1-실라-2,6-디옥사시클로헥산, 1,1-디메틸-1-실라-2-옥사시클로헥산, 1,2-비스(트리메틸실록시)에탄, 1,4-비스(디메틸실릴)벤젠 또는 1,3-(디메틸실릴)시클로부탄을 포함한다. 특정 구체예에서, 유기실란/유기실록산은 에폭시드, 카르복실레이트, 알킨, 디엔, 페닐 에티닐, 변형된(strained) 환형기 및 유기실란/유기실록산에 대해 입체장애를 주거나 변형시킬 수 있는 C4-C10 기, 예컨대 트리메틸실릴아세틸렌, 1-(트리메틸실릴)-1,3-부타디엔, 트리메틸실릴시클로펜타디엔, 트리메틸실릴아세테이트 및 디-tert-부톡시디아세톡시실란으로 구성된 군에서 선택된 반응성 측쇄기를 포함한다.
실리카 함유 전구체는 직쇄, 환형 또는 분지쇄 실록산, 직쇄, 환형 또는 분지쇄 카르보실란, 직쇄, 환형 또는 분지쇄 실라잔 또는 이의 혼합물일 수 있다.
본 발명의 바람직한 구체예에서, 조성물은 불소 제공 전구체 기체를 추가로 포함한다. CVD 증착 필름용의 바람직한 불소 제공 전구체 기체에는 필름이 될 수 있는 임의의 F-C 결합(즉, 탄소에 결합된 불소)이 결핍되어 있다. 예시적인 불소 제공 기체는, 예컨대 SiF4, NF3, F2, HF, SF6, ClF3, BF3, BrF3, SF4, NF2Cl, FSiH3, F2SiH2, F3SiH, 유기플루오로실란 및 이의 혼합물을 포함한다. 추가의 바람직한 불소 제공 기체는 상기 언급한 알킬실란, 알콕시실란, 직쇄 또는 환형 유기실록산, 직쇄 및 환형 유기실란 올리고머, 환형 또는 브릿지형 유기실란, 및 반응성 측쇄를 가지는 유기실란을 포함하나, 단 규소 치환기 중 하나 이상 대신에 불소 원자가 치환되어, 적어도 하나 이상의 Si-F 결합을 형성해야 한다. 더욱 구체적으로, 적절한 불소 제공 기체는, 예컨대 플루오로트리메틸실란, 디플루오로디메틸실란, 메틸트리플루오로실란, 플루오로트리에톡시실란, 1,2-디플루오로-1,1,2,2,-테트라메틸디실란, 또는 디플루오로디메톡시실란을 포함한다.
다공성 유전층(103)을 형성한 후에, 예컨대 후속으로 형성된 전도층을 수용하여 전도층(101)과 접촉할 바이어 형성 영역을 한정하기 위해 상부에 포토레지스트층(130)을 패턴화할 수 있다. 포토레지스트층의 마스킹, 마스킹된 층의 노광, 및 포토레지스트층의 현상과 같은 통상적인 포토리소그래피 기술을 사용하여 포토레지스트층(130)을 패턴화할 수 있다. 생성되는 구조는 도 1b에 도시되어 있다. 본 명세서에 개시된 구체예들은 포토레지스트층의 사용을 포함하지만, 당업자라면 다른 패턴화 기술을 이용하여 포토레지스트층이 임의층이 되게 할 수 있다. 장치 제작자에게 이용가능한 다른 패턴화 기술은, 예컨대 노광 매체로서 가시광선 또는 자외선을 사용하는 광학 리소그래피, x-선 리소그래피, 전자 리소그래피 및 프린팅을 포함한다.
포토레지스트층(130)을 패턴화한 후에, 다공성 유전층(103)을 통해 하부의 차단층(102)으로 바이어(107)를 에칭하며, 이 때 차단층(102)은 에칭 종결 역할을 한다. 유전층을 통해 에칭하는 통상적인 공정 단계들을 이용하여, 예컨대 종래의 이방성 건식 에칭 공정으로 바이어를 에칭할 수 있다. 그 다음 등방성 또는 이방성 형성 기체 애쉬를 적절한 온도 및 압력에서 적용하여 포토레지스트를 제거할 수 있다. 이후에 바이어 클리닝 단계를 실시하여 도 1c에 제시된 구조를 생성할 수 있다.
다공성 유전층(103)을 통해 바이어(107)를 형성한 다음, 다공성의 손실광 흡수 재료(104)를 형성하여 도 1d에 도시된 구조를 생성하는 손실광 흡수 재료(104)로 바이어(107)를 충전한다. 바람직하게는, 다공성 손실광 흡수 재료(104)는 반사방지성이다. 바람직한 구체예에서, 다공성 손실광 흡수 재료(104)는 다공성 유전층(103)과 유사한 건식 에칭 성질을 가지지만, 다공성 유전층(103)이 습식 에칭될 수 있는 속도보다 유의적으로 빠른 속도로 습식 에칭될 수 있다. 그러한 건식 에칭 성질은 유전층이 에칭되어 트렌치를 형성하는 것과 동시에 다공성 손실광 흡수 재료(104)의 대부분의 제거를 가능하게 한다. 다공성 손실광 흡수 재료(104)의 습식 에칭에 대한 높은 선택성 덕분에 장치 표면뿐 아니라 바이어(107) 내부로부터 물질을 제거할 수 있으며, 이 때 다공성 유전층(103)의 유의적인 양이 동시에 제거되지 않도록 할 수 있다.
본 발명의 바람직한 구체예에서, 다공성 손실광 흡수 재료(104)를 형성하는 데 사용된 손실광 흡수 재료는, 상기한 포로젠을 포함하여 다공성 유전층(103)을 형성하는 데 사용하기 적절한 상기 임의의 물질을 포함한다. 본 발명의 더욱 바람직한 구체예에서, 다공성 손실광 흡수 재료(104)와 다공성 유전층(103)의 조성이 유사하다. 예를 들어, 유기실리케이트계 유전체를 사용하여 다공성 유전층(103)을 형성하는 경우, 유기실리케이트계 손실광 흡수 재료를 사용하여 다공성 손실광 흡수 재료(104)를 형성한다.
다공성 손실광 흡수 재료(104)를 형성하는데 사용되는 손실광 흡수 재료를 다공성 유전층(103)에 대해 상기 개시된 바와 동일한 방식으로 증착시킬 수 있다. 본 발명의 일부 구체예에서, 물품의 표면에 약 500∼약 3,000 옹스트롬의 물질 피막을 증착시키는 스핀-온 공정으로 다공성 손실광 흡수 재료(104)를 증착시킨다. 장치 표면에 박막만 남지만, 그러한 스핀 코팅 공정에서는 손실 광 흡수 조성물로 바이어(107)를 완전히 충전시킨다. 또한, 포로젠 함유 손실 광 흡수 조성물은 바이어(107)를 균일하게 충전시킨다. 균일한 충전 특성은, 바람직하지 않게 긴 시간 동안 트렌치를 형성하는 데 사용된 에칭 화학물질에 하부층이 노출될 수 있고/또는 충전 보전을 위협하는 공극 형성을 최소화한다.
바람직한 구체예에서, 다공성 손실광 흡수 재료(104)는 250 nm 이하 (바람직하게는 248 nm 이하), 193 nm 이하, 극 UV 이하, 및 157 nm 이하의 파장에서 흡광한다. 일부 적용예에서, 다공성 손실광 흡수 재료(104)는 436∼365 nm (G-I 선)에서 흡광한다.
바람직한 구체예에서, 다공성 손실광 흡수 재료(104)는 하기의 광 흡수 첨가제 중 하나 이상을 포함한다; 염료, 포화 또는 불포화 유기 구성성분, 광활성 화합 물(예, 광산 발생제(PAG), 광염기 발생제(PAB) 및/또는 감광제), 및/또는 기타 첨가제. 본 명세서에서 사용된 용어 "광활성 화합물"은 이온화 방사선원과 상호작용, 이온화 방사선원을 흡수 및/또는 이온화 방사선원에 노출시 영향을 받는 화합물을 의미한다. 적절한 PAG는 할로겐화 트리아진, 오늄 염, 설폰화 에스테르, 디아릴요오도늄 염, 트리아진, 요오도늄 염, 설포늄 염 염디아조메탄, 및/또는 할로겐된 설포닐옥시 디카르복스이미드를 포함하나, 이에 한정되는 것은 아니다. PAG의 하나의 구체적인 예는 약한 친핵성 음이온을 가지는 오늄 염이다. 그러한 음이온의 예는 2가 내지 6가 금속 또는 비금속, 예컨대 안티몬, 주석, 철, 비스무스, 알루미늄, 갈륨, 인듐, 티탄, 지르코늄, 스칸듐, 크롬, 하프늄, 구리, 붕소, 인 및 비소의 할로겐 착물 음이온이다. 적절한 오늄 염의 예는 원소 주기율표 VA 및 B, IIA 및 B 및 I 족의 디아릴-디아조늄 염 및 오늄 염, 예컨대 할로늄 염, 4급 암모늄, 포스포늄 염 및 아르소늄 염, 방향족 설포늄 염 및 설폭소늄 염 및 셀레늄 염을 포함하나, 이에 한정되는 것은 아니다. 적절한 오늄 염의 예는 참고 인용된 미국 특허 4,442,197호; 4,603,101호; 및 4,624,912호에 개시되어 있다. 오늄 염의 구체적인 예는 트리페닐설포늄 퍼플루오로부탄 설포네이트 또는 나노플레이트 [Ph3S]+[C4F9SO3]-, 비스(4-tert-부틸페닐)요오도늄 트리플루오로메탄 설포네이트 또는 트리플레이트, 또는 디페닐요오도늄-9,10-디메톡시안트라센-2-설포네이트를 포함한다. 다른 구체예에서, PAG는 설폰화 에스테르이다. 필름 형성 조성물에서 광산 발생제로서 유용한 설폰화 에스테르는 설포닐옥시 케톤을 포함한다. 적절한 설폰화 에스테르는 벤조인 토실레이트, t-부틸페닐 알파-(p-톨루엔설포닐옥시)-아세테이트, 및 t-부틸 알파-(p-톨루엔설포닐옥시)아세테이트를 포함하나, 이에 한정되는 것은 아니다. 그러한 설폰화 에스테르는 참고 인용된 문헌[Journal of Photopolymer Science and Technology, vol. 4, No. 3, 337-340 (1991)]에 개시되어 있다. 다른 구체예에서, PAG는 비이온성 화합물이다. 적절한 비이온성 PAG의 예는 N-히드록시프탈이미드 트리플레이트, 2-(4-메톡시스티릴)-4,6-비스(트리클로로메틸)-1,3,5-트리아진 및 N-히드록시-5-노르보르넨-2,3-디카르복스이미드 나노플레이트를 포함하나, 이에 한정되는 것은 아니다. 적절한 PBG의 일부 예는 2-니트로벤질 시클로헥산카르바메이트 및 트리페닐설포늄 히드록시드를 포함하나, 이에 한정되는 것은 아니다. 본 명세서에 사용하기 적절한 감광제의 예는 참고 인용한 미국 특허 4,442,197호, 4,250,053호, 4,371,605호, 및 4,491,628호에 개시되어 있다. 사용할 수 있는 감광제의 구체적인 예는 이소프로필-9H-티옥산텐-9-온 (ITX), 안트라센 카르보니트릴, 안트라센 메탄올, 안트라퀴논 디설폰산의 디소듐 염, 피렌 및 페릴렌을 포함한다. 흡광 첨가제의 기타 예는 참고 인용한 미국 특허 6,965,097호 및 미국 특허 6,969,753호에 개시되어 있다.
본 발명의 특정 구체예에 있어서, 다공성 유전층(103) 또는 다공성 손실광 흡수 재료(104)에 화학적 처리를 행하여 마감재의 특성을 강화할 수도 있다. 필름의 화학적 처리는 예컨대 플루오르화 처리(HF, SIF4, NF3, F2, COF2, CO2F2 등), 산화 처리(H2O2, O3 등), 화학적 건조, 메틸화 처리 또는 기타 화학 처리의 이용을 포함 한다. 이러한 처리에 사용되는 화학물질은 고체, 액체, 가스상 및/또는 초임계 유체 상태일 수 있다. 특정 구체예에 있어서, 초임계 유체 처리는 필름 처리에 이용될 수 있다. 유체는 이산화탄소, 물, 일산화질소, 에틸렌, SF6 및/또는 다른 유형의 화학물질일 수 있다. 다른 화학물질이 초임계 유체에 첨가되어 공정을 강화할 수 있다. 화학물질은 불활성(예, 질소, CO2, 희가스(He, Ar, Ne, Kr, Xe) 등), 산화성(예, 산소, 오존, 일산화질소 등) 또는 환원성(예, 희석 또는 농축 탄화수소, 수소 등)일 수 있다. 온도는 바람직하게는 상온 내지 500℃이다. 화학물질은 또한 계면활성제와 같은 대형 화학물질 화학종을 포함할 수 있다. 전체 노광 시간은 바람직하게는 0.01 분 내지 12 시간이다.
다공성 유전층(103) 및 다공성 손실광 흡수 재료(104)가 플라즈마 노광 또는 처리 중 하나 또는 양쪽 모두를 받게 되는 구체예에 있어서, 이러한 노광은 하기 조건 하에 수행한다: 환경은 불활성(질소, CO2, 희가스(He, Ar, Ne, Kr, Xe) 등), 산화성(예, 산소, 공기, 희석 산소 환경, 풍부한 산소 환경, 오존, 일산화질소 등), 또는 환원성(예, 희석 또는 농축 수소, 탄화수소(포화, 불포화, 직쇄 또는 분지쇄, 방향족) 등)일 수 있다. 플라즈마 전력은 바람직하게는 0 내지 5000 W이다. 온도는 바람직하게는 상온 내지 500℃ 범위이다. 압력은 바람직하게는 10 mtorr 내지 상압 범위이다. 전체 처리 시간은 바람직하게는 0.01 분 내지 12 시간이다.
다공성 손실광 흡수 재료(104)로 바이어(107)를 충전한 후, 포토레지스트층(136)을 다공성 손실광 흡수 재료(104)의 상부에 적용한 다음, 패턴화하여 트렌치 형성 영역을 형성할 수 있다. 생성된 구조를 도 1e에 도시한다. 이러한 포토레지스트 패턴화 단계 이후, 트렌치(106)를 다공성 유전층(103)에 에칭하여 도 1f에 도시한 구조를 형성시킨다.
본 발명의 바람직한 구체예에 있어서, 다공성 유전층(103) 및 다공성 손실광 흡수 재료(104)를 건조법(예, 반응성 이온 에칭, 플라즈마 에칭 등)에 의해 에칭하여 도 1f에 도시된 구조를 형성시킨다. 에칭 공정은 소정의 깊이를 갖는 트렌치를 형성하기에 충분한 시간 동안 적용한다. 트렌치(106)를 에칭하는데 선택된 에칭 화학은 바람직하게는 다공성 유전층(103)을 제거하는 것과 거의 동일한 속도로, 또는 약간 빠른 속도로 다공성 손실광 흡수 재료(104)를 제거해야 한다. 트렌치(106)는 바이어(107)를 에칭하는데 이전에 사용된 것과 동일한 장비 및 에칭 화학을 이용하여 에칭할 수 있다. 트렌치 에칭 단계 후 바이어(107)의 하부에 남아 있는 다공성 손실광 흡수 재료(104)의 부분(109)의 존재는 또한 트렌치 에칭 공정 동안 장벽층(102)이 전도층(101)을 보호하도록 돕는다.
본 발명의 특정 구체예에 있어서, 제거는 바람직하게는 플라즈마 반응성 이온 에칭 공정을 이용하여 수행한다. 이러한 공정에서, 1 이상의 반응성 가스를 그 후 재료와 반응하고, 기판으로부터 재료를 제거하는 활성 화학종을 형성시키기에 충분한 1 이상의 에너지원에 노출시킨다. 반응성 가스를 현장 플라즈마, 원격 플라즈마, 원격 열/촉매 활성화, 현장 열 가열, 전자 부착 및 광 활성화와 같은, 그러나 이에 한정되지 않는 1 이상의 에너지원에 의해 활성화시켜 반응성 화학종을 형성시킬 수 있다. 이러한 공급원은 단독으로 또는 조합하여 사용할 수 있다. 적절한 제거 공정 및 반응성 가스의 예는 본원에서 전체를 참고로 인용하고, 본원의 양수인에게 양도된 미국 특허 공개 특허 출원 2005/011483, 2005/0011859, 2004/0129671 및 2004/0011380에 개시되어 있다.
반응성 가스는 할로겐-함유 가스(예, 불소-함유 가스, 염소-함유 가스, 브롬-함유 가스 또는 이의 혼합물), 산소-함유 가스 및 이의 혼합물일 수 있다. 상기한 가스 이외에, 불활성 희석제 또는 운반 가스를 첨가할 수도 있다. 불소-함유 반응성 가스의 예는 HF(불화수소산), NF3(삼불화질소), SF6(육불화황), FNO(불화니트로실), C3F3N3(불화시아눌), C2F2O2(불화옥살일), 퍼플루오로카본, 예컨대 CF4, C2F6, C3F8, C4F8 등, 히드로플루오로카본, 예컨대 CHF3 및 C3F7H 등, 옥시플루오로카본, 예컨대 C4F8O(퍼플루오로테트라푸란) 등, 산화된 히드로플루오로카본, 예컨대 CH3OCF3(HFE-143a), 히포플루오라이트, 예컨대 CF3-OF(플루오르옥시트리플루오로메탄(FTM)) 및 FO-CF2-OF(비스-디플루오르옥시-디플루오로메탄(BDM)) 등, 플루오로퍼옥시드, 예컨대 CF3-O-O-CF3(비스-트리플루오로-메틸-퍼옥시드(BTMP)), F-O-O-F 등, 플루오로트리옥시드, 예컨대 CF3-O-O-O-CF3 등, 플루오로아민, 예컨대 CF5N(퍼플루오로메틸아민), 플루오로니트릴, 예컨대 C2F3N(퍼플루오로아세토니트릴), C3F6N(퍼플루오로프로피오니트릴) 및 CF3NO(트리플루오로니트로실메탄) 및 COF2(불화카르보닐)를 포함한다. 불활성 희석 가스의 예는 질소, CO2, 헬륨, 네온, 아르곤, 크립톤 및 크세논을 포함한다. 공정 가스 중에 존재할 수 있는 불활성 희석 가스의 양은 0% 내지 99.9% 범위일 수 있다. 예시적인 산소-함유 가스는 산소(O2), 오존(O3), 일산화탄소(CO), 이산화탄소(CO2), 이산화질소(NO2), 일산화질소(N2O) 및 이의 혼합물을 포함하지만, 이에 한정되지 않는다. 예컨대 수소, 암모니아, 헬륨, 질소 및 이의 혼합물과 같은 화합물이 이러한 공정이 사용되는 환원성 에칭 공정을 또한 이용할 수 있다.
열 가열 활성화에서, 기판을 저항 가열기 또는 강한 램프로 가열한다. 반응성 가스는 적어도 재료의 일부가 이어서 기화하는 원자 또는 반응성 라디컬로 분해된다. 고온은 또한 에너지원을 공급하여 반응 활성화 에너지 장벽을 극복하고 반응 속도를 강화할 수 있다. 열 활성화에 있어서, 기판은 100℃ 이상, 또는 300℃ 이상, 또는 500℃ 이상으로 가열할 수 있다. 압력 범위는 일반적으로 10 mtorr 내지 760 torr, 또는 1 torr 내지 760 torr이다.
현장 플라즈마 활성화에 있어서, 13.56 MHz의 RF 전력 공급과, 0.2 W/cm2 이 이상, 또는 0.5 W/cm2 이상 또는 1 W/cm2 이상의 RF 전력 밀도를 갖는 플라즈마를 생성할 수 있다. 또한 13.56 MHz보다 낮은 RF 주파수에서 현장 플라즈마를 작동시켜, 기저 챔버 벽 및/또는 거기에 포함된 고정물의 세척을 강화할 수 있거나, 또는 13.56 MHz보다 높은 RF 주파수에서 현장 플라즈마를 작동시켜 플라즈마 특성을 강화할 수 있다. 작동 압력은 일반적으로 2.5 mtorr 내지 100 torr, 또는 5 mtorr 내지 50 torr, 또는 10 mtorr 내지 20 torr 범위이다. 임의로, 열 증강 및 플라즈마 증강을 조합할 수도 있다.
특정 구체예에 있어서, 예컨대 원격 플라즈마 공급원, 원격 열 활성화 공급원, 원격 촉매 활성화 공급원, 또는 열 활성화 및 촉매 활성화를 조합한 공급원과 같은, 그러나 이에 한정되지 않는 원격 활성화 공급원을 현장 플라즈마 이외에 사용하여 휘발성 생성물을 생성시킬 수 있다. 원격 플라즈마 세척에 있어서, 공정 가스를 활성화시켜, 공정 챔버로 도입되어 재료의 적어도 일부를 기화시키는 분해 챔버의 외부에서 반응성 화학종을 생성시킨다. RF 공급원 또는 마이크로파 공급원은 원격 플라즈마 공급원을 생성시킬 수 있다. 또한, 반응성 화학종이 생성된 원격 플라즈마와 제거되어야 할 물질 사이의 반응은 반응기를 가열함으로써 활성화/강화될 수 있다. 반응성 화학종이 생성된 원격 플라즈마와 제거되어야 할 물질 사이의 반응은 반응 가스 중에 함유된 산소 및 불소 함유 성분을 용해시키기에 충분한 온도로 반응기를 가열함으로써 활성화 및/또는 강화될 수 있다. 제거되어야 할 물질로 에칭 공정을 활성화하는데 필요한 특정 온도는 공정 가스 레시피에 따라 달라진다.
대안적으로, 반응성 가스 분자는 강한 자외선(UV) 방사선으로 분해하여 반응성 라디컬 및 원자를 형성시킬 수 있다. UV 방사선은 또한 원하지 않는 재료내 강한 화학 결합을 해제시키는 것을 도와서, 제거되어야 할 물질의 제거 속도를 증가시킨다.
원격 열 활성화에 있어서, 반응성 가스는 우선 공정 챔버의 외부에서 가열된 영역을 통해 흐른다. 여기서, 가스는 기판을 포함하는 챔버의 외부의 용기내에서 고온으로 접촉시켜 용해시킨다. 대안적인 접근법은 반응성 가스를 용해시키기 위한 촉매 전환제의 사용, 또는 공정 가스 중 수소 및 불소 성분의 활성화를 촉진시키기 위한 열 가열 및 촉매 크래킹의 조합을 포함한다.
대안적인 구체예에 있어서, 반응성 가스의 분자는 광자에 강하게 노출시킴으로써 용해시켜 반응성 화학종을 형성시킬 수 있다. 예컨대, 자외선, 원자외선 및 진공 자외선 방사선은 제거되어야 할 물질내 강한 화학 결합을 해제시키는 것을 도울 뿐 아니라, 공정 가스 중 수소 및 불소 성분을 용해시키는 것을 도와서, 원하지 않는 물질의 제거 속도를 증가시킨다. 본 명세서에 기재된 에칭 공정에 대한 활성화 및 강화의 다른 공정도 이용될 수 있다. 예컨대, 광자 유도 화학 반응을 이용하여 반응성 화학종을 생성시키고 에칭 반응을 강화할 수 있다.
에칭 공정에 대한 활성화 및 강화의 다른 공정도 이용될 수 있다. 예컨대, 원격적으로 또는 현장에서 광자 유도 화학 반응을 이용하여 반응성 화학종을 생성시키고 에칭 반응을 강화할 수 있다. 또한, 반응성 가스의 촉매 전환을 이용하여 공정 챔버 세척용 반응성 화학종을 형성시킬 수 있다.
도 1e 및 1f를 더 참조하면, 유전층(103)과 같이 건조 에칭 특성을 갖는 다공성 손실광 흡수 재료를 갖는 바이어(107)를 충전함으로써, 트렌치 리소그래피 공정을 바이어 없는 것과 동일하게 실질적으로 "정공이 없는" 표면에 효율적으로 적용한다. 다공성 손실광 흡수 재료(104)에 대한 적절한 흡광 화합물 및 적절한 실리카-함유 재료, 및 적절한 에칭 화학을 선택함으로써, 트렌치(106)를 다공성 손실광 흡수 재료(104)가 제거되는 것과 거의 동일한 속도로 다공성 유전층(103)에 에칭할 수 있다. 이러한 공정은 트렌치(105)가 에칭되면서 다공성 유전층(103)의 아래에 놓인 에칭된 피쳐를 보호하기 때문에, 더 우수한 트렌치 및 바이어 프로필을 생산한다.
트렌치(106)가 에칭된 후, 포토레지스트(136)의 잔여 부분을 제거할 수 있다. 통상적으로, 저온, 저압 애싱 단계가 포토레지스트(136)의 제거에 이용된다. 다른 공정에 있어서, 포토레지스트층(136)은 다공성 유전층(103) 및 다공성 손실광 흡수 재료(104)의 제거에 적절한 상기한 방법 중 임의의 방법에 의해 제거할 수 있다. 포토레지스트층(136)의 제거는 도 1g에 도시한 구조를 생성시킨다.
또한, 트렌치(106)가 에칭된 후, 다공성 손실광 흡수 재료(104)의 잔여 부분(109)을 제거해야 한다. 이는 바람직하게는 다공성 유전층(103)의 제거 속도보다 훨씬 더 높은 다공성 손실광 흡수 재료(104)의 제거 속도를 제공하는 공정을 이용함으로써 달성된다. 본 발명의 일부 구체예에 있어서, 다공성 손실광 흡수 재료(104)의 잔여 부분(109)은 다공성 유전층(103)을 제거하는 속도보다 훨씬 더 높은 속도로 다공성 손실광 흡수 재료(104)의 잔여 부분(109)을 제거하는 건식 에칭 공정에 의해 제거한다.
본 발명의 바람직한 구체예에 있어서, 사용 가능한 습식 에칭 화학물질은 예컨대 용매 및/또는 스트리퍼 제제를 포함한다. 용매는 예컨대 알콜 용매, 케톤 용매, 아미드 용매 또는 에스테르 용매일 수 있다. 특성 구체예에 있어서, 용매는 초임계 유체, 예컨대 이산화탄소, 플루오로카본, 육불화황, 알칸 및 기타 적절한 다성분 조성물 등일 수 있다. 특정 구체예에 있어서, 본 발명에 사용되는 1 이상의 용매는 상대적으로 낮은 비등점, 즉 160℃ 미만의 비등점을 갖는다. 이들 용매는 테트라히드로푸란, 아세톤, 1,4-디옥산, 1,3-디옥산, 에틸 아세테이트 및 메틸 에틸 케톤을 포함하지만, 이에 한정되지 않는다. 본 발명에 사용될 수 있지만, 160℃ 보다 높은 비등점을 갖는 용매는 디메틸포름아미드, 디메틸아세트아미드, N-메틸 피롤리돈, 에틸렌 카르보네이트, 프로필렌 카르보네이트, 글리세롤 및 그 유도체, 나프탈렌 및 이의 치환된 형태, 아세트산 무수물, 프로피온산 및 프로피온산 무수물, 디메틸 설폰, 벤조페논, 디페닐 설폰, 페놀, m-크레졸, 디메틸 설폭시드, 디페닐 에테르, 테르페닐 등을 포함한다. 바람직한 용매는 프로필렌 글리콜 프로필 에테르(PGPE), 3-헵탄올, 2-메틸-1-펜탄올, 5-메틸-2-헥산올, 3-헥산올, 3-헵탄올, 2-헥산올, 2,3-디메틸-3-펜탄올, 프로필렌 글리콜 메틸 에테르 아세테이트(PGMEA), 에틸렌 글리콜 n-부틸 에테르, 프로필렌 글리콜 n-부틸 에테르(PGBE), 1-부톡시-2-프로판올, 2-메틸-3-펜탄올, 2-메톡시에틸 아세테이트, 2-부톡시에탄올, 2-에톡시에틸 아세토아세테이트, 1- 펜탄올, 및 프로필렌 글리콜 메틸 에테르를 포함한다. 추가의 예시적인 용매는 락테이트, 피루베이트, 및 디올을 포함한다. 추가의 예시적인 용매는 EP 1,127,929에 개시된 용매를 포함한다. 상기 열거한 용매들은 단독으로 또는 2 이상의 용매를 혼합하여 사용할 수 있다.
습식 제거는 1 이상의 스트리퍼 제제를 사용하여 수행할 수 있다. 이러한 제제는 용매계, 수계, 아민-함유, 플루오라이드-함유, 완충액 또는 이의 혼합물일 수 있다. 특정 제제의 선택은 제거되어야 할 다공성 유전 재료 및 다공성 손실광 흡수 재료의 특성에 따라 달라진다. 적절한 스트리퍼 제제의 예는 본원에서 전체를 참고로 인용하고, 본원의 양수인에게 양도된 미국 등록 특허 6,583,104, 6,677,286, 6,627,546, 6,828,289 및 미국 공개 특허 출원 2004/0266637, 2004/0063042, 2003/0130146 및 2003/0148910에 개시되어 있다.
바람직한 구체예에 있어서, 잔여 부분(109), 즉 다공성 손실광 흡수 재료의 제거 속도는 다공성 유전층(103)의 제거 속도보다 적어도 5 배 이상, 또는 10 배 이상이어야 한다. 그러나, 한정되어야 할 피쳐의 기하학에 따라, 다공성 유전층(103)에 대한 다공성 손실광 흡수 재료의 제거가 다공성 유전층(103)의 제거와 실질적으로 동일하거나, 또는 대안적으로 그 초과이거나, 또는 그 미만인, 추가의 제거 단계를 추가하는 것이 바람직할 수 있음을 이해해야 한다.
습식 에칭 단계 후, 전도층(101)으로부터 바이어(107)를 분리시키는 장벽층(102)의 일부는 제거하여 도 1h에 도시된 바와 같이 전도층(101)을 노출시킬 수 있다. 장벽층 제거 단계에 이어, 그 다음 트렌치(107) 및 바이어(107)를 제2의 전도층(미도시)으로 충전할 수 있다.
하나의 특정 구체예에 있어서, 본 명세서에 기재된 방법은 다공성 손실광 흡수 재료로서 다공성 BARC 재료를 포함하는 피쳐를 한정하는데 사용할 수 있다. 도 2는 "층"으로도 명명되는 다공성 BARC 재료를 포함하는 본 명세서에 기재된 방법의 한 구체예의 예를 제공한다. 도 2를 참조하면, 제1의 단계(201)에서 예컨대 다공성 저-k 재료일 수 있는 제1의 재료를 기판 상에 증착시킨다. 다음 단계(202)에서, 제1의 재료를 제1의 패턴화된 포토레지스트로 덮고, 예컨대 건식 에칭(예, 반응성 이온 에칭(RIE))일 수 있는 1차 제거 단계(203)를 수행하여 덮이지 않은 제1의 재료를 제거한다. 다음 단계(204)에서, 예컨대 다공성 BARC와 같은 제2의 재료의 층을 적용하고, 제1의 또는 다공성 저-k 재료 내에 패턴화된 정공을 충전한다. 피쳐의 종횡비가 높은 특정 구체예에 있어서, 제2의 재료는 공극을 효율적으로 충전하도록 선택해야 한다. 그 다음 기판을 제2의 패턴화된 포토레지스트(단계 205)로 덮는다. 예컨대 RIE 에칭과 같은 제거 단계(206)를 수행하여 마스킹되지 않은 다공성 BARC 재료 및 다공성 저-k 재료의 일부를 제거한다. 그 다음 예컨대 습식 에칭과 같은 제거 단계(207)를 수행하여 층간 다공성 유전체에 영향을 미치지 않고 다공성 BARC 재료를 제거한다. 이러한 특정 구체예에 있어서, 본 명세서에 기재된 방법의 최종 제품(208)은 날카로운 계면을 갖는 분명한 트렌치 및 바이어와 같은 피쳐를 갖는 패턴화된 제1의 재료이다. 이와 관련하여, 이 방법은 예컨대 이러한 특정 피쳐를 달성하기 위해 바이어와 트렌치 수준 사이의 끼워진 에칭 정지층을 필요하지 않게 할 수 있다.
제거 단계(206)에 있어서, 다공성 BARC 및 다공성 저-k 재료를 에칭제에 의해 제거한다. 제거 단계(206)는 예컨대 반응성 가스를 수반하는 건식 에칭 공정을 이용하여 진공 챔버에서 수행할 수 있다. 제거 단계(206) 동안에, 다공성 BARC 재료의 제1의 제거 단계의 제거 속도는 다공성 저-k 재료의 제거 속도와 실질적으로 동일해야 하는데, 즉, 다공성 저-k 재료의 제거 속도의 3 배 미만 또는 2 배 미만이어야 한다. 제거 단계(206)에 있어서, 다공성 BARC 및 다공성 저-k 재료는 바람직하게는 다공성 저-k 재료의 특정 깊이를 제거하기 위해 실질적으로 동일한 제거 속도 또는 건식 에칭 속도를 갖는다.
도 2를 더 참조하면, 제거 단계(207)는 아래에 놓인 제1의 재료 또는 다공성 저-k 재료에 영향을 미치지 않고 다공성 BARC층을 제거한다. 제거 단계(207)에 있어서, 다공성 BARC 재료의 제거 속도는 다공성 저-k 재료의 제거 속도의 5 배 이상 또는 10 배 이상이어야 한다. 하나의 특정 구체예에 있어서, 제2의 제거 단계는 바람직하게는 습식 에칭을 이용하여 수행한다. 이 구체예에 있어서, 다공성 저-k 재료에 비해 다공성 BARC 재료에 대한 습식 에칭 화학물질의 고선택성은 다공성 저-k 재료에 영향을 미치지 않고, 다공성 BARC 재료의 선택적 제거를 가능하게 한다. 대안적인 구체예에 있어서, 기판 및 형성해야 할 피쳐의 기하학에 따라, 다공성 BARC 재료의 제2의 제거 속도는 다공성 저-k 재료의 제거 속도의 적어도 5 배 미만, 또는 적어도 10 배 미만인 것이 바람직하다.
특정의 바람직한 구체예에 있어서, BARC 재료로서 사용되는 MESOELK(상표명)와 같은 스핀-온 증착 재료 및 PECVD 증착 다공성 저-k 재료 또는 PDEMS(상표명)를 실리카계 재료 중 착체 구조를 필요로 하는 마이크로전자 용도 또는 기타 용도를 위한 상호연결 구조의 개발에 사용하기 위한 저-k 재료로서 사용할 수 있다. 도 2에 도시된 구체예에 있어서, 다공성 저-k 재료는 예컨대 실리카-함유 전구체 가스 디에톡시메틸실란(DEMS) 및 유기 포로젠으로부터 증착된 복합체 재료로부터 제조된 다공성 유기실리케이트일 수 있다. 이 구체예에 있어서, PECVD 재료는 다공성 구조를 나타낸다. 유사하게, 스핀-온 증착을 통해 제조된 MESOELK(상표명) 재료는, 에칭제가 적절히 테일링될 경우, PDEMS(상표명)보다 훨씬 더 높은 습식 에칭 속도 및 PDEMS(상표명)와 유사한 건식 에칭 속도를 가짐이 밝혀졌다. MESOELK(상표명) 재료는 일반적으로 관능화된 알콕시실란 전구체, 촉매, 포로젠 및 용매를 포함하는 필 름-형성 유체로서 미국 특허 6,818,289에 개시되어 있다. 미국 특허 6,818,289는 그 전체를 본 명세서에 참고로 인용한다. 바람직하게는, 흡광 화합물을 관능화된 알콕시실란 전구체, 촉매, 포로젠 및 용매에 첨가한다.
특정 이론에 구속되길 바라지는 않지만, PDEMS(상표명) 및 MESOELK(상표명) 모두의 조성물은 이들 2개의 재료와 유사한 건식 에칭 속도를 초래한다. 그러나, 이들 2개의 재료 중 공극은 상이한 구조를 갖는다. MESOELK(상표명)는 개방 셀 공극 구조를 갖는 반면, PDEMS(상표명)는 더 분리된 공극 구조를 갖는다. 이들 차이는 습식 에칭 공정에 노출될 경우, 상이한 제거 속도를 초래할 수 있다. 상기한 바와 같이, PDEMS(상표명) 및 MESOELK(상표명)는 단지 사용 가능한 특정 재료의 2개의 예일 뿐이다.
하나의 특정 구체예에 있어서, 본 명세서에 기재된 방법은 제2의 재료의 선택 및 증착으로 인해 고종횡비를 갖는 피쳐를 제공한다. 이 구체예에 있어서, 제2의 재료는 재료가 고종횡비로 바이어를 충전할 수 있도록 특정 표면 장력 및 점도를 갖는다.
실시예
실시예 1 내지 3에 있어서, 각 필름의 두께 및 굴절 지수를 SCI 필름텍 2000 리플렉토미터(Filmtek 2000 Reflectometer) 상에서 측정하였다. 저 저항 p-형 웨이퍼(< 0.02 ohm-cm) 상에서 Hg 프로브 기법을 이용하여 유전 상수를 측정하였다. MTS 나노 인덴터(Nano Indenter)를 이용하여 기계적 특성을 측정하였다.
하기 실시예 중 일부에 있어서, 혼합 UV 모델 F305 자외선 램프를 이용하여 UV 노광을 수행하였다. UV 노광 처리되는 필름을 밀봉된 말단 캡을 갖는 2" 직경 석영 유리관에 넣었다. 진공 또는 불활성 분위기를 수반하는 실시예에 있어서, 3개의 펌프 및 퍼징 주기를 UV 노광 전에 수행하여 존재하는 임의의 산소가 공정 관으로부터 제거되도록 하였다. 노광 시간은 0 내지 30 분 사이로 다양화하였다.
실시예 4 및 5에 있어서, 각 필름의 두께는 센테크 인스트루먼츠 게엠베하 제조의 가변성 각 분광 타원계, 모델 SE 800을 이용하여 분광 타원 분석분광 타원 분석(spectroscopic ellipsometry)에 의해 측정하고, 스펙트라레이(SpectraRay) 소프트웨어로 계산하였다. 400 내지 800 nm 범위의 파장에서 약 1 이하의 평균 평방 에러를 갖는 브루게만(Bruggemann)과 같은 다양한 모델을 이용하여 측정을 시뮬레이팅함으로써 필름 두께를 얻었다. 두께 값에 대해, 시뮬레이팅된 두께와 프로필로메트리(profilometry)에 의해 측정된 실제 필름 두께 값 사이의 에러는 일반적으로 2% 미만이었다. 각 대표 필름 4 및 5의 유전 상수를 ASTM 표준 D150-98에 따라 측정하였다. 각 필름의 커패시턴스-전압을 솔라르트론(Solartron) 모델 SI 1260 주파수 분석기 및 MSI 엘렉트로닉스 모델 Hg 401 단일 접촉 수은 프로브를 이용하여 1 MHz에서 얻었다. 커패시턴스 측정 및 수은 전극 영역(A)에서의 에러는 1% 미만이었다. 기판(웨이퍼) 커패시턴스(CSi), 배경 커패시턴스(Cb) 및 총 커패시턴스(CT)를 +20 내지 -20 볼트 사이에서 측정하고, 박막 샘플 커패시턴스(Cs)를 하기 수학식 1에 의해 계산하였다:
Figure 112006011153595-pat00002
각 필름의 유전 상수를 하기 수학식 2(여기서, d는 필름 두께이고, A는 수은 전극 영역이며, ε 0은 진공 중 유전 상수임)에 의해 계산하였다:
Figure 112006011153595-pat00003
필름의 유전 상수의 총 에러는 6% 미만일 것으로 예상된다.
실시예 1, 2 및 3: PECVD 증착된 필름
예시적인 PECVD 필름을 어드밴스 에너지(Advance Energy) 200 rf 생성기로 조정한 200 mm DxZ 진공 챔버내 어플라이드 머티어리얼 프리시젼-5000 시스템(Applied Materials Precision-5000 system)을 이용하고, 비도핑된 TEOS 공정 키트를 이용하여 증착시켰다. PECVD 공정은 하기 기본 단계를 수반한다: 가스 흐름 증착의 초기 셋업 및 안정화, 및 웨이퍼 제거 이전의 챔버의 퍼징/배출. 대표 필름 1은 운반 가스로서 이산화탄소와 함께 전구체 디에톡시메틸실란(DEMS)를 이용하여 증착시켰다. 대표 필름 2는 운반 가스로서 이산화탄소와 함께 포로젠으로서 알파테르피넨(ATP) 및 전구체 DEMS를 이용하여 증착시켰다. 대표 필름 3에 있어서, DEMS 및 ATP를 함유하는 증착 필름을 1 torr 미만의 압력에서 10 분 동안 UV 광에 노광시켜 필름에 함유된 ATP를 적어도 부분적으로 제거하였다. 필름의 온도는 노광 중 약 400℃에 이르렀다.
실시예 4: 약 2.2의 유전 상수를 갖는 스핀-온 증착된 필름
실리카 성분인 테트라에틸오르토실리케이트(TEOS) 22.5 g 및 메틸트리에톡시실란(MTES) 22.5 g을 함께 혼합하였다. 프로필렌 글리콜 프로필 에테르(PGPE) 100 g 및 트리톤 X-114 9.7 g을 실리카 성분에 첨가하고, 완전히 혼합하였다. 별도의 용기에서, 0.1 M 질산(HNO3) 24 g 및 2.4 중량%의 수산화테트라메틸암모늄(TMAH) 1 g을 조합하고, 완전히 혼합하였다. 실리카 성분 용액을 혼합하면서, HNO3/TMAH 용액을 첨가하였다. 전체 용액을 1 시간 동안 혼합하였다. 통상적으로 그 다음, 용액을 0.2 미크론 테플론 필터를 통해 여과하기 전에, 용액을 1 일 동안 실온에 방치하였다. 그 다음 용액을 500 rpm에서 스피닝하는 Si 웨이퍼 상에 7 초간, 그리고 1800 rpm으로 가속하여 40 초간 증착시켰다. 이러한 방법을 통해 제조한 필름을 그 다음 90℃에서 90 초 동안, 180℃에서 90 초 동안, 그리고 40℃에서 3 분 동안 경화시켰다.
실시예 5: 약 1.9의 유전 상수를 갖는 스핀-온 증착된 필름
테트라에틸오르토실리케이트(TEOS) 22.5 g 및 메틸트리에톡시실란(MTES) 22.5 g을 함께 혼합하였다. 프로필렌 글리콜 프로필 에테르(PGPE) 115 g 및 트리톤 X-114 16.1 g을 실리케이트에 첨가하고, 완전히 혼합하였다. 별도의 용기에서, 0.1 M 질산(HNO3) 24 g 및 2.4 중량%의 수산화테트라메틸암모늄(TMAH) 1 g을 조합하고, 완전히 혼합하였다. 실리케이트 용액을 혼합하면서, HNO3/TMAH 용액을 첨가하였다. 전체 용액을 1 시간 동안 혼합하였다. 통상적으로 그 다음, 용액을 0.2 미크론 테플론 필터를 통해 여과하기 전에, 용액을 1 일 동안 실온에 방치하였다. 그 다음 용액을 500 rpm에서 스피닝하는 Si 웨이퍼 상에 7 초간, 그리고 1800 rpm으로 가속하여 40 초간 증착시켰다. 이러한 방법을 통해 제조한 필름을 그 다음 90℃에서 90 초 동안, 180℃에서 90 초 동안, 그리고 40℃에서 3 분 동안 경화시켰다.
플라즈마 에칭을 이용한 제거
하기 실시예를 상업적인 제조 규모의 어플라이드 머티어리얼 P-5000 마크 II 반응기에서 수행하였다. 도 3에 도시된 설치와 유사한 RF 플라즈마 반응기 3000에 전기용량적으로 커플링된 평행 플레이트에서 실험을 수행하였다. 각 실험 실시에 대해, 기판(310)을 반응기 척(320) 상에 적재하였다. 공정 가스(330)을 상부 내장된 샤워헤드(340)로부터 반응기(300)로 공급하였다. 그 다음 13.56 MHz RF 전력 공급원(350)에 의해 전력을 공급하여 플라즈마(미도시)를 생성시켰다. 척은 헬륨 후방 냉각 시스템(360)을 갖는다. 휘발성 화학종(미도시)을 터보 펌프(미도시)에 의해 펌프 고리(370)를 통해 반응 챔버(300)로부터 제거한다. 펌프 고리(370)는 축 대칭 통로를 생성시켜 거기에 함유된 가스 및 휘발성 화학종을 펌핑한다.
P-5000 반응기를 전기용량적으로 커플링된 반응성 이온 에처(RIE) 모드에서 작동시킨다. 200 mm 웨이퍼를 약 182 cm2의 유효한 RF "고온" 표면적을 갖는 RF 전력 공급된 저전극 상에 배치한다. FTM, Ar, C4F6 및 O2 유동과 같은 화학 시약을 샤워헤드를 통해 반응 챔버로 흘려보낸다. 13.56 MHz에서의 RF 전력을 RF 생성기로부 터 자동 매칭 네트워크를 통해 전달한다. 어플라이드 머티어리얼 마크 II 반응기는 200 mm 웨이퍼를 처리하기 위해 클램핑 고리 기계적 척 및 8 torr에서의 헬륨 후방 냉각을 이용한다. 웨이퍼 척은 20℃에서 수냉각한다. 통상적인 헬륨 후방 냉각 압력은 약 8 torr에서 서보-제어된다. 어플라이드 머티어디얼 P-5000 마크 II 반응기를 자기를 제어하면서 작동시켜 플라즈마 밀도를 증가시키고, 이에 따라 에칭 속도 및 균일성을 개선한다. 이러한 유형의 반응기를 종종 자기 강화 반응성 이온 에처(MERIE, magnetically enhanced reactive ion etcher)라고 명명한다.
선택적인 비등방성 에칭을 촉진하기 위해, 아르곤과 같은 불활성 가스를 종종 상기 에칭제와 함께 희석제로서 사용한다. 달리 명시하지 않는 한, 하기 실시예에 있어서, 반응기는 1000 W, 13.56 MHz에서 또는 약 3 W/cm2의 전력 세기에서 전력을 공급하였다. 이로써 약 -900 V의 통상적인 직류(DC) 바이어스 전압이 생성되었다. 챔버 압력을 35 mtorr로 유지하였다. 자기장을 50 가우스로 설정하였다.
표 1은 다양한 Ar, C4F6 및 O2 유속에서 상이한 제1 및 제2 다공성 유기실리케이트 재료에 대해 건식 에칭 속도를 측정한 일련의 실험으로부터의 결과를 나타낸다. 건식 에칭 속도는 가장 왼쪽 컬럼에 나타나 있다. 표 1의 실시 번호 3a 및 표 2의 실시 번호 2를 비교해보면, 동일한 Ar, C4F6 및 O2 유속(각각 146, 26 및 28 sccm)에서, 실시예 4 및 5 조성물에 대한 건식 에칭 속도는 실시예 2 및 3 조성물의 건식 에칭 속도의 단지 약 2.5 배이다.
각종 스트리퍼 제제에 노출시킴에 의한 제거
하기의 방식으로 에칭 속도를 측정하였다. 200 ㎖ 부피의 제거기를 교반(450 rpm)을 제공하기 위한 1'' 둥근 교반 막대가 장착된 250 ㎖의 비커에 위치시켰다. 이 비커를 고온 플레이트 상에 위치시켜 시험 용액을, 눈금 온도계를 사용하여 측정한 것인, 표 2에 명시되어 있는 온도로 가열하였다. 크기가 1" x 1"이상인 웨이퍼 세그먼트를 각 에칭 속도 시험을 위해 사용하였다. 이 세그먼트를 110℃ 또는 200℃에서 10분 동안 오븐 소성한 후, 3분 동안 질소 저장 박스 내에서 냉각시켰다. 최초의 유전 필름 두께 측정은 Sentech SE-800 분광 타원계를 사용하여 세그먼트 상의 3개의 상이한 위치에서 실시하였고, 에칭 속도 양식에 기록하였다. 집게를 사용하여 세그먼트를 5분 동안 시험 용액에 넣었다. 단지 하나의 세그먼트를 시험하는 경우, 베어 규소의 더미(dummy) 세그먼트도 유전 세그먼트의 반대 측 상의 비커에 넣었다. 유전 세그먼트를 시험 용액으로부터 제거하였고, 탈이온수 오버플로 세정을 위해 비커에 넣었다. 세그먼트를 3분 동안 세정하였고, 탈이온수로부터 제거하였으며, N2를 세그먼트 상에 발포시킴에 의해 건조하였다. 세그먼트를 앞서 기술한 바와 같이 소성하였고, 유전 필름 두께를 세그먼트 상의 3개의 상이한 위치에서 측정하였으며 에칭 속도 양식에 기록하였다. 두께를 측정한 후, 세그먼트를 습식 에칭 제거기에 침지시키고; 탈이온수로 세정하고; 질소 대기에서 건조시키고; 소성시키며; 두께를 측정하는 공정을 수행하였다. 이 공정을 10분, 20분, 40분 및 60분의 누적되는 침지 시간에서 지속하였다. 50분의 누적된 스트립 시간에 도달하기 이전에 필름을 완전히 제거하였고, 이 시점에서 시험을 종결하였다.
각 침지 시간에서의 3개의 측정치를 함께 평균하였다. 침지 시간에 대한 두께 데이타의 곡선을 그렸고, 선형회귀추세선을 커브에 맞추었다. 추세선의 기울기는 에칭속도이다(기울기는 음의 값이지만, 에칭 속도는 양수로 표시된다). 필름이 처음 5분 이내에 완전히 제거되는 경우, 필름이 실제로 에칭 제거되었는지, 아니면 필름이 단순히 세그먼트로부터 박리되었고 실제 에칭은 일어나지 않았는지를 측정할 수 없다. 이러한 경우, 에칭 속도를 >A로 기록하였고, 이때 A는 초기 두께를 5분으로 나눈 비율이다.
표 2는 각종 에칭제 제제에 대한 습식 에칭 속도 데이타를 제공한다. "습식 에칭 비율"로 표지된 열은 각종 에칭제에 대하여 대표 필름 3에 대한 대표 필름 4의 습식 에칭 속도 비율을 나타낸다. 두번째 열은 제제의 화학적 유형을 나타낸다. 이 표는 습식 스트리퍼 제제인 EZStripTM 20이 대표 필름 3의 습식 에칭 속도의 대략 30배인 대표 필름 4의 습식 에칭 속도를 제공한다는 것을 보여준다. EZStripTM 20은 반-수성 아민이다. 또다른 반-수성 아민인 970은 대략 8의 습식 에칭 비율을 제공한다. 불소 함유 제거기인 NE-111에 의하여, 대략 6의 비율이 수득된다.
Figure 112006011153595-pat00004
Figure 112006011153595-pat00005
(1) 펜실베니아주, 앨런타운의 에어 프로덕츠 앤드 케마칼스 인코오포레이트드로부터 상업적으로 입수가능한 습식 에칭 제거기
본 발명에서 사용하기 위한 상기 재료의 전환
흡광 화합물을 실시예 5의 재료에 첨가하여 193 nm 광리소그래피 처리를 위한 다공성 손실광 흡수 재료를 제공하였다. 습식 에칭 공정시에 다공성 유전 재료에 비하여 다공성 손실광 흡수 재료의 제거에 대한 선택성은 실질적으로 변화하지 않았다.
흡광 화합물을 실시예 4의 재료에 첨가하여 93 nm 광리소그래피 처리를 위한 다공성 손실광 흡수 재료를 제공하였다. 건식 및 습식 에칭 공정시에 다공성 유전 재료에 비하여 다공성 손실광 흡수 재료의 제거에 대한 선택성이 악영향을 받았다. 습식 에칭 선택성에 있어서의 개선은 손실광 흡수 재료의 공극률을 변화시키고 조성을 바꿈에 의해 수득될 수 있다. 다공성 손실광 흡수 재료 및 다공성 유전체에 필적하는 건식 에칭 속도는 조성을 바꾸고 손실광 흡수 재료의 공극률을 변화시킴에 의해 수득될 수 있다. 습식 및 건식 에칭 속도를 더 최적화하는 것은 당업자에게 잘 공지되어 있는 표준적 실험 디자인의 실시를 통해 습식 및 건식 에칭 방법 및 화학물질을 조절함에 의해 수득될 수 있다.
전술한 설명은 반도체 장치의 제조를 위해 상기 방법에서 사용될 수 있는 특정 단계, 재료 및 장치를 명시하였지만, 당업자는 각종 수정 및 대체를 할 수 있다는 것을 이해할 것이다. 예를 들어, 상기 예시되어 있는 구체예는 본 발명을 트렌치의 형성 이전에 바이어를 형성하는 방법에 적용시키지만, 본 발명의 방법은 바이어의 형성 이전에 트렌치를 형성하는 방법에 동일하게 적용할 수 있다, 따라서, 상기 기재되어 있는 구체예에 대한 모든 수정, 변형, 대체 및 첨가는 첨부된 특허청구범위에 의해 정의되어 있는 바와 같은 본 발명의 의미 및 범위에 있는 것으로 생각된다.
본 발명은 신규한 SLAM에 의해 기판에 피쳐를 형성시키는 개선된 방법을 제공한다.

Claims (59)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 기판 상에 1개 이상의 탄소 함유 실리카원과 1개 이상의 포로젠을 포함하는 조성물을 증착시키고, 또 1개 이상의 포로젠을 제거하여 기판상에 다공성 실리카 함유 유전층을 형성시키는 단계;
    상기 다공성 실리카 함유 유전층의 제1의 부분을 제거하여 제1의 에칭된 영역을 형성시키는 단계;
    상기 기판 상에 1개 이상의 탄소 함유 실리카원과 1개 이상의 포로젠을 포함하는 조성물을 증착시키고, 또 1개 이상의 포로젠을 제거하여 상기 제1의 에칭된 영역을 다공성 실리카 함유 손실광 흡수 재료(sacrificial light absorbing material)로 충전시키는 단계;
    상기 다공성 손실광 흡수 재료의 일부 및 상기 다공성 실리카 함유 유전층의 제2의 부분을 제거하여 제2의 에칭된 영역을 형성시키는 단계; 및
    상기 다공성 실리카 함유 손실광 흡수 재료의 잔여 부분을 제거하는 단계
    를 포함하는, 기판에 피쳐(feature)를 형성시키는 방법.
  30. 제29항에 있어서, 기판은 반도체 웨이퍼인 것인 방법.
  31. 제29항에 있어서,
    다공성 실리카 함유 유전층의 제1의 부분을 제거하는 단계 이전에 포토레지스트층을 증착시킨 후 패턴화하여 제1의 에칭된 영역을 형성시키는 단계; 및
    제1의 에칭된 영역을 다공성 실리카 함유 손실광 흡수 재료로 충전시키는 단계 이후에 포토레지스트층을 증착시킨 후 패턴화하는 단계
    를 더 포함하는 것인 방법.
  32. 제29항에 있어서, 다공성 실리카 함유 유전층과 다공성 실리카 함유 손실광 흡수 재료는 화학식 SivOwCxHyFz로 나타내는 OSG 화합물을 포함하며, 상기 화학식에서 v+w+x+y+z　=　100 원자%, v는 10 내지 35 원자%, w는 10 내지 65 원자%, x는 5 내지 30 원자%, y는 10 내지 50 원자% 또 z는 0 내지 15 원자%인 것인 방법.
  33. 제32항에 있어서, 탄소 함유 실리카원의 각각은
    (i) 화학식 RaSi(OR1)4-a[식 중, R은 독립적으로 수소 원자, 불소 원자 또는 1가 유기기를 나타내고, R1은 독립적으로 1가 유기기를 나타내며, a는 1∼2의 정수임];
    (ii) 화학식 Si(OR2)4[식 중, R2는 독립적으로 1가 유기기를 나타냄]; 및
    (iii) 화학식 R3 b(R4O)3-bSi-(R7)-Si(OR5)3-cR6 c[식 중, R3 및 R6은 독립적으로 수소 원자, 불소 원자 또는 1가의 유기기이고, R4 및 R5는 독립적으로 1가 유기기이고, b 및 c는 동일하거나 또는 상이할 수 있으며, 각각 0∼2 범위의 수이고, R7은 산소 원자, 페닐렌기, 비페닐, 나프탈렌기 또는 -(CH2)n-(이 때, n은 1∼6의 정수임)로 표시되는 기, 또는 이의 조합임]으로 이루어진 군으로부터 선택된 1종 이상으로,
    화학식 RaSi(OR1)4-a의 R1; Si(OR2)4의 R2; 및 R3 b(R4O)3-bSi-(R7)-Si(OR5)3-cR6 c의 R4 및/또는 R5는 각각 독립적으로 하기 화학식의 1가 유기기일 수 있는 방법.
    Figure 112007049736460-pat00016
    [식 중, n은 0∼4의 정수임]
  34. 제33항에 있어서, 탄소 함유 실리카원의 각각은 동일한 기로부터 선택되는 것인 방법.
  35. 제33항에 있어서, 탄소 함유 실리카원 RaSi(OR1)4-a은 메틸트리메톡시실란, 메틸트리에톡시실란, 메틸트리-n-프로폭시실란, 메틸트리-이소-프로폭시실란, 에틸트리메톡시실란, 에틸트리에톡시실란, 디메틸디메톡시실란, 디메틸디에톡시실란, 디에틸디메톡시실란 및 디에틸디에톡시실란으로 이루어진 군으로부터 선택되는 것인 방법.
  36. 제33항에 있어서, 탄소 함유 실리카원 Si(OR2)4은 테트라메톡시실란, 테트라에톡시실란, 테트라-n-프로폭시실란, 테트라이소프로폭시실란, 테트라-n-부톡시실란, 테트라-sec-부톡시실란, 테트라- tert-부톡시실란, 테트라아세톡시실란, 및 테트라페녹시실란으로 이루어진 군으로부터 선택되는 것인 방법.
  37. 제33항에 있어서, 탄소 함유 실리카원 R3 b(R4O)3-bSi-(R7)-Si(OR5)3-cR6 c는 비스(트리메톡시실릴)메탄, 비스(트리에톡시실릴)메탄, 비스(디메톡시메틸실릴)메탄, 비스(디에톡시메틸실릴)메탄, 비스(디메톡시페닐실릴)메탄, 비스(디에톡시페닐실릴)메탄, 비스(메톡시디메틸실릴)메탄, 비스(에톡시디메틸실릴)메탄, 비스(메톡시디페닐실릴)메탄 및 비스(에톡시디페닐실릴)메탄으로 이루어진 군으로부터 선택되는 것인 방법.
  38. 제33항에 있어서, 1종 이상의 탄소 함유 실리카원은 테트라아세톡시실란, 메틸트리아세톡시실란, 에틸트리아세톡시실란, n-프로필트리아세톡시실란, 이소프로필트리아세톡시실란, n-부틸트리아세톡시실란, sec-부틸트리아세톡시실란, tert-부틸트리아세톡시실란, 이소부틸트리아세톡시실란, n-펜틸트리아세톡시실란, sec-펜틸트리아세톡시실란, tert-펜틸트리아세톡시실란, 이소펜틸트리아세톡시실란, 네오펜틸트리아세톡시실란, 페닐트리아세톡시실란, 디메틸디아세톡시실란, 디에틸디아세톡시실란, 디-n-프로필디아세톡시실란, 디이소프로필디아세톡시실란, 디-n-부틸디아세톡시실란, 디-sec-부틸디아세톡시실란, 디-tert-부틸디아세톡시실란, 디페닐디아세톡시실란 및 트리아세톡시실란으로 이루어진 군으로부터 선택된 1종 이상인 것인 방법.
  39. 제32항에 있어서, 탄소 함유 실리카원의 각각은
    (i)화학식 R11 nSiR12 4-n[식 중, n은 1∼3의 정수이고, R11 및 R12는 독립적으로 하나 이상의 분지쇄 또는 직쇄 C1-C8 알킬기, C3-C8 치환 또는 비치환된 시클로알킬기, C3-C10 부분 불포화된 알킬기, C6-C12 치환 또는 비치환된 방향족, 상응하는 직쇄, 분지쇄, 환형, 부분 불포화된 알킬, 또는 알콕시기 함유 방향족이고, R2는 대안적으로 수소화물임]으로 표시되는 알킬실란;
    (ii) 화학식 R11(R12 2SiO)nSiR12 3[식 중, n은 1∼10의 정수이고, R11 및 R12는 상기 정의된 바와 같음]으로 표시되는 직쇄 유기실록산, 또는 화학식 (R1R2SiO)n[식중, n은 2∼10의 정수임]으로 표시되는 환형 유기실록산; 및
    (iii) 화학식 R12(SiR11R12)nR12[식 중, n은 2∼10의 정수이고, R11 및 R12는 상기 정의된 바와 같음]로 표시되는 직쇄 유기실록산 올리고머, 또는 화학식 (SiR1R2)n[식 중, n은 3∼10의 정수임]로 표시되는 환형 유기실란으로 이루어진 군으로부터 선택된 1종 이상의 유기실란 또는 유기실록산인 것인 방법.
  40. 제39항에 있어서, 탄소 함유 실리카원 R11 nSiR12 4-n은 메틸실란, 디메틸실란, 트리메틸실란, 테트라메틸실란, 페닐실란, 메틸페닐실란, 시클로헥실실란, tert-부틸실란, 에틸실란, 디에틸실란, 테트라에톡시실란, 디메틸디에톡시실란, 디메틸디메톡시실란, 디메틸에톡시실란, 메틸디에톡시실란, 트리에톡시실란, 트리메틸페녹시실란 및 페녹시실란으로 이루어진 군으로부터 선택되는 것인 방법.
  41. 제39항에 있어서, 탄소 함유 실리카원 R11(R12 2SiO)nSiR12 3은 1,3,5,7-테트라메틸시클로테트라실록산, 옥타메틸시클로테트라실록산, 헥사메틸시클로트리실록산, 헥사메틸디실록산, 1,1,2,2-테트라메틸디실록산, 및 옥타메틸트리실록산으로 이루어진 군으로부터 선택되는 것인 방법.
  42. 제39항에 있어서, 탄소 함유 실리카원 R12(SiR11R12)nR12은 1,2-디메틸디실란, 1,1,2,2-테트라메틸디실란, 1,2-디메틸-1,1,2,2-디메톡시디실란, 헥사메틸디실란, 옥타메틸트리실란, 1,2,3,4,5,6-헥사페닐헥사실란, 1,2-디메틸-1,2-디페닐디실란 및 1,2-디페닐디실란으로 이루어진 군으로부터 선택되는 것인 방법.
  43. 제29항에 있어서, 각각의 포로젠은 C1 내지 C13 탄화수소 화합물, 분해성 중합체, 계면활성제, 덴드리머, 과량-분지형 중합체, 폴리옥시알킬렌 화합물 및 이들의 배합물로 이루어진 군으로부터 선택되는 것인 방법.
  44. 제43항에 있어서, 각각의 포로젠은 C1 내지 C13 탄화수소 화합물인 것인 방법.
  45. 제29항에 있어서, 다공성 실리카 함유 유전층의 제1의 부분을 제거하는 단계는 건식 에칭 공정에 의해 수행되는 것인 방법.
  46. 제29항에 있어서, 다공성 실리카 함유 손실광 흡수 재료의 일부 및 다공성 실리카 함유 유전층의 제2의 부분을 제거하는 단계는 건식 에칭 공정에 의해 수행되는 것인 방법.
  47. 제29항에 있어서, 다공성 실리카 함유 손실광 흡수 재료의 잔유 부분을 제거하는 단계는 건식 에칭 공정에 의해 수행되는 것인 방법.
  48. 제29항에 있어서, 다공성 실리카 함유 손실광 흡수 재료의 잔유 부분을 제거하는 단계는 습식 에칭 공정에 의해 수행되는 것인 방법.
  49. 제29항에 있어서, 다공성 실리카 함유 유전층은 화학 기상 증착 공정에 의해 형성되는 것인 방법.
  50. 제29항에 있어서, 다공성 실리카 함유 유전층은 비-접촉 유도된 증착 공정에 의해 형성되는 것인 방법.
  51. 제29항에 있어서, 다공성 실리카 함유 손실광 흡수 재료는 248 나노미터 이하 또는 193 나노미터 이하의 파장에서 흡광하는 것인 방법.
  52. 제51항에 있어서, 다공성 손실광 흡수 재료는 안료, 할로겐화 트리아진, 오늄 염, 설폰화 에스테르, 디아릴요오도늄 염, 트리아진, 요오도늄 염, 설포늄 염, 디아조메탄, 할로겐화 설포닐옥시 디카르복스이미드, 벤조인 토실레이트, t-부틸페닐 알파-(p-톨루엔설포닐옥시)-아세테이트, t-부틸 알파-(p-톨루엔설포닐옥시)아세테이트, N-히드록시프탈이미드 트리플레이트, 2-(4-메톡시스티릴)-4,6-비스(트리클로로메틸)-1,3,5-트리아진, N-히드록시-5-노르보렌-2,3-디카르복스이미드 나노플레이트, 2-니트로벤질 시클로헥산카르바메이트, 트리페닐설포늄 히드록시드, 이소프로필-9H-티옥산텐-9-온, 안트라센 카르보니트릴, 안트라센 메탄올, 안트로퀴논 디설폰산의 디소듐 염, 피렌, 페릴렌, 및 이의 혼합물로 이루어진 군 중에서 선택된 하나 이상의 첨가제를 포함하는 것인 방법.
  53. 제29항에 있어서, 다공성 실리카 함유 손실광 흡수 재료에 의한 제1의 에칭된 영역의 충전 단계는 화학 기상 증착 공정에 의해 형성되는 것인 방법.
  54. 제29항에 있어서, 다공성 실리카 함유 손실광 흡수 재료에 의한 제1의 에칭된 영역의 충전 단계는 비-접촉 유도된 증착 공정에 의해 형성되는 것인 방법.
  55. 제29항에 있어서, 다공성 실리카 함유 유전층과 다공성 실리카 함유 손실광 흡수 재료 각각은 공극률을 갖고, 또 다공성 실리카 함유 유전층의 공극률은 다공성 실리카 함유 손실광 흡수 재료의 공극률과 상이한 구조인 것인 방법.
  56. 제55항에 있어서, 다공성 실리카 함유 손실광 흡수 재료는 인터커넥트된 공극 구조를 갖는 것인 방법.
  57. 제29항에 있어서, 다공성 실리카 함유 손실광 흡수 재료의 에칭 속도는 다공성 실리카 함유 유전층의 에칭 속도 보다 큰 것인 방법.
  58. 제29항에 있어서, 다공성 실리카 함유 손실광 흡수 재료에 의한 제1의 에칭된 영역의 충전단계는 스핀-온(spin-on) 증착 공정에 의해 형성되는 것인 방법.
  59. 디에톡시메틸실란을 포함하는 하나 이상의 실리카 전구체 가스의 플라즈마 증강된 화학 기상 증착에 의해 기판 상에 다공성 실리카 함유 유전층을 형성시키는 단계;
    건식 에칭 방법에 의해 상기 다공성 실리카 함유 유전층의 제1의 부분을 제거하여 제1의 에칭된 영역을 형성시키는 단계;
    관능화된 알콕시실란 전구체, 촉매, 포로젠, 흡광 재료, 및 용매를 포함하는 필름 형성 유체를 스핀-온 공정에 의하여 증착시킨 후, 용매 및 포로젠을 제거시킴에 의해 상기 제1의 에칭된 영역을 다공성 실리카 함유 손실광 흡수 재료로 충전시키는 단계로서, 이때 생성되는 재료는 상기 다공성 유전층의 건식 에칭 특성과 유사한 특성을 갖는 것인 단계;
    상기 다공성 실리카 함유 손실광 흡수 재료의 일부 및 상기 다공성 실리카 함유 유전층의 제2의 부분을 제거하여 제2의 에칭된 영역을 형성시키는 단계; 및
    기판을 습식 에칭 용액에 노출시켜, 다공성 실리카 함유 손실광 흡수 재료의 잔여 부분을 제거시키는 단계로서, 이때 다공성 실리카 함유 손실광 흡수 재료의 습식 에칭 속도는 다공성 유전층보다 빠른 것인 단계
    를 포함하는, 기판에 피쳐를 형성시키는 방법.
KR1020060014674A 2005-02-15 2006-02-15 기판 상에 피쳐를 한정하는 방법 KR100767255B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US65287505P 2005-02-15 2005-02-15
US60/652,875 2005-02-15
US11/350,322 2006-02-08
US11/350,322 US20060183055A1 (en) 2005-02-15 2006-02-08 Method for defining a feature on a substrate

Publications (2)

Publication Number Publication Date
KR20060092118A KR20060092118A (ko) 2006-08-22
KR100767255B1 true KR100767255B1 (ko) 2007-10-17

Family

ID=36190586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060014674A KR100767255B1 (ko) 2005-02-15 2006-02-15 기판 상에 피쳐를 한정하는 방법

Country Status (5)

Country Link
US (1) US20060183055A1 (ko)
EP (1) EP1691410A3 (ko)
JP (1) JP2006237603A (ko)
KR (1) KR100767255B1 (ko)
TW (1) TW200629412A (ko)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7404990B2 (en) * 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
GB0516477D0 (en) * 2005-08-11 2005-09-14 Optical Reference Systems Ltd Apparatus for measuring semiconductor physical characteristics
US20070151949A1 (en) * 2006-01-04 2007-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor processes and apparatuses thereof
US7892978B2 (en) * 2006-07-10 2011-02-22 Micron Technology, Inc. Electron induced chemical etching for device level diagnosis
US7791055B2 (en) 2006-07-10 2010-09-07 Micron Technology, Inc. Electron induced chemical etching/deposition for enhanced detection of surface defects
US7807062B2 (en) * 2006-07-10 2010-10-05 Micron Technology, Inc. Electron induced chemical etching and deposition for local circuit repair
US7569484B2 (en) * 2006-08-14 2009-08-04 Micron Technology, Inc. Plasma and electron beam etching device and method
US7833427B2 (en) 2006-08-14 2010-11-16 Micron Technology, Inc. Electron beam etching device and method
US7791071B2 (en) 2006-08-14 2010-09-07 Micron Technology, Inc. Profiling solid state samples
US7718080B2 (en) * 2006-08-14 2010-05-18 Micron Technology, Inc. Electronic beam processing device and method using carbon nanotube emitter
US7960708B2 (en) * 2007-03-13 2011-06-14 University Of Houston Device and method for manufacturing a particulate filter with regularly spaced micropores
US8404160B2 (en) 2007-05-18 2013-03-26 Applied Nanotech Holdings, Inc. Metallic ink
US10231344B2 (en) 2007-05-18 2019-03-12 Applied Nanotech Holdings, Inc. Metallic ink
US20090032873A1 (en) * 2007-07-30 2009-02-05 Jeffrey Scott Cites Ultra thin single crystalline semiconductor TFT and process for making same
JP2009094123A (ja) * 2007-10-04 2009-04-30 Fujitsu Microelectronics Ltd 半導体装置の製造方法
US20090096106A1 (en) * 2007-10-12 2009-04-16 Air Products And Chemicals, Inc. Antireflective coatings
US8987039B2 (en) 2007-10-12 2015-03-24 Air Products And Chemicals, Inc. Antireflective coatings for photovoltaic applications
US8099254B2 (en) * 2008-01-11 2012-01-17 Minnesota Wire and Cable Elastomeric conductor and shield fault detection
US10453986B2 (en) * 2008-01-23 2019-10-22 Solvay Fluor Gmbh Process for the manufacture of solar cells
US8506849B2 (en) * 2008-03-05 2013-08-13 Applied Nanotech Holdings, Inc. Additives and modifiers for solvent- and water-based metallic conductive inks
WO2009119583A1 (ja) * 2008-03-26 2009-10-01 Jsr株式会社 化学気相成長法用材料ならびにケイ素含有絶縁膜およびその製造方法
US9730333B2 (en) 2008-05-15 2017-08-08 Applied Nanotech Holdings, Inc. Photo-curing process for metallic inks
US20090286383A1 (en) * 2008-05-15 2009-11-19 Applied Nanotech Holdings, Inc. Treatment of whiskers
US20090324807A1 (en) * 2008-06-27 2009-12-31 Jih-Perng Leu Method for forming a porous material
WO2010111581A1 (en) 2009-03-27 2010-09-30 Applied Nanotech Holdings, Inc. Buffer layer to enhance photo and/or laser sintering
US8422197B2 (en) 2009-07-15 2013-04-16 Applied Nanotech Holdings, Inc. Applying optical energy to nanoparticles to produce a specified nanostructure
US8323521B2 (en) * 2009-08-12 2012-12-04 Tokyo Electron Limited Plasma generation controlled by gravity-induced gas-diffusion separation (GIGDS) techniques
WO2011031666A1 (en) * 2009-09-11 2011-03-17 First Solar, Inc. Photovoltaic back contact
US8389663B2 (en) * 2009-10-08 2013-03-05 International Business Machines Corporation Photo-patternable dielectric materials curable to porous dielectric materials, formulations, precursors and methods of use thereof
JP5692085B2 (ja) 2009-11-11 2015-04-01 日本電気株式会社 抵抗変化素子、半導体装置、および抵抗変化素子の形成方法
JP2011111635A (ja) * 2009-11-24 2011-06-09 Tosoh Corp 炭素含有酸化ケイ素膜からなる封止膜、及びその用途
US8703625B2 (en) 2010-02-04 2014-04-22 Air Products And Chemicals, Inc. Methods to prepare silicon-containing films
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
JPWO2011158691A1 (ja) * 2010-06-16 2013-08-19 日本電気株式会社 抵抗変化素子及び抵抗変化素子の製造方法
JP2012004401A (ja) 2010-06-18 2012-01-05 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US20120083129A1 (en) 2010-10-05 2012-04-05 Skyworks Solutions, Inc. Apparatus and methods for focusing plasma
US9478428B2 (en) 2010-10-05 2016-10-25 Skyworks Solutions, Inc. Apparatus and methods for shielding a plasma etcher electrode
JP5953681B2 (ja) * 2011-09-09 2016-07-20 イビデン株式会社 プリント配線板の製造方法
WO2013095539A1 (en) * 2011-12-22 2013-06-27 Intel Corporation Chemically altered carbosilanes for pore sealing applications
TW201419315A (zh) 2012-07-09 2014-05-16 Applied Nanotech Holdings Inc 微米尺寸銅粒子的光燒結法
SG2013083654A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Methods for depositing films on sensitive substrates
WO2014172660A1 (en) * 2013-04-18 2014-10-23 Brigham Young University Porous material for thermal and/or electrical isolation and methods of manufacture
CA2914763C (en) 2013-06-12 2023-08-29 View, Inc. Pretreatment of transparent conductive oxide (tco) thin films for improved electrical contact
US9339770B2 (en) * 2013-11-19 2016-05-17 Applied Membrane Technologies, Inc. Organosiloxane films for gas separations
US9461144B2 (en) 2014-06-13 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for semiconductor device fabrication
JP6345006B2 (ja) * 2014-07-08 2018-06-20 キヤノン株式会社 インクジェット記録ヘッド用基板の製造方法
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
TWI660459B (zh) * 2015-06-22 2019-05-21 聯華電子股份有限公司 一種雙重鑲嵌製程
US9659788B2 (en) * 2015-08-31 2017-05-23 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures
US9917017B2 (en) 2015-12-29 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Replacement gate process for semiconductor devices
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10037884B2 (en) * 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
CN109479375B (zh) 2016-12-02 2022-05-06 株式会社爱发科 布线基板的加工方法
US20170110336A1 (en) 2016-12-31 2017-04-20 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges CLuadeq Methods for minimizing sidewall damage during low k etch processes
US10347498B2 (en) 2016-12-31 2019-07-09 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Methods of minimizing plasma-induced sidewall damage during low K etch processes
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US10681778B2 (en) 2017-11-21 2020-06-09 Watlow Electric Manufacturing Company Integrated heater and method of manufacture
US10529581B2 (en) * 2017-12-29 2020-01-07 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude SiN selective etch to SiO2 with non-plasma dry process for 3D NAND device applications
US10388510B2 (en) * 2018-01-12 2019-08-20 International Business Machines Corporation Wet strippable OPL using reversible UV crosslinking and de-crosslinking
CN108630527B (zh) * 2018-06-20 2020-08-14 矽力杰半导体技术(杭州)有限公司 一种接触孔的清洗方法
TWI815242B (zh) * 2019-03-20 2023-09-11 日商東芝股份有限公司 半導體晶圓及半導體裝置之製造方法
JP7193731B2 (ja) * 2019-03-29 2022-12-21 東京エレクトロン株式会社 エッチング方法及びエッチング装置
US12040181B2 (en) 2019-05-01 2024-07-16 Lam Research Corporation Modulated atomic layer deposition
WO2021152456A1 (en) * 2020-01-31 2021-08-05 3M Innovative Properties Company Bonded abrasive articles and methods of manufacture
JP7500367B2 (ja) * 2020-09-15 2024-06-17 キオクシア株式会社 半導体ウェハおよび半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040055685A (ko) * 2002-12-20 2004-06-26 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨 전자 디바이스 제조
KR20040081103A (ko) * 2001-12-28 2004-09-20 바이오어레이 솔루션스 리미티드 미립자 어레이 및 제조 방법

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950007478B1 (ko) * 1992-06-17 1995-07-11 금성일렉트론주식회사 메탈 마스크 공정시 광반사 감소방법
MY113904A (en) * 1995-05-08 2002-06-29 Electron Vision Corp Method for curing spin-on-glass film utilizing electron beam radiation
FR2758003B1 (fr) * 1996-12-27 1999-06-18 France Telecom Traitement anti-reflet de surfaces reflectives
US6020458A (en) * 1997-10-24 2000-02-01 Quester Technology, Inc. Precursors for making low dielectric constant materials with improved thermal stability
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6054206A (en) * 1998-06-22 2000-04-25 Novellus Systems, Inc. Chemical vapor deposition of low density silicon dioxide films
US6171945B1 (en) * 1998-10-22 2001-01-09 Applied Materials, Inc. CVD nanoporous silica low dielectric constant films
KR20010089774A (ko) * 1999-01-06 2001-10-08 조셉 에스. 바이크 수성 세정 조성물
US6828289B2 (en) * 1999-01-27 2004-12-07 Air Products And Chemicals, Inc. Low surface tension, low viscosity, aqueous, acidic compositions containing fluoride and organic, polar solvents for removal of photoresist and organic and inorganic etch residues at room temperature
US6207555B1 (en) * 1999-03-17 2001-03-27 Electron Vision Corporation Electron beam process during dual damascene processing
US6312793B1 (en) * 1999-05-26 2001-11-06 International Business Machines Corporation Multiphase low dielectric constant material
US6204201B1 (en) * 1999-06-11 2001-03-20 Electron Vision Corporation Method of processing films prior to chemical vapor deposition using electron beam processing
US6592980B1 (en) * 1999-12-07 2003-07-15 Air Products And Chemicals, Inc. Mesoporous films having reduced dielectric constants
US6558755B2 (en) * 2000-03-20 2003-05-06 Dow Corning Corporation Plasma curing process for porous silica thin film
JP3795333B2 (ja) * 2000-03-30 2006-07-12 東京応化工業株式会社 反射防止膜形成用組成物
AU2001264874A1 (en) * 2000-05-24 2001-12-03 Joseph H. Sklar Method and apparatus for making a ligament repair using compressed tendons
US6368400B1 (en) * 2000-07-17 2002-04-09 Honeywell International Absorbing compounds for spin-on-glass anti-reflective coatings for photolithography
US6441491B1 (en) * 2000-10-25 2002-08-27 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device containing the same
US6583048B2 (en) * 2001-01-17 2003-06-24 Air Products And Chemicals, Inc. Organosilicon precursors for interlayer dielectric films with low dielectric constants
US6632707B1 (en) * 2001-01-31 2003-10-14 Advanced Micro Devices, Inc. Method for forming an interconnect structure using a CVD organic BARC to mitigate via poisoning
US20030022800A1 (en) * 2001-06-14 2003-01-30 Peters Darryl W. Aqueous buffered fluoride-containing etch residue removers and cleaners
DE10131680A1 (de) * 2001-06-29 2003-01-23 Voith Paper Patent Gmbh Auftragsvorrichtung
US6627546B2 (en) * 2001-06-29 2003-09-30 Ashland Inc. Process for removing contaminant from a surface and composition useful therefor
EP1478682A4 (en) * 2001-11-15 2005-06-15 Honeywell Int Inc ANTIREFLECTIVE LAYERS FOR PHOTOLITHOGRAPHY AND METHODS OF PREPARATION THEREOF
US6573175B1 (en) * 2001-11-30 2003-06-03 Micron Technology, Inc. Dry low k film application for interlevel dielectric and method of cleaning etched features
US6943142B2 (en) * 2002-01-09 2005-09-13 Air Products And Chemicals, Inc. Aqueous stripping and cleaning composition
CN1320073C (zh) * 2002-02-27 2007-06-06 日立化成工业株式会社 二氧化硅涂膜形成用组合物、二氧化硅涂膜及其制造方法、以及电子部件
US6846515B2 (en) * 2002-04-17 2005-01-25 Air Products And Chemicals, Inc. Methods for using porogens and/or porogenated precursors to provide porous organosilica glass films with low dielectric constants
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
US7307343B2 (en) * 2002-05-30 2007-12-11 Air Products And Chemicals, Inc. Low dielectric materials and methods for making same
US7122880B2 (en) * 2002-05-30 2006-10-17 Air Products And Chemicals, Inc. Compositions for preparing low dielectric materials
US7357138B2 (en) * 2002-07-18 2008-04-15 Air Products And Chemicals, Inc. Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
US20040011380A1 (en) * 2002-07-18 2004-01-22 Bing Ji Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
US6849200B2 (en) * 2002-07-23 2005-02-01 Advanced Technology Materials, Inc. Composition and process for wet stripping removal of sacrificial anti-reflective material
US7166419B2 (en) * 2002-09-26 2007-01-23 Air Products And Chemicals, Inc. Compositions substrate for removing etching residue and use thereof
US7005390B2 (en) * 2002-10-09 2006-02-28 Intel Corporation Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
US7071112B2 (en) * 2002-10-21 2006-07-04 Applied Materials, Inc. BARC shaping for improved fabrication of dual damascene integrated circuit features
US7018918B2 (en) * 2002-11-21 2006-03-28 Intel Corporation Method of forming a selectively converted inter-layer dielectric using a porogen material
JP2004221439A (ja) * 2003-01-17 2004-08-05 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法
US6876017B2 (en) * 2003-02-08 2005-04-05 Intel Corporation Polymer sacrificial light absorbing structure and method
US7098149B2 (en) * 2003-03-04 2006-08-29 Air Products And Chemicals, Inc. Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US6858528B2 (en) * 2003-03-20 2005-02-22 Intel Corporation Composite sacrificial material
TW200428586A (en) * 2003-04-08 2004-12-16 Matsushita Electric Ind Co Ltd Electronic device and the manufacturing method thereof
KR100578737B1 (ko) * 2003-06-25 2006-05-12 학교법인 포항공과대학교 반응성 방사구조 고분자 및 이를 이용한 저유전성 고분자복합체 박막
US6803307B1 (en) * 2003-06-27 2004-10-12 Macronix International Co., Ltd. Method of avoiding enlargement of top critical dimension in contact holes using spacers
JP2005030304A (ja) * 2003-07-14 2005-02-03 Yamaha Motor Co Ltd ドライサンプ形４サイクルエンジンの潤滑装置
US20050011859A1 (en) * 2003-07-15 2005-01-20 Bing Ji Unsaturated oxygenated fluorocarbons for selective aniostropic etch applications
KR100583957B1 (ko) * 2003-12-03 2006-05-26 삼성전자주식회사 희생금속산화막을 채택하여 이중다마신 금속배선을형성하는 방법
US7504727B2 (en) * 2004-05-14 2009-03-17 International Business Machines Corporation Semiconductor interconnect structure utilizing a porous dielectric material as an etch stop layer between adjacent non-porous dielectric materials
US7132374B2 (en) * 2004-08-17 2006-11-07 Cecilia Y. Mak Method for depositing porous films
US20060105567A1 (en) * 2004-11-12 2006-05-18 Intel Corporation Method for forming a dual-damascene structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040081103A (ko) * 2001-12-28 2004-09-20 바이오어레이 솔루션스 리미티드 미립자 어레이 및 제조 방법
KR20040055685A (ko) * 2002-12-20 2004-06-26 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨 전자 디바이스 제조

Also Published As

Publication number Publication date
TW200629412A (en) 2006-08-16
KR20060092118A (ko) 2006-08-22
EP1691410A2 (en) 2006-08-16
EP1691410A3 (en) 2009-09-30
US20060183055A1 (en) 2006-08-17
JP2006237603A (ja) 2006-09-07

Similar Documents

Publication Publication Date Title
KR100767255B1 (ko) 기판 상에 피쳐를 한정하는 방법
KR100984195B1 (ko) 유전체 필름의 물성을 강화하기 위한 활성 화학 공정
JP4028512B2 (ja) 低誘電体材料の作製方法
US8268403B2 (en) Method for forming organic silica film, organic silica film, wiring structure, semiconductor device, and composition for film formation
US7291567B2 (en) Silica-based film, method of forming the same, composition for forming insulating film for semiconductor device, interconnect structure, and semiconductor device
US7122880B2 (en) Compositions for preparing low dielectric materials
EP1246239B1 (en) Method of forming dual damascene structure
KR100893120B1 (ko) 리소그래피 공정용 탑 코트
EP1296365B1 (en) Method of film formation
US8404786B2 (en) Polymer and process for producing the same, composition for forming insulating film, and insulating film and method of forming the same
US8283260B2 (en) Process for restoring dielectric properties
JP2009117817A (ja) 反射防止膜
US20080264672A1 (en) Photoimprintable Low Dielectric Constant Material and Method for Making and Using Same
JP2006516363A (ja) 多孔質低−ｋ材料用の無弗素プラズマ硬化方法
US20070299176A1 (en) Photodefinable low dielectric constant material and method for making and using same
JP2004181838A (ja) 積層膜、積層膜の形成方法、絶縁膜ならびに半導体用基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee