KR20040055685A - 전자 디바이스 제조 - Google Patents

전자 디바이스 제조 Download PDF

Info

Publication number
KR20040055685A
KR20040055685A KR1020030093626A KR20030093626A KR20040055685A KR 20040055685 A KR20040055685 A KR 20040055685A KR 1020030093626 A KR1020030093626 A KR 1020030093626A KR 20030093626 A KR20030093626 A KR 20030093626A KR 20040055685 A KR20040055685 A KR 20040055685A
Authority
KR
South Korea
Prior art keywords
layer
lift
polymer
substrate
organic
Prior art date
Application number
KR1020030093626A
Other languages
English (en)
Inventor
머스조지피.
Original Assignee
롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨 filed Critical 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨
Publication of KR20040055685A publication Critical patent/KR20040055685A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)

Abstract

포토레지스트 및 반사방지 코팅과 같은 가교된 폴리머 층을 제거하기 위해 사용되는 강한 약품에 민감한 물질 층을 하나 이상 함유하는 전자 디바이스 (electronic device)의 제조방법이 제공된다. 가교된 폴리머 층은 기판과 가교된 폴리머 층 사이에 배치된 특정의 제거가능한 층을 사용함으로써 에칭후 용이하게 제거될 수 있다.

Description

전자 디바이스 제조{Electronic device manufacture}
본 발명은 일반적으로 전자 디바이스의 제조 분야에 관한 것이다. 특히, 본 발명은 저 유전상수 물질 또는 강유전성 폴리머를 함유하는 전자 디바이스 분야에 관한 것이다.
전자 디바이스가 더욱 소형화됨에 따라, 전자 산업에서는 전자 소자, 예를 들어 집적회로, 회로판, 멀티칩 모듈(multichip module), 칩 시험 장치 등에서 전기 성능, 예를 들어 크로스토크(crosstalk) 또는 정전 결합(capacitive coupling)을 떨어뜨리지 않고 회로 밀도(density)를 증가시키며, 또한 이들 소자에서 시그널(signal) 전달 속도를 증가시키려는 요구가 계속되고 있다. 이러한 목표를 성취하는 하나의 방법은 소자에 사용된, 층간 또는 금속간 절연체 물질의 유전상수를 감소시키는 것이다.
층간 절연체 물질의 유전상수를 감소시키는 한 방법은 절연체 물질로서 특정 유기 물질을 사용하는 것이다. 또 다른 방법은 절연막내, 특히 무기 유전체 물질내에 매우 작고 균일하게 분산된 기공(pore) 또는 보이드(void)를 도입하는 것이다. 이러한 다공성 유전체 물질은 기공이 존재하지 않는 동일한 유전체 물질에 비해 유전상수를 감소시키고, 가능하게는 실질적으로 감소시킨다.
전자 디바이스, 특히 집적회로의 제조에 사용하기 위한 다양한 유기 및 무기 다공성 유전체 물질이 당업계에 공지되었다. 적합한 유기 유전체 물질은 폴리이미드, 폴리아릴렌 에테르, 폴리아릴렌, 폴리시아누레이트, 폴리벤즈아졸, 벤조사이클로부텐 등과 같은 열경화성 수지를 포함한다. 적합한 무기 유전체 물질은 특히 이산화규소 및 유기 폴리실리카를 포함한다.
일반적으로, 다공성 유전체 물질은 먼저 제거가능한 포로겐을 유전체 물질에 도입하고, 제거가능한 포로겐을 함유하는 유전체 물질을 기판상에 배치하며, 유전체 물질을 경화시킨 다음, 폴리머를 제거하여 다공성 유전체 물질을 형성함으로써 제조된다. 예를 들어, 미국 특허 제 6,271,273호(You 등)에는 다공성 유기 폴리실리카 유전체 물질을 함유하는 집적회로의 형성방법이 개시되어 있다. 미국 특허 제 6,420,441호(Allen 등)에는 다공성 유기 또는 무기 유전체 물질을 함유하는 집적회로의 형성방법이 개시되어 있다.
그후, 패턴은 전형적으로 포토레지스트를, 임의로 반사방지 코팅과 함께 저 유전상수("k") 유전체 물질에 도포하고, 레지스트를 이미지화한 후, 에칭, 예를 들어 반응성-이온 에칭("RIE")을 수행함으로써 다공성 또는 다른 저-유전상수 유전체 물질에서 에칭된다. 이러한 패턴화후, 포토레지스트 및 임의적인 반사방지 코팅이 제거된다. 이러한 공정에 사용되는 포토레지스트 및 임의적인 반사방지 코팅은 전형적으로 가교된 폴리머 코팅이다.
에칭, 예를 들어 RIE의 수행시, 가교된 폴리머 코팅은 제거가 곤란하다. 이들 후-에칭 폴리머 코팅을 제거하는 것이 곤란한 한 이유는 유전체 물질내로 에칭된 피처(feature)의 측벽상과 포토레지스트 및 반사방지 코팅의 노출 부분상에 유기금속 종이 형성되기 때문이다. 매우 강한 폴리머 제거제, 예를 들어 플루오라이드-함유 제거제가 전형적으로 후-에칭 포토레지스트 및 반사방지 코팅 폴리머를 완전히 제거하기 위해 사용된다. 이러한 제거제는 문제를 야기할 수 있다. 예를 들어, 이러한 제거제는 약한 저-k 유전체 물질 또는 강유전성 폴리머 층을 손상시킬 수 있다. 플루오라이드 이온과 같은 제거제는 이러한 저-k 유전체 물질 또는 강유전성 폴리머 층내로 흡수되어 후속 단계에서, 예를 들어 후속 공정 단계동안 또는 심지어 집적회로 사용시 이들 층으로부터 누출되어 장치에 쇼트(short) 또는 다른 문제를 야기할 수 있다. 후-에칭 폴리머 코팅을 제거하는 좀 더 온화한 방법이 상기와 같은 문제들을 방지하기 위하여 요망된다.
발명의 요약
후-에칭 유기 폴리머 코팅, 예를 들어 반사방지 코팅 및 포토레지스트가 본 발명에 따라 저-k 유전체 물질 및 강유전성 폴리머와 같은 민감한 층에 불리한 영향없이 용이하게 제거될 수 있다. 본 발명은 a) 강유전성 폴리머 또는 유전상수 3 이하의 유전체 물질, 또는 이 둘 다의 하나 이상의 층을 포함하는 기판상에 유기 폴리머 물질인 하나 이상의 리프트-오프 층을 배치하고; b) 리프트-오프 층상에 하나 이상의 폴리머 코팅층을 배치한 후; c) 기판을 패턴화하며; d) 코팅 및 리프트-오프 층을 제거하는 단계를 포함하여, 집적회로 장치를 제조하는 방법을 제공한다. 전형적으로, 폴리머 코팅은 가교된 폴리머이다. 패턴화 단계는 전형적으로 반응성 이온 에칭 단계를 포함한다.
또한, 본 발명에 의해 강유전성 폴리머 또는 유전상수 3 이하의 유전체 물질, 또는 이 둘 다의 하나 이상의 층, 유기 폴리머 물질인 하나 이상의 리프트-오프 층 및 리프트-오프 층상의 하나 이상의 폴리머 코팅 층을 포함하는 집적회로 장치가 제공된다.
도 1은 강유전성(ferroelectric) 폴리머 및 리프트-오프(lift-off) 층을 함유하는 집적회로 장치를 나타낸다.
도 2는 저-k 유전체 물질 및 리프트-오프 층을 함유하는 집적회로 장치를 나타낸다.
본 명세서 전반에 걸쳐 사용된 하기 약어들은 달리 명시되지 않는 한 다음과 같은 의미를 갖는다: ℃ = 섭씨온도; ㎚ = 나노미터; g = 그램; wt% = 중량 퍼센트; ℓ= 리터; ㎛ = 미크론 = 마이크로미터; Å = 옹스트롬; 및 rpm = 분당 회전수.
용어 "(메트)아크릴"은 아크릴 및 메타크릴 둘 다를 포함하며, 용어 "(메트)아크릴레이트"는 아크릴레이트 및 메타크릴레이트 둘 다를 포함한다. 마찬가지로, 용어 "(메트)아크릴아미드"는 아크릴아미드 및 메타크릴아미드 둘 다를 포함한다. 용어 "알킬"은 직쇄, 측쇄 및 사이클릭 알킬 그룹을 포함한다. "가교제" 및 "기교결합제"는 본 명세서를 통해 혼용하여 사용된다. "폴리머"는 폴리머 및 올리고머를 의미하며, 또한 호모폴리머 및 코폴리머를 포함한다. 용어 "올리고머" 및 "올리고머성"은 다이머, 트리머, 테트라머 등을 의미한다. "모노머"는 중합될 수 있는 에틸렌 또는 아세틸적으로 불포화된 화합물 또는 축합에 의해 중합가능한 다른 화합물을 의미한다. 이러한 모노머는 하나 이상의 이중 또는 삼중 결합 또는 축합에 의해 중합될 수 있는 그룹을 함유할 수 있다. 본 명세서를 통해 사용된 "피처(feature)"는 기판상의 기하구조를 의미한다. "어퍼처"는 비어 및 트렌치와 같은 매입된(recessed) 피처를 의미한다.
달리 언급되지 않는 한, 모든 양은 중량 퍼센트이며, 모든 비도 중량에 의한다. 모든 수치 범위는 포괄적이고 임의의 순서로 조합될 수 있으나, 단 이러한 수치 범위는 합하여 100% 이하가 되도록 제한됨이 자명하다.
포토레지스트 및 반사방지 코팅과 같은 폴리머 코팅은 집적회로, 마이크로 전기기계("MEMS")장치, 광전자 장치, 반도체 패키징 등과 같은 전자 디바이스의 제조에 널리 사용되고 있다. 전형적으로, 이러한 폴리머 코팅은 가교된 폴리머를 함유한다. 현재의 집적회로는 에칭, 예를 들어 반응성 이온 에칭후 폴리머 코팅을 제거하기 위해 사용되는 특정의 강한 약품에 민감한 저-k 유전체 물질 및/또는강유전성 폴리머의 층과 같은 특정 층을 함유하도록 고안되었다. 에칭 조건, 및 특히 반응성 이온 에칭 조건에 적용되는 폴리머 코팅은 본 명세서를 통해 "후-에칭 폴리머"로 언급된다. 본 발명은 이와 같은 강한 약품을 사용하지 않고 후-에칭 폴리머를 용이하게 제거한다. 따라서, 본 발명은 a) 강유전성 폴리머 또는 유전상수 3 이하의 유전체 물질, 또는 이 둘 다의 하나 이상의 층을 포함하는 기판상에 유기 폴리머 물질인 하나 이상의 리프트-오프 층을 배치하고; b) 리프트-오프 층상에 하나 이상의 폴리머 코팅층을 배치한 후; c) 기판을 패턴화하며; d) 코팅 및 리프트-오프 층을 제거하는 단계를 포함하여, 집적회로 장치를 제조하는 방법을 제공한다. 전형적으로, 패턴화 단계는 RIE와 같은 이온 에칭 단계를 포함한다.
유기 폴리머 물질 층이 가교되지 않고, 베이킹후 후속하여 적용되는 폴리머 코팅 또는 폴리머 코팅을 도포하기 위해 사용되는 용매중에 용해되지 않는 조건으로, 각종 유기 폴리머 물질이 리프트-오프 층으로 사용될 수 있다. 전형적으로, 이러한 유기 폴리머 물질 층은 선형 폴리머를 포함하거나, 가교된 폴리머 입자를 포함할 수 있다. 가교된 폴리머 입자가 사용되는 경우, 이는 가교된 개별적인 폴리머 입자이다. 이 경우, 개별적으로 가교된 폴리머 입자를 함유하는 리프트-오프 층은 그 자체로 가교되지 않는다. 다른 적합한 폴리머가 사용될 수 있으나, 본 발명의 리프트-오프 층으로 유용한 예시적인 유기 폴리머 물질은 폴리이미드 및 폴리아미드를 포함한다. 폴리이미드가 바람직하다. 미국 특허 제 4,451,971호(Milgram)에 개시된 바와 같은 디언하이드라이드와 방향족 지환식 디아민의 코폴리머, 폴리글루타르이미드 등의 폴리이미드를 포함하나, 이들로만 제한되지 않는 다양한 폴리이미드가 사용될 수 있다. 바람직하게, 리프트-오프 층은 폴리글루타르이미드이다.
적합한 폴리글루타르이미드 폴리머는 일반적으로 상업적으로 입수가능하거나, 문헌에 공지된 각종 수단에 의해 제조될 수 있다. 예를 들어, 글리글루타르이미드는 미국 특허 제 4,246,374호(Kopchik)에 개시된 방법에 의해 제조될 수 있다. 이 방법에서, (메트)아크릴 폴리머, 예컨대 폴리(메틸 메타크릴레이트) 또는 폴리(메틸 아크릴레이트)는 암모니아 또는 일차 아민과 반응된다. 이러한 반응은 전형적으로 압축 조건하에 가열하면서 수행된다. 당업자들은 폴리글루타르이미드가 다른 다양한 방법에 의해 제조될 수 있음을 알고 있다. 일반적으로, 폴리글루타르이미드는 이미드화가 1 내지 99%이다. 전형적으로, 폴리글루타르이미드는 이미드화가 10 내지 95%, 특히 20 내지 95%이다.
리프트-오프 층으로 사용하기에 적합한 유기 폴리머 물질은 광범위 분자량을 가질 수 있다. 일반적으로, 이러한 물질들은 250,000 이하의 중량 평균 분자량을 가진다. 전형적으로, 중량 평균 분자량은 150,000 이하이다. 폴리글루타르이미드가 사용되는 경우, 분자량은 전형적으로 150,000 이하 및 보다 전형적으로 50,000 이하이다. 이러한 폴리글루타르이미드는 미국 특허 제 4,636,532호 (Sandford)에 개시된 방법에 따라 또는 다른 적합한 방법에 의해 제조될 수 있다.
리프트-오프 층은 전형적으로 기판상에 하나 이상의 유기 폴리머 물질 및 유기 용매를 함유하는 리프트-오프 층 코팅 조성물을 배치함으로써 형성된다. 유기 폴리머 물질은 전형적으로 조성물의 중량에 기초해 30 중량% 이하, 보다 전형적으로 5 내지 30 중량%의 양으로 존재한다. 특히, 유기 폴리머 물질은 15 중량% 이하 및 보다 특히 10 중량% 이하의 양으로 존재한다. 적합한 유기 용매는 사이클로펜타논 및 사이클로헥사논과 같은 사이클릭 케톤; 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈 및 디메틸프로필렌우레아와 같은 극성 비양성자성 아미드; 셀로솔브 아세테이트, 테트라하이드로푸르푸릴 알콜, 아세톨, 메틸 카비톨 및 2-메톡시에탄올과 같은 알콜; 포름산 및 아세트산과 같은 저급 카복실산; N-알킬모르폴린과 같은 염기성 에테르; 테트라하이드로푸란, 1,3-디옥솔란 및 1,4-디옥산과 같은 사이클릭 에테르 등을 포함하나, 이들로만 한정되는 것은 아니다. 당업자들은 유기 용매의 혼합물일 적절히 사용될 수 있음을 인지할 것이다. 유기 폴리머 물질에 대한 용매가 아닌 다른 용매가 상기 언급된 용매와 조합하여 리프트-오프 층 형성 조성물에 적합한 용매 시스템을 제공할 수 있다.
이러한 리프트-오프 층 조성물은 스핀(spin) 코팅, 롤러(roller) 코팅, 커텐(curtain) 코팅, 브러싱(brushing), 디핑(dipping) 등이 포함되나, 이들로만 한정되지 않는 다양한 수단에 의해 기판상에 배치될 수 있다. 스핀 코팅은 기판상에 조성물을 배치하기에 특히 적합한 방법이다. 적합한 스핀 속도는 1,000 내지 7,000 rpm이고, 전형적으로는 2,500 내지 7,000 rpm이다. 리프트-오프 층의 두께는 광범위하게 달라질 수 있으나, 일반적으로 10,000 Å 이하이다. 전형적으로, 리프트-오프 층의 두께는 5,000 Å 이하, 특히 3,000 Å 이하, 보다 특히 2,500 Å 이하이다. 일반적으로 리프트-오프 층의 두께는 스핀 속도에 의해 부분적으로 조절될 수 있다. 예를 들어, 폴리글루타르이미드 조성물을 약 3,000 rpm의 속도로 스핀 코팅하여 1,000 Å 두께의 리프트-오프 층을 얻을 수 있다.
필수적이지 않지만, 리프트-오프 층 조성물은 예를 들어 광흡수 물질, 계면활성제, 유동 조절제 등이 예시되나, 이들로만 한정되지 않는 하나 이상의 추가의 성분을 추가로 함유할 수 있다. 이러한 추가의 성분들의 존재 여부 및 양은 당업자들의 능력 범위내에서 선택될 수 있다.
적합한 기판은 예를 들어 집적회로, 메모리 장치, MEMS 장치, 반도체 패키징, 인쇄배선판, 광전자 잔치 등이 예시되나 이들로만 한정되지 않는 전자 디바이스의 제조에 사용된다. 바람직하게, 기판은 집적회로 또는 메모리 장치의 제조에 사용된다. 전형적으로, 기판은 가교된 폴리머 층, 예를 들어 포토레지스트 및 반사방지 코팅을 제거하거나 스트립하기 위해 사용되는 강한 약품(예: 플루오라이드 이온, 강염기 등)에 민감한 하나 이상의 층을 함유한다. 용어 "강염기"는 물에 5 중량%의 농도로 첨가되는 경우 pH 10 이상의 용액을 제공하는 염기, 예를 들어 콜린, 테트라메틸암모늄 하이드록사이드, 알칼리 금속 하이드록사이드 등을 의미한다. 이러한 강한 약품에 민감한 예시적인 층은 강유전성 폴리머 및 저-k 유전체 물질이다. 기판이 하나 이상의 임의적인 이들 층 또는 임의적인 이들 층의 조합을 함유할 수 있음이 이해될 것이다. 일례로서, 기판은 하나 이상의 강유전성 폴리머 층 및 하나 이상의 저-k 유전체 물질층을 함유할 수 있다.
기판은 임의의 각종 강유전성 폴리머, 예를 들어 국제특허 공개 제 WO 02/43071(Johansson 등)에 개시된 것을 함유할 수 있다. 예시적인 강유전성 폴리머는 폴리비닐리덴 플루오라이드, 폴리비닐리덴 플루오라이드 코폴리머, 예컨대 트리플루오로에틸렌과의 코폴리머, 폴리비닐리덴 코폴리머, 홀수 나일론, 홀수 아닐론과의 코폴리머, 사이노폴리머, 사이노폴리머와의 코폴리머 등을 포함하나, 이들로만 제한되지 않는다. 이러한 강유전성 폴리머가 메모리 장치에 사용되는 경우, 강유전성 폴리머 층은 전형적으로 그 두께가 1 ㎛ 이하이다. 강유전성 박막은 전형적으로 두께가 0.1 내지 1 ㎛이며, 강유전성 초박막은 전형적으로 두께가 0.1 ㎛ 이하이다.
기판은 또한 임의의 각종 저-k 유전체 물질을 함유할 수 있다. 이러한 저-k 유전체 물질은 전형적으로 유전상수가 3 이하이다. 특히, 저-k 유전체 물질은 유전상수가 2.8 이하, 특히 2.5 이하. 보다 특히 2.2 이하, 및 보다 더 특히 2.0 이하이다. 이러한 저-k 유전체 물질은 유기 또는 무기 또는 유기-무기 하이브리드일 수 있다. 예시적인 저-k 유기 유전체 물질은 폴리아릴렌, 폴리아릴렌 에테르 및 WO 00/31183호(Bruza 등)에 개시된 벤조사이클로부텐, 미국 특허 제 6,093,636 (Carter 등) 및 5,969,088호(Ezzell 등)에 개시된 폴리이미드, 폴리사이클로올레핀, 예를 들어 폴리노보넨 호모폴리머 및 코폴리머 및 폴리디사이클로펜타디엔 호모폴리머 및 코폴리머, 폴리(아릴 에스테르), 폴리(에테르 케톤), 폴리카보네이트, 폴리방향적 탄화수소, 예를 들어 폴리나프탈렌, 폴리퀴녹살린, 폴리(과불소화 탄화수소), 예를 들어 폴리(테트라플루오로에틸렌), 폴리벤족사졸 등을 포함하나, 이들로만 한정되는 것은 아니다. 다른 적합한 저-k 유전체 물질은 예를 들어 미국 특허 제 6,329,118호(Hessein 등) 및 6,365,529호(Hessein 등)에 개시된 바와 같은 광흡수 연료를 함유하는 스핀-온-유리(spin-on-glass)("SOG") 물질 또는스핀-온 폴리머 ("SOP") 물질을 포함한다.
일반적으로, 각종 저-k 무기 유전체 물질이 사용될 수 있다. 적합한 저-k 무기 유전체 물질은 다공성 무기 유전체 물질을 포함한다. 예시적인 다공성 무기 유전체 물질은 다공성 실리카 및 다공성 유기 폴리실리카를 포함한다. 특히 적합한 유기 폴리실리카(또는 유기 실록산) 유전체 물질은 실리콘, 탄소, 산소 및 수소 원자를 함유하는 화합물이다. 전형적으로, 유기 폴리실리카 물질은 하기 화학식 1의 가수분해물 또는 축합물의 폴리머이다:
((RR1SiO)a(R2SiO1.5)b(R3SiO1.5)c(SiO2)d)n
상기 식에서,
R, R1, R2및 R3은 독립적으로 수소, (C1-C6)알킬, 아릴 및 치환된 아릴로부터 선택되고;
a, b, c 및 d는 독립적으로 0 내지 1의 수이며;
n은 약 3 내지 약 10,000의 정수이나;
단 a+b+c+d=1이고; 단 R, R1및 R2중 적어도 하나는 수소가 아니다.
"치환된 아릴"은 그의 수소의 하나 이상이 다른 치환체 그룹, 예를 들어 시아노, 하이드록시, 머캅토, 할로, (C1-C6)알킬, (C1-C6)알콕시 등에 의해 대체된 아릴 그룹을 의미한다. 상기 화학식 (1)에서, a, b 및 c는 각 성분의 몰비를 나타낸다. 이러한 몰비는 0 내지 약 1 사이에서 변화될 수 있다. 전형적으로, a는 0 내지 약 0.8이다. 일반적으로, b는 약 0.2 내지 약 1이다. 특히, c는 0 내지 약 0.8이다. 보다 전형적으로, d는 0 내지 약 0.8이다. 상기 화학식 1에서, n은 반복 단위의 수를 말한다. 축합의 경우, n은 전형적으로 약 3 내지 1,000의 정수이다. 임의의 경화 단계전에 유기 폴리실리카 축합물이 하나 이상의 하이드록실 또는 알콕시 말단 캐핑(capping) 또는 측쇄 작용기를 포함할 수 있음이 인정될 것이다. 이러한 말단 캐핑 또는 측쇄 작용기는 당업자들에게 널리 알려져 있다.
적합한 유기 폴리실리카 유전체 물질은 실세스퀴옥산, 예를 들어 약 500 내지 약 20,000의 수평균 분자량을 가지는 테트라에톡시실란을 조절 가수분해에 의해 부분적으로 축합시킨 바와 같은 부분 축합된 할로실란 또는 알콕시실란, RSiO3또는 R2SiO2(여기서, R은 유기 치환체임)의 조성을 가지는 유기적으로 변형된 실리케이트, 및 모노머 단위로서 Si(OR)4를 가지는 부분 축합된 오르토실리케이트가 포함되나 이들로만 한정되지 않는다. 실세스퀴옥산은 RSiO1.5(여기서, R은 유기 치환체임) 타입의 폴리머 실리케이트 물질이다. 적합한 실세스퀴옥산은 메틸 실세스퀴옥산, 에틸 실세스퀴옥산, 프로필 실세스퀴옥산, 부틸 실세스퀴옥산 등과 같은 알킬 실세스퀴옥산; 페닐 실세스퀴옥산 및 톨릴 실세스퀴옥산과 같은 아릴 실세스퀴옥산; 메틸 실세스퀴옥산과 페닐 실세스퀴옥산의 혼합물과 같은 알킬/아릴 실세스퀴옥산 혼합물; 및 메틸 실세스퀴옥산과 에틸 실세스퀴옥산과 같은 알킬 실세스퀴옥산의 혼합물이다. 유기 폴리실리카가 메틸 실세스퀴옥산을 포함하는 것이 바람직하다. 실세스퀴옥산 물질은 실세스퀴옥산의 호모폴리머, 실세스퀴옥산의 코폴리머 또는 그의 혼합물을 포함한다.
유전체 물질의 혼합물, 예를 들어 두개 이상의 유기, 두개 이상의 무기 또는 하나 이상의 유기 및 하나 이상의 무기 유전체 물질의 혼합물이 사용될 수 있음이 이해될 것이다. 따라서, 알킬/아릴 실세스퀴옥산, 하이드리도/알킬 실세스퀴옥산, 두개 이상의 폴리아릴렌 에테르, 두개 이상의 폴리이미드 등의 혼합물이 사용될 수 있다. 한 구체예로, 유전체 물질의 적합한 혼합물은 무기-유기 하이브리드, 예를 들어 EP 997 497호(Ioka 등)에 개시된 알콕시실란/유기 유전체 물질을 포함한다.
이러한 실리카 또는 유기 폴리실리카 유전체 물질은 일반적으로 포로겐 또는 기공 형성 물질을 사용하여 다공성으로 만들수 있다. 적합한 포로겐은 용매, 폴리머 등을 포함한다. 다공성 저-k 무기 유전체 물질을 형성하는 방법이 미국 특허 제 5,895,263호(Carter 등), 6,271,273호(You 등) 및 6,420,441호(Allen 등)에 기술되어 있다. 또한, 저-k 유기 유전체 물질은 미국 특허 제 6,093,636호에 기술된 바와 같은 방법으로 다공성으로 만들수 있다. 이러한 다공성 저-k 유전층을 형성하는 방법은 당업자들에게 잘 알려져 있다. 예를 들어 미국 특허공개 제 2002/0030297호(Gallagher 등) 및 여기에 인용된 특허들을 참조바람.
기판상에 배치후, 리프트-오프 층 코팅 조성물을 가열하여 임의의 용매를 제거(즉, 소프트 베이킹(soft bake))하여 기판상에 리프트-오프 층을 제공한다. 그후, 하나 이상의 폴리머 코팅, 예를 들어 포토레지스트 또는 반사방지 코팅 조성물이 임의의 통상적인 수단에 의해 리프트-오프 층상에 전형적으로 배치된다. 전형적으로, 이러한 폴리머 코팅은 스핀 코팅에 의해 리프트-오프 층상에 배치된다. 이어서, 폴리머 코팅 조성물을 가열하여 용매를 제거한다. 폴리머 조성물이 반사방지 코팅 조성물인 경우, 이것은 이후 반사방지 코팅상에 임의의 포토레지스트를 배치하기 전에 경화(가교)된다. 이러한 경화 단계는 임의의 적합한 수단, 예를 들어 가열, 조사, 또는 가열과 조사의 조합으로 행해질 수 있다. 한 구체예로, 하나 이상의 포토레지스트 조성물 층이 리프트-오프 층상에 배치된다. 다른 구체예로, 하나 이상의 반사반지 코팅층이 리프트-오프 층상에 배치된 후, 하나 이상의 포토레지스트 층이 반사방지 코팅층(들)상에 배치된다.
포지티브(positive) 작용성 및 네거티브(negetive) 작용성 레지스트를 포함한 각종 포토레지스트가 적절히 사용될 수 있다. 적합한 포토레지스트는 Shipley Company, Marlborough, MA로부터 입수가능하다. Shipley에 의해 AR3, AR5 및 AR7의 상품명으로 시판되는 것을 포함하여 각종 반사방지 코팅이 본 발명에 사용될 수 있다. 다른 적합한 반사방지 코팅은 Brewer Science, Inc., Rolla, Missouri로부터 입수가능한 것이다.
이어서, 포토레지스트 층은 화학 조사선을 사용하여 마스크를 통해 이미지화된다. 사용되는 조사선의 선택은 선택된 특정 포토레지스트에 따라 달라질 것이며, 당업자들은 알고 있다. 이미지화후, 포토레지스트 층을 현상하여 패턴을 형성한다. 이어서, 패턴은 예를 들어 반응성 이온 에칭과 같은 에칭에 의해 하부층으로 전사된다. 이러한 에칭은 하부층에 어퍼처를 형성한다. 또한, 이러한 에칭은 특히 특정의 유기금속 종을 함유하는 후-에칭 폴리머를 형성한다.
도 1은 기판(5), 강유전성 폴리머 층(10), 금속층(15), 리프트-오프 층(20) 및 포토레지스트 층(25)을 순서대로 포함하는 집적회로 장치를 나타낸다. 구조는 예를 들어 RIE에 의해 패턴(에칭)화되어 어퍼처(30)를 제공한다. 도 2는 기판(5), 저-k 유전체 물질(12), 리프트-오프 층(20) 및 포토레지스트 층(25)을 순서대로 포함하는 집적회로 장치를 나타낸다. 구조는 예를 들어 RIE에 의해 패턴(에칭)화되어 어퍼처(32)를 제공한다.
패턴화 전사후, 기술된 바와 같이 포토레지스트 및 반사방지 코팅은 제거된다. 본 발명의 리프트-오프 층의 이점은 가교된 포토레지스트, 반사방지 코팅 또는 이들의 조합물을 제거하는데 온화한 제거 조건이 사용될 수 있다는 것이다. 후-에칭 코팅을 제거하기 위해, 기판은 하나 이상의 용매와 접촉된다. 용매는 단독으로 또는 하나 이상의 산 또는 하나 이상의 염기를 추가로 포함하는 조성물로 사용될 수 있다. 리프트-오프 층 코팅 조성물을 제조하기 위해 사용된 상술된 임의의 용매가 리프트-오프 층을 제거하기에 적합하다. 리프트-오프 층을 제거하기 위해 특히 유용한 용매는 사이클로펜타논 및 사이클로헥사논과 같은 사이클릭 케톤이다. 적합한 염기는 수성 알칼리, 예를 들어 알칼리 금속 하이드록사이드, 테트라메틸암모늄 하이드록사이드와 같은 테트라알킬암모늄 하이드록사이드 및 다른 아민을 포함한다. 이론적인 결부없이, 용매는 리프트-오프 층을 제거하기 때문에 리프트-오프 층 위에 놓인 후-에칭 폴리머 층도 제거된다. 따라서, 본 발명의 다른 이점은 전형적으로 플루오라이드 이온, 강염기 등과 같은 강한 약품을 사용하여야만 제거될 수 있는 후-에칭 폴리머가 본 발명에 따라 용이하게 완벽히 제거될 수 있다는 것이다. 이러한 리프트-오프 층의 제거후, 기판은 추가의 공정전에 예를 들어 물 또는 유기 용매로 임의로 세정되며 임의로 건조된다.
본 발명의 추가의 이점은 pH가 10 이상인 플루오라이드 이온을 함유하는 것 등과 같은 통상적인 강염기 제거제가 리프트-오프 층을 제거하는데 여전히 사용될 수 있다는 것이다. 리프트-오프 층의 제거 용이성은 리프트-오프 층이 존재하지 않는 후-에칭 폴리머를 제거하기 위해 필요한 것보다 단시간동안 또는 저 농도로 또는 저온에서 또는 이들의 임의적인 조합으로 후-에칭 폴리머를 통상적인 강염기 제거제와 접촉시켜 후-에칭 폴리머를 제거할 수 있게 한다. 이러한 접촉 시간의 단축, 온도 강하 및 강염기 농도의 감소는 민감한 물질 층, 예를 들어 저-k 유전체 물질 및 강유전성 폴리머를 손상시키지 않거나 손상을 감소시키면서 후-에칭 폴리머를 제거하도록 한다.
따라서, 본 발명은 또한 강유전성 폴리머, 유전상수 3 이하의 유전체 물질 층 또는 이 둘 다의 하나 이상의 층, 유기 폴리머 물질인 하나 이상의 리프트-오프 층 및 리프트-오프 층상의 하나 이상의 폴리머 코팅층을 포함하는 집적회로 장치를 제공한다. 전형적으로, 폴리머 코팅은 가교된 코팅이다. 보다 전형적으로, 폴리머 코팅은 후-에칭 폴리머이다.
하기 실시예는 본 발명의 보다 다양한 측면을 설명하고자 의도된 것이며, 본 발명의 범위를 어떤 측면으로도 제한하고자 의도된 것은 아니다.
실시예 1
폴리글루타르이미드(중량 평균 분자량 50,000 이하)를 사이클로펜타논과 3 내지 7%의 고체를 제공하는 양으로 배합하여 리프트-오프 층 코팅 조성물을 제조하였다.
리프트-오프 층 코팅 조성물을 강유전성 폴리머 층을 함유하며 집적회로의 제조에 사용되는 기판상에 스핀 코팅하였다. 스핀 속도는 3,000 rpm이고, 리프트-오프 층은 두께가 약 1,000 Å이다. 그후, 기판을 베이킹하여 용매를 제거하였다. 용매가 제거되면 포토레지스트(예를 들어 Shipley Company, Marlborough, MA에서 시판하는 것)를 리프트-오프 층상에 침착시켰다(예를 들어 스핀 코팅에 의해). 이어서, 포토레지스트를 소프트 베이킹하여 용매를 제거한 다음, 필요에 따라 추가로 경화시켰다. 그후, 포토레지스트를 조사선, 예를 들어 적절한 파장의 광 또는 e-빔에 마스크를 통해 노광하여 이미지를 제공하였다. 노광후, 포토레지스트를 적합한 현상액(예를 들어 Shipley Company로부터 시판하는 것)을 사용하여 현상하고, 이미지를 반응성 이온 에칭과 같은 적절한 전사 기술을 이용하여 기판으로 이미지화여 기판을 패턴화하였다. 에칭은 기판상의 층에 어퍼처를 형성한다. 에칭후, 기판을 제거제로서 용매(예: 사이클로펜타논)과 접촉시켜 포토레지스트를 완전히 제거하였다. 사이클로펜타논은 리프트-오프 층을 제거하며, 그 결과 리프트-오프 층 위에 놓여진 포토레지스트 층이 제거된다.
실시예 2
기판이 다공성 유기 폴리실리카 유전체 물질(저-k 유전체 물질) 층을 함유하며 제거제가 테트라하이드로푸르푸릴 알콜인 것을 제외하고 실시예 1의 과정을 반복하였다.
실시예 3
기판이 다공성 유기 폴리실리카 유전체 물질(저-k 유전체 물질) 층 및 강유전성 폴리머 층을 함유하며 제거제가 사이클로헥사논인 것을 제외하고 실시예 1의 과정을 반복하였다.
실시예 4
반사방지 코팅(예를 들어 Shipley에서 시판하는 AR7)이 리프트-오프 층상에 배치된 후 경화되는 것을 제외하고 실시예 2의 과정을 반복하였다. 반사방지 층의 경화후, 포토레지스트를 경화된 반사방지 층상에 배치하고, 실시예 2의 과정을 수행하였다.
실시예 5
폴리글루타르이미드(중량 평균 분자량 50,000 이하)를 사이클로펜타논과 3 내지 7%의 고체를 제공하는 양으로 배합하여 리프트-오프 층 코팅 조성물을 제조하였다.
리프트-오프 층 코팅 조성물을 여러개의 웨이퍼상에 스핀 코팅하였다. 스핀 속도는 3,000 rpm이고, 리프트-오프 층("LOL")은 두께가 약 1,750 Å이다. 그후, 웨이퍼를 베이킹하여 용매를 제거하였다. 웨이퍼 한 세트(세트 A)를 열판상에 120 ℃에서 10 분간 베이킹하였다. 다른 세트의 웨이퍼(세트 B)를 열판상에 120 ℃에서 30 분간 베이킹하였다. 두 세트의 웨이퍼 샘플을 23 ℃에서 다양한 제거제로 처리하여 리프트-오프 층이 제거되는 시간을 측정하였다. 결과가 하기 표 1에 나타나 있다.
강유전성 폴리머 층을 리프트-오프 층을 함유하지 않는 여러개의 웨이퍼(세트 C)상에 배치하였다. 그후, 이들 웨이퍼를 23 ℃에서 표 1에 기술된 다양한 제거제와 3 분간 접촉시키고, 제거된 강유전성 폴리머의 양을 측정하였다.
제거제 웨이퍼 세트 A 웨이퍼 세트 B 제거된 강유전성 폴리머LOL 제거시간(초) LOL 제거시간(초) 층 두께 (Å)
A <10 <10 <2B 10-20 10-20 <5C <10 <10 <1D 30 50 <1E 15 20 층 리프트F 15 15 층 리프트G 20 20 <2
제거제 A는 계면활성제를 함유하지 않으나 알루미늄을 에칭할 수 있는 시판되고 있는 테트라메틸암모늄 하이드록사이드 기제 현상액이다. 제거제 B는 알루미늄에 대한 공격을 최소화하는 메타실리케이트 기제 현상액이다. 제거제 C는 구리 및 알루미늄 공격 억제제를 함유하는 아민 기제 폴리머 스트리퍼이다. 제거제D는 사이클로펜타논이다. 제거제 E는 pH가 중성인 시판되고 있는 용매 블렌드 폴리머 스트리퍼이다. 제거제 F는 시판되고 있는 알칼리성 N-메틸 피롤리돈 기제 폴리머 현상액이다. 제거제 G는 알루미늄을 에칭할 수 있는 글리콜 에테르 및 아민의 조합물이다. 상기 데이터로부터, 제거제 A 내지 D 및 G는 강유전성 폴리머 층에 영향을 주지않고 LOL을 제거할 수 있음이 명백하다. 이에 반해, 시판 폴리머 스트리퍼(제거제 E 및 F)는 LOL을 제거할 뿐만 아니라 강유전성 폴리머 층도 제거한다.

Claims (10)

  1. a) 강유전성(ferroelectric) 폴리머 또는 유전상수 3 이하의 유전체 물질, 또는 이 둘 다의 하나 이상의 층을 포함하는 기판상에 유기 폴리머 물질인 하나 이상의 리프트-오프(lift-off) 층을 배치하고; b) 리프트-오프 층상에 하나 이상의 가교된 코팅층을 배치한 후; c) 기판을 패턴화하며; d) 코팅 및 리프트-오프 층을 제거하는 단계를 포함하는 것을 특징으로 하여, 집적회로 장치(device)를 제조하는 방법.
  2. 제 1 항에 있어서, 리프트-오프 층이 폴리글루타르이미드를 포함하는 방법.
  3. 제 2 항에 있어서, 폴리글루타르이미드의 분자량이 50,000 이하인 방법.
  4. 제 1 항 내지 3 항중 어느 한 항에 있어서, 리프트-오프 층이 광흡수 물질을 추가로 포함하는 방법.
  5. 제 1 항 내지 4 항중 어느 한 항에 있어서, 리프트-오프 층이 가교된 폴리머 입자를 포함하는 방법.
  6. 제 1 항 내지 5 항중 어느 한 항에 있어서, 유전체 물질의 유전상수가 2.8이하인 방법.
  7. 제 1 항 내지 6 항중 어느 한 항에 있어서, 리프트-오프 층이 용매와의 접촉에 의해 제거되는 방법.
  8. 제 1 항 내지 7 항중 어느 한 항에 있어서, 리프트-오프 층의 두께가 2,500 Å 이하인 방법.
  9. 강유전성 폴리머 또는 유전상수 3 이하의 유전체 물질, 또는 이 둘 다의 하나 이상의 층, 유기 폴리머 물질인 하나 이상의 리프트-오프 층 및 리프트-오프 층상의 하나 이상의 가교된 코팅 층을 포함하는 집적회로 장치.
  10. 제 9 항에 있어서, 유전체 물질의 유전상수가 3 이하인 방법.
KR1020030093626A 2002-12-20 2003-12-19 전자 디바이스 제조 KR20040055685A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US43597502P 2002-12-20 2002-12-20
US60/435,975 2002-12-20

Publications (1)

Publication Number Publication Date
KR20040055685A true KR20040055685A (ko) 2004-06-26

Family

ID=32393634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030093626A KR20040055685A (ko) 2002-12-20 2003-12-19 전자 디바이스 제조

Country Status (6)

Country Link
US (1) US7056824B2 (ko)
EP (1) EP1431823A2 (ko)
JP (1) JP2004207731A (ko)
KR (1) KR20040055685A (ko)
CN (1) CN1521565A (ko)
TW (1) TWI248138B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100767255B1 (ko) * 2005-02-15 2007-10-17 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 기판 상에 피쳐를 한정하는 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119031B2 (en) * 2004-06-28 2006-10-10 Micron Technology, Inc. Methods of forming patterned photoresist layers over semiconductor substrates
US20060000493A1 (en) * 2004-06-30 2006-01-05 Steger Richard M Chemical-mechanical post-etch removal of photoresist in polymer memory fabrication
US7846017B2 (en) * 2004-07-06 2010-12-07 Igt Methods and apparatus for facilitating remote viewing of gaming outcomes
US7090782B1 (en) * 2004-09-03 2006-08-15 Lam Research Corporation Etch with uniformity control
US20060105567A1 (en) * 2004-11-12 2006-05-18 Intel Corporation Method for forming a dual-damascene structure
US7753797B2 (en) * 2005-03-18 2010-07-13 Igt Security methods and apparatus for a tangible medium containing wagering game outcomes
US20070286941A1 (en) * 2006-06-13 2007-12-13 Bin Huang Surface treatment of a polymeric stent
US7998524B2 (en) 2007-12-10 2011-08-16 Abbott Cardiovascular Systems Inc. Methods to improve adhesion of polymer coatings over stents
EP2430653B1 (en) * 2009-05-08 2019-03-13 1366 Technologies Inc. Porous lift-off layer for selective removal of deposited films
US9102901B2 (en) * 2012-12-20 2015-08-11 Rohm And Haas Electronic Materials Llc Methods and compositions for removal of metal hardmasks
KR102053921B1 (ko) * 2019-03-13 2019-12-09 영창케미칼 주식회사 반도체 제조 공정에 있어서 식각 패턴 신규 형성 방법
TW202128722A (zh) 2019-09-30 2021-08-01 美商慧盛材料美國有限責任公司 用於製造半導體裝置期間之選擇性移除氮化矽之蝕刻組合物及方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246374A (en) 1979-04-23 1981-01-20 Rohm And Haas Company Imidized acrylic polymers
US4451971A (en) 1982-08-02 1984-06-05 Fairchild Camera And Instrument Corporation Lift-off wafer processing
US4524121A (en) 1983-11-21 1985-06-18 Rohm And Haas Company Positive photoresists containing preformed polyglutarimide polymer
US4636532A (en) 1985-10-11 1987-01-13 Shipley Company Inc. Method for preparing polyglutarimide having a lower molecular weight and a low polydispersity
US5731385A (en) 1993-12-16 1998-03-24 International Business Machines Corporation Polymeric dyes for antireflective coatings
EP0690494B1 (de) * 1994-06-27 2004-03-17 Infineon Technologies AG Verbindungs- und Aufbautechnik für Multichip-Module
US5944975A (en) 1996-03-26 1999-08-31 Texas Instruments Incorporated Method of forming a lift-off layer having controlled adhesion strength
TW476019B (en) * 1999-05-27 2002-02-11 Winbond Electronics Corp Method for forming crosslinking photoresist
US6805139B1 (en) * 1999-10-20 2004-10-19 Mattson Technology, Inc. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US6352909B1 (en) 2000-01-06 2002-03-05 Silicon Wafer Technologies, Inc. Process for lift-off of a layer from a substrate
NO20005980L (no) 2000-11-27 2002-05-28 Thin Film Electronics Ab Ferroelektrisk minnekrets og fremgangsmåte ved dens fremstilling
US6798003B2 (en) * 2001-07-20 2004-09-28 Intel Corporation Reliable adhesion layer interface structure for polymer memory electrode and method of making same
JP3810309B2 (ja) * 2001-12-03 2006-08-16 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6878500B2 (en) 2002-04-06 2005-04-12 Marlborough, Stripping method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100767255B1 (ko) * 2005-02-15 2007-10-17 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 기판 상에 피쳐를 한정하는 방법

Also Published As

Publication number Publication date
EP1431823A2 (en) 2004-06-23
JP2004207731A (ja) 2004-07-22
US20040224528A1 (en) 2004-11-11
TW200414375A (en) 2004-08-01
US7056824B2 (en) 2006-06-06
TWI248138B (en) 2006-01-21
CN1521565A (zh) 2004-08-18

Similar Documents

Publication Publication Date Title
JP6643411B2 (ja) 湿式剥離性シリコン含有反射防止剤
KR100893120B1 (ko) 리소그래피 공정용 탑 코트
US20110117746A1 (en) Coating composition and pattern forming method
JP6458799B2 (ja) パターン形成方法
KR101820195B1 (ko) 반사방지 코팅 조성물 및 이의 방법
US7056824B2 (en) Electronic device manufacture
KR20090122460A (ko) 3-층 패터닝 적용용 조성물, 코팅 및 필름 및 이의 제조방법
JP3951124B2 (ja) 絶縁膜
KR20020028820A (ko) 반사방지 조성물
JP7520137B2 (ja) 電子機器製造水溶液、レジストパターンの製造方法およびデバイスの製造方法
WO2010032796A1 (ja) サイドウォール形成用組成物
KR101713689B1 (ko) 패턴 반전막 형성용 조성물 및 반전 패턴 형성 방법
JP2001098224A (ja) シリカ系被膜、シリカ系被膜の形成方法及びシリカ系被膜を有する電子部品
JP5099979B2 (ja) ネガ型感光性樹脂組成物、パターンの製造方法及び電子部品
WO2016111210A1 (ja) シリコン含有膜形成用組成物及び該組成物を用いたパターン形成方法
JP2001098218A (ja) シリカ系被膜、シリカ系被膜の形成方法及びシリカ系被膜を有する電子部品
US5667922A (en) Method of semiconductor fabrication utilizing rinse of polyimide film
KR101682021B1 (ko) 하드마스크 조성물 및 상기 하드마스크 조성물을 사용하는 패턴형성방법
JPWO2009096480A1 (ja) ハードマスク用除去組成物および除去方法
JP6565649B2 (ja) ケイ素含有膜除去方法
JP2000058540A (ja) 低誘電率絶縁膜形成用組成物および低誘電率絶縁膜形成方法
KR100493855B1 (ko) 실록산계 수지 및 이를 이용한 저유전성 패턴막의 형성방법
KR20140038809A (ko) 스핀 온 카본 하드마스크용 중합체를 포함하는 스핀 온 카본 하드마스크 조성물 및 이를 이용한 반도체 소자의 패턴 형성 방법
KR19990023964A (ko) 절연 박막의 제조방법
JP7418516B2 (ja) ハードマスク組成物、ハードマスク層およびパターン形成方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid