CN1521565A - 电子器件的制造 - Google Patents

电子器件的制造 Download PDF

Info

Publication number
CN1521565A
CN1521565A CNA2003101249615A CN200310124961A CN1521565A CN 1521565 A CN1521565 A CN 1521565A CN A2003101249615 A CNA2003101249615 A CN A2003101249615A CN 200310124961 A CN200310124961 A CN 200310124961A CN 1521565 A CN1521565 A CN 1521565A
Authority
CN
China
Prior art keywords
peel ply
polymer
substrate
poly
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2003101249615A
Other languages
English (en)
Inventor
Gp
G·P·米尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPOREI CORP
Rohm and Haas Electronic Materials LLC
Original Assignee
SIPOREI CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPOREI CORP filed Critical SIPOREI CORP
Publication of CN1521565A publication Critical patent/CN1521565A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)

Abstract

提供制造电子器件的方法，该电子器件包含一个或多个对强化学品敏感的材料层，该化学品用于除去交联的聚合物层如光刻胶和抗反射涂层。可以容易地在蚀刻之后，通过使用位于衬底和交联聚合物层之间的某些可除去层除去交联的聚合物层。

Description

电子器件的制造
发明背景
本发明一般涉及制造电子器件的领域。特别地，本发明涉及包含低介电常数材料或铁电聚合物的电子器件的领域。
由于电子器件变得更小，在电子工业中持续需要增加电子组件，如集成电路、电路板、多芯片模块、芯片测试器件等的电路密度而不劣化电性能，如串扰耦合或电容耦合，也持续需要增加这些组件中信号传播的速度。实现这些目的的一种方法是降低用于组件的中间层，或金属间，绝缘材料的介电常数。
用于降低中间层绝缘材料介电常数的一种方法是使用某些有机材料作为绝缘材料。另一种方法是在绝缘膜中引入非常小，均匀分散的孔或空隙，特别是在无机介电材料中。与没有孔存在的相同介电材料相比，这样的多孔介电材料具有降低的，和可能基本降低的介电常数。
在电子器件，特别是集成电路的制造中，各种有机和无机介电材料是本领域已知的。合适的有机介电材料包括热固性塑料如聚酰亚胺、聚亚芳基醚、聚亚芳基、聚氰尿酸酯、聚吲哚、苯并环丁烯等。其中，合适的无机介电材料包括二氧化硅和有机聚二氧化硅。
一般情况下，多孔介电材料通过如下方式制备：首先向介电材料中引入可除去成孔剂，将包含可除去成孔剂的介电材料布置到衬底上，固化介电材料和然后除去聚合物以形成多孔介电材料。例如，美国专利号6,271,273(You等人)公开了形成包含多孔有机聚二氧化硅介电材料的集成电路的方法。美国专利号6,420,441(Allen等人)公开了形成包含多孔有机或无机介电材料的集成电路的方法。
典型地通过施加光刻胶，非必要地与抗反射涂料结合，到低k介电材料，和将抗蚀剂成像，随后进行蚀刻，如反应性离子蚀刻(“RIE”)，在多孔或其它低介电常数(“低k”)介电材料中按图案蚀刻。在这样形成图案之后，除去光刻胶和任何非必要的抗反射涂料。用于这样工艺的光刻胶和非必要抗反射涂料典型地是交联的聚合物涂料。
当蚀刻时，如采用RIE时，这样的交联聚合物涂料难以除去。难以除去这些蚀刻后聚合物涂层的一个原因是在光刻胶和抗反射涂料曝光部分上和在蚀刻入介电材料的几何特征侧壁上有机金属物质的形成。非常强的聚合物去除剂，如含氟化物去除剂必须典型地用于完全除去这样的蚀刻后光刻胶和抗反射涂料聚合物。这样的去除剂可引起问题。例如，这样的去除剂可损害脆弱的低k介电材料或铁电聚合物层。去除剂，如氟化物离子，可吸收入这样的低k介电材料或铁电聚合物层和在随后的时间，如在随后的加工步骤期间或甚至在集成电路的使用期间渗出该层，它可在器件中引起短路或其它问题。需要除去这样蚀刻后聚合物涂料的更温和方法以防止这样的问题。
发明内容
可以根据本发明容易地除去蚀刻后的有机聚合物涂料，如抗反射涂料和光刻胶而没有不利地影响敏感层如低k介电材料和铁电聚合物。本发明提供一种制造集成电路器件的方法，该方法包括如下步骤：a)在衬底上布置一个或多个剥离层；b)在剥离层上布置一个或多个聚合物涂料的层；c)将衬底形成图案；和d)除去涂料和剥离层，其中衬底包括铁电聚合物、介电材料或两者的一个或多个层，其中介电材料的介电常数为≤3和其中剥离层是有机聚合物材料。典型地，聚合物涂料是交联的聚合物。形成图案步骤典型地包括反应性离子蚀刻步骤。
本发明也提供一种集成电路器件，该集成电路器件包括铁电聚合物、介电常数为≤3的介电材料或两者的一个或多个层，一个或多个剥离层和在剥离层上的一个或多个聚合物涂料层，其中剥离层是有机聚合物材料。
附图说明
图1说明包含铁电聚合物和剥离层的集成电路器件。
图2说明包含低k介电材料和剥离层的集成电路器件。
具体实施方式
除非上下文清楚地表示其它含义，在整个本说明书中使用的如下缩写应当具有如下含义：℃＝摄氏度；nm＝纳米；g＝克；％wt＝重量百分比；L＝升；μm＝微米(micron)＝微米(micrometer)；＝埃；和rpm＝每分钟转数。
术语“(甲基)丙烯酸类”包括丙烯酸类和甲基丙烯酸类两者和术语“(甲基)丙烯酸酯”包括丙烯酸酯和甲基丙烯酸酯两者。同样，术语“(甲基)丙烯酰胺”包括丙烯酰胺和甲基丙烯酰胺两者。术语“烷基”包括直链、支化和环状烷基。“交联剂(cross-linker)”和“交联剂(cross-linkin agent)”在整个此说明书中可互换使用。“聚合物”表示聚合物和低聚物，和也包括均聚物和共聚物。术语“低聚物”和“低聚物的”表示二聚体、三聚体、四聚体等。“单体”表示能够被聚合的任何烯属或炔属不饱和化合物或能够缩聚的其它化合物。这样的单体可包含一个或多个双键或三键或能够缩聚的基团。在整个说明书中使用的“几何特征”表示衬底上的几何情况。“孔”表示凹陷的特征，如通道和沟槽。
除非另外说明，所有的数量是重量百分比和所有的比例按重量计。所有的数字范围是包括性的和可以任何顺序结合，除了其中清楚的是这样的数字范围合计为100％。
聚合物涂料，如光刻胶和抗反射涂料，广泛用于电子器件，如集成电路、微电子-机械(“MEMS”)器件、光电子器件、半导体组件等的制连典型地，这样的聚合物涂料包含交联的聚合物。目前的集成电路设计包含某些层，如低k介电材料和/或铁电聚合物的层，它们对在蚀刻，如反应性离子蚀刻之后用于除去聚合物涂料的某些强化学品敏感。在整个此说明书中，已经经受蚀刻条件，和特别是反应性离子蚀刻条件的聚合物涂料称为“蚀刻后聚合物”。本发明提供这样不使用这样的强化学品就容易脱除的蚀刻后聚合物。因此，本发明提供一种制造集成电路器件的方法，该方法包括如下步骤：a)在衬底上布置一个或多个剥离层；b)在剥离层上布置一个或多个聚合物涂料的层；c)将衬底形成图案；和d)除去涂料和剥离层，其中衬底包括铁电聚合物、介电材料或两者的一个或多个层，其中介电材料的介电常数为≤3和其中剥离层是有机聚合物材料。典型地，形成图案的步骤包括离子蚀刻步骤，如RIE。
很多种有机聚合物材料可用作剥离层，条件是这样的有机聚合物材料不是交联的，并且在焙烧之后，并不溶于随后涂敷的聚合物涂料或溶于用于涂敷聚合物涂料的溶剂。典型地，这样的有机聚合物材料包括线性聚合物或可以包括交联聚合物粒子。当使用交联聚合物粒子时，它是交联的单个聚合物粒子。在这样的情况下，包含单个交联聚合物粒子剥离层自身不是交联的。尽管可以使用其它合适的聚合物，用作本发明剥离层的示例有机聚合物材料包括聚酰亚胺和聚酰胺。优选是聚酰亚胺。可以使用很多种聚酰亚胺如，但不限于是芳族环脂族二胺和二酸酐的共聚物的聚酰亚胺，如在美国专利号4,451,971(Milgram)中公开的那些、聚戊二酰亚胺等。优选，剥离层是聚戊二酰亚胺。
合适的聚戊二酰亚胺聚合物是一般市售的或可以由文献中已知的各种方法制备。例如，可以由公开于美国专利号4,246,374(Kopchik)的方法制备聚戊二酰亚胺。在此方法中，将(甲基)丙烯酸类聚合物，如聚(甲基丙烯酸甲酯)或聚(丙烯酸甲酯)与氨或伯胺反应。这样的反应典型地在加压条件下采用加热进行。由本领域技术人员理解聚戊二酰亚胺可以由各种其它方法制备。一般情况下，聚戊二酰亚胺可具有1-99％酰亚胺化。典型地，聚戊二酰亚胺具有10-95％酰亚胺化，和特别地20-95％酰亚胺化。
适于用作剥离层的有机聚合物材料可具有宽范围的分子量。一般情况下，这样材料的重均分子量至多为250,000。典型地，重均分子量至多为150,000。当使用聚戊二酰亚胺时，分子量典型地至多为150,000和更典型地至多50,000。这样的聚戊二酰亚胺可以根据公开于美国专利号4,636,532(Sandford)的方法，或由其它合适的方法制备。
典型地通过在衬底上布置剥离层涂料组合物而形成剥离层，该涂料组合物包括一种或多种有机聚合物材料和有机溶剂。有机聚合物材料典型地在这样的组合物中以≤30wt％的数量，和更典型地以5-30wt％的数量存在，基于组合物的重量计。具体地，有机聚合物材料的以≤15wt％的数量和更具体≤10wt％的数量存在。合适的有机溶剂非限制性地包括环酮如环戊酮和环己酮；极性非质子酰胺如二甲基甲酰胺、二甲基乙酰胺、N-甲基吡咯烷酮和二甲基亚丙基脲；醇如乙酸溶纤剂、四氢糠醇、丙酮醇(acetol)、甲基卡必醇、和2-甲氧基乙醇；小分子羧酸如甲酸和乙酸；碱性醚如N-烷基吗啉如，环醚如四氢呋喃、1，3-二氧戊环和1，4-二噁烷等。本领域技术人员理解可以合适地使用有机溶剂的混合物。可以将不是有机聚合物材料溶剂的其它溶剂与上述溶剂结合以提供适于剥离层形成组合物的溶剂体系。
可以通过各种措施，该非限制性地措施包括旋涂、辊涂、帘涂、刷涂、浸渍等，将这样的剥离层组合物布置在衬底上。旋涂是在衬底上布置组合物的特别合适方法。合适的旋转速度是1000-7000rpm和典型地为2500-7000。剥离层的厚度可在宽范围内变化，但一般为≤10,000埃。典型地，剥离层厚度为≤5000埃，具体地≤3000埃，和更具体地≤2500埃。一般情况下，可以部分由旋转速度控制剥离层的厚度。例如，可以在大约3000rpm的速率下通过旋涂聚戊二酰亚胺组合物而获得1000埃厚的剥离层。
尽管不要求，剥离层组合物可进一步包含一种或多种另外的组分，如但不限于吸光材料，表面活性剂，流动改性剂等。这样的另外组分是否存在和以什么数量存在是本领域技术人员已知的。
合适的衬底是用于电子器件，如非限制性地集成电路、存储器器件、MEMS器件、半导体组件、印刷接线板、光电子器件等制造的任何衬底。优选，衬底用于集成电路或存储器器件的制造。典型地，衬底包含一个或多个对强化学品(如氟化物离子、强碱等)敏感的层，该强化学品用于脱除或除去交联的聚合物层，如光刻胶和抗反射涂料。术语“强碱”表示当以5wt％浓度加入到水中时，提供溶液的pH≥10的碱。如氯、氢氧化四甲基铵、碱金属氢氧化物等。对这样强化学品敏感的示例层是铁电聚合物和低k介电材料。可理解衬底可包含一个或多个任何这些层或任何这些层的结合。作为实例，该衬底可包含一个或多个铁电聚合物层和一个或多个低k介电材料层。
衬底可包含很多种铁电聚合物的任何聚合物，如在国际专利公开号WO02/43071(Johansson等人)中公开的那些。示例的铁电聚合物非限制性地包括聚偏二氟乙烯、聚偏二氟乙烯共聚物如与三氟乙烯的共聚物、聚亚乙烯基共聚物、奇数尼龙、与奇数尼龙的共聚物、氰基聚合物(cynopolymer)、与氰基聚合物的共聚物等。当这样的铁电聚合物用于存储器器件时，铁电聚合物的层厚度典型地为≤1μm。铁电薄膜的厚度典型地为0.1-1μm，而铁电超薄膜的厚度典型地为≤.1μm。
衬底也可包含任何种类低k介电材料。这样的低k介电材料的介电常数典型地为≤3。特别地，低k介电材料的介电常数典型地为≤2.8，具体地≤2.5，更特别地≤2.2，和仍然更具体地≤2.0。这样的低k介电材料可以是有机或无机的或有机-无机混合物。示例的低k有机介电材料非限制性地包括公开于WO00/31183(Bruza等人)的聚亚芳基、聚亚芳基醚和苯并环丁烯、公开于美国专利号6,093,636(Carter等人)和5,969,088(Ezzell等人)的聚酰亚胺、聚环烯烃，如聚降冰片烯均聚物和共聚物和聚二环戊二烯均聚物和共聚物、聚(芳基酯)、聚(醚酮)、聚碳酸酯、聚芳族烃如聚萘、聚喹喔啉、聚(全氟化烃)如聚(四氟乙烯)、聚苯并噁唑等。其它合适的低k介电材料包括含吸光染料的在玻璃上旋转涂(“SOG”)材料或在聚合物上旋转涂(“SOP”)材料，如公开于美国专利号6,329,118(Hussein等人)和6,365,529(Hussein等人)的那些。
一般情况下，可以使用很多种低k无机介电材料。合适的低k无机介电材料包括多孔无机介电材料。示例的多孔无机介电材料包括多孔二氧化硅和多孔有机聚二氧化硅。特别合适的有机聚二氧化硅(或有机硅氧烷)介电材料是包括硅，碳，氧和氢原子的那些化合物。典型地，有机聚二氧化硅材料是如下通式缩合物或水解产物的聚合物：
(RR1SiO)a(R2SiO1.5)b(R3SiO1.5)c(SiO2)d)n
其中R，R1，R2和R3独立地选自氢、(C1-C6)烷基、芳基、和取代芳基；a，b，c，和d独立地是0-1的数字；n是约3-约10,000的整数，条件是a+b+c+d＝1；和条件是R1，R2和R的至少一个不是氢。“取代芳基”表示它的一个或多个氢原子由另一个取代基，如氰基、羟基、巯基、卤素、(C1-C6)烷基、(C1-C6)烷氧基等替换的芳基。在以上通式中，a，b和c表示每种组分的摩尔比。这样的摩尔比可以为0-约1。典型地，a是0-约0.8。一般情况下，b是约0.2-约1。特别地，c是0-约0.8。更典型地，d是0-约0.8。在以上通式中，n表示重复单元的数目。对于缩合物，n典型地是约3-约1000的整数。可以理解在固化步骤之前，有机聚二氧化硅缩合物可包括一个或多个羟基或烷氧基封端或侧链官能团。这样的封端或侧链官能团是本领域技术人员已知的。
合适的有机聚二氧化硅介电材料包括，但不限于硅倍半氧烷(silsesquioxane)，特别是缩合的卤代硅烷或烷氧基硅烷，如由受控水解而部分缩合的数均分子量为约500-约20,000的四乙氧基硅烷、组成为RSiO3或R2SiO2的有机改性硅酸酯，其中R是有机取代基，和含有Si(OR)4作为单体单元的部分缩合原硅酸酯。硅倍半氧烷是类型RSiO1.5的聚合物硅酸酯材料，其中R是有机取代基。合适的硅倍半氧烷是烷基硅倍半氧烷如甲基硅倍半氧烷、乙基硅倍半氧烷、丙基硅倍半氧烷、丁基硅倍半氧烷等；芳基硅倍半氧烷如苯基硅倍半氧烷和甲苯基硅倍半氧烷；烷基/芳基硅倍半氧烷混合物如甲基硅倍半氧烷和苯基硅倍半氧烷的混合物；烷基硅倍半氧烷如甲基硅倍半氧烷和乙基硅倍半氧烷的混合物。优选有机聚二氧化硅包括甲基硅倍半氧烷。硅倍半氧烷材料包括硅倍半氧烷的均聚物、硅倍半氧烷的共聚物或其混合物。
可理解可以使用介电材料的混合物，如两种或多种有机介电材料、两种或多种无机介电材料、或一种或多种有机介电材料或一种或多种无机介电材料的混合物。因此，可以使用如下物质的混合物：烷基/芳基硅倍半氧烷、氢基/烷基硅倍半氧烷、两种或多种聚亚芳基醚、两种或多种聚酰亚胺等。在一个实施方案中，介电材料的合适混合物包括无机-有机混合物，如在欧洲专利申请号EP997497(Ioka等人)中公开的烷氧基硅烷/有机介电材料。
一般可以通过使用成孔剂或成孔材料，使这样的二氧化硅或有机聚二氧化硅介电材料变成多孔的。合适的成孔剂包括溶剂、聚合物等。形成多孔低k无机介电材料的方法公开于美国专利号5,895,263(Carter等人)、6,271,273(You等人)、6,420,441(Allen等人)。或者，可以使低k有机介电材料变成多孔的，如在美国专利6,093,636中公开的那样。形成这样多孔低k介电层的条件是本领域技术人员公知的。参见例如，美国专利申请公开号2002/0030297(Gallagher等人)和以上引用的专利。
在布置在衬底上之后，将剥离层涂料组合物加热以除去任何溶剂(即软焙烧)和在衬底上提供剥离层。然后典型地在剥离层上由任何常规措施布置一种或多种聚合物涂料，如光刻胶或抗反射涂料组合物。典型地，由旋涂将这样的聚合物涂料布置在剥离层上。然后加热聚合物涂料组合物以除去溶剂。当聚合物组合物是抗反射涂料组合物时，然后在任何光刻胶在抗反射涂料上的布置之前将它固化(交联)。可以由任何合适的措施，如加热、辐射或加热和辐射的结合进行这样的固化步骤。在一个实施方案中，在剥离层上布置一个或多个光刻胶组合物的层。在另一个实施方案中，在剥离层上布置一个或多个抗反射涂料的层和然后在抗反射涂料层上布置一个或多个光刻胶层。
可以适当使用很多种光刻胶，包括正性光刻胶和负性光刻胶两者。合适的光刻胶是购自Shipley Company，Marlborough，Massachusetts的那些。很多种抗反射涂料可用于本发明，包括由Shipley以商标AR3、AR5和AR7销售的那些。其它合适的抗反射涂料是购自Brewer Science，Inc.，Rolla，Missouri的那些。
然后，使用光化辐射通过掩模将光刻胶层成像。辐射的选择依赖于选择的特定光刻胶，这也是本领域技术人员公知的。在成像之后，将光刻胶层显影以形成图案。然后将图案转印成基本层(underlying layer)，如由蚀刻如反应性离子蚀刻。这样的蚀刻在基本层中产生孔。另外，这样的蚀刻导致蚀刻后聚合物的形成，其中它包含某些有机金属物质。
图1说明以顺序包含衬底5，铁电聚合物层10，金属层15，剥离层20和光刻胶层25的集成电路器件。该结构已形成图案(蚀刻)，如通过RIE方法，以提供孔30。图2说明以顺序包含衬底5，低k介电材料12，剥离层20和光刻胶层25的集成电路器件。已经将结构形成图案(蚀刻)，如由RIE方法，以提供孔32。
如所述在图案转印之后，除去光刻胶和任何抗反射涂料。本发明剥离层的优点在于可以采用温和的脱除条件以除去这样的交联光刻胶，抗反射涂料或这些物质的结合物。为除去蚀刻后涂料，将衬底与一种或多种溶剂接触。溶剂可以单独使用或在进一步包括一种或多种酸或一种或多种碱的组合物中使用。用于制备剥离层涂料组合物的任何上述溶剂适用于除去剥离层。用于除去剥离层的特别有用的溶剂是环酮如环戊酮和环己酮。合适的碱包括含水碱。如含水碱金属氢氧化物、氢氧化四烷基铵如氢氧化四甲基铵，以及其它胺。然而不希望受理论的约束，当溶剂除去剥离层时，也除去在剥离层以上的蚀刻后聚合物层。因此，本发明的另一个优点在于可以根据本发明容易和完全地除去的蚀刻后聚合物，而通常是仅可以使用强化学品如氟化物离子、强碱等除去该蚀刻后聚合物。在剥离层的这样脱除之后，在进一步的加工之前，将衬底非必要地，如采用水或有机溶剂清洗和非必要地干燥。
本发明的进一步优点在于常规强碱去除剂，如包含氟化物离子，pH为≥10的那些等，仍然可用于除去剥离层。剥离层脱除的情况允许与剥离层不存在下除去蚀刻后聚合物相比，通过蚀刻后聚合物与常规强碱去除剂接触以更短的时间、或在更低的浓度下、或在更低的温度下、或由任何这些措施的结合，除去蚀刻后聚合物。这样降低的接触时间，降低的温度和更低的强碱浓度提供蚀刻后聚合物的脱除与使对敏感材料层，如低k介电材料和铁电聚合物的损害降低或消除。
因此，本发明也提供一种集成电路器件，该集成电路器件包括铁电聚合物、介电常数为≤3的介电材料或两者的一个或多个层，一个或多个剥离层和在剥离层上的一个或多个聚合物涂料层，其中剥离层是有机聚合物材料。典型地，聚合物涂料是交联的涂料。更典型地，聚合物涂料是蚀刻后聚合物。
给出以下实施例以说明本发明的进一步各个方面，但不用于在任何方面限制本发明的范围。
                            实施例1
通过以一定的数量使聚戊二酰亚胺(重均分子量为≤50,000)与环戊酮结合以提供3-7％固体而制备剥离层涂料组合物。
将剥离层涂料组合物旋涂在用于集成电路制造和包含铁电聚合物层的衬底上。旋转速度是3000rpm和剥离层的厚度大约为1000埃。然后将衬底焙烧以除去溶剂。一旦除去溶剂，在剥离层上沉积(如由旋涂)光刻胶(如由ShipleyCompany，Marlborough，MA市场化的那些)。然后将光刻胶软焙烧以除去溶剂和然后如需要进一步固化。然后将光刻胶通过掩模曝露于辐射，如适当波长的光或电子束，以提供图象。在曝光之后，将光刻胶使用合适的显影剂(如购自ShipleyCompany的那些)显影，和然后采用合适的转印技术如反应性离子蚀刻通过转印图象入衬底而将衬底形成图案。这样的蚀刻在衬底上的层中产生孔。在这样的蚀刻之后，通过接触衬底与作为去除剂的溶剂(如环戊酮)而完全除去光刻胶。环戊酮除去剥离层，和结果是，光刻胶层覆盖在剥离层上。
                            实施例2
重复实施例1的过程，区别在于衬底包含多孔有机聚二氧化硅介电材料(低k介电材料)的层和去除剂是四氢糠醇。
                            实施例3
重复实施例1的过程，区别在于衬底包含两个多孔有机聚二氧化硅介电材料(低k介电材料)的层和铁电聚合物层和去除剂是环己酮。
                            实施例4
重复实施例2的过程，区别在于将抗反射涂料(如购自Shipley的AR7)布置在剥离层上，和然后固化。在抗反射层的固化之后，将光刻胶布置在固化抗反射层上和遵循实施例2的过程。
                            实施例5
通过以一定的数量使聚戊二酰亚胺(重均分子量为≤50,000)与环戊酮结合以提供3-7％固体而制备剥离层涂料组合物。
将剥离层涂料组合物旋涂在许多晶片上。旋转速度是3000rpm和剥离层(“LOL”)的厚度大约为1750埃。然后将晶片焙烧以除去溶剂。将一组晶片(组A)在120℃下在热板上焙烧10分钟。将另一组晶片(组B)在120℃下在热板上焙烧30分钟。然后将来自两组晶片的样品在23℃下经受各种去除剂和确定除去剥离层的时间。在表中报导这些结果。
将铁电聚合物层沉积在不包含剥离层的许多晶片上(组C)。然后在23℃下将这些晶片与表3中所列各种去除剂接触3分钟和确定除去的铁电聚合物数量。
                            表
    去除剂  晶片组A除去LOL的时间(秒)  晶片组B除去LOL的时间(秒)   除去的铁电聚合物层的厚度(埃)
    A  ＜10  ＜10   ＜2
    B  10-20  10-20   ＜5
    C  ＜10  ＜10   ＜1
    D  30  50   ＜1
    E  15  20   层提起
    F  15  15   层提起
    G  20  20   ＜2
去除剂A是市售氢氧化四甲基铵基显影剂，该显影剂不包含表面活性剂但能够蚀刻铝。去除剂B是最小化对铝侵蚀的正硅酸酯基显影剂。去除剂C是包含对铜和铝侵蚀两者抑制剂的胺基聚合物脱除剂。去除剂D是环戊酮。去除剂E是pH中性的市售溶剂共混物聚合物脱除剂。去除剂F是市售碱性N-甲基吡咯烷酮基聚合物脱除剂。去除剂G是能够蚀刻铝的胺和二醇醚的结合物。从以上的数据，可以清楚地看出去除剂A-D和G可除去LOL而不影响铁电聚合物层。相反地，市售聚合物脱除剂(去除剂E和F)不仅仅除去LOL而且除去铁电聚合物层。

Claims (10)

1.一种制造集成电路器件的方法，包括如下步骤：a)在衬底上布置一个或多个剥离层；b)在剥离层上布置一个或多个交联涂料的层；c)将衬底形成图案；和d)除去涂料和剥离层，其中衬底包括铁电聚合物、介电材料或两者的一个或多个层，其中介电材料的介电常数为≤3和其中剥离层是有机聚合物材料。
2.权利要求1的方法，其中剥离层包括聚戊二酰亚胺。
3.权利要求2的方法，其中聚戊二酰亚胺的分子量为≤50,000。
4.权利要求1-3任意一项的方法，其中剥离层进一步包括吸光材料。
5.权利要求1-4任意一项的方法，其中剥离层包括交联的聚合物粒子。
6.权利要求1-5任意一项的方法，其中介电材料的介电常数为≤2.8。
7.权利要求1-6任意一项的方法，其中由与溶剂的接触除去剥离层。
8.权利要求1-7任意一项的方法，其中剥离层的厚度为≤2500埃。
9.一种集成电路器件，包括铁电聚合物、介电常数为≤3的介电材料或两者的一个或多个层，一个或多个剥离层和在剥离层上的一个或多个交联涂料层，其中剥离层是有机聚合物材料。
10.权利要求13的集成电路器件，其中介电材料的介电常数为≤3。
CNA2003101249615A 2002-12-20 2003-12-19 电子器件的制造 Pending CN1521565A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US43597502P 2002-12-20 2002-12-20
US60/435,975 2002-12-20

Publications (1)

Publication Number Publication Date
CN1521565A true CN1521565A (zh) 2004-08-18

Family

ID=32393634

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2003101249615A Pending CN1521565A (zh) 2002-12-20 2003-12-19 电子器件的制造

Country Status (6)

Country Link
US (1) US7056824B2 (zh)
EP (1) EP1431823A2 (zh)
JP (1) JP2004207731A (zh)
KR (1) KR20040055685A (zh)
CN (1) CN1521565A (zh)
TW (1) TWI248138B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119031B2 (en) * 2004-06-28 2006-10-10 Micron Technology, Inc. Methods of forming patterned photoresist layers over semiconductor substrates
US20060000493A1 (en) * 2004-06-30 2006-01-05 Steger Richard M Chemical-mechanical post-etch removal of photoresist in polymer memory fabrication
US7846017B2 (en) * 2004-07-06 2010-12-07 Igt Methods and apparatus for facilitating remote viewing of gaming outcomes
US7090782B1 (en) * 2004-09-03 2006-08-15 Lam Research Corporation Etch with uniformity control
US20060105567A1 (en) * 2004-11-12 2006-05-18 Intel Corporation Method for forming a dual-damascene structure
US20060183055A1 (en) * 2005-02-15 2006-08-17 O'neill Mark L Method for defining a feature on a substrate
US7753797B2 (en) * 2005-03-18 2010-07-13 Igt Security methods and apparatus for a tangible medium containing wagering game outcomes
US20070286941A1 (en) * 2006-06-13 2007-12-13 Bin Huang Surface treatment of a polymeric stent
US7998524B2 (en) 2007-12-10 2011-08-16 Abbott Cardiovascular Systems Inc. Methods to improve adhesion of polymer coatings over stents
EP2430653B1 (en) * 2009-05-08 2019-03-13 1366 Technologies Inc. Porous lift-off layer for selective removal of deposited films
US9102901B2 (en) * 2012-12-20 2015-08-11 Rohm And Haas Electronic Materials Llc Methods and compositions for removal of metal hardmasks
KR102053921B1 (ko) * 2019-03-13 2019-12-09 영창케미칼 주식회사 반도체 제조 공정에 있어서 식각 패턴 신규 형성 방법
TW202128722A (zh) 2019-09-30 2021-08-01 美商慧盛材料美國有限責任公司 用於製造半導體裝置期間之選擇性移除氮化矽之蝕刻組合物及方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246374A (en) 1979-04-23 1981-01-20 Rohm And Haas Company Imidized acrylic polymers
US4451971A (en) 1982-08-02 1984-06-05 Fairchild Camera And Instrument Corporation Lift-off wafer processing
US4524121A (en) 1983-11-21 1985-06-18 Rohm And Haas Company Positive photoresists containing preformed polyglutarimide polymer
US4636532A (en) 1985-10-11 1987-01-13 Shipley Company Inc. Method for preparing polyglutarimide having a lower molecular weight and a low polydispersity
US5731385A (en) 1993-12-16 1998-03-24 International Business Machines Corporation Polymeric dyes for antireflective coatings
EP0690494B1 (de) * 1994-06-27 2004-03-17 Infineon Technologies AG Verbindungs- und Aufbautechnik für Multichip-Module
US5944975A (en) 1996-03-26 1999-08-31 Texas Instruments Incorporated Method of forming a lift-off layer having controlled adhesion strength
TW476019B (en) * 1999-05-27 2002-02-11 Winbond Electronics Corp Method for forming crosslinking photoresist
US6805139B1 (en) * 1999-10-20 2004-10-19 Mattson Technology, Inc. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US6352909B1 (en) 2000-01-06 2002-03-05 Silicon Wafer Technologies, Inc. Process for lift-off of a layer from a substrate
NO20005980L (no) 2000-11-27 2002-05-28 Thin Film Electronics Ab Ferroelektrisk minnekrets og fremgangsmåte ved dens fremstilling
US6798003B2 (en) * 2001-07-20 2004-09-28 Intel Corporation Reliable adhesion layer interface structure for polymer memory electrode and method of making same
JP3810309B2 (ja) * 2001-12-03 2006-08-16 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6878500B2 (en) 2002-04-06 2005-04-12 Marlborough, Stripping method

Also Published As

Publication number Publication date
KR20040055685A (ko) 2004-06-26
EP1431823A2 (en) 2004-06-23
JP2004207731A (ja) 2004-07-22
US20040224528A1 (en) 2004-11-11
TW200414375A (en) 2004-08-01
US7056824B2 (en) 2006-06-06
TWI248138B (en) 2006-01-21

Similar Documents

Publication Publication Date Title
EP2133743B1 (en) Photosensitive resin composition, process for producing patterned hardened film with use thereof and electronic part
EP2839341B1 (en) Method for directed self-assembly
KR101820195B1 (ko) 반사방지 코팅 조성물 및 이의 방법
KR101366792B1 (ko) 폴리실란화합물을 포함하는 리소그래피용 하층막 형성 조성물
KR101248826B1 (ko) 시클로덱스트린 화합물을 함유하는 리소그라피용 하층막 형성 조성물
US20030105264A1 (en) Organosiloxanes
CN1521565A (zh) 电子器件的制造
KR950011927B1 (ko) 감광성 조성물 및 수지봉지형 반도체장치
KR102542822B1 (ko) 수지 조성물, 그의 경화 릴리프 패턴, 및 그것을 사용한 반도체 전자 부품 또는 반도체 장치의 제조 방법
JPH0627671A (ja) 感光性ケイ素含有レジスト組成物及びその使用方法
WO2010032796A1 (ja) サイドウォール形成用組成物
JP5941559B2 (ja) 低誘電性光画像形成性組成物及びそれから製造した電子デバイス
KR20160136316A (ko) 패턴 형성 방법, 수지 및 레지스트 하층막 형성 조성물
JPH0527444A (ja) シリカ基材非反射性平面化層
JP2001098218A (ja) シリカ系被膜、シリカ系被膜の形成方法及びシリカ系被膜を有する電子部品
CN111647160A (zh) 芳香聚酰胺磺酰胺聚合物、含有芳香聚酰胺磺酰胺聚合物的正型光敏性组合物及其应用
JP2001228609A (ja) ポジ型感光性ポリイミド樹脂組成物
US6291628B1 (en) Solvent systems for low dielectric constant polymeric materials
KR101025395B1 (ko) 네거티브형 감광성 수지 조성물, 패턴의 제조방법 및 전자부품
JPH0446345A (ja) ポジ型感光性樹脂組成物
KR101994365B1 (ko) 중합체, 유기막 조성물 및 패턴형성방법
JP2007086476A (ja) 有機無機感光性積層絶縁膜
JP2005115249A (ja) 感光性ポリイミド組成物およびそれを用いたパターン形成方法
JP5141858B2 (ja) 電子線硬化のレジスト下層膜形成組成物
JP2006178059A (ja) ネガ型感光性樹脂組成物、パターンの製造方法及び電子部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication