TWI475641B - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
TWI475641B
TWI475641B TW098119041A TW98119041A TWI475641B TW I475641 B TWI475641 B TW I475641B TW 098119041 A TW098119041 A TW 098119041A TW 98119041 A TW98119041 A TW 98119041A TW I475641 B TWI475641 B TW I475641B
Authority
TW
Taiwan
Prior art keywords
interlayer insulating
film
wiring
insulating film
manufacturing
Prior art date
Application number
TW098119041A
Other languages
English (en)
Other versions
TW201017819A (en
Inventor
Reiko Sasahara
Jun Tamura
Shigeru Tahara
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201017819A publication Critical patent/TW201017819A/zh
Application granted granted Critical
Publication of TWI475641B publication Critical patent/TWI475641B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置之製造方法
本發明關於半導體裝置之製造方法，特別是關於具有比介電率約1之層間絕緣膜的半導體裝置之製造方法。
為達成半導體裝置之高集積化，圖案之微細化被進展。但是，隨圖案之微細化之進展，配線間之間距變窄。配線間之間距變窄會使配線間之容量C增大，信號延遲變為顯著。信號延遲τ可以以下之(1)式表示。
τ=R×C．．．．(1)
於(1)式，τ為信號延遲，R為配線電阻，C為配線間容量。
由(1)式可知，欲減低信號延遲τ時，如何縮小配線間容量C乃重要者。
不擴大配線間間距而欲縮小配線間容量C時，將配線間之層間絕緣膜之比介電率縮小即可。層間絕緣膜之代表例為SiO2 ，SiO2 之比介電率約為4。因此。層間絕緣膜使用比介電率小於4之絕緣膜、亦即所謂低介電率膜(本說明書中以下稱為Low-k膜)為解決方法之一。
解決方法之另一為，真空之比介電率為1，因此由配線間除去層間絕緣膜，而將配線間設為氣隙(air gap)(例如專利文獻1、2)。
將配線間設為氣隙，則配線間之絕緣層之比介電率可以非常接近1。
專利文獻1：特開2000-208622號公報
專利文獻2：特開2007-74004號公報
但是，將配線間設為氣隙，構成具有比介電率約1之層間絕緣層的半導體裝置時，配線間不存在層間絕緣膜等之固形物，配線形狀如何控制會成為問題。
另外，氣隙形成後，配線剝落之故，剝落之配線之氧化等、配線之變質如何抑制亦成為課題。
本發明目的在於提供，在具備比介電率約1的層間絕緣層之半導體裝置中，可實現以良好形狀形成配線，以及在氣隙形成後亦能抑制配線之變質的其中至少一方的，半導體裝置之製造方法。
為了解決上述課題，本發明第1態樣之半導體裝置之製造方法，其具備：在基板上形成層間絕緣膜的工程；在上述層間絕緣膜形成用於填埋配線的溝及/或孔的工程；對上述形成有溝及/或孔的層間絕緣膜施予疏水改質處理的工程；在上述被施予疏水改質處理後的上述層間絕緣膜的上述溝及/或孔，填埋配線的工程；在上述被填埋有配線的上述層間絕緣膜，形成氣隙的工程；及對上述形成有氣隙的 層間絕緣膜及上述配線施予疏水改質處理的工程。
本發明第2態樣之半導體裝置之製造方法，其具備：在基板上形成填埋有配線之層間絕緣膜的工程；在上述填埋有配線之層間絕緣膜，形成氣隙的工程；及對上述形成有氣隙的層間絕緣膜及上述配線施予疏水改質處理的工程。
本發明第3態樣之半導體裝置之製造方法，其具備：在基板上形成層間絕緣膜的工程；在上述層間絕緣膜上形成犧牲膜的工程；在上述犧牲膜形成用於填埋配線的溝及/或孔的工程；對上述形成有溝及/或孔的犧牲膜施予疏水改質處理的工程；在上述犧牲膜的上述溝及/或孔填埋配線的工程；及將上述犧牲膜由上述層間絕緣膜上予以除去的工程，上述犧牲膜為多層膜，其包含：可除去的膜，及流體可通過的膜；將上述犧牲膜由上述層間絕緣膜上予以除去的工程，係使上述可除去的膜介由上述流體可通過的膜而予以除去的工程。
本發明第4態樣之半導體裝置之製造方法，其具備：在層間絕緣膜上形成填埋有配線的犧牲膜的工程；將上述犧牲膜由上述層間絕緣膜上予以除去的工程；及對上述被除去犧牲膜後的上述層間絕緣膜及上述配線，施予疏水改質處理的工程。
本發明第5態樣之半導體裝置之製造方法，其具備：在半導體基板上形成包含第1層間絕緣膜之膜層的工程；對上述膜層實施蝕刻，在上述膜層形成溝及/或孔，且在 對上述膜層實施蝕刻而露出之上述膜層的表面形成有第1損傷層的工程；以使上述第1損傷層回復的方式，對上述第1損傷層施予疏水改質處理的工程；在回復了上述第1損傷層之上述溝及/或孔，填埋配線的工程；以上述配線作為遮罩對上述膜層實施蝕刻，在上述配線間形成氣隙，且在形成上述氣隙而露出之上述膜層及上述配線的表面形成有第2損傷層的工程；以使上述第2損傷層回復的方式，對上述第2損傷層施予疏水改質處理的工程；不填埋形成於上述配線間之上述氣隙，在前述配線上形成第2層間絕緣膜的工程。
以下參照圖面說明本發明之一實施形態。又，參照圖面中同一部分附加同一參照符號。
本發明之實施形態之半導體裝置之製造方法，係具備比介電率約1的層間絕緣層之半導體裝置、亦即具有氣隙之半導體裝置之製造方法。該製造方法基本上具備以下工程之至少其中一方：對配線間之絕緣用的層間絕緣膜，為形成氣隙而由配線間予以除去之前，對上述層間絕緣膜施予疏水改質處理的工程；及對配線間之絕緣用的層間絕緣膜，為形成氣隙而由配線間予以除去之後，對該配線施予疏水改質處理的工程。
對層間絕緣膜，為形成氣隙而由配線間予以除去之前，對上述層間絕緣膜施予疏水改質處理，如此則可以良好形狀形成配線。例如，於層間絕緣膜形成用於填埋配線的 溝及/或孔之後，對層間絕緣膜施予疏水改質處理。如此則，形成溝及/或孔時被形成於層間絕緣膜的損傷層會回復，溝及/或孔之形狀不容易破壞，可維持良好形狀。在維持良好形狀的溝及/或孔填埋配線時，填埋之配線形狀成為良好。因此，即使除去層間絕緣膜，氣隙被形成後，配線亦成為良好形狀。
另外，作為疏水改質處理之一例，例如損傷層為包含作為末端基之羥基(以下稱OH基)者時，係進行該損傷層之OH基之替換處理，使末端成為甲基(CH3 基=Me基，以下稱Me基)者。末端基為Me基之層間絕緣膜具有疏水性。該替換處理之一例，作為疏水改質處理劑，係於例如包含TMSDMA(trimethyl silyl dimethyl amine，三甲基矽烷基二甲胺)的環境中處理形成有溝之層間絕緣膜。如此則，形成於層間絕緣膜的方式損傷層會回復，溝之形狀難以被破壞。
另外，相較於SiO2 ，層間絕緣膜之比介電率較小，例如比介電率為小於4之Low-k膜時，因為包含OH基之損傷層之形成而上升的比介電率，藉由上述疏水改質處理、亦即藉由替換OH基使末端成為Me基，而可以獲得比介電率下降之優點(介電率之回復)。
另外，Low-k膜為具有多孔之多孔質Low-k膜時，藉由上述疏水改質處理，可以獲得抑制構成配線或障層金屬的金屬對於多孔質Low-k膜之滲透之優點(多孔質之封孔)。作為抑制滲透之方法，習知係形成新的膜而將孔予以 封閉。但是，藉由上述疏水改質處理，無須形成新的膜即可抑制滲透。滲透被抑制之結果，配線成為良好形狀。
疏水改質處理之具體條件之一例，層間絕緣膜使用膜厚150nm之Low-k材料，疏水改質處理劑使用TMSDMA時設定如下：
處理溫度(基板溫度)：250℃
處理壓力(腔室內壓力)：0.67Pa(5mT)
處理時間：1min
另外，疏水改質處理劑除上述TMSDMA以外，亦可使用如TMSDMA般於分子內具有矽胺烷鍵結(Si-N)的化合物。分子內具有矽胺烷鍵結(Si-N)的化合物之例可為例如：
TMDS(1,1,3,3-Tetramethyldisilazane)
HMDS(Hexamethyldisilazane)
DMSDMA(Dimethylsilyldimethylamine)
TMMAS(Trimethylmethylaminosilane)
TMICS(Trimethyl(isocyanato)silane)
TMSA(Trimethylsilylacetylene)
TMSC(Trimethylsilylcyanide)
TMSPyrole(1-Trimethylsilylpyrole)
BSTFA(N,O-Bis(trimethylsilyl)trifluoroacetamide)
BDMADMS(Bis(dimethylamino)dimethylsilane)等。
另外，為形成氣隙而使層間絕緣膜由配線間予以除去後，藉由對該配線施予疏水改質處理，如此則，即使在氣隙形成後亦可抑制配線之變質。例如藉由對剝離之配線實施上述疏水改質處理，可獲得還原效果。亦即，突出之配線之表面被形成的變質層、氧化層會被還原。
另外，於氣隙之底部殘留層間絕緣膜時，該層間絕緣膜被實施疏水改質處理，因此，亦可以抑制氧化劑例如水分之飛散至氣隙內。由此，氣隙形成後之配線之變質亦可以被抑制。
另外，由配線間除去層間絕緣膜之後，對配線實施疏水改質處理之處理條件之具體之一例，配線障層金屬使用膜厚5nm之鉭(Ta)材料，疏水改質處理劑使用TMSDMA時設定如下：
處理溫度(基板溫度)：250℃
處理壓力(腔室內壓力)：0.67Pa(5mT)
處理時間：1min
另外，疏水改質處理劑除TMSDMA以外，亦可使用上述具有矽胺烷鍵結(Si-N)的化合物。
如上述說明，依據本發明之實施形態之半導體裝置之製造方法，將層間絕緣膜由配線間予以除去之前，藉由對該層間絕緣膜實施疏水改質處理，因此，於具備比介電率約1的層間絕緣層之半導體裝置，可以良好形狀形成配線。
另外，將配線間之絕緣用的層間絕緣膜，由配線間予以除去之後，藉由對該配線實施疏水改質處理，因此，於具備比介電率約1的層間絕緣層之半導體裝置，即使在氣隙形成後，亦可以抑制配線之變質。
以下依據第1例、第2例、、、之順序說明更具體之實施形態。
於配線間形成氣隙之手法可以大分為2種方法。其一為，使用配線作為遮罩進行層間絕緣膜之回蝕(etching back，回蝕法)的手法，另一為，於犧牲膜間形成配線，配線形成後除去犧牲膜(犧牲膜法)的手法。
首先，說明使用回蝕法形成氣隙之具體例。
(第1例)
圖1A-1G、圖2A-2C為本發明實施形態之第1例之半導體裝置之製造方法之斷面圖。
首先，如圖1A所示，於基板1上形成層間絕緣膜2。本說明書中，基板1，係指半導體基板(半導體晶圓)、或包含形成於半導體基板上的層間絕緣膜、抗反射膜、配線等底層膜之雙方者。亦即，基板1係指半導體基板或包含底層膜之底層構造體。
之後，如圖1B所示，於層間絕緣膜2上形成光阻圖案3，其成為配線之填埋用之溝及/或孔之形成用遮罩。
之後，如圖1C所示，以光阻圖案3作為遮罩，蝕刻層間絕緣膜2，於層間絕緣膜2形成配線之填埋用之溝及/或孔4。
之後，如圖1D所示，去灰處理光阻圖案3予以除去。於層間絕緣膜2之露出面，因為圖1C所示蝕刻及光阻圖案3之去灰處理而形成損傷層5。
之後，如圖1E所示，對形成有溝及/或孔4的層間絕緣膜2施予疏水改質處理。如此則，形成於層間絕緣膜2的損傷層5會被回復。
之後，如圖1F所示，於實施疏水改質處理後之層間絕緣膜2之溝及/或孔4，填埋配線6。於配線6之填埋，可使用習知之鑲嵌法。
之後，如圖1G所示，以填埋有配線6之層間絕緣膜2、本例中以配線6作為遮罩使用而進行蝕刻，於層間絕緣膜2形成氣隙7。形成氣隙時，係如圖2A所示，於配線6之露出面形成變質層、例如氧化層8。另外，本例中，於氣隙7之底部殘留層間絕緣膜2。在層間絕緣膜2之中由氣隙7之底部露出的露出面，被形成新的損傷層9。
之後，如圖2B所示，對形成有氣隙7的層間絕緣膜2及配線6施予疏水改質處理。如此則，形成於層間絕緣膜2的損傷層9會回復。另外，形成於配線6的變質層、本例中為氧化層8被還原、除去。
之後，如圖2C所示，於配線6及氣隙7之上形成層間絕緣膜10。層間絕緣膜10，係以氣隙7不被填埋的方式，於階梯覆蓋性變差條件下被形成。
圖3A、3B及圖4A、4B表示由第1例之製造方法獲得之優點之斷面圖。
依據上述第1例之製造方法，如圖1E所示，於層間絕緣膜2形成溝及/或孔4之後，對層間絕緣膜2施予疏水改質處理。因此，配線6之形狀，如圖3A所示，和不施予疏水改質處理情況(圖3B)比較，成為良好形狀。此乃因為，如上述說明，形成於層間絕緣膜2的損傷層5被回復。配線6之形狀可以成為良好形狀，結果，和例如配線6之形狀隨機歪斜之情況(圖3B)比較，可以減輕配線6之電阻值之變動。因此，可以獲得之優點為，例如可以較佳良品率形成電路特性之變動少的高品質半導體積體電路裝置。
另外，依據上述第1例之製造方法，如圖2B所示，於層間絕緣膜2形成氣隙7之後，對配線6及層間絕緣膜2施予疏水改質處理。因此，配線6，如圖4A所示，和不施予疏水改質處理情況(圖4B)比較，表面可設為不存在變質層、例如不存在氧化層8之狀態。結果，和例如配線6存在變質層、例如存在氧化層8之情況比較，可以將配線6之電阻值之上升抑制為較低。因此，有助於獲得之優點為，例如可以較佳良品率形成電路特性之變動少的高品質半導體積體電路裝置。
另外，於氣隙7之底部殘留層間絕緣膜2之情況下，層間絕緣膜2，如圖4A所示，和不施予疏水改質處理情況(圖4B)比較，表面可設為不存在損傷層9、例如不存在含OH基之損傷層9之狀態。層間絕緣膜2不存在損傷層9之結果，氣隙7之形成後，可抑制使配線6變質之物質、例如水分之飛散至該氣隙7內。因此，氣隙7之形成後配線6之變質、例如在露出氣隙7之表面，隨時間之經過而形成氧化層8可以被抑制。如此則，優點為可以獲得難以引起經時之劣化，長時間可維持穩定動作的半導體積體電路裝置。
(第2例)
圖5為依據本發明實施形態之第2例之半導體裝置之製造方法被形成之半導體裝置之斷面圖。
第1例之製造方法，氣隙7，係在由配線6間全部除去之狀態下予以形成。但是，氣隙7，如圖5所示，亦可於配線6之側壁殘留層間絕緣膜2之狀態下予以形成。此情況下，於半導體積體電路裝置全體，於配線6之側壁殘留層間絕緣膜2亦可，或於半導體積體電路裝置全體混合存在：層間絕緣膜2殘留於配線6之側壁的部分，及由配線6間除去層間絕緣膜2之全部的部分。
圖6A-6E為本發明實施形態之第2例之半導體裝置之製造方法之斷面圖。
首先，如圖6A所示，於基板1上形成填埋有配線6的層間絕緣膜2。該層間絕緣膜2，亦可藉由參照圖1A-1F說明之製造方法而形成，或藉由習知製造方法而形成。
之後，如圖6B所示，於層間絕緣膜2形成光阻圖案11，其成為氣隙形成用之遮罩。
之後，如圖6C所示，以光阻圖案11作為遮罩，蝕刻層間絕緣膜2，於層間絕緣膜2形成氣隙7。
之後，如圖6D所示，對光阻圖案11進行去灰、除去處理。於層間絕緣膜2之露出面，因為圖6C所示蝕刻及光阻圖案11之去灰而形成損傷層9。另外，於配線6之露出面，因為光阻圖案11之去灰而形成變質層、亦即氧化層8。
之後，如圖6E所示，對形成有氣隙7的層間絕緣膜2及配線6進行疏水改質處理。依此而使形成於層間絕緣膜2之損傷層9被回復。另外，形成於配線6之變質層、亦即氧化層8，係被還原、除去。
之後，如圖5所示，於配線6及氣隙7之上形成層間絕緣膜10。層間絕緣膜10，係以氣隙7不被填埋的方式，於階梯覆蓋率變差條件下被形成。
圖7A、7B表示由第2例之製造方法獲得之優點之斷面圖。
依據上述第2例之製造方法，可獲得和上述第1例之製造方法同樣之優點。
另外，依據上述第2例之製造方法，氣隙7，係於配線6之側壁殘留層間絕緣膜2之狀態下被形成，因此如圖7A所示，配線6間之間隔p較寬時，氣隙7之寬度w可以形成較間隔p為窄。和氣隙7之寬度w與間隔p被形成為同一情況(圖7B)比較，氣隙7之寬度w形成較間隔p為窄時，可以提升氣隙7之周圍之機械強度。機械強度提升之結果，不論製造中途、或完成後均可提供難以破壞之半導體積體電路裝置，此為優點。
另外，第2例之製造方法，於配線6間殘留層間絕緣膜2，因此，層間絕緣膜2較好是使用比介電率小的Low-k膜。
(第3例)
圖8為依據本發明實施形態之第3例之半導體裝置之製造方法被形成之半導體裝置之斷面圖。
於配線6之側壁殘留層間絕緣膜2的半導體裝置，並非限定適用於配線6間之間隔p較寬之情況。
例如圖8所示，亦適用於配線6之上層配線12之接觸之部分。
圖9A、9B表示由第3例之製造方法獲得之優點之斷面圖。
如圖9A所示，在配線6之上層配線12之接觸部分之側壁，殘留層間絕緣膜2。如此則，例如上層配線12之形成位置偏移(誤對準)時，亦可使上層配線12接觸配線6。
相對於此，如圖9B所示，於配線6之上層配線12之接觸之部分，亦形成有氣隙7時，誤對準產生時，會有氣隙7之底部更凹陷，介由構成上層配線12之導電體而使配線6彼此間短路之不良情況。
此種不良情況，可藉由在配線6之上層配線12所接觸之部分之側壁殘留層間絕緣膜2而予以消除。
依據第3例之半導體裝置之製造方法形成之半導體裝置，於配線6之側壁，可以混和存在殘留層間絕緣膜2之部分，及由配線6間除去層間絕緣膜2之部分。以下說明此種半導體裝置之製造方法之一例。
圖10A-10C、圖11A-11C表示本發明實施形態之第3例之半導體裝置之製造方法之斷面圖。
首先，如圖10A所示，於基板1上形成填埋有配線6的層間絕緣膜2。該層間絕緣膜2，亦可藉由參照圖1A-1F說明之製造方法而形成，或藉由習知製造方法而形成。
之後，如圖10B所示，於層間絕緣膜2上形成光阻圖案11，其成為氣隙形成用之遮罩。
之後，如圖10C所示，以光阻圖案11作為遮罩蝕刻層間絕緣膜2，於層間絕緣膜2形成氣隙7。
之後，如圖11A所示，對光阻圖案11進行去灰、除去處理，於層間絕緣膜2之露出面，因為圖10C所示蝕刻，及光阻圖案11之去灰被形成損傷層9。另外，於配線6之露出面，因為光阻圖案11之去灰被形成變質層、例如氧化層8。
之後，如圖11B所示，對形成有氣隙7的層間絕緣膜2及配線6進行疏水改質處理。依此而使形成於層間絕緣膜2之損傷層9被回復。另外，形成於配線6之變質層、本例為氧化層8，係被還原、除去。
之後，如圖11C所示，於配線6及氣隙7之上形成層間絕緣膜10。層間絕緣膜10，係以氣隙7不被填埋的方式，於階梯覆蓋率變差條件下被形成。
之後，如圖8所示，於層間絕緣膜10形成上層配線12。於層間絕緣膜10之形成上層配線12，亦可藉由例如參照圖1A-1F說明之製造方法而形成，或藉由習知製造方法而形成。
依據該製造方法形成之半導體裝置，於配線6之側壁，可以混和存在殘留層間絕緣膜2之部分，及由配線6間除去層間絕緣膜2之部分。
依據上述第3例之製造方法，可獲得和上述第1例之製造方法同樣之優點。
如上述說明，依據上述第3例之製造方法，於配線6之側壁被形成殘留層間絕緣膜2之部分。因此，在殘留層間絕緣膜2之部分，即使產生上層配線之誤對準時，對氣隙7之異常蝕刻之產生，或配線6彼此間之短路亦可被抑制。
優點為，可以良好良品率製造半導體裝置。
(第4例)
以下說明使用犧牲膜形成氣隙之具體例。
圖12A-12D、圖13A-13D為本發明實施形態之第4例之半導體裝置之製造方法之斷面圖。
首先，如圖12A所示，於基板1上形成層間絕緣膜2。之後，於層間絕緣膜2上形成犧牲膜13。犧牲膜13，係由對層間絕緣膜2、及後述形成之配線6具有蝕刻選擇比的材料構成。亦即犧牲膜13之材料，係選擇層間絕緣膜2及配線6難以被蝕刻，犧牲膜13容易被蝕刻的材料。
具體言之為，層間絕緣膜2設為SiOC系列Low-k材料，配線6為使用Ta作為障層金屬之銅(Cu)時，犧牲膜13可選擇SiO2 。
之後，如圖12B所示，於犧牲膜13上形成光阻圖案或硬質遮罩圖案14，其成為配線之填埋用之溝及/或孔之形成用遮罩。本例為硬質遮罩圖案14。
之後，如圖12C所示，以硬質遮罩圖案14作為遮罩蝕刻犧牲膜13，於犧牲膜13形成配線6之填埋用之溝及/或孔15。
之後，如圖12D所示，除去硬質遮罩圖案14。
之後，如圖13A所示，對形成於犧牲膜13之溝及/或孔15填埋配線6。配線6之填埋，可使用例如習知之鑲嵌法。
之後，如圖13B所示，以配線6作為遮罩使用而除去犧牲膜13，於配線6間形成氣隙7。此時，於配線6之露出面被形成變質層、例如氧化層8。另外，在層間絕緣膜2之露出面，被形成損傷層9。
之後，如圖13C所示，對配線6及由氣隙7之底部露出的層間絕緣膜2施予疏水改質處理。如此則，形成於層間絕緣膜2的損傷層9被回復。另外，形成於配線6的變質層、本例中為氧化層8被還原、除去。
之後，如圖13D所示，於配線6及氣隙7之上形成層間絕緣膜10。層間絕緣膜10，係以氣隙7不被填埋的方式，於階梯覆蓋性變差條件下被形成。
藉由使用此製造方法，氣隙7，可以不藉由層間絕緣膜2之回蝕(etching back)，而藉由除去犧牲膜13予以形成。
依據上述第4例之製造方法，可獲得和上述第1例之製造方法同樣之優點。
(第5例)
於上述第4例之製造方法，犧牲膜13設為單層構造，但犧牲膜13亦可設為多層構造。以下說明犧牲膜13設為多層構造之例、亦即第5例。
圖14A-14D、圖15A-15D為本發明實施形態之第5例之半導體裝置之製造方法之斷面圖。
首先，如圖14A所示，於基板1上形成層間絕緣膜2。之後，於層間絕緣膜2上形成多層犧牲膜16。本例中，多層犧牲膜16係包含可除去的膜16a，及流體可通過的膜16b之2層膜。可除去的膜16a，係由對層間絕緣膜2、及後述形成之配線6、以及流體可通過的膜16b具有蝕刻選擇比的材料構成。亦即可除去的膜16a之材料，係選擇層間絕緣膜2、配線6及流體可通過的膜16b難以被蝕刻，可除去的膜16a容易被蝕刻的材料。
具體言之為，層間絕緣膜2設為SiOC系列Low-k材料，配線6為使用Ta作為障層金屬之銅(Cu)時，可除去的膜16a可選擇SiO2 。
流體可通過的膜16b，係被形成於可除去的膜16a之上。流體可通過的膜16b，係設為例如對於下層之可除去的膜16a可以通過蝕刻氣體或蝕刻液之膜。
另外，流體可通過的膜16b，係設為被曝曬於蝕刻氣體或蝕刻液會昇華或溶融之，可使可除去的膜通過之膜。
另外，流體可通過的膜16b，係設為疏水改質處理時可通過疏水改質處理劑之膜。
此種流體可通過的膜之例，可為熱分解性聚合物。熱分解性聚合物，係藉由加熱而成為例如多孔之狀態，可通過流體。熱分解性聚合物之具體例為聚苯乙烯。
之後，如圖14B所示，藉由和圖12B說明之製造方法同樣之製造方法，於流體可通過的膜16b上形成硬質遮罩圖案14。
之後，如圖14C所示，藉由和圖12B說明之製造方法同樣之製造方法，以硬質遮罩圖案14作為遮罩使用而蝕刻多層犧牲膜16，於多層犧牲膜16形成配線6之填埋用之溝及/或孔15。
之後，如圖14D所示，除去硬質遮罩圖案14。
之後，如圖15A所示，藉由和圖13A說明之製造方法同樣之製造方法，於溝及/或孔15填埋配線6。
之後，如圖15B所示，以配線6作為遮罩使用，介由流體可通過的膜16b除去可除去的膜16a，於配線6間、而且於流體可通過的膜16b之下形成氣隙7。
之後，如圖15C所示，對配線6及由氣隙7之底部露出的層間絕緣膜2，介由流體可通過的膜16b施予疏水改質處理。如此則，形成於層間絕緣膜2的損傷層9被回復。另外，形成於配線6的變質層、本例中為氧化層8被還原、除去。
之後，如圖15D所示，於配線6及流體可通過的膜16b之上形成層間絕緣膜10。本例中，於配線6間存在流體可通過的膜16b。因此，層間絕緣膜10之成膜條件，無須如上述之例於階梯覆蓋性變差條件下被形成。
藉由使用此製造方法，氣隙7，可以不藉由層間絕緣膜2之回蝕，而藉由除去犧牲膜13予以形成。
依據上述第5例之製造方法，可獲得和上述第1例之製造方法同樣之優點。
(第6例)
以下說明實施形態之製造方法，適用於使用銅或含銅導電體作為配線的半導體裝置之具體例。又，本例係依據上述第3例予以說明，但亦適用於第3例以外之例。
圖16A-16D、17A-17C、及18A-18B為本發明實施形態之第6例之半導體裝置之製造方法之斷面圖。
首先，如圖16A所示，於基板1上形成填埋有配線(以下稱銅配線)6a的層間絕緣膜2，該銅配線6a為使用銅或含銅導電體者。於銅配線6a之側面及底部，形成抑制銅對層間絕緣膜2之擴散的障層金屬17。於銅配線6a之上面，同樣形成抑制銅之擴散的帽蓋金屬18。障層金屬17之一例為Ta，帽蓋金屬18之一例為CoWP(鈷鎢磷)。形成有該銅配線6a的層間絕緣膜2，可藉由參照圖1A-1F說明之製造方法而形成，或藉由習知製造方法而形成。之後，於層間絕緣膜2及帽蓋金屬18上形成SiC(碳化矽)膜19。
之後，如圖16B所示，於層間絕緣膜2上，本例為形成於層間絕緣膜2上之SiC膜19上，形成光阻圖案11，其成為氣隙形成用之遮罩。
之後，如圖16C所示，以光阻圖案11作為遮罩，蝕刻SiC膜19及層間絕緣膜2，於層間絕緣膜2形成氣隙7。
之後，如圖16D所示，對光阻圖案11進行去灰、除去處理。於層間絕緣膜2之露出面，因為圖16C所示蝕刻及光阻圖案11之去灰而形成損傷層9。另外，於銅配線6a、障層金屬17及帽蓋金屬18，亦因為光阻圖案11之去灰而形成變質層、亦即氧化層8。
之後，如圖17A所示，對形成有氣隙7的層間絕緣膜2及銅配線6a進行疏水改質處理。依此而使形成於層間絕緣膜2之損傷層9被回復。另外，形成於銅配線6a或障層金屬17及帽蓋金屬18之變質層、本例為氧化層8被還原、除去。
之後，如圖17B所示，於銅配線6a及氣隙7之上形成層間絕緣膜10。層間絕緣膜10，係以氣隙7不被填埋的方式，於階梯覆蓋率變差條件下被形成。
之後，如圖17C所示，於層間絕緣膜10形成上層配線之填埋用之溝及/或孔20。溝及/或孔20之形成，可藉由例如圖1B-1C說明之製造方法予以形成。於層間絕緣膜10之露出面，因為層間絕緣膜10之蝕刻及溝及/或孔20之形成使用的光阻圖案(未圖示)之去灰而形成損傷層21。
另外，在由溝及/或孔20之底露出之銅配線6a，本例中為帽蓋金屬18及銅配線6a，亦因為上述蝕刻及去灰而形成變質層、例如氧化層22。
之後，如圖18A所示，對形成有溝及/或孔20的層間絕緣膜10進行疏水改質處理。依此而使形成於層間絕緣膜10之損傷層21被回復。另外，形成於銅配線6a或帽蓋金屬18之例如氧化層22被還原、除去。
之後，如圖18B所示，於層間絕緣膜10形成障層金屬23，於障層金屬23上形成銅或含銅導電體，對該銅或含銅導電體進行例如機械化學研磨。依此而使銅或含銅導電體被填埋於溝及/或孔20，依此而形成上層銅配線12a。
如上述說明，實施形態之製造方法，亦適用於以銅或含銅導電體作為配線之半導體裝置之製造。
依據上述第6例之製造方法，亦可獲得和上述第1例之製造方法同樣之優點。
(第7例)
以下說明可以實施實施形態之製造方法的半導體製造裝置。
圖19為本發明實施形態之半導體裝置之製造方法使用之半導體裝置製造系統之概略構成說明圖。
如圖19所示，該半導體裝置製造系統，係具有：SOD(Spin On Dielectric)裝置101，阻劑塗敷/顯像裝置102，曝光裝置103，濺鍍裝置106，電解鍍層裝置107，及作為研磨裝置的CMP裝置109，另外，具備：進行乾蝕刻、乾去灰、及回復處理的蝕刻/去灰/回復處理裝置108；具有洗淨處理裝置104的處理部100；及主控制部110。
處理部100之各裝置，係被連接於具備CPU之製程控制器111而被控制之構成。於製程控制器111被連接：鍵盤，其使工程管理者管理處理部100之各裝置，而進行指令之輸入操作；顯示器等構成之使用者介面112，使處理部100之各裝置之稼動狀態可視化予以表示；及儲存有程序(recipe)的記憶部113，於該程序被記錄著：使處理部100執行之各種處理能於製程控制器111之控制下予以實現的控制程式或處理條件資料等。
必要時，接受使用者介面112之只是等，由記憶部113叫出任意之程序於製程控制器111執行，於製程控制器111之控制下，於處理部處理部100進行所要之各種處理。另外，上述程序，可為被儲存於例如CD-ROM、硬碟、軟碟、非揮發性記憶體等之可讀出之記憶媒體之狀態者，或於處理部100之各裝置間、或由外部裝置介由例如專用線路即時被傳送而可以線上利用者。於上述程序，被儲存在處理部100執行上述實施形態之製造方法的程式。
又，可藉由主控制部110進行全部控制，亦可以主控制部110僅進行全體之控制，依據各裝置、或於特定裝置群之每一個設置下位控制部而進行控制。
洗淨處理裝置104，係由洗淨處理單元與加熱機構及搬送系列構成者，對半導體基板(以下稱晶圓)W進行洗淨處理。
蝕刻/去灰/回復處理裝置108，如下述說明，係進行於層間絕緣膜(Low-k膜)形成特定圖案之溝或孔4、20的乾蝕刻，進行除去光阻圖案3或11用的乾去灰，及進行層間絕緣膜2或10之損傷回復的回復處理者，彼等係藉由真空中之乾製程連續進行者。
圖20為圖19之半導體裝置製造系統使用之蝕刻/去灰/回復處理裝置之概略構成平面圖。
如圖20所示，蝕刻/去灰/回復處理裝置108，係具備：蝕刻單元151、152，用於進行乾蝕刻(電漿蝕刻)；去灰單元153，用於進行乾去灰(電漿去灰)；及矽烷基化(silylation)處理單元154，用於進行回復處理(疏水改質處理)；彼等各單元151~154，係分別對應於形成為六角形之晶圓搬送室155之4個邊被設置。另外，於晶圓搬送室155之其餘2個邊分別被設置真空隔絕室(Load Lock Chamber)156、157。在彼等真空隔絕室156、157之於晶圓搬送室155之相反側，被設置晶圓搬出入室158。在晶圓搬出入室158之於真空隔絕室156、157之相反側，被設置出入口159、160、161，於彼等安裝有可收容晶圓W之3個載具C。
如圖所示，蝕刻單元151、152、去灰單元153、矽烷基化處理單元154及真空隔絕室156、157，係於晶圓搬送室155之各邊介由閘閥G被連接，彼等係介由對應之閘閥G之開放而連通於晶圓搬送室155，藉由關閉對應之閘閥G而由晶圓搬送室155被切斷。另外，在真空隔絕室156、157之連接於晶圓搬出入室158之部分，亦設置閘閥G，真空隔絕室156、157，係介由對應之閘閥G之開放而連通於晶圓搬出入室158，藉由關閉對應之閘閥G而由晶圓搬出入室158被切斷。
於晶圓搬送室155內設置晶圓搬送裝置162，用於對蝕刻單元151、152、去灰單元153、矽烷基化處理單元154及真空隔絕室156、157，進行晶圓之搬出入。晶圓搬送裝置162，係配設於晶圓搬送室155之大略中央，在可旋轉及伸縮的旋轉/伸縮部163之前端，具有2個葉片164a、164b用於保持晶圓W，彼等2個葉片164a、164b以互朝相反方向的方式被安裝於旋轉/伸縮部163。晶圓搬送室155內被保持特定之真空度。
於晶圓搬出入室158之天井部設置HEPA過濾器(未圖示)，通過該HEPA過濾器之清淨空氣以下流狀態被供給至晶圓搬出入室158內，於大氣壓之清淨空氣環境下進行晶圓W之搬出入。在晶圓搬出入室158之載具C之安裝用3個出入口159、160、161被設置閘門(未圖示)，在彼等出入口159、160、161直接安裝收容有晶圓W或空的載具C，安裝時閘門被拆除以防止外氣之入侵之同時，成為連通於晶圓搬出入室158。另外，於晶圓搬出入室158之側面設置對準腔室165，於此進行晶圓W之對準。
於晶圓搬出入室158內設置晶圓搬送裝置166，用於對載具C進行晶圓W之搬出入，及對真空隔絕室156、157進行晶圓W之搬出入。晶圓搬送裝置166，係具有多關節臂部構造，可沿載具C之配列方向行走於軌條168上，於其前端之握把167上載置晶圓W進行搬送。晶圓搬送裝置162、166之動作等、系統全體之控制係藉由控制部169進行。
以下說明各單元。
首先，說明去灰單元153。又，蝕刻單元151、152，僅處理氣體不同，概略構造係和去灰單元同樣，因而省略說明。
圖21為蝕刻/去灰/回復處理裝置搭載之去灰單元之概略斷面圖。
如圖21所示，去灰單元153係進行電漿去灰者，具備形成為大略圓筒狀之處理腔室211，於其底部藉由絕緣板213被配置承受器支撐台214，於其上被配置承受器215，承受器215係兼作為下部電極，於其上面藉由靜電吸盤220載置晶圓W。符號216為高通濾波器(HPF)。
於承受器支撐台214內部設置溫度調節媒體室217，可使溫度調節媒體循環，藉此使承受器215被調節成為所要溫度。於溫度調節媒體室217被連接導入管218及排出管219。
靜電吸盤220，係於絕緣構件221之間配置電極222之構造，由直流電源223對電極222施加直流電壓使晶圓W被靜電吸附於靜電吸盤220上。於晶圓W之背面藉由氣體通路224被供給由He氣體構成之導熱氣體，藉由該導熱氣體使晶圓W被調節成為特定溫度。於承受器215之上端周緣部，以包圍靜電吸盤220上載置之晶圓W之周圍的方式，配置環狀之聚磁環225。
於承受器215之上方，和承受器215呈對向，介由絕緣構件232被支撐於電漿處理腔室211內部之狀態下設置上部電極231。上部電極231，係由具有多數噴出口233的電極板234，及支撐該電極板234的電極支撐體235構成，形成噴淋狀。
於電極支撐體235之中央設有氣體導入口236，於此連接氣體供給管237。氣體供給管237，係介由閥238及流量控制器239，連接於供給去灰氣體的處理氣體供給源240。由處理氣體供給源240，將去灰氣體例如O2 氣體、NH3 氣體、CO2 氣體等供給至處理腔室211內。
於處理腔室211之底部連接排氣管241，於該排氣管241連接排氣裝置245。排氣裝置245，係具備渦輪分子泵等之真空泵，可將處理腔室211內設為特定減壓環境。於處理腔室211之側壁部分，設置閘閥242。
於上部電極231，介由第1匹配器251被連接第1高頻電源250，用於供給電漿產生用之高頻電力。另外，於上部電極231被連接低通濾波器(LPF)252。於下部電極之承受器215，介由第2匹配器261被連接第2高頻電源260，用於吸入電漿中之離子而進行去灰。
於上述構成之去灰單元153，由處理氣體供給源240使特定之去灰氣體被導入處理腔室211內，藉由第1高頻電源250之高頻電力被電漿化，藉由該電漿使晶圓W之阻劑膜灰化被除去。
以下說明矽烷基化處理單元154。矽烷基化處理單元154係進行上述實施形態之製造方法說明之疏水改質處理的單元。
圖22為蝕刻/去灰/回復處理裝置搭載之矽烷基化單元之概略斷面圖。
如圖22所示，矽烷基化處理單元154，係具備收容晶圓W之腔室301，於腔室301之下部設置晶圓載置台302。於晶圓載置台302埋設加熱器303，可將其上載置之晶圓W加熱至所要溫度。於晶圓載置台302設置可突出/沒入之晶圓升降銷304，晶圓W之搬出入時可使晶圓位於自晶圓載置台302起往上方隔離之特定位置。
於腔室301內，以劃分包含晶圓W之狹窄處理空間S的方式設置內部容器305，於該處理空間S被供給矽烷基化劑(疏水改質處理氣體)。於內部容器305之中央，形成垂直延伸之氣體導入路306。
於氣體導入路306之上部被連接於氣體供給配管307，該氣體供給配管307被連接：由供給TMSDMA(N-Trimethylsilyldimethylamine)等之矽烷基化劑的矽烷基化劑供給源308延伸之配管309，及供給Ar或N2 氣體等構成之載氣的載氣供給源310延伸之配管311。於配管309，由矽烷基化劑供給源308側依序設置使矽烷基化劑氣化的氣化器312、流量控制器313及開關閥314。另外，於配管311，由載氣供給源310側依序設置流量控制器315及開關閥316。經由氣化器312被氣化之矽烷基化劑，係被載置於載氣而通過氣體供給配管307及氣體導入路306，被導入內部容器305所包圍之處理空間S內。處理時，藉由加熱器303將晶圓W加熱至特定溫度。此情況下，晶圓溫度可控制於例如室溫~30℃範圍。
由腔室301外之大氣環境延伸至腔室301內之內部容器305內設置大氣導入配管317。於該大氣導入配管317設置閥318，藉由閥318之開放，使大氣被導入腔室301內之內部容器305所圍繞之處理空間S。如此則，可對晶圓W供給特定之水分。
於腔室301之側壁設置閘閥319，藉由閘閥319之開放使晶圓W被搬出入。於腔室301之底部之周緣部設置排氣管320，藉由真空泵(未圖示)，介由排氣管320進行腔室301內之排氣，可控制成為例如10Torr(266Pa)以下。於排氣管320設置冷槽321。在和晶圓載置台302上部之腔室壁之間的部分設置緩衝板322。
蝕刻/去灰/回復處理裝置108，係連續於真空環境內進行蝕刻/去灰/回復處理，該狀態下於晶圓W之存在空間幾乎不存在水分，因此於矽烷基化處理單元154難以產生上述之矽烷基化反應，有可能難以獲得充分之回復效果。
因此，藉由控制部169，在矽烷基化劑之導入之前，設定大氣導入配管317之閥318成為開放，導入大氣使晶圓W吸附水分，之後，藉由加熱器303加熱晶圓載置台302上之晶圓W進行水分調整，導入矽烷基化劑而加以控制亦可。此時之加熱溫度較好是50~200℃。另外，就促進矽烷基化劑觀點而言，開始導入矽烷基化劑之後亦加熱晶圓W而加以控制亦可。
另外，作為去灰單元153，亦可使如圖21所示裝置具備，進行蝕刻處理、去灰處理、回復處理之其中2種或全部的裝置之功能。亦即，作為處理氣體供給源240，若使用可供給蝕刻處理用之氣體及去灰處理用之氣體者，則最初藉由蝕刻處理用之氣體進行蝕刻，之後，可切換為去灰處理用之氣體而進行去灰處理。另外，作為處理氣體供給源240，若使用可供給蝕刻處理用之氣體、去灰處理用之氣體、及矽烷基化劑者，則最初藉由蝕刻處理用之氣體進行蝕刻，之後，切換為去灰處理用之氣體而進行去灰處理之後，可切換為矽烷基化劑而進行矽烷基化處理。但是，進行矽烷基化處理時，需要設置對晶圓W供給水分之手段。
又，於蝕刻/去灰/回復處理裝置108，係在進行矽烷基化處理之前，將大氣導入矽烷基化處理單元154，但亦可將大氣導入其他單元例如晶圓搬送室155而對晶圓W供給水分。另外，作為供給水分之手段，除大氣以外，亦可構成為供給例如精製之水蒸汽。，
藉由使用此種半導體裝置製造系統，可實施本發明實施形態之製造方法。
以上係依據幾個實施形態說明本發明，但本發明並不限定於上述實施形態，在不脫離其要旨情況下可做各種變更實施。
例如，疏水改質處理係說明矽烷基化處理，但亦可為基於其他疏水改質氣體之疏水改質處理。
另外，層間絕緣膜，特別是Low-k膜較好。作為Low-k膜，可適用以SOD裝置形成之無機絕緣膜之一之SiOC系膜等。但是，Low-k膜並不限定於此。
1．．．基板
2．．．層間絕緣膜
3．．．光阻圖案
4．．．溝及/或孔
5．．．損傷層
6．．．配線
7．．．氣隙
8．．．氧化層
9．．．損傷層
10．．．層間絕緣膜
11．．．光阻圖案
12．．．上層配線
13．．．犧牲膜
14．．．硬質遮罩圖案
15．．．溝及/或孔
16．．．多層犧牲膜
16a．．．可除去的膜
16b．．．流體可通過的膜
100．．．處理部
101．．．SOD裝置
102．．．阻劑塗敷/顯像裝置
103．．．曝光裝置
104．．．洗淨處理裝置
106．．．濺鍍裝置
107．．．電解鍍層裝置
108．．．蝕刻/去灰/回復處理裝置
109．．．CMP裝置
110．．．主控制部
111．．．製程控制器
112．．．使用者介面
113．．．記憶部
154．．．矽烷基化處理單元
169．．．控制部
216．．．高通濾波器(HPF)
240．．．處理氣體供給源
245．．．排氣裝置
251、261．．．匹配器
252．．．低通濾波器(LPF)
308．．．矽烷基化劑(液體)
309．．．配管
310．．．載氣供給源
312．．．氣化器
313、315．．．流量控制器(MFC)
321．．．冷槽
圖1為本發明實施形態之第1例之半導體裝置之製造方法之斷面圖。
圖2為本發明實施形態之第1例之半導體裝置之製造方法之斷面圖。
圖3為由第1例之製造方法獲得之優點之斷面圖。
圖4為由第1例之製造方法獲得之優點之斷面圖。
圖5為依據本發明實施形態之第2例之半導體裝置之製造方法被形成之半導體裝置之斷面圖。
圖6為本發明實施形態之第2例之半導體裝置之製造方法之斷面圖。
圖7為由第2例之製造方法獲得之優點之斷面圖。
圖8為依據本發明實施形態之第3例之半導體裝置之製造方法被形成之半導體裝置之斷面圖。
圖9為由第3例之製造方法獲得之優點之斷面圖。
圖10為本發明實施形態之第3例之半導體裝置之製造方法之斷面圖。
圖11為本發明實施形態之第3例之半導體裝置之製造方法之斷面圖。
圖12為本發明實施形態之第4例之半導體裝置之製造方法之斷面圖。
圖13為本發明實施形態之第4例之半導體裝置之製造方法之斷面圖。
圖14為本發明實施形態之第5例之半導體裝置之製造方法之斷面圖。
圖15為本發明實施形態之第5例之半導體裝置之製造方法之斷面圖。
圖16為本發明實施形態之第6例之半導體裝置之製造方法之斷面圖。
圖17為本發明實施形態之第6例之半導體裝置之製造方法之斷面圖。
圖18為本發明實施形態之第6例之半導體裝置之製造方法之斷面圖。
圖19為本發明實施形態之半導體裝置之製造方法使用之半導體裝置製造系統之概略構成說明圖。
圖20為圖19之半導體裝置製造系統使用之蝕刻/去灰/回復處理裝置之概略構成平面圖。
圖21為蝕刻/去灰/回復處理裝置搭載之去灰單元之概略斷面圖。
圖22為蝕刻/去灰/回復處理裝置搭載之矽烷基化單元之概略斷面圖。
1．．．基板
2．．．層間絕緣膜
3．．．光阻圖案
4．．．溝及/或孔
5．．．損傷層
6．．．配線
7．．．氣隙

Claims (14)

  1. 一種半導體裝置之製造方法，其特徵為具備：在基板上形成層間絕緣膜的工程；在上述層間絕緣膜形成用於填埋配線的溝及/或孔的工程；對上述形成有溝及/或孔的層間絕緣膜施予疏水改質處理的工程；在上述被施予疏水改質處理後的上述層間絕緣膜的上述溝及/或孔，填埋配線的工程；在上述被填埋有配線的上述層間絕緣膜，形成氣隙的工程；及對上述形成有氣隙的層間絕緣膜及上述配線施予疏水改質處理的工程。
  2. 一種半導體裝置之製造方法，其特徵為具備：在基板上形成填埋有配線之層間絕緣膜的工程；在上述填埋有配線之層間絕緣膜，形成氣隙的工程；及對上述形成有氣隙的層間絕緣膜及上述配線施予疏水改質處理的工程。
  3. 如申請專利範圍第1或2項之半導體裝置之製造方法，其中上述氣隙，係在全部上述配線之側壁殘留上述層間絕緣膜狀態下被形成。
  4. 如申請專利範圍第1或2項之半導體裝置之製造方 法，其中上述氣隙，係在一部分上述配線之側壁殘留上述層間絕緣膜狀態下被形成。
  5. 如申請專利範圍第4項之半導體裝置之製造方法，其中在上述側壁被殘留有上述層間絕緣膜之上述配線，使另一配線由上層予以接觸。
  6. 一種半導體裝置之製造方法，其特徵為具備：在基板上形成層間絕緣膜的工程；在上述層間絕緣膜上形成犧牲膜的工程；在上述犧牲膜形成用於填埋配線的溝及/或孔的工程；對上述形成有溝及/或孔的犧牲膜施予疏水改質處理的工程；在上述犧牲膜的上述溝及/或孔填埋配線的工程；及將上述犧牲膜由上述層間絕緣膜上予以除去的工程，上述犧牲膜為多層膜，其包含：可除去的膜，及流體可通過的膜；將上述犧牲膜由上述層間絕緣膜上予以除去的工程，係使上述可除去的膜介由上述流體可通過的膜而予以除去的工程。
  7. 如申請專利範圍第6項之半導體裝置之製造方法，其中另具備：對上述被除去犧牲膜後的上述層間絕緣膜及 上述配線，施予疏水改質處理的工程。
  8. 一種半導體裝置之製造方法，其特徵為具備：在層間絕緣膜上形成填埋有配線的犧牲膜的工程；將上述犧牲膜由上述層間絕緣膜上予以除去的工程；及對上述被除去犧牲膜後的上述層間絕緣膜及上述配線，施予疏水改質處理的工程。
  9. 如申請專利範圍第8項之半導體裝置之製造方法，其中上述犧牲膜為多層膜，其包含：可除去的膜，及流體可通過的膜；將上述犧牲膜由上述層間絕緣膜上予以除去的工程，係使上述可除去的膜介由上述流體可通過的膜而予以除去的工程。
  10. 如申請專利範圍第7或9項之半導體裝置之製造方法，其中對上述被除去犧牲膜後的上述層間絕緣膜及上述配線施予疏水改質處理的工程，係介由上述流體可通過的膜，使上述被除去犧牲膜後的上述層間絕緣膜及上述配線實施疏水改質處理的工程。
  11. 如申請專利範圍第1或2項之半導體裝置之製造方法，其中上述層間絕緣膜為Low-k膜。
  12. 如申請專利範圍第1或2項之半導體裝置之製造 方法，其中針對上述層間絕緣膜之上述疏水改質處理，係使末端成為甲基的置換處理。
  13. 如申請專利範圍第12項之半導體裝置之製造方法，其中上述疏水改質處理，係在包含TMSDMA(三甲基矽烷基二甲胺)之環境下進行。
  14. 一種半導體裝置之製造方法，其特徵為具備：在半導體基板上形成包含第1層間絕緣膜之膜層的工程；對上述膜層實施蝕刻，在上述膜層形成溝及/或孔，且在對上述膜層實施蝕刻而露出之上述膜層的表面形成有第1損傷層的工程；以使上述第1損傷層回復的方式，對上述第1損傷層施予疏水改質處理的工程；在回復了上述第1損傷層之上述溝及/或孔，填埋配線的工程；以上述配線作為遮罩對上述膜層實施蝕刻，在上述配線間形成氣隙，且在形成上述氣隙而露出之上述膜層及上述配線的表面形成有第2損傷層的工程；以使上述第2損傷層回復的方式，對上述第2損傷層施予疏水改質處理的工程；不填埋形成於上述配線間之上述氣隙，在前述配線上形成第2層間絕緣膜的工程。
TW098119041A 2008-06-09 2009-06-08 Manufacturing method of semiconductor device TWI475641B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008150894A JP5342811B2 (ja) 2008-06-09 2008-06-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201017819A TW201017819A (en) 2010-05-01
TWI475641B true TWI475641B (zh) 2015-03-01

Family

ID=41400697

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098119041A TWI475641B (zh) 2008-06-09 2009-06-08 Manufacturing method of semiconductor device

Country Status (5)

Country Link
US (1) US8026150B2 (zh)
JP (1) JP5342811B2 (zh)
KR (1) KR101143727B1 (zh)
CN (1) CN101604658B (zh)
TW (1) TWI475641B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG174296A1 (en) * 2009-03-10 2011-10-28 Air Liquide Cyclic amino compounds for low-k silylation
JP2012033880A (ja) * 2010-06-30 2012-02-16 Central Glass Co Ltd 撥水性保護膜形成用薬液
JP2012074608A (ja) * 2010-09-29 2012-04-12 Tokyo Electron Ltd 配線形成方法
JP5941623B2 (ja) * 2011-03-25 2016-06-29 東京エレクトロン株式会社 処理方法および記憶媒体
JP2013026347A (ja) * 2011-07-19 2013-02-04 Toshiba Corp 半導体装置およびその製造方法
KR101807247B1 (ko) * 2011-09-23 2017-12-11 삼성전자주식회사 3차원 반도체 장치의 제조 방법
JP5925611B2 (ja) * 2012-06-21 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102012012942B4 (de) * 2012-06-29 2015-07-23 Oxea Gmbh Mischungen enthaltend Trimellitsäureester und Triethylenglykol-di-2-ethylhexanoat als Plastifiziermittel, Verwendung der Mischungen zur Herstellung von Polymercompounds und PVC-Werkstoffe enthaltend diese Mischung
CN104952716B (zh) * 2014-03-25 2017-12-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9991200B2 (en) 2014-09-25 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Air gap structure and method
US9543194B2 (en) 2014-12-05 2017-01-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP6318188B2 (ja) * 2016-03-30 2018-04-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6754257B2 (ja) * 2016-09-26 2020-09-09 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
TWI700750B (zh) * 2017-01-24 2020-08-01 美商應用材料股份有限公司 用於介電薄膜的選擇性沉積之方法及設備
JP6792788B2 (ja) * 2017-03-30 2020-12-02 東京エレクトロン株式会社 半導体装置の製造方法
JP6877290B2 (ja) * 2017-08-03 2021-05-26 東京エレクトロン株式会社 被処理体を処理する方法
CN112805818B (zh) 2018-10-10 2024-10-18 东京毅力科创株式会社 用低电阻率金属填充半导体器件中的凹陷特征的方法
JP7045974B2 (ja) * 2018-11-14 2022-04-01 東京エレクトロン株式会社 デバイスの製造方法
JP2022065303A (ja) 2020-10-15 2022-04-27 東京エレクトロン株式会社 基板処理方法および基板処理装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW529122B (en) * 2000-10-12 2003-04-21 Sony Corp Semiconductor device and its manufacturing method
TW200303599A (en) * 2002-02-28 2003-09-01 Tokyo Electron Ltd Manufacturing method of semiconductor device
US20050017365A1 (en) * 2002-10-09 2005-01-27 Ramachandrarao Vijayakumar S. Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
TW200633133A (en) * 2004-11-25 2006-09-16 Tokyo Electron Ltd Substrate processing method and method of manufacturing semiconductor device
US20070077768A1 (en) * 2005-09-29 2007-04-05 Tokyo Electron Limited Substrate processing method
TW200735271A (en) * 2005-06-22 2007-09-16 Toshiba Kk Semiconductor device fabrication method
TW200811999A (en) * 2006-07-20 2008-03-01 Tokyo Electron Ltd Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, computer program and storage medium

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208622A (ja) 1999-01-12 2000-07-28 Tokyo Electron Ltd 半導体装置及びその製造方法
KR100307490B1 (ko) * 1999-08-31 2001-11-01 한신혁 반도체 장치의 기생 용량 감소 방법
US6555467B2 (en) 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
JP4574145B2 (ja) 2002-09-13 2010-11-04 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． エアギャップ形成
JP4052950B2 (ja) * 2003-01-17 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
KR100870806B1 (ko) 2004-07-02 2008-11-27 도쿄엘렉트론가부시키가이샤 반도체 디바이스의 제조 방법
JP5057647B2 (ja) * 2004-07-02 2012-10-24 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置の製造装置
JP5247999B2 (ja) * 2005-09-29 2013-07-24 東京エレクトロン株式会社 基板処理方法およびコンピュータ読取可能な記憶媒体
US7605073B2 (en) 2006-05-19 2009-10-20 Intel Corporation Sealants for metal interconnect protection in microelectronic devices having air gap interconnect structures
JP5100057B2 (ja) * 2006-08-18 2012-12-19 東京エレクトロン株式会社 半導体装置の製造方法
US20090093100A1 (en) * 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW529122B (en) * 2000-10-12 2003-04-21 Sony Corp Semiconductor device and its manufacturing method
TW200303599A (en) * 2002-02-28 2003-09-01 Tokyo Electron Ltd Manufacturing method of semiconductor device
US20050017365A1 (en) * 2002-10-09 2005-01-27 Ramachandrarao Vijayakumar S. Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
TW200633133A (en) * 2004-11-25 2006-09-16 Tokyo Electron Ltd Substrate processing method and method of manufacturing semiconductor device
TW200735271A (en) * 2005-06-22 2007-09-16 Toshiba Kk Semiconductor device fabrication method
US20070077768A1 (en) * 2005-09-29 2007-04-05 Tokyo Electron Limited Substrate processing method
TW200811999A (en) * 2006-07-20 2008-03-01 Tokyo Electron Ltd Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, computer program and storage medium

Also Published As

Publication number Publication date
JP5342811B2 (ja) 2013-11-13
US20090305480A1 (en) 2009-12-10
CN101604658A (zh) 2009-12-16
JP2009295935A (ja) 2009-12-17
KR101143727B1 (ko) 2012-05-09
US8026150B2 (en) 2011-09-27
CN101604658B (zh) 2011-11-02
TW201017819A (en) 2010-05-01
KR20090127838A (ko) 2009-12-14

Similar Documents

Publication Publication Date Title
TWI475641B (zh) Manufacturing method of semiconductor device
US10049891B1 (en) Selective in situ cobalt residue removal
JP6620112B2 (ja) 処理システムを使用した空隙構造の組込
KR100904105B1 (ko) 반도체 장치의 제조 방법
US7928003B2 (en) Air gap interconnects using carbon-based films
TWI629373B (zh) 以六氟化鎢（ｗｆ６）回蝕進行鎢沉積
US9640424B2 (en) Integrated metal spacer and air gap interconnect
US8383519B2 (en) Etching method and recording medium
US9653327B2 (en) Methods of removing a material layer from a substrate using water vapor treatment
KR100599434B1 (ko) 반도체 소자의 금속배선 형성방법
JP4999419B2 (ja) 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
CN111095525A (zh) 选择性蚀刻的自对准过孔工艺
US6825124B2 (en) Method of forming metal line in semiconductor device
WO2006057236A1 (ja) 基板処理方法および半導体装置の製造方法
US8870164B2 (en) Substrate processing method and storage medium
TW202043520A (zh) 用於填充設置於基板中的特徵的方法及設備
WO2013086087A1 (en) Chemical vapor deposition (cvd) of ruthenium films and applications for same
JP2008085175A (ja) 半導体装置の製造方法、半導体装置、基板処理システム、プログラム及び記憶媒体。
JP4643975B2 (ja) 半導体装置の製造方法
TW202111870A (zh) 用於混成特徵金屬化之方法與設備
JP2006049534A (ja) 半導体装置の製造方法及び半導体装置
JP2006059848A (ja) レジスト除去方法及び半導体装置の製造方法
JP2006024666A (ja) 半導体装置の製造方法