JP2005183866A - 半導体ウェーハ及びダイシング方法 - Google Patents
半導体ウェーハ及びダイシング方法 Download PDFInfo
- Publication number
- JP2005183866A JP2005183866A JP2003426160A JP2003426160A JP2005183866A JP 2005183866 A JP2005183866 A JP 2005183866A JP 2003426160 A JP2003426160 A JP 2003426160A JP 2003426160 A JP2003426160 A JP 2003426160A JP 2005183866 A JP2005183866 A JP 2005183866A
- Authority
- JP
- Japan
- Prior art keywords
- accessory pattern
- protective film
- scribe line
- film
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【解決手段】 ダイシング前の半導体ウェーハは、シリコン基板50上が素子形成領域42とスクライブ線領域43とに分けられ、パッシベーション膜55及びポリイミド膜56が素子形成領域42を覆い、最上層配線層52からなるアクセサリパターン53がスクライブ線領域43に露出しているものである。そして、パッシベーション膜55及びポリイミド膜56がアクセサリパターン53の一部を覆っている。
【選択図】 図1
Description
41 基板
42 素子形成領域
43 スクライブ線領域
50 シリコン基板(基板)
51 層間絶縁層
52 最上層配線層(配線層)
53 アクセサリパターン(TEG用パッド)
54 TEG
55 パッシベーション膜(保護膜)
56 ポリイミド膜(保護膜)
Claims (14)
- 基板上が素子形成領域とスクライブ線領域とに分けられ、保護膜が前記素子形成領域を覆い、配線層からなるアクセサリパターンが前記スクライブ線領域に露出している半導体ウェーハにおいて、
前記保護膜が前記アクセサリパターンの一部を覆っている、
ことを特徴とする半導体ウェーハ。 - 前記スクライブ線領域の両側の前記素子形成領域との境界からそれぞれ前記スクライブ線領域内へ一定距離までを前記保護膜が覆い、当該保護膜によって前記アクセサリパターンの両側が覆われている、
請求項1記載の半導体ウェーハ。 - 前記一定距離はダイシング工程で切り取られる部分に達しない、
請求項2記載の半導体ウェーハ。 - 前記アクセサリパターンの有る部分における前記一定距離をD1とし、前記アクセサリパターンの無い部分における前記一定距離をD2としたとき、D1>D2の関係を満たす、
請求項2又は3記載の半導体ウェーハ。 - 前記保護膜がポリイミド膜の単層からなる又はポリイミド膜を含む多層からなる、
請求項1乃至4のいずれかに記載の半導体ウェーハ。 - 前記保護膜は、前記基板上に形成されたパッシベーション膜と、このパッシベーション膜上に形成されたポリイミド膜との二層からなる、
請求項1乃至4のいずれかに記載の半導体ウェーハ。 - 前記アクセサリパターンが位置合わせマーク又はTEG用パッドである、
請求項1乃至6のいずれかに記載の半導体ウェーハ。
- 基板上が素子形成領域とスクライブ線領域とに分けられ、配線層からなるアクセサリパターンが前記スクライブ線領域に露出している半導体ウェーハに対して、
保護膜で前記素子形成領域を覆った後に、ダイシングブレードを用いて前記スクライブ線領域をダイシングする、ダイシング方法において、
前記保護膜で前記素子形成領域を覆う際に、当該保護膜でアクセサリパターンの一部も覆う、
ことを特徴とするダイシング方法。 - 前記スクライブ線領域の両側の前記素子形成領域との境界からそれぞれ前記スクライブ線領域内へ一定距離までを前記保護膜で覆い、当該保護膜によって前記アクセサリパターンの両側を覆う、
請求項8記載のダイシング方法。 - 前記一定距離は前記ダイシングによって切り取られる部分に達しない、
請求項9記載のダイシング方法。 - 前記アクセサリパターンの有る部分における前記一定距離をD1とし、前記アクセサリパターンの無い部分における前記一定距離をD2としたとき、D1>D2の関係を満たす、
請求項9又は10記載のダイシング方法。 - 前記保護膜がポリイミド膜の単層からなる又はポリイミド膜を含む多層からなる、
請求項8乃至11のいずれかに記載のダイシング方法。 - 前記保護膜は、前記基板上に形成されたパッシベーション膜と、このパッシベーション膜上に形成されたポリイミド膜との二層からなる、
請求項8乃至11のいずれかに記載のダイシング方法。 - 前記アクセサリパターンが位置合わせマーク又はTEG用パッドである、
請求項8乃至13のいずれかに記載のダイシング方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003426160A JP3866710B2 (ja) | 2003-12-24 | 2003-12-24 | 半導体ウェーハ及びそのダイシング方法 |
US11/018,984 US7459768B2 (en) | 2003-12-24 | 2004-12-21 | Semiconductor wafer and dicing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003426160A JP3866710B2 (ja) | 2003-12-24 | 2003-12-24 | 半導体ウェーハ及びそのダイシング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005183866A true JP2005183866A (ja) | 2005-07-07 |
JP3866710B2 JP3866710B2 (ja) | 2007-01-10 |
Family
ID=34697431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003426160A Expired - Fee Related JP3866710B2 (ja) | 2003-12-24 | 2003-12-24 | 半導体ウェーハ及びそのダイシング方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7459768B2 (ja) |
JP (1) | JP3866710B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011233593A (ja) * | 2010-04-23 | 2011-11-17 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2012069705A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 半導体装置、及び半導体装置の製造方法 |
JP2016040796A (ja) * | 2014-08-12 | 2016-03-24 | 株式会社ディスコ | ウエーハの分割方法 |
JP2017098345A (ja) * | 2015-11-19 | 2017-06-01 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
US10707174B2 (en) | 2017-09-15 | 2020-07-07 | Toshiba Memory Corporation | Semiconductor device having lithography marks and resin portions in a cutting region |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100641364B1 (ko) * | 2005-01-25 | 2006-10-31 | 삼성전자주식회사 | 스크라이브 라인들 및 그 형성방법들 |
JP4851795B2 (ja) * | 2006-01-13 | 2012-01-11 | 株式会社ディスコ | ウエーハの分割装置 |
US8648444B2 (en) * | 2007-11-29 | 2014-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer scribe line structure for improving IC reliability |
KR20200045878A (ko) | 2018-10-23 | 2020-05-06 | 삼성전자주식회사 | 얼라인 패턴을 포함하는 반도체 칩 |
KR20220033591A (ko) * | 2020-09-08 | 2022-03-17 | 삼성전자주식회사 | 반도체 장치 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2777426B2 (ja) | 1989-10-16 | 1998-07-16 | 三洋電機株式会社 | 半導体装置の製造方法 |
JPH0645437A (ja) | 1992-07-24 | 1994-02-18 | Sony Corp | 半導体装置の製造方法 |
JP3339485B2 (ja) | 2000-01-24 | 2002-10-28 | 日本電気株式会社 | 半導体装置 |
JP2002373869A (ja) * | 2001-06-13 | 2002-12-26 | Mitsubishi Electric Corp | 半導体チップ、シリコンウェハ、及び、半導体チップの製造方法 |
JP4260405B2 (ja) * | 2002-02-08 | 2009-04-30 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
-
2003
- 2003-12-24 JP JP2003426160A patent/JP3866710B2/ja not_active Expired - Fee Related
-
2004
- 2004-12-21 US US11/018,984 patent/US7459768B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011233593A (ja) * | 2010-04-23 | 2011-11-17 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2012069705A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 半導体装置、及び半導体装置の製造方法 |
JP2016040796A (ja) * | 2014-08-12 | 2016-03-24 | 株式会社ディスコ | ウエーハの分割方法 |
JP2017098345A (ja) * | 2015-11-19 | 2017-06-01 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
US10707174B2 (en) | 2017-09-15 | 2020-07-07 | Toshiba Memory Corporation | Semiconductor device having lithography marks and resin portions in a cutting region |
Also Published As
Publication number | Publication date |
---|---|
JP3866710B2 (ja) | 2007-01-10 |
US7459768B2 (en) | 2008-12-02 |
US20050139964A1 (en) | 2005-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4801296B2 (ja) | 半導体装置及びその製造方法 | |
US9105706B2 (en) | Semiconductor device fabrication method capable of scribing chips with high yield | |
US7880256B2 (en) | Semiconductor device with passivation layer covering wiring layer | |
TWI397972B (zh) | Semiconductor device manufacturing method | |
JP3183851B2 (ja) | 半導体基板及びその製造方法 | |
JPH0883888A (ja) | 集積回路チップ、集積回路チップの形成方法、電子モジュール、および電子モジュールの形成方法 | |
JP2001308097A (ja) | 半導体装置およびその製造方法 | |
CN114446876B (zh) | 晶圆切割方法 | |
JP3866710B2 (ja) | 半導体ウェーハ及びそのダイシング方法 | |
JP3676185B2 (ja) | 半導体装置 | |
KR100577308B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
CN101640179B (zh) | 焊垫结构的制作方法 | |
JP2009004484A (ja) | 半導体装置の製造方法 | |
US9059110B2 (en) | Reduction of fluorine contamination of bond pads of semiconductor devices | |
US8236703B2 (en) | Methods for removing contaminants from aluminum-comprising bond pads and integrated circuits therefrom | |
JP2007214178A (ja) | 半導体装置およびその製造方法 | |
JP2002367956A (ja) | 半導体装置の電極パッド及びその製造方法 | |
JP2007115853A (ja) | 半導体装置及びその製造方法 | |
JPH0677315A (ja) | 半導体装置 | |
JP5041088B2 (ja) | 半導体装置 | |
JP2000294545A (ja) | 半導体装置及びその製造方法 | |
JP2001176976A (ja) | 半導体装置及びその製造方法 | |
JP2006148007A (ja) | 半導体装置の製造方法とその製造方法によって製造された半導体装置 | |
JP3510235B2 (ja) | 半導体装置の製造方法 | |
JP2007027600A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061005 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131013 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |