JP2017098345A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2017098345A
JP2017098345A JP2015227078A JP2015227078A JP2017098345A JP 2017098345 A JP2017098345 A JP 2017098345A JP 2015227078 A JP2015227078 A JP 2015227078A JP 2015227078 A JP2015227078 A JP 2015227078A JP 2017098345 A JP2017098345 A JP 2017098345A
Authority
JP
Japan
Prior art keywords
region
mark
semiconductor
film
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015227078A
Other languages
English (en)
Other versions
JP6358240B2 (ja
Inventor
勝俊 成田
Katsutoshi Narita
勝俊 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2015227078A priority Critical patent/JP6358240B2/ja
Priority to US15/332,041 priority patent/US10297520B2/en
Priority to DE102016121733.6A priority patent/DE102016121733A1/de
Priority to TW105137098A priority patent/TWI661475B/zh
Priority to CN201611004830.7A priority patent/CN106920774B/zh
Publication of JP2017098345A publication Critical patent/JP2017098345A/ja
Application granted granted Critical
Publication of JP6358240B2 publication Critical patent/JP6358240B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

【課題】 ダイシング工程でマークに起因するクラックが発生した場合でも、半導体基板からアライメントマーク等が脱落することを防止する。【解決手段】 半導体装置の製造方法は、半導体ウエハに予定素子領域とその周囲に位置する予定周辺領域とその周囲に位置するダイシング領域とを決定する決定工程と、決定工程後、半導体ウエハの上面のうちの予定周辺領域に位置する範囲上に、半導体ウエハとは異なる材料で構成されたマークを形成するマーク形成工程と、マーク形成工程後、マークを用いて予定素子領域内に半導体素子を形成する素子形成工程と、素子形成工程後、半導体ウエハの上面のうちの素子領域から周辺領域に亘る範囲上に位置し、マークの少なくとも一部を覆うとともに樹脂材料で構成された保護膜を形成する保護膜形成工程と、保護膜形成工程後、半導体ウエハをダイシング領域に沿って切断するダイシング工程とを備える。【選択図】図１４

Description

本明細書で開示する技術は、半導体装置及び半導体装置の製造方法に関する。
半導体装置の製造では、半導体ウエハに複数の半導体装置を一体的に形成した後に、半導体ウエハをダイシング領域に沿って切断することで、半導体ウエハから複数の半導体装置が個片化される。通常、ダイシング領域には、アライメントマーク及びその他のマークが付されている。この種のマークは、光学的に読み取り可能に構成されており、半導体ウエハに半導体素子を形成する工程で用いられる。例えばアライメントマークは、位置の基準となるマークであり、読み取られたアライメントマークの位置に基づいて、半導体ウエハに対する処理装置（例えば露光マスク）の位置決めが行われる。特許文献１に、アライメントマークを利用した半導体装置の製造方法について説明されている。
特開２０１４−１２６４１４号公報
ダイシング工程では、通常、ダイシングブレードが用いられる。半導体ウエハをダイシングブレードで切断すると、半導体ウエハの切断面（即ち、個片化された半導体基板の外周面）にチッピングやクラックが生じ得る。特に、ダイシング領域にマークが存在すると、ダイシングブレードがマークに接触し、さらには、マークの切削片によってダイシングブレードが目詰まりを起こし得る。その結果、マークの近傍で半導体基板に高い応力が発生し、その位置で半導体基板にクラックが生じることがある。以下では、このような半導体基板のクラックを、マークに起因するクラックと称する。マークに起因するクラックが生じると、後の工程で半導体基板からマークが脱落することがあり、それが大きな異物となって不具合を引き起こすおそれがある。
上記した問題を鑑み、本明細書は、ダイシング工程でマークに起因するクラックが発生した場合でも、後の工程で半導体基板からマークが脱落して大きな異物が生じることを防止する技術を提供する。
本明細書は、半導体装置の製造方法を開示する。この製法方法は、半導体ウエハに予定素子領域と、予定素子領域の周囲に位置する予定周辺領域と、予定周辺領域の周囲に位置するダイシング領域とを決定する決定工程と、決定工程後、半導体ウエハの上面のうちの予定周辺領域に位置する範囲上に、半導体ウエハとは異なる材料で構成されたマークを形成するマーク形成工程と、マーク形成工程後、マークを用いて予定素子領域内に半導体素子を形成する素子形成工程と、素子形成工程後、樹脂材料で構成された保護膜と金属材料で構成された電極膜の少なくとも一方を、半導体ウエハの上面のうちの素子領域から周辺領域に亘る範囲上に位置してマークの少なくとも一部を覆うように形成する膜形成工程と、膜形成工程後、半導体ウエハをダイシング領域に沿って切断するダイシング工程とを備える。
上記した製造方法では、ダイシング工程の前に、マークが保護膜又は電極膜によって覆われる。従って、ダイシング工程でマークに起因するクラックが発生した場合でも、マークが保護膜によって保持されることから、マークが半導体基板から脱落することが防止される。樹脂材料や金属材料は、半導体基板を構成する半導体材料と比較してクラックが発生し難い。従って、マークに起因するクラックが半導体基板に発生しても、そのクラックが保護膜又は金属膜まで成長して、マークが保護膜又は電極膜と共に脱落することは想定し難い。これにより、ダイシング工程でマークに起因するクラックが発生した場合でも、後の工程で半導体基板からマークが脱落して、大きな異物が生じることを防止することができる。
本明細書は、半導体装置も開示する。この半導体装置は、半導体素子が形成された素子領域と素子領域の周囲に位置する周辺領域とを有する半導体基板と、半導体基板の上面のうちの周辺領域に位置する範囲上に位置するとともに半導体基板を構成する材料とは異なる材料で構成されたマークと、半導体基板の上面のうちの素子領域及び周辺領域に亘る範囲上に位置し、マークの少なくとも一部を覆うとともに樹脂材料で構成された保護膜とを備える。この半導体装置は、保護膜に代えて、又は加えて、半導体基板の上面のうちの素子領域及び周辺領域に亘る範囲上に位置し、マークの少なくとも一部を覆うとともに金属材料で構成された電極膜を備えてもよい。この半導体装置では、周辺領域に位置するマークが保護膜又は電極膜によって覆われている。このような構成によると、ダイシング工程でマークに起因するクラックが半導体基板に生じていても、半導体基板からマークが脱落することが防止される。それにより、例えば半導体装置を用いた製品の製造工程において、半導体基板からマークが脱落して大きな異物が生じることを避けることができる。
実施例の半導体装置１０を示す平面図。 図１中のＩＩ−ＩＩ線における断面図。 図２中のＩＩＩ部の拡大図。 図２中のＩＶ部の拡大図。 半導体装置１０の半導体基板１２に大きなクラックＣが生じた様子を模式的に示す図。 半導体装置１０の半導体基板１２に小さなクラックＣが生じた様子を模式的に示す図。 決定工程に関して、半導体ウエハ７０に決定された予定素子領域７８、予定周辺領域７６及びダイシング領域７４を模式的に示す図。本図では、図示明瞭化のために、予定素子領域７８が実際よりも少なく示されている。 図７中のＶＩＩＩ部の拡大図。 マーク形成工程に関して、半導体ウエハ７０の予定周辺領域７６に形成されたマーク５０を示す図。 図９中のＸ−Ｘ線における断面図。 素子形成工程に関して、マーク５０を読み取って、予定素子領域７８内に半導体素子を形成する様子を模式的示す図。 成膜工程に関し、半導体ウエハ７０の上面７０ａに形成された保護膜材料の膜１９を示す図。 除去工程に関して、ダイシング領域７４上に位置する部分が除去された保護膜材料の膜１９（即ち、成形された保護膜２０）を示す図。 ダイシング工程に関して、ダイシング領域７４に沿って切断された半導体ウエハ７０（即ち、個片化された半導体装置１０）を示す図。 他の実施例の半導体装置１１０の要部を示す図。 他の実施例の半導体装置２１０の要部を示す図。
図面を参照して、実施例の半導体装置１０を説明する。半導体装置１０は、パワー半導体装置の一種であり、例えば、モータといった負荷への電流が流れる電力供給回路に用いられる。図１、図２に示すように、半導体装置１０は、半導体基板１２、上面電極１８、保護膜２０及び下面電極２６を備える。上面電極１８及び保護膜２０は、半導体基板１２の上面１２ａ（以下、基板上面１２ａという）側に位置している。下面電極２６は、半導体基板１２の下面１２ｂ（以下、基板下面１２ｂという）側に位置している。また、図示省略するが、基板上面１２ａ側には、ゲートパッドを含む複数の信号パッドが設けられている。ここで、基板上面１２ａ及び基板下面１２ｂは、半導体基板１２の互いに反対側に位置する二つの表面を、便宜的に区別して表現するものである。即ち、ここでいう基板上面１２ａ及び基板下面１２ｂが、半導体装置１０の使用時において、必ずしも鉛直方向の上面及び下面になることを意味しない。
半導体基板１２は、半導体材料で構成された基板であり、例えばシリコン（Ｓｉ）や炭化ケイ素（ＳｉＣ）を用いて構成することができる。半導体基板１２は、素子領域８と周辺領域６とを有する。素子領域８は、複数の半導体素子が形成された領域であり、主に、上面電極１８と下面電極２６との間で電流が流れる領域である。なお、素子領域８は、上面電極１８と下面電極２６との間で電流が流れる領域（メイン領域）に加えて、メイン領域の周囲に設けられた素子耐圧構造を有してもよい。周辺領域６は、素子領域８の周辺に位置する領域であり、素子領域８と半導体基板１２の外周面１２ｅとの間に位置している。図１中の破線Ａは、素子領域８と周辺領域６との間の境界面の位置を示す。素子領域８に形成される半導体素子は、特定の種類の半導体素子に限定されない。この半導体素子は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）といったパワートランジスタ素子や、パワーダイオード素子であってよい。あるいは、半導体素子は、例えば逆導通ＩＧＢＴのような、パワートランジスタ素子とパワーダイオード素子の両者を組み合わせたものでもよい。
図１から図３に示すように、上面電極１８は、第１電極膜１４と第２電極膜１６とを有する。第１電極膜１４は、基板上面１２ａに沿って設けられており、素子領域８と電気的に接続されている。第１電極膜１４は、金属材料を用いて構成することができ、その金属材料としては、例えばアルミニウム（Ａｌ）又はアルミニウムを主成分とするアルミニウム合金等が挙げられる。第２電極膜１６は、金属材料を用いて構成することができ、その金属材料としては、例えばニッケル（Ｎｉ）又はニッケルを主成分とする合金等が挙げられる。下面電極２６は、金属材料を用いて構成することができ、その金属材料としては、アルミニウム合金等が挙げられる。なお、下面電極２６は、上面電極１８と同様に、ニッケルその他の金属層によって覆われていてもよい。なお、上記した説明は一例であり、上面電極１８及び下面電極２６の構成は特に限定されない。
保護膜２０は、絶縁性を有する樹脂材料（高分子化合物）で構成されている。保護膜２０は、例えば半導体装置１０の耐圧を確保する機能や、半導体装置１０を物理的な接触から保護する機能を有する。一例ではあるが、本実施例における保護膜２０は、ポリイミドを用いて構成されている。ポリイミドは、樹脂材料のなかでも、優れた耐熱性や機械的強度を有することから、保護膜２０を構成する材料として優れる。保護膜２０は、基板上面１２ａの周縁に沿って枠状に設けられている。保護膜２０の一部（内側部分）は、第１電極膜１４上に位置しており、保護膜２０の内周縁２１は、第１電極膜１４上において開口を画定している。第１電極膜１４は、保護膜２０の内周縁２１が画定する開口を通じて、第２電極膜１６と電気的に接続されている。保護膜２０は、素子領域８だけでなく、素子領域８から周辺領域６に亘る範囲に設けられている。
図３に示すように、本実施例の半導体装置１０では、素子領域８にＩＧＢＴが形成されている。図３を参照して、素子領域８の構造（即ち、ＩＧＢＴの構造）について説明する。なお、以下に説明する構造は一例であり、素子領域８に形成される半導体素子の構造を限定するものではない。素子領域８は、基板下面１２ｂ側から基板上面１２ａ側に向かって順に、コレクタ領域３２、バッファ領域３４、ドリフト領域３６、ボディ領域３８及びエミッタ領域４０を備える。また、素子領域８内の基板上面１２ａには複数のトレンチ４２がストライプ状に形成されており、それぞれのトレンチ４２内にはゲート電極４６が配置されている。
コレクタ領域３２は、ｐ型の領域であり、基板下面１２ｂに露出している。コレクタ領域３２は、その不純物濃度が十分に高く、下面電極２６と電気的に接続されている。バッファ領域３４は、ｎ型の領域であり、コレクタ領域３２とドリフト領域３６との間に位置している。ドリフト領域３６は、ｎ型の領域であり、バッファ領域３４とボディ領域３８との間に位置している。ドリフト領域３６の不純物濃度は、バッファ領域３４の不純物濃度よりも低い。ボディ領域３８は、ｐ型の領域であり、基板上面１２ａとドリフト領域３６との間に位置している。ボディ領域３８の不純物濃度は、コレクタ領域３２の不純物濃度よりも低い。但し、ボディ領域３８は基板上面１２ａに露出しており、その露出する表層部（コンタクト領域とも称される）では、不純物濃度がコレクタ領域３２と同程度に高められている。それにより、ボディ領域３８は、基板上面１２ａにおいて上面電極１８と電気的に接続されている。エミッタ領域４０は、ｎ型の領域であり、基板上面１２ａに露出している。エミッタ領域４０は、ボディ領域３８によってドリフト領域３６から隔てられている。エミッタ領域４０の不純物濃度は、ドリフト領域３６の不純物濃度よりも高く、基板上面１２ａにおいて上面電極１８と電気的に接続されている。
ゲート電極４６は、導電性材料で構成されており、例えばポリシリコンを用いて構成することができる。トレンチ４２の下端はドリフト領域３６に達している。各々のトレンチ４２は、図３の紙面に対して垂直に伸びている。トレンチ４２の内面とゲート電極４６との間には、ゲート絶縁膜４４が設けられている。ゲート絶縁膜４４は、絶縁性材料で構成されており、例えば酸化シリコン（ＳｉＯ２）を用いて構成することができる。ゲート電極４６は、ゲート絶縁膜４４を介して、ドリフト領域３６、ボディ領域３８及びエミッタ領域４０に対向している。
基板上面１２ａには、層間絶縁膜２２が設けられている。層間絶縁膜２２は、ゲート電極４６を上面電極１８から電気的に絶縁している。層間絶縁膜２２は、トレンチ４２の開口に合わせて設けられており、ゲート電極４６を覆うとともに、コンタクトホール２４を画定している。コンタクトホール２４は、層間絶縁膜２２が存在しない範囲であって、隣接する二つのトレンチ４２の間に位置する基板上面１２ａを露出する。これにより、ボディ領域３８及びエミッタ領域４０は、コンタクトホール２４を通じて、上面電極１８に電気的に接続されている。以上のように、素子領域８はＩＧＢＴの構造を有しており、下面電極２６から上面電極１８へ向かう電流を導通及び遮断するノーマリーオフ型のパワートランジスタとして機能することができる。
次に、図４、図５、図６を参照して、半導体基板１２の周辺領域６の構成について説明する。図４に示すように、半導体基板１２の周辺領域６には、基板上面１２ａに少なくとも一つのマーク５０が設けられている。マーク５０は、半導体基板１２とは異なる材料で構成されている。マーク５０は、特定の形状、模様及び色彩の少なくとも一つを有し、光学的に読み取り可能に構成されている。マーク５０は、例えばアライメントマークであり、半導体装置１０の製造工程で光学機器（例えばカメラ）によって読み取られ、その位置に基づいて半導体ウエハに対する処理装置（例えば露光マスク）の位置決めが行われる。マーク５０は、アライメントマークに限られず、半導体装置１０の製造工程で使用される各種のマークを含み得る。マーク５０は、半導体装置１０の製造工程で用いられたものであり、半導体装置１０では特段の機能を有さない。通常、半導体基板１２の周辺領域６には、複数のマーク５０が存在し得る。なお、半導体装置１０に残存するマーク５０には、ダイシング工程において一部が欠損したものも含まれ得る。
図４に示すように、マーク５０の一部は、素子領域８から広がる保護膜２０によって覆われている。即ち、保護膜２０は、素子領域８から周辺領域６に亘る範囲に位置しており、マーク５０の一部を覆っている。なお、保護膜２０は、マーク５０の全体を覆ってもよい。半導体装置１０に複数のマーク５０が存在する場合、全体が保護膜２０に覆われたマーク５０と、一部のみが保護膜２０に覆われたマーク５０とが共存してもよい。さらには、全てのマーク５０が保護膜２０によって覆われている必要はなく、例えば半導体基板１２の外周面１２ｅから離れて位置するマーク５０については、保護膜２０によって覆われていなくてもよい。
詳しくは後述するが、図１４に示すように、半導体装置１０の製造工程では、複数の半導体装置１０が一体的に形成された半導体ウエハ７０を、ダイシング工程によって個片化する。ダイシング工程では、通常、ダイシングブレード９４が用いられる。ダイシングブレード９４は、円板状の回転刃であり、ダイヤモンド砥粒といった砥粒がボンドで結合された構造を有する。ダイシング工程では、半導体基板１２の外周面１２ｅにチッピングやクラックが生じ得る。特に、周辺領域６にマーク５０が存在すると、ダイシングブレード９４がマーク５０に接触し、さらには、マーク５０の切削片によってダイシングブレード９４が目詰まりを起こすことがある。その結果、図５、図６に示すように、マーク５０の近傍で半導体基板１２に高い応力が発生し、その位置で半導体基板１２にクラックＣが生じることがある。以下、このようなマーク５０の近傍で半導体基板１２に発生するクラックＣを、マーク５０に起因するクラックＣと称する。マーク５０に起因するクラックＣが発生すると、後の工程でマーク５０が半導体基板１２から脱落し、それが大きな異物となって不具合を引き起こすおそれがある。
上記の問題に関して、本実施例の半導体装置１０では、マーク５０の少なくとも一部が保護膜２０によって覆われている。従って、図５に示すように、マーク５０に起因するクラックＣが発生した場合でも、マーク５０が保護膜２０によって保持されることから、マーク５０が半導体基板１２から脱落することを防止することができる。特に、保護膜２０は樹脂材料で構成されており、半導体基板１２と比較してクラックが発生し難い。これは、いくつかの要因が考えられるが、例えば、樹脂材料が半導体材料よりもじん性に優れることが挙げられる。従って、半導体基板１２にクラックＣが発生しても、そのクラックＣが保護膜２０へと成長して、マーク５０が保護膜２０と共に脱落することは想定し難い。特に、本実施例における保護膜２０は、ポリイミドで構成されており、高い機械的強度（引っ張り強さ）を有する。従って、保護膜２０にクラックＣが成長することはさらに想定され難い。なお、図６に示すように、マーク５０に起因するクラックＣが比較的に小さい場合、マーク５０の保護膜２０によって覆われていない部分が、半導体基板１２から脱落することがある。しかしながら、マーク５０の全体が脱落する場合と比較して、小さい異物が生じるだけで済むことから、その後の工程に与える悪影響も少ない。
次に、図７〜図１４を参照して、半導体装置１０の製造方法について説明する。なお、以下では、主たる工程及び処理のみを説明する。従って、半導体装置１０の製造方法には、必要に応じて以下の説明に含まれない一又は複数の工程が含まれ得る。先ず、決定工程が実施される。この決定工程では、図７、図８に示すように、半導体装置１０の製造に使用する半導体ウエハ７０に対して、予定素子領域７８と予定周辺領域７６とダイシング領域７４とを決定する。予定素子領域７８は、半導体装置１０の素子領域８となる領域であって、後に半導体素子が形成される領域である。予定周辺領域７６は、半導体装置１０の周辺領域６となる領域であって、後にマーク５０が設けられる領域である。そして、ダイシング領域７４は、後のダイシング工程において切除される部分であり、製品である半導体装置１０には存在しない領域である。予定周辺領域７６は、予定素子領域７８の周囲に位置しており、ダイシング領域７４は、予定周辺領域７６の周囲に位置する。ダイシング領域７４は、碁盤目状に伸びる領域であり、ダイシング領域７４が区分する個々の領域に、予定素子領域７８と予定周辺領域７６がそれぞれ位置する。
その後、半導体ウエハ７０が準備され、マーク形成工程が実施される。このマーク形成工程では、図９、図１０に示すように、半導体ウエハ７０の上面７０ａに、一又は複数のマーク５０が形成される。ここで、マーク５０は、予定周辺領域７６上に形成される。マーク５０は、その目的に応じて、様々な形状、模様又は色彩を有し得る。マーク５０を形成する方法は特に限定されない。マーク５０を構成する材料も特に限定されないが、例えば金属材料といった、半導体ウエハ７０を構成する材料が用いられる。なお、マーク５０の一部は、ダイシング領域７４上に位置してもよい。また、ダイシング領域７４内に位置する上面７０ａ上にも、必要に応じて一又は複数のマーク５０が設けられる。図示省略するが、半導体ウエハ７０の下面７０ｂにも、必要に応じてアライメントマーク等が付与される。
その後、素子形成工程が実施される。この素子形成工程では、図１１に示すように、マーク５０を利用して、半導体ウエハ７０の予定素子領域７８に半導体素子（図３参照）が形成される。この半導体素子を形成する工程では、例えば、予定素子領域７８に導電性不純物を導入するイオン注入処理、その導電性不純物を半導体ウエハ７０内で活性化するアニール処理、及び、半導体ウエハ７０の上面７０ａに層間絶縁膜２２を形成する処理等が実施される。素子形成工程では、一又は複数のマーク５０を光学装置９０によって読み取りながら、各種の処理が実施される。例えばイオン注入処理では、複数のマーク５０（アライメントマーク）を読み取り、それらの位置に基づいて露光マスクの位置合わせ等が行われる。なお、図１０に示す矢印群Ｂは、予定素子領域７８に実施される各種の処理を模式的に示すものであり、特定の処理を意味しない。その後、半導体ウエハ７０の上面７０ａに第１電極膜１４を形成する。
その後、成膜工程が実施される。この成膜工程では、図１２に示すように、半導体ウエハ７０の上面７０ａに、保護膜２０を構成する樹脂材料の膜１９（以下、保護材料膜１９という）が形成される。即ち、本実施例では、ポリイミドによって保護材料膜１９が形成される。保護材料膜１９は、予定素子領域７８、予定周辺領域７６及びダイシング領域７４に亘る範囲に形成される。これにより、マーク５０も保護材料膜１９によってその全体が覆われる。なお、この段階で全てのマーク５０はその役割を既に終えており、その後に使用されることはない。
その後、除去工程が実施される。この除去工程では、図１３に示すように、保護材料膜１９のなかで、ダイシング領域７４上に位置する部分が除去される。除去工程で実施する具体的な処理は特に限定されない。一例ではあるが、ダイシング領域７４上に開口９２ａを有するマスク９２を形成し、ウェットエッチングを実施することによって、ダイシング領域７４上に位置する保護材料膜１９を選択的に除去することができる。このとき、予定周辺領域７６上に位置する保護材料膜１９の一部も併せて除去され得るが、各々のマーク５０の少なくとも一部は、保護材料膜１９によって覆われた状態が維持される。この除去工程では、予定素子領域７８上に位置する保護材料膜１９の一部も除去され、これにより、内周縁２１を有する枠状の保護膜２０が成形される。即ち、成膜工程と除去工程は、半導体装置１０の保護膜２０を形成する保護膜形成工程を構成する。その後、上面電極１８の第２電極膜１６や下面電極２６を形成する工程が実施される。
その後、ダイシング工程が実施される。図１４に示すように、半導体ウエハ７０をダイシング領域７４に沿って切断し、半導体ウエハ７０を複数の半導体装置１０へ個片化する。前述したように、このダイシング工程では、ダイシングブレード９４が用いられ、半導体基板１２の外周面１２ｅには、マーク５０に起因するクラックＣが発生し得る（図５、図６参照）。但し、マーク５０の少なくとも一部は、保護膜２０によって覆われている。従って、ダイシング工程でマーク５０に起因するクラックＣが発生した場合でも、マーク５０が保護膜２０によって保持されることから、その後の工程でマーク５０が半導体基板１２から脱落することが防止される。
上記した製造方法では、マーク５０を用いた半導体素子の形成後に、マーク５０が保護膜２０によって覆われる。即ち、マーク５０が保護膜２０によって覆われる段階で、マーク５０はその役割を既に終えている。従って、マーク５０が保護膜２０によって覆われたとしても、それによって新たな不具合が生じることはない。
上記した製造方法において、マーク５０は、半導体装置１０の構成要素である保護膜２０によって覆われる。即ち、マーク５０を覆うために、新たな部材の付加を必要としない。そのことから、従来の製造方法と比較して、保護膜２０を形成する範囲を変更すればよく、半導体装置１０の製造工程が煩雑化することが避けられる。
上記した製造方法において、マーク５０の少なくとも一部は、予定素子領域７８とダイシング領域７４の間に位置する予定周辺領域７６に配置されている。従って、ダイシング領域７４上に保護膜２０を存在させることなく、マーク５０の少なくとも一部を保護膜２０によって覆うことができる。これにより、ダイシング工程において、ダイシングブレード９４が保護膜２０に接触することが避けられる。仮にダイシングブレード９４が保護膜２０と接触すると、ダイシングブレード９４に目詰まりが発生し、ダイシング性の悪化（例えばチッピングやクラックＣの多発）が想定される。しかしながら、上記した製造方法によれば、このような問題を避けることができる。
以上、具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、上記した実施例における保護膜形成工程は、特許請求の範囲に記載された膜形成工程の一例であるが、当該膜形成工程を限定するものではない。
図１５に示すように、他の実施例の半導体装置１１０では、周辺領域６に位置するマーク５０の少なくとも一部が、保護膜２０に代えて、第１電極膜１４によって覆われてもよい。第１電極膜１４は、半導体基板１２の上面１２ａのうちの素子領域８及び周辺領域６に亘る範囲上に位置し、マーク５０の少なくとも一部を覆っている。第１電極膜１４は金属材料で構成されており、半導体基板１２と比較してクラックが発生し難い。これは、いくつかの要因が考えられるが、例えば、金属材料が半導体材料よりもじん性に優れることが挙げられる。この半導体装置１０の製造方法では、第１電極膜１４を、半導体ウエハ７０の上面７０ａのうちの予定素子領域７８から予定周辺領域７６に亘る範囲上に位置してマーク５０の少なくとも一部を覆うように形成する。この第１電極膜１４を形成する工程は、特許請求の範囲に記載された膜形成工程の一例である。さらに他の実施例では、周辺領域６に位置するマーク５０の少なくとも一部が、保護膜２０又は第１電極膜１４に代えて、素子領域８から伸びる第２電極膜１６又はその他の電極膜によって覆われてもよい。半導体装置１１０の構成要素によってマーク５０の少なくとも一部を覆うことで、半導体装置１１０の構造及びその製造方法を複雑にすることなく、マーク５０の脱落を防止することができる。なお、半導体装置１１０の構成は、保護膜２０を有さない半導体装置にも適用し得る。
図１６に示すように、他の実施例の半導体装置２１０では、周辺領域６に位置するマーク５０の少なくとも一部が、第１電極膜１４と保護膜２０との両者によって覆われてもよい。この半導体装置２１０では、第１電極膜１４及び保護膜２０のそれぞれが、半導体基板１２の上面１２ａのうちの素子領域８及び周辺領域６に亘る範囲上に位置し、マーク５０の少なくとも一部を覆っている。この半導体装置１０の製造方法では、第１電極膜１４と保護膜２０のそれぞれを、半導体ウエハ７０の上面７０ａのうちの予定素子領域７８から予定周辺領域７６に亘る範囲上に位置してマーク５０の少なくとも一部を覆うように形成する。この工程についても、特許請求の範囲に記載された膜形成工程の一例である。なお、さらに他の実施例では、周辺領域６に位置するマーク５０の少なくとも一部が、素子領域８から伸びる第２電極膜１６又はその他の電極膜と保護膜２０との両者によって覆われてもよい。
以下に、本明細書の開示内容から把握される技術的事項を列記する。なお、以下に記載する技術的事項は、それぞれが独立した技術的事項であり、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
本明細書で開示される半導体装置（１０）の製造方法は、半導体ウエハ（７０）に、予定素子領域（７８）と、前記予定素子領域（７８）の周囲に位置する予定周辺領域（７６）と、前記予定周辺領域（７６）の周囲に位置するダイシング領域（７４）とを決定する決定工程と、前記決定工程後、前記半導体ウエハ（７０）の上面（７０ａ）のうちの前記予定周辺領域（７６）に位置する範囲上に、前記半導体ウエハ（７０）とは異なる材料で構成されたマーク（５０）を形成するマーク形成工程と、前記マーク形成工程後、前記マーク（５０）を用いて前記予定素子領域（７６）内に半導体素子を形成する素子形成工程と、前記素子形成工程後、樹脂材料で構成された保護膜（２０）と金属材料で構成された電極膜（１４、１６）の少なくとも一方を、前記半導体ウエハ（７０）の前記上面（７０ａ）のうちの前記予定素子領域（７８）から前記予定周辺領域（７６）に亘る範囲上に位置して前記マーク（５０）の少なくとも一部を覆うように形成する膜形成工程と、前記膜形成工程後、前記半導体ウエハ（７０）を前記ダイシング領域（７４）に沿って切断するダイシング工程とを備える。
上記した製造方法において、前記膜形成工程では、少なくとも前記保護膜（２０）を形成することが好ましい。このような構成によると、半導体基板（１２）の周辺領域（６）が絶縁性の保護膜（２０）で保護された半導体装置（１０）を製造することができる。
上記した製造方法において、前記膜形成工程は、前記半導体ウエハ（７０）の前記上面（７０ａ）のうちの前記予定素子領域（７８）、前記予定周辺領域（７６）及び前記ダイシング領域（７４）に亘る範囲上に、前記保護膜（２０）を構成する前記樹脂材料の膜（１９）を形成する成膜工程と、前記成膜工程後、前記樹脂材料の膜（１９）のうちの前記ダイシング領域（７４）上に位置する部分を除去する除去工程とを備えるとよい。このような構成によると、ダイシング工程においてダイシング領域（７４）上に保護膜（２０）が存在しないので、ダイシングブレード（９４）と保護膜（２０）との接触によるダイシングブレード（９４）の目詰まりを避け、それに起因するダイシング性の悪化を回避することができる。
上記した製造方法において、前記保護膜（２０）を構成する前記樹脂材料はポリイミドであるとよい。ポリイミドは、他の樹脂材料と比較して、高い機械的強度（引っ張り強さ）を有する。従って、マーク（５０）に起因するクラック（Ｃ）が発生しても、そのクラック（Ｃ）が保護膜（２０）まで成長することがさらに抑制され、後の工程でマークが脱落することをより確実に防止することができる。
６：周辺領域
８：素子領域
１０、１１０、２１０：半導体装置
１２：半導体基板
１２ａ：基板上面（半導体基板の上面）
１２ｂ：基板下面（半導体基板の下面）
１２ｅ：半導体基板の外周面
１８：上面電極
１９：保護膜材料の膜（保護材料膜）
２０：保護膜
２６：下面電極
５０：マーク
７０：半導体ウエハ
７０ａ：半導体ウエハの上面
７０ｂ：半導体ウエハの下面
７４：ダイシング領域
７６：予定周辺領域
７８：予定素子領域
９０：光学装置
９４：ダイシングブレード
Ｃ：クラック

Claims (6)

  1. 半導体ウエハに、予定素子領域と、前記予定素子領域の周囲に位置する予定周辺領域と、前記予定周辺領域の周囲に位置するダイシング領域とを決定する決定工程と、
    前記決定工程後、前記半導体ウエハの上面のうちの前記予定周辺領域に位置する範囲上に、前記半導体ウエハとは異なる材料で構成されたマークを形成するマーク形成工程と、
    前記マーク形成工程後、前記マークを用いて前記予定素子領域内に半導体素子を形成する素子形成工程と、
    前記素子形成工程後、樹脂材料で構成された保護膜と金属材料で構成された電極膜の少なくとも一方を、前記半導体ウエハの前記上面のうちの前記予定素子領域から前記予定周辺領域に亘る範囲上に位置して前記マークの少なくとも一部を覆うように形成する膜形成工程と、
    前記膜形成工程後、前記半導体ウエハを前記ダイシング領域に沿って切断するダイシング工程と、
    を備える半導体装置の製造方法。
  2. 前記膜形成工程では、少なくとも前記保護膜を形成する、請求項１に記載の製造方法。
  3. 前記膜形成工程は、
    前記半導体ウエハの前記上面のうちの前記予定素子領域、前記予定周辺領域及び前記ダイシング領域に亘る範囲上に、前記保護膜を構成する前記樹脂材料の膜を形成する成膜工程と、
    前記成膜工程後、前記樹脂材料の前記膜のうちの前記ダイシング領域上に位置する部分を除去する除去工程と、を備える請求項２に記載の製造方法。
  4. 前記保護膜を構成する前記樹脂材料はポリイミドである、請求項２又は３に記載の製造方法。
  5. 半導体素子が形成された素子領域と、前記素子領域の周囲に位置する周辺領域とを有する半導体基板と、
    前記半導体基板の上面のうちの前記周辺領域に位置する範囲上に位置するとともに、前記半導体基板を構成する材料とは異なる材料で構成されたマークと、
    前記半導体基板の前記上面のうちの前記素子領域及び前記周辺領域に亘る範囲上に位置し、前記マークの少なくとも一部を覆うとともに、樹脂材料で構成された保護膜と、
    を備える半導体装置。
  6. 半導体素子が形成された素子領域と、前記素子領域の周囲に位置する周辺領域とを有する半導体基板と、
    前記半導体基板の上面のうちの前記周辺領域に位置する範囲上に位置するとともに、前記半導体基板を構成する材料とは異なる材料で構成されたマークと、
    前記半導体基板の前記上面のうちの前記素子領域及び前記周辺領域に亘る範囲上に位置し、前記マークの少なくとも一部を覆うとともに、金属材料で構成された電極膜と、
    を備える半導体装置。
JP2015227078A 2015-11-19 2015-11-19 半導体装置及び半導体装置の製造方法 Active JP6358240B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015227078A JP6358240B2 (ja) 2015-11-19 2015-11-19 半導体装置及び半導体装置の製造方法
US15/332,041 US10297520B2 (en) 2015-11-19 2016-10-24 Semiconductor device and manufacturing method of a semiconductor device
DE102016121733.6A DE102016121733A1 (de) 2015-11-19 2016-11-14 Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
TW105137098A TWI661475B (zh) 2015-11-19 2016-11-14 半導體裝置及半導體裝置的製造方法
CN201611004830.7A CN106920774B (zh) 2015-11-19 2016-11-15 半导体装置及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015227078A JP6358240B2 (ja) 2015-11-19 2015-11-19 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017098345A true JP2017098345A (ja) 2017-06-01
JP6358240B2 JP6358240B2 (ja) 2018-07-18

Family

ID=58693704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015227078A Active JP6358240B2 (ja) 2015-11-19 2015-11-19 半導体装置及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US10297520B2 (ja)
JP (1) JP6358240B2 (ja)
CN (1) CN106920774B (ja)
DE (1) DE102016121733A1 (ja)
TW (1) TWI661475B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019165111A (ja) * 2018-03-20 2019-09-26 三菱電機株式会社 半導体装置
JP2020126933A (ja) * 2019-02-05 2020-08-20 株式会社ディスコ パッケージ基板の加工方法及びパッケージ基板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019054172A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置
JP6677232B2 (ja) * 2017-09-29 2020-04-08 日亜化学工業株式会社 発光装置の製造方法
US11916029B2 (en) * 2019-04-08 2024-02-27 Sumitomo Electric Industries, Ltd. Semiconductor device
JP2022024547A (ja) * 2020-07-28 2022-02-09 株式会社ソシオネクスト 半導体装置の製造方法、半導体パッケージ及び半導体パッケージの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040773A (ja) * 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
JP2005183866A (ja) * 2003-12-24 2005-07-07 Elpida Memory Inc 半導体ウェーハ及びダイシング方法
JP2009164521A (ja) * 2008-01-10 2009-07-23 Fujitsu Microelectronics Ltd 半導体装置とその製造方法、及び露光用マスク

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2710935B2 (ja) * 1987-08-08 1998-02-10 三菱電機株式会社 半導体装置
US5017512A (en) * 1989-07-27 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Wafer having a dicing area having a step region covered with a conductive layer and method of manufacturing the same
JP3065309B1 (ja) * 1999-03-11 2000-07-17 沖電気工業株式会社 半導体装置の製造方法
US6888260B2 (en) * 2003-04-17 2005-05-03 Infineon Technologies Aktiengesellschaft Alignment or overlay marks for semiconductor processing
KR100495920B1 (ko) * 2003-06-25 2005-06-17 주식회사 하이닉스반도체 반도체 장치의 웨이퍼 정렬용 정렬 마크
JP2005101181A (ja) 2003-09-24 2005-04-14 Matsushita Electric Ind Co Ltd 半導体装置のおよびその製造方法
JP4257844B2 (ja) * 2003-11-04 2009-04-22 パナソニック株式会社 半導体装置およびその製造方法
JP4377300B2 (ja) * 2004-06-22 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体ウエハおよび半導体装置の製造方法
CN101645392A (zh) * 2008-08-06 2010-02-10 新加坡商通益科技股份有限公司台湾分公司 在绝缘层上覆硅基板中形成对准标记的方法
ATE554643T1 (de) * 2009-08-05 2012-05-15 Abb Research Ltd Verdampfer und kühlkreis
JP5589576B2 (ja) * 2010-06-10 2014-09-17 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体基板
DE102011004921A1 (de) * 2011-03-01 2012-09-06 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Halbleiterbauelement mit einer Chipumrandung mit einer integrierten Justiermarke
US8987058B2 (en) * 2013-03-12 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for wafer separation
US9682539B2 (en) * 2012-07-30 2017-06-20 Erich Thallner Substrate composite, method and device for bonding of substrates
US8822141B1 (en) * 2013-03-05 2014-09-02 International Business Machines Corporation Front side wafer ID processing
US8987922B2 (en) * 2013-03-11 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for wafer level packaging
US9318386B2 (en) * 2013-07-17 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment methods in die sawing process
US9633882B2 (en) * 2015-09-29 2017-04-25 Globalfoundries Singapore Pte. Ltd. Integrated circuits with alignment marks and methods of producing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040773A (ja) * 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
JP2005183866A (ja) * 2003-12-24 2005-07-07 Elpida Memory Inc 半導体ウェーハ及びダイシング方法
JP2009164521A (ja) * 2008-01-10 2009-07-23 Fujitsu Microelectronics Ltd 半導体装置とその製造方法、及び露光用マスク

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019165111A (ja) * 2018-03-20 2019-09-26 三菱電機株式会社 半導体装置
JP6999233B2 (ja) 2018-03-20 2022-01-18 三菱電機株式会社 半導体装置
JP2020126933A (ja) * 2019-02-05 2020-08-20 株式会社ディスコ パッケージ基板の加工方法及びパッケージ基板
JP7282450B2 (ja) 2019-02-05 2023-05-29 株式会社ディスコ パッケージ基板の加工方法

Also Published As

Publication number Publication date
TWI661475B (zh) 2019-06-01
CN106920774B (zh) 2021-10-19
JP6358240B2 (ja) 2018-07-18
US20170148700A1 (en) 2017-05-25
CN106920774A (zh) 2017-07-04
US10297520B2 (en) 2019-05-21
DE102016121733A1 (de) 2017-05-24
TW201735139A (zh) 2017-10-01

Similar Documents

Publication Publication Date Title
JP6358240B2 (ja) 半導体装置及び半導体装置の製造方法
KR102234945B1 (ko) 반도체 장치
JP7113230B2 (ja) 半導体素子
US10468358B2 (en) Semiconductor device with metal layer along a step portion
JP2016136579A (ja) 半導体装置及びその製造方法
JP6549552B2 (ja) スイッチング素子の製造方法
SE1150867A1 (sv) Halvledaranordning med JFET och tillverkningsmetod av densamma
CN110521004B (zh) 半导体装置
JP2014203833A (ja) 炭化珪素半導体装置の製造方法
JP6658171B2 (ja) 半導体装置の製造方法
JP2018170306A (ja) 酸化ガリウム半導体装置の製造方法
US20160211225A1 (en) Semiconductor device and manufacturing method thereof
JP2008053559A (ja) 半導体装置およびその製造方法
JP2004022796A (ja) 炭化珪素半導体素子およびその形成方法
JP2009212458A (ja) 半導体装置、電子機器およびそれらの製造方法
JP6861914B1 (ja) 半導体装置及び半導体装置の製造方法
CN219163405U (zh) 半导体二极管片材
JP2021097090A (ja) 半導体装置の製造方法
JP2017041616A (ja) 化合物半導体素子
JP2004235249A (ja) 半導体ウエハ、半導体チップ及び刻印検出方法
CN118136586A (zh) 制造玻璃钝化半导体器件的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180604

R151 Written notification of patent or utility model registration

Ref document number: 6358240

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250