CN101645392A - 在绝缘层上覆硅基板中形成对准标记的方法 - Google Patents
在绝缘层上覆硅基板中形成对准标记的方法 Download PDFInfo
- Publication number
- CN101645392A CN101645392A CN200810210681A CN200810210681A CN101645392A CN 101645392 A CN101645392 A CN 101645392A CN 200810210681 A CN200810210681 A CN 200810210681A CN 200810210681 A CN200810210681 A CN 200810210681A CN 101645392 A CN101645392 A CN 101645392A
- Authority
- CN
- China
- Prior art keywords
- silicon
- insulator substrate
- alignment mark
- insulating material
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
一种在绝缘层上覆硅基板中形成对准标记的方法,此方法是先在绝缘层上覆硅基板中形成多个沟渠,以定义出多个主动区;然后,在绝缘层上覆硅基板上形成绝缘材料,并填满沟渠;之后,进行第一蚀刻制程,移除部分绝缘材料,直到暴露出主动区的顶面,以及直到主动区之间的绝缘材料的顶面低于主动区的顶面。
Description
技术领域:
本发明涉及一种形成对准标记的方法,特别涉及一种在绝缘层上覆硅(silicon-on-insulator,SOI)基板中形成对准标记的方法。
背景技术:
现今的半导体制程中,为了适应大量生产的需要,在半导体对准的系统当中,每片晶圆(wafer)在对准及曝光之前,曝光机台会对晶圆先进行扫瞄,以确认是否后续会造成不易对准而拖延连续生产的时间。在此过程中,对准标记(alignment mark)就是曝光机台扫瞄讯号以确认不易对准与否的标记。所以,如果曝光机台对晶圆上的对准标记无法扫瞄到正确的讯号,则曝光机台无法对准及曝光。
随着集成电路制程的线宽持续缩小,决定晶圆的微影制程成败的因素除了关键尺寸(critical dimension,CD)的控制外,另一重要因素即为对准度(alignment accuracy),即避免对准偏移的程度。因此,对准度的测量是半导体制程中极为重要的一个环节,而对准标记就是在连续对准的过程中,用来测量对准偏移且实时弥补对准误差的工具。
一般来说,在晶圆的晶片(chip)区进行浅沟渠隔离结构(shallow trenchisolation structure)制程时,通常会在晶片区以外的区域(非晶片区)同时形成浅沟渠隔离结构以作为对准标记来用,而此非晶片区即为摆放对准标记的区域。在进行对准时,需要利用侦测浅沟渠隔离结构所得到的讯号来实时补偿对准误差。
对于对准标记区域而言,目前的浅沟渠隔离结构制程通常是先在基底中形成沟渠。然后,在基底上形成绝缘材料,并填满沟渠。之后,进行化学机械研磨制程,移除部分绝缘材料,直到暴露出基底。由于基底中形成有沟渠,因此不同区域的绝缘材料的顶面在高度上会产生差异(位于沟渠上方的绝缘材料的顶面高度会较低),导致在进行化学机械研磨制程之后,所形成的浅沟渠隔离结构容易损坏。
发明内容:
有鉴于此,本发明的目的就是提供一种在绝缘层上覆硅基板中形成对准标记的方法,可以避免对准标记在后续制程中受到损坏。
本发明的另一目的就是提供一种在绝缘层上覆硅基板中形成对准标记的方法,可以在后续进行曝光对准或测量对准度时减少对准偏移。
本发明提出一种在绝缘层上覆硅基板中形成对准标记的方法,此方法是先在绝缘层上覆硅基板中形成多个沟渠,以定义出多个主动区。然后,在绝缘层上覆硅基板上形成绝缘材料,并填满沟渠。之后,进行第一蚀刻的制程,移除部分绝缘材料,直到暴露出主动区的顶面,以及直到主动区之间的绝缘材料的顶面低于主动区的顶面。
根据本发明实施例所述的在绝缘层上覆硅基板中形成对准标记的方法,上述第一蚀刻制程为干式蚀刻制程。
根据本发明实施例所述的在绝缘层上覆硅基板中形成对准标记的方法,上述沟渠的形成方法是先在绝缘层覆硅基板上形成图案化硬罩幕层。然后,以图案化硬罩幕层为罩幕进行第二蚀刻制程,以移除部分绝缘层覆硅基板。
根据本发明实施例所述的在绝缘层上覆硅基板中形成对准标记的方法,上述的主动区的顶面为图案化硬罩幕层的顶面。
根据本发明实施例所述的在绝缘层上覆硅基板中形成对准标记的方法,上述的图案化硬罩幕层的材料为氮化物。
根据本发明实施例所述的在绝缘层上覆硅基板中形成对准标记的方法,上述的绝缘材料为氧化物。
根据本发明实施例所述的在绝缘层上覆硅基板中形成对准标记的方法,上述在形成绝缘材料之后以及进行第一蚀刻制程之前,还可以进行第二蚀刻制程,以移除部分绝缘材料,但未暴露出主动区的顶面。
本发明另提出一种在绝缘层上覆硅基板中形成对准标记的方法,此方法是提供绝缘层上覆硅基板。此绝缘层上覆硅基板具有晶片区与非晶片区。首先,在绝缘层上覆硅基板中形成多个沟渠,用以定义出多个主动区。接着,在绝缘层上覆硅基板上形成绝缘材料,并填满沟渠。通过在晶片区形成罩幕层,以覆盖晶片区的绝缘材料。然后,进行第一蚀刻制程,移除非晶片区的部分绝缘材料,直到暴露出非晶片区的主动区的顶面,以及直到非晶片区的主动区之间的绝缘材料的顶面低于主动区的顶面。最后,移除罩幕层。之后,开始进行平坦化制程,移除晶片区的部分绝缘材料,直到暴露出晶片区的主动区的顶面。
根据本发明实施例所述的在绝缘层上覆硅基板中形成对准标记的方法,上述的罩幕层的材料为光阻。
根据本发明实施例所述的在绝缘层上覆硅基板中形成对准标记的方法,上述的平坦化制程为化学机械研磨制程。
根据本发明实施例所述的在绝缘层上覆硅基板中形成对准标记的方法,上述在形成绝缘材料之后以及进行第一蚀刻制程之前,还可以进行第二蚀刻制程,以移除晶片区与非晶片区的部分绝缘材料,但未暴露出主动区的顶面。
本发明在制作对准标记的过程中,使主动区之间的绝缘材料的顶面低于主动区的顶面,因此可以避免主动区之间的绝缘材料在后续的制程中受到损坏,并且在后续进行曝光对准或测量对准度时可以减少对准偏移。
附图说明:
以下结合附图和具体实施方式来进一步说明本发明。
图1A至1D为根据本发明实施例所绘制的对准标记的制作流程剖面图。
图中:
100-绝缘层上覆硅基板;101-晶片区;102-绝缘层;
103-非晶片区;104-硅层;106-沟渠;108-主动区;
110-图案化硬罩幕层;112-绝缘材料;114-罩幕层。
具体实施方式:
为了让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式,作详细说明如下。
图1A至1D为依照本发明实施例所绘示的对准标记的制作流程剖面图。
首先,如图1A所示,提供绝缘层上覆硅基板100。绝缘层上覆硅基板100包括绝缘层102以及位于绝缘层102上的硅层104。此外,绝缘层上覆硅基板100具有晶片区101与非晶片区103。
在本实施例中,晶片区101形成有各种熟知的超大型半导体集成电路(如金属氧化物半导体晶体管、存储体组成的集成电路等等),而非晶片区103在此单指对准标记区域(非晶片区通常包含切割道或其它的制程验证标记及电性验证元件区,而切割道中除了摆放对准标记,亦有摆放制程验证标记或电性验证元件,而对准标记区域只占少部分的区域。)。然后,在绝缘层上覆硅基板100中形成沟渠106,以定义出主动区108。沟渠106的形成方法是先在绝缘层覆硅基板100上形成图案化硬罩幕层110,然后再以图案化硬罩幕层110为罩幕进行蚀刻制程,以移除部分绝缘层覆硅基板100。图案化硬罩幕层110的材料为氮化物。进一步说,上述的蚀刻制程所移除的部分为未被图案化硬罩幕层110覆盖的硅层104。
继续参照图1A,在绝缘层上覆硅基板100上形成绝缘材料112,并填满沟渠106。绝缘材料112为氧化物,其形成方法是常压化学气相沉积法(atmosphericpressure chemical vapor deposition,APCVD)。需要特别一提的是,由于绝缘层覆硅基板100中已形成了沟渠106,因此当绝缘材料112形成之后,不同区域的绝缘材料112的顶面在高度上会产生差异。详细地说,如图1A所示,位于主动区108上的绝缘材料112的顶面会高于位于主动区108之间的绝缘材料112的顶面。
然后,参照图1B,选择性地进行蚀刻制程,以移除部分绝缘材料112。此蚀刻制程是干式蚀刻制程。详细地说,由于不同区域的绝缘材料112的顶面在高度上会产生差异,因此可视实际需要进行上述的蚀刻制程来减少绝缘材料112在不同区域的高度差。需要特别一提的是,上述的蚀刻制程是用来减少绝缘材料112在不同区域的高度差,因此在进行蚀刻制程之后,绝缘材料112仍覆盖晶片区101与非晶片区103。
接着,参照图1C,在晶片区101形成罩幕层114,以覆盖晶片区101的绝缘材料112。罩幕层114的材料是光阻。之后,进行蚀刻制程,移除非晶片区103的部分绝缘材料112,直到暴露出非晶片区103的主动区108的顶面,以及直到非晶片区101的主动区108之间的绝缘材料112的顶面低于主动区108的顶面。上述的蚀刻制程可以是干式蚀刻制程或湿式蚀刻制程,而较佳的是使用干式蚀刻制程。
在本实施例中,在移除主动区108之间的部分绝缘材料112之后,主动区108之间的绝缘材料112的顶面低于图案化硬罩幕层110的顶面。当然,在其它实施例中,还可视实际需求而使主动区108之间的绝缘材料112的顶面低于硅层104的顶面。此外,由于晶片区101已形成有罩幕层114,因此在进行上述蚀刻制程时,并不会对晶片区101的绝缘材料112进行蚀刻。
之后,参照图4,移除罩幕层114。然后,进行平坦化制程,移除晶片区101的部分绝缘材料112,直到暴露出晶片区101的图案化硬罩幕层110的顶面。平坦化制程为化学机械研磨制程。位于晶片区101的绝缘材料112即用以隔离元件的浅沟渠隔离结构,而位于非晶片区103的绝缘材料112则作为对准标记使用。此对准标记可以在进行曝光对准前或测量对准度时使用。
需要特别一提的是,由于位于主动区108之间的绝缘材料112的顶面已低于图案化硬罩幕层110的顶面,因此在对晶片区101进行上述平坦化制程时,并不会研磨到非晶片区103的主动区108之间的绝缘材料112,因此可以防止非晶片区103的主动区108之间的绝缘材料112受到损坏。
综上所述,本发明在制作对准标记的过程中,将主动区之间的绝缘材料的顶面蚀刻至低于主动区的顶面,因此在后续制程中可以防止作为对准标记的绝缘材料受到损坏,进而可以避免在后续进行曝光对准前或测量对准度时影响对准讯号的测量。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应所述了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
Claims (16)
1、一种在绝缘层上覆硅基板中形成对准标记的方法,其特征在于,包括:
在一绝缘层上覆硅基板中形成多个沟渠,以定义出多个主动区;
在所述绝缘层上覆硅基板上形成一绝缘材料,并填满所述沟渠;以及
进行一第一蚀刻制程,移除部分所述绝缘材料,直到暴露出所述主动区的顶面,以及直到所述主动区之间的所述绝缘材料的顶面低于所述主动区的顶面。
2、根据权利要求1所述的在绝缘层上覆硅基板中形成对准标记的方法,其特征在于,所述第一蚀刻制程包括干式蚀刻制程。
3、根据权利要求1所述的在绝缘层上覆硅基板中形成对准标记的方法,其特征在于,所述沟渠的形成方法包括:
在所述绝缘层覆硅基板上形成一图案化硬罩幕层;以及
以所述图案化硬罩幕层为罩幕进行一第二蚀刻制程,以移除部分所述绝缘层覆硅基板。
4、根据权利要求3的在绝缘层上覆硅基板中形成对准标记的方法,其特征在于,所述主动区的顶面为所述图案化硬罩幕层的顶面。
5、根据权利要求4的在绝缘层上覆硅基板中形成对准标记的方法,其特征在于,所述图案化硬罩幕层的材料包括氮化物。
6、根据权利要求1的在绝缘层上覆硅基板中形成对准标记的方法,其特征在于,所述绝缘材料包括氧化物。
7、根据权利要求1的在绝缘层上覆硅基板中形成对准标记的方法,其特征在于,所述在形成所述绝缘材料之后以及进行所述第一蚀刻制程之前,更包括进行一第二蚀刻制程,以移除部分所述绝缘材料,但未暴露出所述主动区的顶面。
8、一种在绝缘层上覆硅基板中形成对准标记的方法,其特征在于,包括:
提供一绝缘层上覆硅基板,所述绝缘层上覆硅基板具有一晶片区与一非晶片区;
在所述绝缘层上覆硅基板中形成多个沟渠,以定义出多个主动区;
在所述绝缘层上覆硅基板上形成一绝缘材料,并填满所述沟渠;
在所述晶片区形成一罩幕层,以覆盖所述晶片区的所述绝缘材料;
进行一第一蚀刻制程,移除所述非晶片区的部分所述绝缘材料,直到暴露出所述非晶片区的所述些主动区的顶面,以及直到所述非晶片区的所述主动区之间的所述绝缘材料的顶面低于所述主动区的顶面;
移除所述罩幕层;以及
进行一平坦化制程,移除所述晶片区的部分所述绝缘材料,直到暴露出所述晶片区的所述主动区的顶面。
9、根据权利要求8的在绝缘层上覆硅基板中形成对准标记的方法,其特征在于,所述第一蚀刻制程包括干式蚀刻制程。
10、根据权利要求8的在绝缘层上覆硅基板中形成对准标记的方法,其特征在于,所述沟渠的形成方法包括:
在所述绝缘层覆硅基板上形成一图案化硬罩幕层;以及
以所述图案化硬罩幕层为罩幕进行一第二蚀刻制程,以移除部分所述绝缘层覆硅基板。
11、根据权利要求10的在绝缘层上覆硅基板中形成对准标记的方法,其特征在于,所述主动区的顶面为所述图案化硬罩幕层的顶面。
12、根据权利要求10的在绝缘层上覆硅基板中形成对准标记的方法,其特征在于,所述图案化硬罩幕层的材料包括氮化物。
13、根据权利要求8的在绝缘层上覆硅基板中形成对准标记的方法,其特征在于,所述绝缘材料包括氧化物。
14、根据权利要求8的在绝缘层上覆硅基板中形成对准标记的方法,其特征在于,所述罩幕层的材料包括光阻。
15、根据权利要求8的在绝缘层上覆硅基板中形成对准标记的方法,其特征在于,所述平坦化制程包括化学机械研磨制程。
16、根据权利要求8的在绝缘层上覆硅基板中形成对准标记的方法,其特征在于,所述在形成所述绝缘材料之后以及进行所述第一蚀刻制程之前,更包括进行一第二蚀刻制程,以移除所述晶片区与所述非晶片区的部分所述绝缘材料,但未暴露出所述主动区的顶面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810210681A CN101645392A (zh) | 2008-08-06 | 2008-08-06 | 在绝缘层上覆硅基板中形成对准标记的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810210681A CN101645392A (zh) | 2008-08-06 | 2008-08-06 | 在绝缘层上覆硅基板中形成对准标记的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101645392A true CN101645392A (zh) | 2010-02-10 |
Family
ID=41657209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810210681A Pending CN101645392A (zh) | 2008-08-06 | 2008-08-06 | 在绝缘层上覆硅基板中形成对准标记的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101645392A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106920774A (zh) * | 2015-11-19 | 2017-07-04 | 丰田自动车株式会社 | 半导体装置及半导体装置的制造方法 |
-
2008
- 2008-08-06 CN CN200810210681A patent/CN101645392A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106920774A (zh) * | 2015-11-19 | 2017-07-04 | 丰田自动车株式会社 | 半导体装置及半导体装置的制造方法 |
CN106920774B (zh) * | 2015-11-19 | 2021-10-19 | 株式会社电装 | 半导体装置及半导体装置的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20010081954A (ko) | 반도체 장치 및 그 제조방법 | |
KR100741876B1 (ko) | 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법 | |
KR100597768B1 (ko) | 반도체 소자의 게이트 스페이서형성방법 | |
US20060148275A1 (en) | Method of forming an alignment mark and manufacturing a semiconductor device using the same | |
KR101056060B1 (ko) | 수직 트랜지스터의 자기 정렬 컨택 형성방법 및 컨택홀을 포함하는 수직 트랜지스터 | |
US8268688B2 (en) | Production of VDMOS-transistors having optimized gate contact | |
US6531326B2 (en) | Method to calibrate the wafer transfer for oxide etcher (with clamp) | |
US7879665B2 (en) | Structure and method of fabricating a transistor having a trench gate | |
KR100403627B1 (ko) | 트랜치 소자분리 방법 | |
KR100849358B1 (ko) | 반도체 소자의 정렬키 제조방법 | |
CN101645392A (zh) | 在绝缘层上覆硅基板中形成对准标记的方法 | |
US20070197038A1 (en) | Method for manufacturing semiconductor device | |
KR100620707B1 (ko) | 반도체 소자의 sti 형성 방법 | |
US6444539B1 (en) | Method for producing a shallow trench isolation filled with thermal oxide | |
CN105161414B (zh) | 栅极硬掩模层的去除方法 | |
KR20070013030A (ko) | 반도체 소자의 정렬키 형성방법 | |
KR100533394B1 (ko) | 트랜지스터 제조 방법 | |
JP2001284204A (ja) | 半導体装置及びその製造方法 | |
US6388303B1 (en) | Semiconductor device and semiconductor device manufacture method | |
US7981802B2 (en) | Method for manufacturing shallow trench isolation layer of semiconductor device | |
EP1770772B1 (en) | Process for manufacturing a non-volatile memory device | |
KR100376985B1 (ko) | 반도체 소자의 콘택 형성방법 | |
KR20070035903A (ko) | 반도체 소자 제조 방법 | |
JP2005033192A (ja) | 半導体素子の製造方法 | |
KR20040101715A (ko) | 플래시 메모리 소자의 오버레이 버니어 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20100210 |