JP2004235249A - 半導体ウエハ、半導体チップ及び刻印検出方法 - Google Patents
半導体ウエハ、半導体チップ及び刻印検出方法 Download PDFInfo
- Publication number
- JP2004235249A JP2004235249A JP2003019339A JP2003019339A JP2004235249A JP 2004235249 A JP2004235249 A JP 2004235249A JP 2003019339 A JP2003019339 A JP 2003019339A JP 2003019339 A JP2003019339 A JP 2003019339A JP 2004235249 A JP2004235249 A JP 2004235249A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- wafer
- semiconductor wafer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】ワイドギャップ半導体を基板として用いる場合にも生産効率の低下を来さない半導体ウエハ及び半導体素子を提供する。
【解決手段】半導体ウエハは、裏面に第１の刻印１０が形成され、ワイドギャプ半導体からなる基板１１と、基板１１上に設けられ、ワイドギャップ半導体または絶縁体からなる可視光に対して透明な透明堆積層１２と、透明堆積層１２上に設けられ、可視光に対して不透明な不透明層１３と、基板１１の裏面上に設けられ、可視光に対して不透明な薄膜層１４とを備え、第１の刻印１０と不透明層１３とは平面的に見て互いにオーバーラップしていない。基板１１の上方から第１の刻印１０を検出できるので、製造工程中に刻印を検出するためにウエハを裏返す必要がなくなる。
【選択図】 図１
【解決手段】半導体ウエハは、裏面に第１の刻印１０が形成され、ワイドギャプ半導体からなる基板１１と、基板１１上に設けられ、ワイドギャップ半導体または絶縁体からなる可視光に対して透明な透明堆積層１２と、透明堆積層１２上に設けられ、可視光に対して不透明な不透明層１３と、基板１１の裏面上に設けられ、可視光に対して不透明な薄膜層１４とを備え、第１の刻印１０と不透明層１３とは平面的に見て互いにオーバーラップしていない。基板１１の上方から第１の刻印１０を検出できるので、製造工程中に刻印を検出するためにウエハを裏返す必要がなくなる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、識別子を有する炭化珪素などのワイドギャップ半導体ウエハ，識別子を有する半導体チップ，及び刻印の検出方法に関する。
【０００２】
【従来の技術】
近年になって、Ｓｉの物性限界を超える新しい半導体材料が用途に応じて必要とされるようになってきた。例えば、パワー素子等の高電圧がかかる半導体装置には、Ｓｉよりも耐圧性が高く、電力損失が小さいシリコンカーバイド（ＳｉＣ）が用いられつつある。また、青色発光ダイオードや青色レーザ、高周波素子などには窒化ガリウム（ＧａＮ）及びその関連材料が用いられている。その他にも、半導体としてのダイアモンドは、移動度が大きいため、半導体装置に用いることで、動作速度の飛躍的向上を図れる可能性を有している。このように、ＳｉＣ、ＧａＮ、ダイアモンドなどの、Ｓｉより大きなバンドギャップを有する半導体は、一般にワイドギャップ半導体と呼ばれる。
【０００３】
これらのワイドギャップ半導体を用いて半導体装置を製造する際には、ウエハを準備し、ウエハ上に必要に応じて半導体層を堆積する工程、不純物を導入する工程、あるいはウエハまたは半導体層上に電極となる導体膜を形成する工程などを経る。そして、ウエハを半導体素子が形成されたチップごとに分割する。
【０００４】
通常、ＳｉＣウエハなどのワイドギャップ半導体ウエハには、当該ウエハについての情報が、文字や記号などの形で刻印されている。これらワイドギャップ半導体のウエハは、Ｓｉのウエハに比べてウエハごとの個性やばらつきが大きく、ウエハ上に形成する素子構造のばらつきも大きくなっている。そのため、これらのウエハについては、Ｓｉウエハと異なり、半導体素子の製造工程中、あるいは半導体素子の形成後に刻印を読み取って該ウエハの個性を把握しておく必要があるのである。従来のＳｉＣウエハでは、工程中に刻印を確認することによって、例えばロット管理などの製品の管理が行われている。
【０００５】
レーザ光線を用いてウエハに文字や記号を刻印する方法は、特許第３１８９６８７号公報（特許文献１）に開示されている。刻印は基板の一部を削る作業であるため、刻印の際に発生する粉塵が基板に吸着すると、半導体プロセスなどの微細プロセスに不具合が生じる。そのため、文字や記号は、微細プロセスを必要とされる基板面（上面）には刻印されず、裏面に刻印される。ここで、ウエハの裏面とは、ウエハの面のうち、基板面（上面）に対向する面を意味する。
【０００６】
図７（ａ）は、半導体素子を形成後の従来のＳｉＣウエハを裏面から見た平面図、（ｂ）は、従来のＳｉＣウエハの上面から見た平面図であり、（ｃ）は、従来のＳｉＣウエハの図７（ｂ）に示すＶＩｃ−ＶＩｃ線での断面図である。
【０００７】
図７（ａ）〜（ｃ）に示すように、半導体素子を形成後の従来のＳｉＣウエハは、裏面の端部に刻印１５０が形成された基板１５１と、基板１５１の上面上に堆積された堆積層１５２と、堆積層１５２の上に形成された導電体からなる第１の電極１５３と、基板１５１の裏面上に形成された厚さ１μｍ程度の導電体からなる第２の電極１５４とを備えている。刻印１５０は、例えばロットナンバーや面方位情報、製造年月日などの情報を含んでいる。この刻印１５０と半導体素子の第１の電極１５３とは、通常平面的に見て少なくとも一部がオーバーラップしている。
【０００８】
なお、基板１５１の材料がＳｉＣの場合、堆積層１５２もＳｉＣ結晶または他の材料からなるが、この堆積層１５２を設けない場合もある。また、ここでは、半導体素子がダイオードなどの縦型半導体素子の例を示しているが、ＭＩＳＦＥＴなどの横型半導体素子の場合には第２の電極１５４は設けない。
【０００９】
また、識別子である刻印１５０は、裏面から直接観察される。この際には、顕微鏡やレーザなど、おもに光を用いた非接触な検出方法が用いられる。刻印１５０は基板裏面上に形成された凹凸であるため、刻印１５０上に第２の電極１５４のような１μｍ程度の薄膜等が存在していても、観察可能である。
【００１０】
なお、通常の家電用の半導体素子の場合には、図７（ａ）〜（ｃ）に示す状態から、ダイシングによりＳｉウエハが多数の半導体チップに分割される。
【００１１】
このような半導体素子を形成するためには、ＣＶＤ法によるエピタキシャル成長による堆積層１５２の形成工程やイオン注入工程、第１の電極１５３の形成工程、不良検査工程など種々の工程が必要となる。
【００１２】
【特許文献１】
特許第３１８９６８７号
【００１３】
【発明が解決しようとする課題】
ワイドギャップ半導体のウエハ裏面に文字や記号を識別子として刻印した場合、半導体素子の製造工程の非効率化を招くおそれがある。
【００１４】
半導体素子を製造するための作業の多くは主面側を上にした状態で行われる。それ故、製造工程中に刻印を確認することが必須となるワイドギャップ半導体のウエハでは、刻印を読みとる度にウエハを裏返して観察する必要があった。そのため、半導体装置の生産効率の低下を招いていたのである。
【００１５】
本発明は、上記の不具合を解決するためになされたものであり、ワイドギャップ半導体を基板として用いる場合にも生産効率の低下を来さない半導体ウエハ及び半導体素子を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の半導体ウエハは、可視光の一部に対して透明なワイドギャップ半導体からなり、裏面には第１の刻印が形成され、チップ領域を有する基板と、上記基板の上面上に設けられ、可視光の一部に対して透明な堆積層と、上記堆積層の上に設けられた可視光に対して不透明な不透明層とを備え、上記第１の刻印と上記不透明層とは平面的に見てオーバーラップしていない。
【００１７】
これにより、可視光のうち基板や堆積層を透過する波長の光を光源として、基板の上方から第１の刻印を検出することができるので、ウエハを裏返して刻印を検出する手間が不要になる。その結果、検査工程などを効率的に行なうことができるようになり、ウエハごとに個性が違うワイドギャップ半導体をウエハに用いる場合にも、生産効率を落とさずに半導体素子を製造することができるようになる。
【００１８】
上記不透明層は導電体からなっていてもよい。
【００１９】
上記基板の構成材料及び上記堆積層の構成材料のバンドギャップエネルギーが共に１．８ｅＶより大きいことにより、赤色の半導体レーザ光が基板及び堆積層を透過できるので、このレーザ光を光源として、第１の刻印が容易に検出できるようになる。
【００２０】
上記基板の上面のうち、上記第１の刻印の上方に位置する領域の少なくとも一部は露出していることにより、さらに第１の刻印の検出を容易にすることができる。
【００２１】
上記基板の裏面のうち、上記チップ領域内に識別子となる第２の刻印がさらに形成されており、上記第２の刻印の少なくとも一部は平面的に見て上記不透明層とオーバーラップしていないことにより、第２の刻印とウエハの特性とを関係付けておけば、本発明のウエハをチップ状に分割した後でも、ウエハについての情報を得ることができるようになる。特に、樹脂封止工程において、第２の刻印を基板上方から観察できる場合がある。
【００２２】
また、上記基板は炭化珪素から構成されていることで、基板の裏面に刻印を施してもウエハが破損しやすくなることがないので好ましい。
【００２３】
本発明の半導体チップは、ワイドギャップ半導体からなる基板と、上記基板の上面上に設けられ、可視光の一部に対して透明な堆積層と、可視光に対して不透明な不透明層とを備えた半導体チップであって、上記基板の裏面に、少なくとも一部が平面的に見て上記不透明層とオーバラップしない刻印が形成されている。
【００２４】
これにより、半導体チップが由来するウエハの特性などを刻印の形状と関係付けておけば、基板上方から刻印を検出することで、該半導体チップの個性を把握することが可能になる。
【００２５】
上記不透明層は導電体からなっていてもよい。
【００２６】
上記基板の構成材料及び上記堆積層の構成材料のバンドギャップエネルギーが共に１．８ｅＶより大きいことにより、赤色半導体レーザ光などが基板や堆積層を透過できるので、基板上方から刻印を容易に検出することができるようになる。
【００２７】
上記基板は炭化珪素から構成されていれば、基板の裏面に刻印を施しても基板が破損しやすくならないので、好ましい。
【００２８】
本発明の刻印検出方法は、顕微鏡付きカメラと画像解析装置とを有する刻印検出装置を用いて半導体ウエハに形成された刻印を検出する方法であって、可視光の一部に対して透明で、裏面に刻印が形成され、チップ領域を有する基板と、上記基板の上面上に設けられ、可視光の一部に対して透明な堆積層と、上記堆積層の上に設けられ、可視光に対して不透明な導電体からなる不透明層とを備え、上記刻印と上記不透明層とは平面的に見てオーバーラップしていない半導体ウエハを準備するステップ（ａ）と、上記刻印を上記基板の上面方向から上記顕微鏡付きカメラで撮影するステップ（ｂ）と、上記顕微鏡付きカメラで撮影された画像を上記画像解析装置で解析し、上記刻印を検出するステップ（ｃ）とを含んでいる。
【００２９】
これにより、刻印を検出するために半導体ウエハを裏返す手間を省くことができるので、半導体素子の生産工程の効率化を図ることができる。
【００３０】
【発明の実施の形態】
（第１の実施形態）
以下に、本発明の第１の実施形態に係る半導体ウエハと刻印検出方法について図を用いて説明する。
【００３１】
図１（ａ）は、半導体素子を形成後のワイドギャップ半導体からなる半導体ウエハを裏面から見た平面図、図１（ｂ）は、該半導体ウエハを上面から見た平面図、図１（ｃ）は、該半導体ウエハの図１（ｂ）に示すＩｃ−Ｉｃ線での断面図である。
【００３２】
本実施形態の半導体ウエハは、裏面の端部に第１の刻印が形成された基板１１と、基板１１の上面上に堆積された厚みが１μｍ以上１００μｍ以下程度の透明堆積層１２と、透明堆積層１２の上に形成され、チップ領域ごとに分割して設けられた厚さ４μｍ程度の不透明層１３と、基板１１の裏面上に形成された厚さ１μｍ程度の導電体からなる薄膜層１４とを備えている。ここで、チップ領域とは、ウエハのうち、半導体素子が形成され、後の工程でチップとして切り出される領域のことを意味するものとする。
【００３３】
本実施形態の半導体ウエハにおいて、第１の刻印は、例えばロットナンバーや面方位情報、製造年月日などの情報を含んでいる。また、透明堆積層１２は、少なくとも可視光の一部に対して透明な層であり、ワイドギャップ半導体の成長層またはＳｉＯ２やＳｉＮなどの絶縁層等である。なお、本明細書中で可視光とは、波長の上限が７６０ｎｍ〜８００ｎｍ程度で下限が３８０ｎｍ〜４００ｎｍ程度の光を指す。ここで、透明堆積層１２を構成する物質のバンドギャップエネルギーが１．８ｅＶより大きければ、例えば、波長が６８５ｎｍ程度の赤色レーザ光線を用いた検出装置によって刻印を検出することができる。
【００３４】
ここで、バンドギャップエネルギーが１．８ｅＶより大きい物質の例として、炭化珪素、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、ダイヤモンド、等のワイドギャップ半導体、およびその関連物質、サファイヤ、ガラス、石英、プラスティックなどの透明物質などが挙げられる。ただし、作製される半導体素子の性能を考慮に入れると、基板としてはワイドギャップ半導体を用いることが最も好ましい。
【００３５】
一方、不透明層１３は可視光を透過しない層であり、例えばゲート電極、ショットキー電極、あるいは上部電極などとして機能する金属層である場合が多いが、樹脂層などであってもよい。この不透明層１３は、所定の形状にパターニングされているので、半導体ウエハの全面を覆っているわけではない。
【００３６】
図１（ａ）〜（ｃ）に示す半導体ウエハは、通常の電子機器に用いる場合には、ダイシングされて多数の半導体チップに分割される。ただし、発電用機器などに用いる場合には、ウエハの状態で提供されることもある。
【００３７】
本実施形態の半導体ウエハの特徴は、図１（ｂ）に示すように、半導体ウエハの上面のうち第１の刻印の上方に位置する領域に、半導体素子を設けない検出用領域２０が設けられていることである。そのため、図１（ｃ）に示すように、第１の刻印と半導体素子とがオーバーラップしないので、第１の刻印を上方から検出することが可能になっている。第１の刻印の検出は、レーザ光線を用いた検出装置を用いて行なうか、顕微鏡を用いた肉眼観察によって行なう。なお、刻印された記号や文字が左右非対称な場合には、上方から見た時に正しく見える向きに刻むことが好ましい。これにより、肉眼観察する場合に、第１の刻印の検出を容易に行なうことが可能になる。
【００３８】
なお、ここでは、半導体素子がショットキーダイオードや縦型ＭＩＳＦＥＴなどの縦型半導体素子の例を示しているが、ＭＩＳＦＥＴなどの横型半導体素子の場合には薄膜層１４はあってもなくてもよい。
【００３９】
また、図２は、本実施形態の半導体ウエハの変形例を示す断面図である。
【００４０】
同図に示すように、マスク等を用いることによって第１の刻印の上方の検出用領域２０に透明堆積層１２を形成しないようにしてもよい。あるいは、薄膜層１４のうち第１の刻印に接する領域１４ａのみをエッチングするなどして第１の刻印を露出させてもよい。
【００４１】
また、第１の刻印はウエハ裏面の端部付近にあることが製造上好ましいが、それ以外の部分に形成されていても上方から検出することは可能である。その場合、半導体素子と第１の刻印とは互いにオーバーラップしないようにすればよい。
【００４２】
また、ここでは不透明層１３の厚みは４μｍ程度と厚かったが、２０ｎｍ程度以下の厚みの場合には、不透明層１３が金属で構成される場合でも可視光を透過する場合がある。その場合には、検出用領域２０のうち透明堆積層１２の上に極めて薄い金属膜を形成しても上方から第１の刻印を検出することは可能である。ただし、２０ｎｍ程度の金属膜では電極は形成できないので、基板上部の電極は不透明層となる。
【００４３】
なお、この第１の刻印は、あらかじめ半導体ウエハに刻まれていたものを利用してもよいし、透明堆積層１２の形成工程後や不透明層１３の形成後に刻んでもよい。
【００４４】
また、最初に準備した半導体ウエハの裏面を削って厚みを薄くし、半導体装置の性能の向上を図る場合があるが、この場合には、半導体ウエハを削った後に再度刻印を施せばよい。
【００４５】
以上で説明した第１の刻印１０に加え、基板１１の裏面全面に互いに平行な第１のスクライブラインと、ある角度をつけて第１のスクライブラインと交わる第２のスクライブラインとを形成してもよい。後に詳述するが、例えば第１のスクライブラインの線間や第１のスクライブラインと第２のスクライブラインとの交差角度をウエハごとに変えることにより、半導体ウエハをダイシングしてチップにした後でも、いずれのウエハに由来するチップであるかを知ることができる。
【００４６】
−刻印の検出方法−
次に、上述の刻印の検出方法の一例について説明する。この検出方法は、例えばウエハの不良検出の際に行われる他、エピタキシャル成長工程の前に行なわれる。刻印を検出し、ウエハに適したエピタキシャル成長条件を設定するのである。
【００４７】
識別子である第１の刻印は、半導体素子の製造工程の前後に半導体ウエハの上方から光学顕微鏡やレーザ顕微鏡を用いて観察することにより検出される。刻印を検出するには、光学顕微鏡を用いて肉眼で検出する方法と光学またはレーザ顕微鏡付きカメラを搭載した検出装置を用いて検出する方法の２つがある。ここでは検出装置を用いて検出する方法を説明する。
【００４８】
図３は、本発明の半導体ウエハの刻印を検出するための検出装置を概略的に示す図である。このような検出方法は、例えば各製造工程の前後に半導体ウエハを搬送する際に用いられる。
【００４９】
図３に示す検出装置は、半導体ウエハを保持するための保持具２５と、保持具２５上に載置された半導体ウエハ２４の上方に配置された顕微鏡付きカメラ２３と、顕微鏡付きカメラ２３で撮影された画像を解析し、既に保持している半導体ウエハの刻印と照合する画像解析装置２２とを備えている。保持具２５は、刻印を検出しやすくするために、回転機構を有していてもよい。この場合、保持具２５は、半導体ウエハ２４の中心点を通る基板面に対する垂線を回転軸として半導体ウエハ２４を回転させるようにする。
【００５０】
画像解析装置２２には、検出される刻印に対応する半導体ウエハに対応するデータが保持されているので、この検出装置を用いて半導体ウエハ２４の特性を短時間で知ることができる。
【００５１】
例えば、ウエハの不良解析の場合には、基板欠陥のマッピングを行い、ウエハごとに対比させることが行われる。
【００５２】
以上のように、本実施形態の半導体ウエハは、上方から刻印を検出することが可能になっているので、半導体素子の製造工程において刻印を検出する際にウエハを裏返す手間を省くことができる。そのため、半導体素子を有するチップの製造コストを低減することができる。
【００５３】
−第１の実施形態の具体例−
第１の実施形態の具体例として、炭化珪素（ＳｉＣ）基板を用いた整流素子（ショットキーダイオード）及び該ショットキーダイオードが形成された半導体ウエハについて説明する。
【００５４】
図４（ａ）は、第１の実施形態の具体例に係るショットキーダイオードを示す断面図であり、（ｂ）は、該ショットキーダイオードが形成された半導体ウエハを上方から見た平面図である。図１に示す部材に対応する部材には同じ符号を付している。
【００５５】
本具体例のショットキーダイオードでは、基板３１として、ｎ型の４Ｈ−ＳｉＣ基板で、（０００１）面から〔１ −１００〕方向に８度のオフ角度をつけた面を主面とする基板が用いられている。この基板３１の抵抗率は０．０２Ωｃｍであり、厚みは４００μｍ程度である。ここで、４Ｈ−ＳｉＣのバンドギャップは約３．０〜３．３ｅＶであるので、基板３１は可視光のうち、波長が約４００ｎｍ以上の光に対して透明である。
【００５６】
図４（ａ）に示すように、本具体例のショットキーダイオードは、基板３１と、基板３１の上面上に設けられ、４Ｈ−ＳｉＣからなる厚さ約９μｍのエピタキシャル成長層３２と、エピタキシャル成長層３２の上部にボロンを注入することにより設けられた不純物注入層３３と、エピタキシャル成長層３２及び不純物注入層３３の上に、両端部が不純物注入層３３とオーバーラップするように設けられたニッケル（Ｎｉ）からなるショットキー電極３４と、ショットキー電極３４上に設けられ、チタン（Ｔｉ）と金（Ａｕ）の積層電極である上部電極３６と、不純物注入層３３の上に設けられた酸化珪素からなる絶縁層３８と、基板３１の裏面上に形成されたＮｉからなる厚さが０．４μｍのオーミック電極３５と、オーミック電極３５の裏面上に設けられたＴｉとＡｕの積層電極である厚さが０．５μｍの下部電極３７とを備えている。エピタキシャル成長層３２には窒素が導入されており、その不純物濃度は約１×１０１６ｃｍ−３である。また、不純物注入層３３は、ドーズ量１×１０１５ｃｍ−２、注入エネルギー３０ｋｅＶ、注入温度５００℃の条件でエピタキシャル成長層３２にボロンイオンを注入し、その後１１００℃で９０分間の熱処理を行なうことにより形成される。この不純物注入層３３は、高抵抗のガードリングとして機能する。
【００５７】
本具体例のショットキーダイオードは整流素子であり、１つの半導体チップに１つのショットキーダイオードが設けられた構成を有している。ここでは、１つの半導体チップの大きさは２ｍｍ角であり、ショットキー電極３４の大きさは１．５ｍｍ角である。
【００５８】
図４（ａ）に示す本具体例において、図１（ｃ）に示す透明堆積層１２に相当するのがエピタキシャル成長層３２、不純物注入層３３及び絶縁層３８であり、不透明層１３に相当するのがショットキー電極３４及び上部電極３６であり、薄膜層１４に相当するのがオーミック電極３５及び下部電極３７である。ここで、酸化珪素もＳｉよりバンドギャップが大きいため、可視光の一部に対して透明である。
【００５９】
本具体例のショットキーダイオードは、高電圧が印加されたり大電流が流れる各種機器に使用される。
【００６０】
一方、図４（ｂ）は、本具体例のショットキーダイオードが形成された半導体ウエハを示している。同図に示す半導体ウエハは、例えば直径５０ｍｍ程度のＳｉＣウエハを準備し、エピタキシャル成長層３２の成長工程、不純物注入層３３の形成工程、オーミック電極３５及びショットキー電極３４の形成工程などを経て作製される。そして、この半導体ウエハをダイシングすることにより、図４（ａ）に示すショットキーダイオード３０を有する半導体チップが作製される。ただし、発電用機器など、高電圧パワーエレクトロニクス用途の機器に用いる場合には、チップ状にせずにウエハ状態のままユーザーに提供されることがある。
【００６１】
本具体例の半導体ウエハにおいて、基板３１の裏面には、製造工程前、あるいは製造工程中に該半導体ウエハのロットや面方位などの情報を含む文字や記号などが刻印される。このような刻印は、特許文献１に記載の方法などにより、レーザを用いて形成可能である。刻印は、基板３１の裏面のうち、いずれの場所に形成してもよいが、ショットキーダイオード３０の製造を容易にするために、端部（辺縁部）に形成するのが好ましい。
【００６２】
本具体例に係る半導体ウエハの特徴は、第１の実施形態でも説明したように、ショットキーダイオード（半導体素子）３０と基板裏面の刻印とが上面から見てオーバーラップしていないことである。すなわち、半導体ウエハの上面のうち、刻印の情報に位置する領域には、ショットキーダイオード３０を設けない検出用領域２０が設けられている。また、基板３１、エピタキシャル成長層３２及び絶縁層３８はバンドギャップエネルギーよりも小さいエネルギーを有する光に対して透明である。このため、本具体例の半導体ウエハでは、赤色レーザ光などの可視光を用いて上方から刻印を検出することが可能になっている。
【００６３】
特に、不透明層１３を構成するショットキー電極３４及び上部電極３６のパターニングやウエハ状態での製品検査及びダイシング工程などでウエハを裏返さずに刻印を検出することができるので、製造効率を向上させることができる。
【００６４】
なお、本具体例において、刻印の上方にエピタキシャル成長層３２または絶縁層３８が設けられていなくてもよい。このような状態は、エピタキシャル成長層３２や絶縁層３８の形成時に刻印の上方をマスクで覆っておくことにより実現できる。
【００６５】
なお、本具体例では半導体素子がショットキーダイオードである例を示したが、縦型ＭＩＳＦＥＴやｐｎダイオードなど、他の縦型半導体素子であってもよい。また、ＭＩＳＦＥＴやバイポーラトランジスタなどの横型半導体素子であっても上方から刻印を検出することによる効果は同様である。この場合、基板３１の裏面上に薄膜層１４は形成されない。
【００６６】
また、本具体例で用いた４Ｈ−ＳｉＣ基板に代えて、６Ｈ−ＳｉＣや１５Ｒ−ＳｉＣ、３Ｃ−ＳｉＣなどＳｉＣの他のポリタイプからなる基板を用いてもよい。ＳｉＣ基板は、Ｓｉ基板に比べて刻印を形成しても割れやすくなることがないので、特に好ましい。また、他のワイドギャップ半導体であるＧａＮ基板、ダイアモンド基板、窒化アルミニウム（ＡｌＮ）基板及びそれらの関連物質（例えばダイアモンドライクカーボンなど）からなる基板を用いてもよい。すなわち、検出光に対して透明な基板であればよい。従って、サファイア基板などの絶縁体を用いることもできる。参考までに、６Ｈ−ＳｉＣ、ＧａＮ、ダイアモンドのバンドギャップはそれぞれ約２．９ｅＶ、約３．４ｅＶ、約５．５ｅＶである。
【００６７】
（第２の実施形態）
本発明の第２の実施形態に係る半導体素子として、基板の裏面にさらに別の刻印を施されたショットキーダイオードについて説明する。
【００６８】
第１の実施形態の半導体ウエハにおいて、ウエハの状態では、第１の実施形態で説明した第１の刻印（図１参照）のみで該ウエハの情報を得ることができるが、チップ状に分割した後は第１の刻印が半導体素子から分離されるので、該ウエハの情報が得られなくなる。
【００６９】
そこで、本実施形態の半導体ウエハでは、半導体チップごとに検出可能な簡略化された第２の刻印がさらに形成されている。
【００７０】
図５（ａ）は、本実施形態のショットキーダイオードを示す断面図であり、（ｂ）は、ウエハ状態のショットキーダイオードの上面を概略的に示す平面図である。本実施形態のショットキーダイオードは、刻印を除いては図４に示す第１の実施形態の具体例と同一の構成を有しているので、図中の符号は図４と同一のものを用いている。従って、以下では素子構成の説明は省略し、第１の実施形態の具体例との違いのみについて説明する。
【００７１】
図５（ａ）に示すように、本実施形態のショットキーダイオードでは、基板３１の裏面には、第２の刻印４０が形成されている。第２の刻印４０は、簡易な直線、曲線または記号、またはそれらの組み合わせなどを刻んだものであって、ウエハの由来や種類あるいは面方位などの情報を示している。
【００７２】
また、第２の刻印４０は、ショットキー電極３４と上部電極３６とで構成される不透明層１３と平面的に見てオーバーラップしない部分を有している。そのため、透明堆積層１２は可視光の一部を透過するため、刻印検出装置や肉眼によって基板の上方から第２の刻印４０を検出することができる。この際には、レーザ顕微鏡や光学顕微鏡が用いられる。
【００７３】
なお、図５に示す例では、ショットキー電極３４の大きさは１．５ｍｍ角であり、ショットキーダイオード３０ａ全体の大きさ（ここではチップの大きさに等しい）は２ｍｍ角であるので、チップの端部はショットキー電極３４とオーバーラップしていない。
【００７４】
第２の刻印４０は、基板３１の裏面のいずれの位置に形成してもよいが、一般的には半導体チップの端部、特に端からの距離が０．２ｍｍ以内の領域に少なくとも一部が形成されていることが好ましい。
【００７５】
なお、Ｎｉ、Ａｕ、Ｔｉなどの金属薄膜であっても厚さが約２０ｎｍ以下であれば可視光を透過できるので、このような金属薄膜を第２の刻印４０とオーバーラップさせるように形成してもよい。また、透明電極であるインジウムチタンオキサイド（ＩＴＯ）を刻印４０とオーバーラップさせてもよい。ただし、第２の刻印４０の視認性は、金属薄膜を介さずに観察する方が向上する。
【００７６】
次に、第２の刻印４０の具体例を示す。
【００７７】
図６は、第２の刻印が形成された基板の裏面を示す平面図である。同図に示す例において、第２の刻印４０は、一定の間隔ｌをおいて互いに平行に刻まれた複数の第１のスクライブライン５０と、複数の第１のスクライブライン５０のそれぞれとｘ度の角度をつけて交差し、一定の間隔ｍをおいて互いに平行に刻まれた第２のスクライブライン５２とで構成されている。
【００７８】
この間隔ｌや間隔ｍ及び角度ｘをウエハについての情報と対応させることにより、チップ状に分割した後にも、元のウエハの情報を得ることができるようになる。
【００７９】
また、基板３１の主面を上に向けてリードフレームにマウントする場合にも、上方から第２の刻印４０を検出できるので、不良品を除去する際などに有用である。これにより、半導体装置の生産効率を向上させることができる。
【００８０】
なお、本実施形態において、半導体チップの端部からスクライブラインの交差角度や線間隔を十分観察できるように、間隔ｌ及び間隔ｍは、例えば１００μｍ程度以下に設定することが好ましい。
【００８１】
以上で説明した第２の刻印４０は、半導体素子の製造工程の前にウエハにあらかじめ形成しておいてもよいし、製造工程中に形成してもよい。
【００８２】
なお、本実施形態においては、半導体素子の例としてショットキーダイオードを挙げたが、ｐｎダイオードや縦型ＭＩＳＦＥＴなど、他の縦型半導体素子の場合でも同様の効果が得られる。これは、横型半導体素子であっても同様である。
【００８３】
また、第１の実施形態と同様に、基板材料としてはＳｉＣの他にＧａＮやダイアモンドが用いられる。これ以外のワイドギャップ半導体を用いてもよいし、サファイアなどの絶縁体を用いてもよい。
【００８４】
なお、図６では第２の刻印４０が第１のスクライブラインと第２のスクライブラインとから構成されている例を示したが、これ以外のマーク、記号、線などを組み合わせて第２の刻印４０を形成してもよい。
【００８５】
なお、本実施形態では第２の刻印４０を識別子として用いる場合を説明したが、ショットキー電極３４及び上部電極３６を形成するより以前にアラインメントキーを兼用できる形の第２の刻印４０を形成しておけば、フォトマスクを用いたマスクパターンの位置合わせの際に、第２の刻印４０をアラインメントキーとしても用いることができる。
【００８６】
【発明の効果】
本発明の半導体ウエハは、裏面に第１の刻印１０が形成されたワイドギャップ半導体からなる基板１１と、基板１１の上面上に形成された可視光に対して透明な透明堆積層１２と、透明堆積層１２の上に形成された金属からなる不透明層１３とを備え、第１の刻印１０と不透明層１３とは平面的に見てオーバーラップしていない。これにより、半導体素子の製造工程中にウエハ上方から第１の刻印１０を検出できるようになるので、刻印を確認するためにウエハを裏返す手間が省け、半導体素子の生産効率を向上させることができる。
【図面の簡単な説明】
【図１】（ａ）は、半導体素子を形成後のワイドギャップ半導体からなる半導体ウエハを裏面から見た平面図、（ｂ）は、該半導体ウエハを上面から見た平面図、（ｃ）は、該半導体ウエハの図１（ｂ）に示すＩｃ−Ｉｃ線での断面図である。
【図２】第１の実施形態に係る半導体ウエハの変形例を示す断面図である。
【図３】本発明の半導体ウエハの刻印を検出するための検出装置を概略的に示す図である。
【図４】（ａ）は、第１の実施形態の具体例に係るショットキーダイオードを示す断面図であり、（ｂ）は、該ショットキーダイオードが形成された半導体ウエハを上方から見た平面図である。
【図５】（ａ）は、本発明の第２の実施形態に係るショットキーダイオードを示す断面図であり、（ｂ）は、ウエハ状態のショットキーダイオードの上面を概略的に示す平面図である。
【図６】本発明の第２の実施形態に係るショットキーダイオードにおいて、第２の刻印が形成された基板の裏面を示す平面図である。
【図７】（ａ）は、半導体素子を形成後の従来のＳｉウエハを裏面から見た平面図、（ｂ）は、従来のＳｉウエハの上面から見た平面図であり、（ｃ）は、従来のＳｉウエハの図７（ｂ）に示すＶＩｃ−ＶＩｃ線での断面図である。
【符号の説明】
１０ 第１の刻印
１１，３１ 基板
１２ 透明堆積層
１３ 不透明層
１４ 薄膜層
１４ａ 第１の刻印に接する領域
２０ 検出用領域
２２ 画像解析装置
２３ 顕微鏡付きカメラ
２４ 半導体ウエハ
２５ 保持具
３０，３０ａ ショットキーダイオード
３２ エピタキシャル成長層
３３ 不純物注入層
３４ ショットキー電極
３５ オーミック電極
３６ 上部電極
３７ 下部電極
３８ 絶縁層
４０ 第２の刻印
５０ 第１のスクライブライン
５２ 第２のスクライブライン
【発明の属する技術分野】
本発明は、識別子を有する炭化珪素などのワイドギャップ半導体ウエハ，識別子を有する半導体チップ，及び刻印の検出方法に関する。
【０００２】
【従来の技術】
近年になって、Ｓｉの物性限界を超える新しい半導体材料が用途に応じて必要とされるようになってきた。例えば、パワー素子等の高電圧がかかる半導体装置には、Ｓｉよりも耐圧性が高く、電力損失が小さいシリコンカーバイド（ＳｉＣ）が用いられつつある。また、青色発光ダイオードや青色レーザ、高周波素子などには窒化ガリウム（ＧａＮ）及びその関連材料が用いられている。その他にも、半導体としてのダイアモンドは、移動度が大きいため、半導体装置に用いることで、動作速度の飛躍的向上を図れる可能性を有している。このように、ＳｉＣ、ＧａＮ、ダイアモンドなどの、Ｓｉより大きなバンドギャップを有する半導体は、一般にワイドギャップ半導体と呼ばれる。
【０００３】
これらのワイドギャップ半導体を用いて半導体装置を製造する際には、ウエハを準備し、ウエハ上に必要に応じて半導体層を堆積する工程、不純物を導入する工程、あるいはウエハまたは半導体層上に電極となる導体膜を形成する工程などを経る。そして、ウエハを半導体素子が形成されたチップごとに分割する。
【０００４】
通常、ＳｉＣウエハなどのワイドギャップ半導体ウエハには、当該ウエハについての情報が、文字や記号などの形で刻印されている。これらワイドギャップ半導体のウエハは、Ｓｉのウエハに比べてウエハごとの個性やばらつきが大きく、ウエハ上に形成する素子構造のばらつきも大きくなっている。そのため、これらのウエハについては、Ｓｉウエハと異なり、半導体素子の製造工程中、あるいは半導体素子の形成後に刻印を読み取って該ウエハの個性を把握しておく必要があるのである。従来のＳｉＣウエハでは、工程中に刻印を確認することによって、例えばロット管理などの製品の管理が行われている。
【０００５】
レーザ光線を用いてウエハに文字や記号を刻印する方法は、特許第３１８９６８７号公報（特許文献１）に開示されている。刻印は基板の一部を削る作業であるため、刻印の際に発生する粉塵が基板に吸着すると、半導体プロセスなどの微細プロセスに不具合が生じる。そのため、文字や記号は、微細プロセスを必要とされる基板面（上面）には刻印されず、裏面に刻印される。ここで、ウエハの裏面とは、ウエハの面のうち、基板面（上面）に対向する面を意味する。
【０００６】
図７（ａ）は、半導体素子を形成後の従来のＳｉＣウエハを裏面から見た平面図、（ｂ）は、従来のＳｉＣウエハの上面から見た平面図であり、（ｃ）は、従来のＳｉＣウエハの図７（ｂ）に示すＶＩｃ−ＶＩｃ線での断面図である。
【０００７】
図７（ａ）〜（ｃ）に示すように、半導体素子を形成後の従来のＳｉＣウエハは、裏面の端部に刻印１５０が形成された基板１５１と、基板１５１の上面上に堆積された堆積層１５２と、堆積層１５２の上に形成された導電体からなる第１の電極１５３と、基板１５１の裏面上に形成された厚さ１μｍ程度の導電体からなる第２の電極１５４とを備えている。刻印１５０は、例えばロットナンバーや面方位情報、製造年月日などの情報を含んでいる。この刻印１５０と半導体素子の第１の電極１５３とは、通常平面的に見て少なくとも一部がオーバーラップしている。
【０００８】
なお、基板１５１の材料がＳｉＣの場合、堆積層１５２もＳｉＣ結晶または他の材料からなるが、この堆積層１５２を設けない場合もある。また、ここでは、半導体素子がダイオードなどの縦型半導体素子の例を示しているが、ＭＩＳＦＥＴなどの横型半導体素子の場合には第２の電極１５４は設けない。
【０００９】
また、識別子である刻印１５０は、裏面から直接観察される。この際には、顕微鏡やレーザなど、おもに光を用いた非接触な検出方法が用いられる。刻印１５０は基板裏面上に形成された凹凸であるため、刻印１５０上に第２の電極１５４のような１μｍ程度の薄膜等が存在していても、観察可能である。
【００１０】
なお、通常の家電用の半導体素子の場合には、図７（ａ）〜（ｃ）に示す状態から、ダイシングによりＳｉウエハが多数の半導体チップに分割される。
【００１１】
このような半導体素子を形成するためには、ＣＶＤ法によるエピタキシャル成長による堆積層１５２の形成工程やイオン注入工程、第１の電極１５３の形成工程、不良検査工程など種々の工程が必要となる。
【００１２】
【特許文献１】
特許第３１８９６８７号
【００１３】
【発明が解決しようとする課題】
ワイドギャップ半導体のウエハ裏面に文字や記号を識別子として刻印した場合、半導体素子の製造工程の非効率化を招くおそれがある。
【００１４】
半導体素子を製造するための作業の多くは主面側を上にした状態で行われる。それ故、製造工程中に刻印を確認することが必須となるワイドギャップ半導体のウエハでは、刻印を読みとる度にウエハを裏返して観察する必要があった。そのため、半導体装置の生産効率の低下を招いていたのである。
【００１５】
本発明は、上記の不具合を解決するためになされたものであり、ワイドギャップ半導体を基板として用いる場合にも生産効率の低下を来さない半導体ウエハ及び半導体素子を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の半導体ウエハは、可視光の一部に対して透明なワイドギャップ半導体からなり、裏面には第１の刻印が形成され、チップ領域を有する基板と、上記基板の上面上に設けられ、可視光の一部に対して透明な堆積層と、上記堆積層の上に設けられた可視光に対して不透明な不透明層とを備え、上記第１の刻印と上記不透明層とは平面的に見てオーバーラップしていない。
【００１７】
これにより、可視光のうち基板や堆積層を透過する波長の光を光源として、基板の上方から第１の刻印を検出することができるので、ウエハを裏返して刻印を検出する手間が不要になる。その結果、検査工程などを効率的に行なうことができるようになり、ウエハごとに個性が違うワイドギャップ半導体をウエハに用いる場合にも、生産効率を落とさずに半導体素子を製造することができるようになる。
【００１８】
上記不透明層は導電体からなっていてもよい。
【００１９】
上記基板の構成材料及び上記堆積層の構成材料のバンドギャップエネルギーが共に１．８ｅＶより大きいことにより、赤色の半導体レーザ光が基板及び堆積層を透過できるので、このレーザ光を光源として、第１の刻印が容易に検出できるようになる。
【００２０】
上記基板の上面のうち、上記第１の刻印の上方に位置する領域の少なくとも一部は露出していることにより、さらに第１の刻印の検出を容易にすることができる。
【００２１】
上記基板の裏面のうち、上記チップ領域内に識別子となる第２の刻印がさらに形成されており、上記第２の刻印の少なくとも一部は平面的に見て上記不透明層とオーバーラップしていないことにより、第２の刻印とウエハの特性とを関係付けておけば、本発明のウエハをチップ状に分割した後でも、ウエハについての情報を得ることができるようになる。特に、樹脂封止工程において、第２の刻印を基板上方から観察できる場合がある。
【００２２】
また、上記基板は炭化珪素から構成されていることで、基板の裏面に刻印を施してもウエハが破損しやすくなることがないので好ましい。
【００２３】
本発明の半導体チップは、ワイドギャップ半導体からなる基板と、上記基板の上面上に設けられ、可視光の一部に対して透明な堆積層と、可視光に対して不透明な不透明層とを備えた半導体チップであって、上記基板の裏面に、少なくとも一部が平面的に見て上記不透明層とオーバラップしない刻印が形成されている。
【００２４】
これにより、半導体チップが由来するウエハの特性などを刻印の形状と関係付けておけば、基板上方から刻印を検出することで、該半導体チップの個性を把握することが可能になる。
【００２５】
上記不透明層は導電体からなっていてもよい。
【００２６】
上記基板の構成材料及び上記堆積層の構成材料のバンドギャップエネルギーが共に１．８ｅＶより大きいことにより、赤色半導体レーザ光などが基板や堆積層を透過できるので、基板上方から刻印を容易に検出することができるようになる。
【００２７】
上記基板は炭化珪素から構成されていれば、基板の裏面に刻印を施しても基板が破損しやすくならないので、好ましい。
【００２８】
本発明の刻印検出方法は、顕微鏡付きカメラと画像解析装置とを有する刻印検出装置を用いて半導体ウエハに形成された刻印を検出する方法であって、可視光の一部に対して透明で、裏面に刻印が形成され、チップ領域を有する基板と、上記基板の上面上に設けられ、可視光の一部に対して透明な堆積層と、上記堆積層の上に設けられ、可視光に対して不透明な導電体からなる不透明層とを備え、上記刻印と上記不透明層とは平面的に見てオーバーラップしていない半導体ウエハを準備するステップ（ａ）と、上記刻印を上記基板の上面方向から上記顕微鏡付きカメラで撮影するステップ（ｂ）と、上記顕微鏡付きカメラで撮影された画像を上記画像解析装置で解析し、上記刻印を検出するステップ（ｃ）とを含んでいる。
【００２９】
これにより、刻印を検出するために半導体ウエハを裏返す手間を省くことができるので、半導体素子の生産工程の効率化を図ることができる。
【００３０】
【発明の実施の形態】
（第１の実施形態）
以下に、本発明の第１の実施形態に係る半導体ウエハと刻印検出方法について図を用いて説明する。
【００３１】
図１（ａ）は、半導体素子を形成後のワイドギャップ半導体からなる半導体ウエハを裏面から見た平面図、図１（ｂ）は、該半導体ウエハを上面から見た平面図、図１（ｃ）は、該半導体ウエハの図１（ｂ）に示すＩｃ−Ｉｃ線での断面図である。
【００３２】
本実施形態の半導体ウエハは、裏面の端部に第１の刻印が形成された基板１１と、基板１１の上面上に堆積された厚みが１μｍ以上１００μｍ以下程度の透明堆積層１２と、透明堆積層１２の上に形成され、チップ領域ごとに分割して設けられた厚さ４μｍ程度の不透明層１３と、基板１１の裏面上に形成された厚さ１μｍ程度の導電体からなる薄膜層１４とを備えている。ここで、チップ領域とは、ウエハのうち、半導体素子が形成され、後の工程でチップとして切り出される領域のことを意味するものとする。
【００３３】
本実施形態の半導体ウエハにおいて、第１の刻印は、例えばロットナンバーや面方位情報、製造年月日などの情報を含んでいる。また、透明堆積層１２は、少なくとも可視光の一部に対して透明な層であり、ワイドギャップ半導体の成長層またはＳｉＯ２やＳｉＮなどの絶縁層等である。なお、本明細書中で可視光とは、波長の上限が７６０ｎｍ〜８００ｎｍ程度で下限が３８０ｎｍ〜４００ｎｍ程度の光を指す。ここで、透明堆積層１２を構成する物質のバンドギャップエネルギーが１．８ｅＶより大きければ、例えば、波長が６８５ｎｍ程度の赤色レーザ光線を用いた検出装置によって刻印を検出することができる。
【００３４】
ここで、バンドギャップエネルギーが１．８ｅＶより大きい物質の例として、炭化珪素、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、ダイヤモンド、等のワイドギャップ半導体、およびその関連物質、サファイヤ、ガラス、石英、プラスティックなどの透明物質などが挙げられる。ただし、作製される半導体素子の性能を考慮に入れると、基板としてはワイドギャップ半導体を用いることが最も好ましい。
【００３５】
一方、不透明層１３は可視光を透過しない層であり、例えばゲート電極、ショットキー電極、あるいは上部電極などとして機能する金属層である場合が多いが、樹脂層などであってもよい。この不透明層１３は、所定の形状にパターニングされているので、半導体ウエハの全面を覆っているわけではない。
【００３６】
図１（ａ）〜（ｃ）に示す半導体ウエハは、通常の電子機器に用いる場合には、ダイシングされて多数の半導体チップに分割される。ただし、発電用機器などに用いる場合には、ウエハの状態で提供されることもある。
【００３７】
本実施形態の半導体ウエハの特徴は、図１（ｂ）に示すように、半導体ウエハの上面のうち第１の刻印の上方に位置する領域に、半導体素子を設けない検出用領域２０が設けられていることである。そのため、図１（ｃ）に示すように、第１の刻印と半導体素子とがオーバーラップしないので、第１の刻印を上方から検出することが可能になっている。第１の刻印の検出は、レーザ光線を用いた検出装置を用いて行なうか、顕微鏡を用いた肉眼観察によって行なう。なお、刻印された記号や文字が左右非対称な場合には、上方から見た時に正しく見える向きに刻むことが好ましい。これにより、肉眼観察する場合に、第１の刻印の検出を容易に行なうことが可能になる。
【００３８】
なお、ここでは、半導体素子がショットキーダイオードや縦型ＭＩＳＦＥＴなどの縦型半導体素子の例を示しているが、ＭＩＳＦＥＴなどの横型半導体素子の場合には薄膜層１４はあってもなくてもよい。
【００３９】
また、図２は、本実施形態の半導体ウエハの変形例を示す断面図である。
【００４０】
同図に示すように、マスク等を用いることによって第１の刻印の上方の検出用領域２０に透明堆積層１２を形成しないようにしてもよい。あるいは、薄膜層１４のうち第１の刻印に接する領域１４ａのみをエッチングするなどして第１の刻印を露出させてもよい。
【００４１】
また、第１の刻印はウエハ裏面の端部付近にあることが製造上好ましいが、それ以外の部分に形成されていても上方から検出することは可能である。その場合、半導体素子と第１の刻印とは互いにオーバーラップしないようにすればよい。
【００４２】
また、ここでは不透明層１３の厚みは４μｍ程度と厚かったが、２０ｎｍ程度以下の厚みの場合には、不透明層１３が金属で構成される場合でも可視光を透過する場合がある。その場合には、検出用領域２０のうち透明堆積層１２の上に極めて薄い金属膜を形成しても上方から第１の刻印を検出することは可能である。ただし、２０ｎｍ程度の金属膜では電極は形成できないので、基板上部の電極は不透明層となる。
【００４３】
なお、この第１の刻印は、あらかじめ半導体ウエハに刻まれていたものを利用してもよいし、透明堆積層１２の形成工程後や不透明層１３の形成後に刻んでもよい。
【００４４】
また、最初に準備した半導体ウエハの裏面を削って厚みを薄くし、半導体装置の性能の向上を図る場合があるが、この場合には、半導体ウエハを削った後に再度刻印を施せばよい。
【００４５】
以上で説明した第１の刻印１０に加え、基板１１の裏面全面に互いに平行な第１のスクライブラインと、ある角度をつけて第１のスクライブラインと交わる第２のスクライブラインとを形成してもよい。後に詳述するが、例えば第１のスクライブラインの線間や第１のスクライブラインと第２のスクライブラインとの交差角度をウエハごとに変えることにより、半導体ウエハをダイシングしてチップにした後でも、いずれのウエハに由来するチップであるかを知ることができる。
【００４６】
−刻印の検出方法−
次に、上述の刻印の検出方法の一例について説明する。この検出方法は、例えばウエハの不良検出の際に行われる他、エピタキシャル成長工程の前に行なわれる。刻印を検出し、ウエハに適したエピタキシャル成長条件を設定するのである。
【００４７】
識別子である第１の刻印は、半導体素子の製造工程の前後に半導体ウエハの上方から光学顕微鏡やレーザ顕微鏡を用いて観察することにより検出される。刻印を検出するには、光学顕微鏡を用いて肉眼で検出する方法と光学またはレーザ顕微鏡付きカメラを搭載した検出装置を用いて検出する方法の２つがある。ここでは検出装置を用いて検出する方法を説明する。
【００４８】
図３は、本発明の半導体ウエハの刻印を検出するための検出装置を概略的に示す図である。このような検出方法は、例えば各製造工程の前後に半導体ウエハを搬送する際に用いられる。
【００４９】
図３に示す検出装置は、半導体ウエハを保持するための保持具２５と、保持具２５上に載置された半導体ウエハ２４の上方に配置された顕微鏡付きカメラ２３と、顕微鏡付きカメラ２３で撮影された画像を解析し、既に保持している半導体ウエハの刻印と照合する画像解析装置２２とを備えている。保持具２５は、刻印を検出しやすくするために、回転機構を有していてもよい。この場合、保持具２５は、半導体ウエハ２４の中心点を通る基板面に対する垂線を回転軸として半導体ウエハ２４を回転させるようにする。
【００５０】
画像解析装置２２には、検出される刻印に対応する半導体ウエハに対応するデータが保持されているので、この検出装置を用いて半導体ウエハ２４の特性を短時間で知ることができる。
【００５１】
例えば、ウエハの不良解析の場合には、基板欠陥のマッピングを行い、ウエハごとに対比させることが行われる。
【００５２】
以上のように、本実施形態の半導体ウエハは、上方から刻印を検出することが可能になっているので、半導体素子の製造工程において刻印を検出する際にウエハを裏返す手間を省くことができる。そのため、半導体素子を有するチップの製造コストを低減することができる。
【００５３】
−第１の実施形態の具体例−
第１の実施形態の具体例として、炭化珪素（ＳｉＣ）基板を用いた整流素子（ショットキーダイオード）及び該ショットキーダイオードが形成された半導体ウエハについて説明する。
【００５４】
図４（ａ）は、第１の実施形態の具体例に係るショットキーダイオードを示す断面図であり、（ｂ）は、該ショットキーダイオードが形成された半導体ウエハを上方から見た平面図である。図１に示す部材に対応する部材には同じ符号を付している。
【００５５】
本具体例のショットキーダイオードでは、基板３１として、ｎ型の４Ｈ−ＳｉＣ基板で、（０００１）面から〔１ −１００〕方向に８度のオフ角度をつけた面を主面とする基板が用いられている。この基板３１の抵抗率は０．０２Ωｃｍであり、厚みは４００μｍ程度である。ここで、４Ｈ−ＳｉＣのバンドギャップは約３．０〜３．３ｅＶであるので、基板３１は可視光のうち、波長が約４００ｎｍ以上の光に対して透明である。
【００５６】
図４（ａ）に示すように、本具体例のショットキーダイオードは、基板３１と、基板３１の上面上に設けられ、４Ｈ−ＳｉＣからなる厚さ約９μｍのエピタキシャル成長層３２と、エピタキシャル成長層３２の上部にボロンを注入することにより設けられた不純物注入層３３と、エピタキシャル成長層３２及び不純物注入層３３の上に、両端部が不純物注入層３３とオーバーラップするように設けられたニッケル（Ｎｉ）からなるショットキー電極３４と、ショットキー電極３４上に設けられ、チタン（Ｔｉ）と金（Ａｕ）の積層電極である上部電極３６と、不純物注入層３３の上に設けられた酸化珪素からなる絶縁層３８と、基板３１の裏面上に形成されたＮｉからなる厚さが０．４μｍのオーミック電極３５と、オーミック電極３５の裏面上に設けられたＴｉとＡｕの積層電極である厚さが０．５μｍの下部電極３７とを備えている。エピタキシャル成長層３２には窒素が導入されており、その不純物濃度は約１×１０１６ｃｍ−３である。また、不純物注入層３３は、ドーズ量１×１０１５ｃｍ−２、注入エネルギー３０ｋｅＶ、注入温度５００℃の条件でエピタキシャル成長層３２にボロンイオンを注入し、その後１１００℃で９０分間の熱処理を行なうことにより形成される。この不純物注入層３３は、高抵抗のガードリングとして機能する。
【００５７】
本具体例のショットキーダイオードは整流素子であり、１つの半導体チップに１つのショットキーダイオードが設けられた構成を有している。ここでは、１つの半導体チップの大きさは２ｍｍ角であり、ショットキー電極３４の大きさは１．５ｍｍ角である。
【００５８】
図４（ａ）に示す本具体例において、図１（ｃ）に示す透明堆積層１２に相当するのがエピタキシャル成長層３２、不純物注入層３３及び絶縁層３８であり、不透明層１３に相当するのがショットキー電極３４及び上部電極３６であり、薄膜層１４に相当するのがオーミック電極３５及び下部電極３７である。ここで、酸化珪素もＳｉよりバンドギャップが大きいため、可視光の一部に対して透明である。
【００５９】
本具体例のショットキーダイオードは、高電圧が印加されたり大電流が流れる各種機器に使用される。
【００６０】
一方、図４（ｂ）は、本具体例のショットキーダイオードが形成された半導体ウエハを示している。同図に示す半導体ウエハは、例えば直径５０ｍｍ程度のＳｉＣウエハを準備し、エピタキシャル成長層３２の成長工程、不純物注入層３３の形成工程、オーミック電極３５及びショットキー電極３４の形成工程などを経て作製される。そして、この半導体ウエハをダイシングすることにより、図４（ａ）に示すショットキーダイオード３０を有する半導体チップが作製される。ただし、発電用機器など、高電圧パワーエレクトロニクス用途の機器に用いる場合には、チップ状にせずにウエハ状態のままユーザーに提供されることがある。
【００６１】
本具体例の半導体ウエハにおいて、基板３１の裏面には、製造工程前、あるいは製造工程中に該半導体ウエハのロットや面方位などの情報を含む文字や記号などが刻印される。このような刻印は、特許文献１に記載の方法などにより、レーザを用いて形成可能である。刻印は、基板３１の裏面のうち、いずれの場所に形成してもよいが、ショットキーダイオード３０の製造を容易にするために、端部（辺縁部）に形成するのが好ましい。
【００６２】
本具体例に係る半導体ウエハの特徴は、第１の実施形態でも説明したように、ショットキーダイオード（半導体素子）３０と基板裏面の刻印とが上面から見てオーバーラップしていないことである。すなわち、半導体ウエハの上面のうち、刻印の情報に位置する領域には、ショットキーダイオード３０を設けない検出用領域２０が設けられている。また、基板３１、エピタキシャル成長層３２及び絶縁層３８はバンドギャップエネルギーよりも小さいエネルギーを有する光に対して透明である。このため、本具体例の半導体ウエハでは、赤色レーザ光などの可視光を用いて上方から刻印を検出することが可能になっている。
【００６３】
特に、不透明層１３を構成するショットキー電極３４及び上部電極３６のパターニングやウエハ状態での製品検査及びダイシング工程などでウエハを裏返さずに刻印を検出することができるので、製造効率を向上させることができる。
【００６４】
なお、本具体例において、刻印の上方にエピタキシャル成長層３２または絶縁層３８が設けられていなくてもよい。このような状態は、エピタキシャル成長層３２や絶縁層３８の形成時に刻印の上方をマスクで覆っておくことにより実現できる。
【００６５】
なお、本具体例では半導体素子がショットキーダイオードである例を示したが、縦型ＭＩＳＦＥＴやｐｎダイオードなど、他の縦型半導体素子であってもよい。また、ＭＩＳＦＥＴやバイポーラトランジスタなどの横型半導体素子であっても上方から刻印を検出することによる効果は同様である。この場合、基板３１の裏面上に薄膜層１４は形成されない。
【００６６】
また、本具体例で用いた４Ｈ−ＳｉＣ基板に代えて、６Ｈ−ＳｉＣや１５Ｒ−ＳｉＣ、３Ｃ−ＳｉＣなどＳｉＣの他のポリタイプからなる基板を用いてもよい。ＳｉＣ基板は、Ｓｉ基板に比べて刻印を形成しても割れやすくなることがないので、特に好ましい。また、他のワイドギャップ半導体であるＧａＮ基板、ダイアモンド基板、窒化アルミニウム（ＡｌＮ）基板及びそれらの関連物質（例えばダイアモンドライクカーボンなど）からなる基板を用いてもよい。すなわち、検出光に対して透明な基板であればよい。従って、サファイア基板などの絶縁体を用いることもできる。参考までに、６Ｈ−ＳｉＣ、ＧａＮ、ダイアモンドのバンドギャップはそれぞれ約２．９ｅＶ、約３．４ｅＶ、約５．５ｅＶである。
【００６７】
（第２の実施形態）
本発明の第２の実施形態に係る半導体素子として、基板の裏面にさらに別の刻印を施されたショットキーダイオードについて説明する。
【００６８】
第１の実施形態の半導体ウエハにおいて、ウエハの状態では、第１の実施形態で説明した第１の刻印（図１参照）のみで該ウエハの情報を得ることができるが、チップ状に分割した後は第１の刻印が半導体素子から分離されるので、該ウエハの情報が得られなくなる。
【００６９】
そこで、本実施形態の半導体ウエハでは、半導体チップごとに検出可能な簡略化された第２の刻印がさらに形成されている。
【００７０】
図５（ａ）は、本実施形態のショットキーダイオードを示す断面図であり、（ｂ）は、ウエハ状態のショットキーダイオードの上面を概略的に示す平面図である。本実施形態のショットキーダイオードは、刻印を除いては図４に示す第１の実施形態の具体例と同一の構成を有しているので、図中の符号は図４と同一のものを用いている。従って、以下では素子構成の説明は省略し、第１の実施形態の具体例との違いのみについて説明する。
【００７１】
図５（ａ）に示すように、本実施形態のショットキーダイオードでは、基板３１の裏面には、第２の刻印４０が形成されている。第２の刻印４０は、簡易な直線、曲線または記号、またはそれらの組み合わせなどを刻んだものであって、ウエハの由来や種類あるいは面方位などの情報を示している。
【００７２】
また、第２の刻印４０は、ショットキー電極３４と上部電極３６とで構成される不透明層１３と平面的に見てオーバーラップしない部分を有している。そのため、透明堆積層１２は可視光の一部を透過するため、刻印検出装置や肉眼によって基板の上方から第２の刻印４０を検出することができる。この際には、レーザ顕微鏡や光学顕微鏡が用いられる。
【００７３】
なお、図５に示す例では、ショットキー電極３４の大きさは１．５ｍｍ角であり、ショットキーダイオード３０ａ全体の大きさ（ここではチップの大きさに等しい）は２ｍｍ角であるので、チップの端部はショットキー電極３４とオーバーラップしていない。
【００７４】
第２の刻印４０は、基板３１の裏面のいずれの位置に形成してもよいが、一般的には半導体チップの端部、特に端からの距離が０．２ｍｍ以内の領域に少なくとも一部が形成されていることが好ましい。
【００７５】
なお、Ｎｉ、Ａｕ、Ｔｉなどの金属薄膜であっても厚さが約２０ｎｍ以下であれば可視光を透過できるので、このような金属薄膜を第２の刻印４０とオーバーラップさせるように形成してもよい。また、透明電極であるインジウムチタンオキサイド（ＩＴＯ）を刻印４０とオーバーラップさせてもよい。ただし、第２の刻印４０の視認性は、金属薄膜を介さずに観察する方が向上する。
【００７６】
次に、第２の刻印４０の具体例を示す。
【００７７】
図６は、第２の刻印が形成された基板の裏面を示す平面図である。同図に示す例において、第２の刻印４０は、一定の間隔ｌをおいて互いに平行に刻まれた複数の第１のスクライブライン５０と、複数の第１のスクライブライン５０のそれぞれとｘ度の角度をつけて交差し、一定の間隔ｍをおいて互いに平行に刻まれた第２のスクライブライン５２とで構成されている。
【００７８】
この間隔ｌや間隔ｍ及び角度ｘをウエハについての情報と対応させることにより、チップ状に分割した後にも、元のウエハの情報を得ることができるようになる。
【００７９】
また、基板３１の主面を上に向けてリードフレームにマウントする場合にも、上方から第２の刻印４０を検出できるので、不良品を除去する際などに有用である。これにより、半導体装置の生産効率を向上させることができる。
【００８０】
なお、本実施形態において、半導体チップの端部からスクライブラインの交差角度や線間隔を十分観察できるように、間隔ｌ及び間隔ｍは、例えば１００μｍ程度以下に設定することが好ましい。
【００８１】
以上で説明した第２の刻印４０は、半導体素子の製造工程の前にウエハにあらかじめ形成しておいてもよいし、製造工程中に形成してもよい。
【００８２】
なお、本実施形態においては、半導体素子の例としてショットキーダイオードを挙げたが、ｐｎダイオードや縦型ＭＩＳＦＥＴなど、他の縦型半導体素子の場合でも同様の効果が得られる。これは、横型半導体素子であっても同様である。
【００８３】
また、第１の実施形態と同様に、基板材料としてはＳｉＣの他にＧａＮやダイアモンドが用いられる。これ以外のワイドギャップ半導体を用いてもよいし、サファイアなどの絶縁体を用いてもよい。
【００８４】
なお、図６では第２の刻印４０が第１のスクライブラインと第２のスクライブラインとから構成されている例を示したが、これ以外のマーク、記号、線などを組み合わせて第２の刻印４０を形成してもよい。
【００８５】
なお、本実施形態では第２の刻印４０を識別子として用いる場合を説明したが、ショットキー電極３４及び上部電極３６を形成するより以前にアラインメントキーを兼用できる形の第２の刻印４０を形成しておけば、フォトマスクを用いたマスクパターンの位置合わせの際に、第２の刻印４０をアラインメントキーとしても用いることができる。
【００８６】
【発明の効果】
本発明の半導体ウエハは、裏面に第１の刻印１０が形成されたワイドギャップ半導体からなる基板１１と、基板１１の上面上に形成された可視光に対して透明な透明堆積層１２と、透明堆積層１２の上に形成された金属からなる不透明層１３とを備え、第１の刻印１０と不透明層１３とは平面的に見てオーバーラップしていない。これにより、半導体素子の製造工程中にウエハ上方から第１の刻印１０を検出できるようになるので、刻印を確認するためにウエハを裏返す手間が省け、半導体素子の生産効率を向上させることができる。
【図面の簡単な説明】
【図１】（ａ）は、半導体素子を形成後のワイドギャップ半導体からなる半導体ウエハを裏面から見た平面図、（ｂ）は、該半導体ウエハを上面から見た平面図、（ｃ）は、該半導体ウエハの図１（ｂ）に示すＩｃ−Ｉｃ線での断面図である。
【図２】第１の実施形態に係る半導体ウエハの変形例を示す断面図である。
【図３】本発明の半導体ウエハの刻印を検出するための検出装置を概略的に示す図である。
【図４】（ａ）は、第１の実施形態の具体例に係るショットキーダイオードを示す断面図であり、（ｂ）は、該ショットキーダイオードが形成された半導体ウエハを上方から見た平面図である。
【図５】（ａ）は、本発明の第２の実施形態に係るショットキーダイオードを示す断面図であり、（ｂ）は、ウエハ状態のショットキーダイオードの上面を概略的に示す平面図である。
【図６】本発明の第２の実施形態に係るショットキーダイオードにおいて、第２の刻印が形成された基板の裏面を示す平面図である。
【図７】（ａ）は、半導体素子を形成後の従来のＳｉウエハを裏面から見た平面図、（ｂ）は、従来のＳｉウエハの上面から見た平面図であり、（ｃ）は、従来のＳｉウエハの図７（ｂ）に示すＶＩｃ−ＶＩｃ線での断面図である。
【符号の説明】
１０ 第１の刻印
１１，３１ 基板
１２ 透明堆積層
１３ 不透明層
１４ 薄膜層
１４ａ 第１の刻印に接する領域
２０ 検出用領域
２２ 画像解析装置
２３ 顕微鏡付きカメラ
２４ 半導体ウエハ
２５ 保持具
３０，３０ａ ショットキーダイオード
３２ エピタキシャル成長層
３３ 不純物注入層
３４ ショットキー電極
３５ オーミック電極
３６ 上部電極
３７ 下部電極
３８ 絶縁層
４０ 第２の刻印
５０ 第１のスクライブライン
５２ 第２のスクライブライン
Claims (11)
- 可視光の一部に対して透明なワイドギャップ半導体からなり、裏面には第１の刻印が形成され、チップ領域を有する基板と、
上記基板の上面上に設けられ、可視光の一部に対して透明な堆積層と、
上記堆積層の上に設けられた可視光に対して不透明な不透明層と
を備え、
上記第１の刻印と上記不透明層とは平面的に見てオーバーラップしていないことを特徴とする半導体ウエハ。 - 請求項１に記載の半導体ウエハにおいて、
上記不透明層は導電体からなることを特徴とする半導体ウエハ。 - 請求項１または２に記載の半導体ウエハにおいて、
上記基板の構成材料及び上記堆積層の構成材料のバンドギャップエネルギーが共に１．８ｅＶより大きいことを特徴とする半導体ウエハ。 - 請求項１〜３のうちいずれか１つに記載の半導体ウエハにおいて、
上記基板の上面のうち、上記第１の刻印の上方に位置する領域の少なくとも一部は露出していることを特徴とする半導体ウエハ。 - 請求項１〜４のうちいずれか１つに記載の半導体ウエハにおいて、
上記基板の裏面のうち、上記チップ領域内に識別子となる第２の刻印がさらに形成されており、
上記第２の刻印の少なくとも一部は平面的に見て上記不透明層とオーバーラップしていないことを特徴とする半導体ウエハ。 - 請求項１〜５のうちいずれか１つに記載の半導体ウエハにおいて、
上記基板は炭化珪素から構成されていることを特徴とする半導体ウエハ。 - ワイドギャップ半導体からなる基板と、
上記基板の上面上に設けられ、可視光の一部に対して透明な堆積層と、
可視光に対して不透明な不透明層と
を備えた半導体チップであって、
上記基板の裏面に、少なくとも一部が平面的に見て上記不透明層とオーバラップしない刻印が形成されていることを特徴とする半導体チップ。 - 請求項７に記載の半導体チップにおいて、
上記不透明層は導電体からなることを特徴とする半導体チップ。 - 請求項７または８に記載の半導体チップにおいて、
上記基板の構成材料及び上記堆積層の構成材料のバンドギャップエネルギーが共に１．８ｅＶより大きいことを特徴とする半導体チップ。 - 請求項７〜９のうちいずれか１つに記載の半導体チップにおいて、
上記基板は炭化珪素から構成されていることを特徴とする半導体チップ。 - 顕微鏡付きカメラと画像解析装置とを有する刻印検出装置を用いて半導体ウエハに形成された刻印を検出する方法であって、
可視光の一部に対して透明で、裏面に刻印が形成され、チップ領域を有する基板と、上記基板の上面上に設けられ、可視光の一部に対して透明な堆積層と、上記堆積層の上に設けられ、可視光に対して不透明な導電体からなる不透明層とを備え、上記刻印と上記不透明層とは平面的に見てオーバーラップしていない半導体ウエハを準備するステップ（ａ）と、
上記刻印を上記基板の上面方向から上記顕微鏡付きカメラで撮影するステップ（ｂ）と、
上記顕微鏡付きカメラで撮影された画像を上記画像解析装置で解析し、上記刻印を検出するステップ（ｃ）と
を含む刻印検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003019339A JP2004235249A (ja) | 2003-01-28 | 2003-01-28 | 半導体ウエハ、半導体チップ及び刻印検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003019339A JP2004235249A (ja) | 2003-01-28 | 2003-01-28 | 半導体ウエハ、半導体チップ及び刻印検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004235249A true JP2004235249A (ja) | 2004-08-19 |
Family
ID=32949227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003019339A Pending JP2004235249A (ja) | 2003-01-28 | 2003-01-28 | 半導体ウエハ、半導体チップ及び刻印検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004235249A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009200335A (ja) * | 2008-02-22 | 2009-09-03 | Sumitomo Electric Ind Ltd | 基板、エピタキシャル層付基板および半導体装置 |
| CN110265500A (zh) * | 2019-06-11 | 2019-09-20 | 中国科学院高能物理研究所 | 一种4H-SiC像素肖特基辐射探测器及其制备方法 |
-
2003
- 2003-01-28 JP JP2003019339A patent/JP2004235249A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009200335A (ja) * | 2008-02-22 | 2009-09-03 | Sumitomo Electric Ind Ltd | 基板、エピタキシャル層付基板および半導体装置 |
| CN110265500A (zh) * | 2019-06-11 | 2019-09-20 | 中国科学院高能物理研究所 | 一种4H-SiC像素肖特基辐射探测器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5443908B2 (ja) | 半導体装置の製造方法 | |
| US8575729B2 (en) | Semiconductor chip with linear expansion coefficients in direction parallel to sides of hexagonal semiconductor substrate and manufacturing method | |
| JP6358240B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2008053363A (ja) | 半導体基板およびその製造方法 | |
| WO2013152657A1 (zh) | 一种垂直结构氮化镓基发光元件的制作方法 | |
| US10910319B2 (en) | Method of manufacturing semiconductor device | |
| US20160020156A1 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP6658171B2 (ja) | 半導体装置の製造方法 | |
| JP2004063860A (ja) | 半導体装置およびその製造方法 | |
| US11222851B2 (en) | Method of manufacturing semiconductor device | |
| JP2004235249A (ja) | 半導体ウエハ、半導体チップ及び刻印検出方法 | |
| JP4303917B2 (ja) | 半導体装置の製造方法 | |
| US10355091B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2018170306A (ja) | 酸化ガリウム半導体装置の製造方法 | |
| US20170077038A1 (en) | Semiconductor device | |
| CN115360172A (zh) | 碳化硅半导体装置的制造方法 | |
| JP2013118213A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP2004022796A (ja) | 炭化珪素半導体素子およびその形成方法 | |
| CN115377064A (zh) | 碳化硅半导体装置的制造方法 | |
| WO2017010223A1 (ja) | ワイドバンドギャップ半導体装置の製造方法、ワイドバンドギャップ半導体ウエハおよびワイドバンドギャップ半導体チップ | |
| JP2022186426A (ja) | 半導体装置およびその製造方法 | |
| JP6861914B1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2020021773A (ja) | 半導体装置の製造方法 | |
| US20230238296A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2021150543A (ja) | 半導体装置の製造方法 |