JP6677232B2 - 発光装置の製造方法 - Google Patents

発光装置の製造方法 Download PDF

Info

Publication number
JP6677232B2
JP6677232B2 JP2017191474A JP2017191474A JP6677232B2 JP 6677232 B2 JP6677232 B2 JP 6677232B2 JP 2017191474 A JP2017191474 A JP 2017191474A JP 2017191474 A JP2017191474 A JP 2017191474A JP 6677232 B2 JP6677232 B2 JP 6677232B2
Authority
JP
Japan
Prior art keywords
light emitting
light
emitting device
resin
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017191474A
Other languages
English (en)
Other versions
JP2019067904A (ja
Inventor
芳樹 里
芳樹 里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2017191474A priority Critical patent/JP6677232B2/ja
Priority to US16/146,521 priority patent/US10586898B2/en
Publication of JP2019067904A publication Critical patent/JP2019067904A/ja
Application granted granted Critical
Publication of JP6677232B2 publication Critical patent/JP6677232B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Description

本開示は、発光装置の製造方法に関する。
近年、発光ダイオード等の発光素子を含む発光装置が種々の用途に使用されており、より安価に提供することが求められている。このような要求に応えるために、例えば、特許文献１には、基板上に複数の発光素子を実装し、実装した複数の発光素子を樹脂シートで覆い、その樹脂シートを軟化させて発光素子間を埋めた上で、発光素子間の基板と樹脂シートを切断することにより、発光装置を製造することが開示されている。
特開２０１７−０７６７１９号公報
しかしながら、今後ますます安価であるとともにより小型軽量の発光装置が求められており、基板上に複数の発光素子を配列して所定の工程を経た後に切断することにより発光装置を製造する場合には、所定の位置で精度よく切断することが必要とされる。通常、この切断位置は、基板の上に設けたアライメントマークを基準に行われる。
したがって、切断時にアライメントマークの位置を精度よく認識することが必要になる。
そこで、本発明に係る実施形態は、切断時にアライメントマークの位置を精度よく認識して個々の発光装置に切断することが可能な発光素子の製造方法を提供することを目的とする。
本発明に係る一実施形態の発光装置の製造方法は、それぞれ発光素子を含む複数の発光装置を集合状態で形成した後に個々の発光装置に分離する発光装置の製造方法であって、
上面に前記発光素子が接続される配線電極とアライメントマークとが設けられた基板を準備する基板準備工程と、
前記発光素子をそれぞれ所定の位置に実装する実装工程と、
前記アライメントマークを透光性樹脂で覆うアライメントマーク被覆工程と、
前記発光素子の光を反射する反射性樹脂を、前記透光性樹脂表面の少なくとも一部が露出するように発光素子の周りに形成する反射性樹脂形成工程と、
前記露出させた透光性樹脂表面を介して前記アライメントマークを認識し、該アライメントマーク基準にして前記反射性樹脂及び前記基板を切断して個々の発光装置に分離する切断工程と、
を含む。
以上のように構成された本発明に係る一実施形態の発光装置の製造方法によれば、切断時にアライメントマークの位置を精度よく認識して個々の発光装置に切断することが可能な発光装置の製造方法を提供することができる。
実施形態の発光装置の製造方法を用いて作製した発光装置１００の斜視図である。 図１のＡ−Ａ線についての断面図である。 実施形態に係る発光装置の製造方法に使用する基板１０の全体構成を示す平面図である。 （ａ）は、単位アライメントマーク形成領域１３ａの平面図であり、（ｂ）は、単位アライメントマーク形成領域１３ｂの平面図である。 図３の一部の領域Ｃを拡大して示す平面図である。 図５のＢ−Ｂ線についての断面図である。 基板１０上に発光素子３０をフリップチップ実装したときの断面図である。 発光素子３０上に透光性部材５０を接着したときの断面図である。 アライメントマーク形成領域１３に透光性樹脂を塗布して硬化させたときの断面図である。 基板上に、発光素子３０、透光性部材５０及び透光性樹脂８０を覆う反射性樹脂７０を形成したときの断面図である。 反射性樹脂の一部を削除して透光性部材５０の上面及び透光性樹脂８０の表面が露出させたときの断面図である。 基板及び反射性樹脂７０を切断ブレードにより切断する様子を示す断面図である。 個々の発光装置に個片化したときの断面図である。 実施形態に係る製造方法の好ましい基板準備工程において、基体１５上に配線用金属膜１５１を形成したときの断面図である。 実施形態に係る製造方法の好ましい基板準備工程において、配線用金属膜１５１の上に第１レジストＲ１５１を形成したときの断面図である。 実施形態に係る製造方法の好ましい基板準備工程において、第１レジストＲ１５１を露光して現像したときの断面図である。 実施形態に係る製造方法の好ましい基板準備工程において、現像した第１レジストＲ１５１をマスクとして配線用金属膜１５１をエッチングしたときの断面図である。 実施形態に係る製造方法の好ましい基板準備工程において、配線用金属膜１５１をエッチングした後に第１レジストＲ１５１を除去したときの断面図である。 実施形態に係る製造方法の好ましい基板準備工程において、第１下部電極１ｂ、第２下部電極２ｂ及び配線電極１２上を含む基体１５上に凸部用金属膜１５２を形成したときの断面図である。 実施形態に係る製造方法の好ましい基板準備工程において、凸部用金属膜１５２の上に第２レジストＲ１５２を形成したときの断面図である 実施形態に係る製造方法の好ましい基板準備工程において、第２レジストＲ１５２を露光して現像したときの断面図である。 実施形態に係る製造方法の好ましい基板準備工程において、第２レジストＲ１５２をマスクとして凸部用金属膜１５２をエッチングして第２レジストＲ１５２を除去したときの断面図である。
図１は、実施形態の発光装置の製造方法を用いて作製した発光装置１００の斜視図であり、図２は図１のＡ−Ａ線についての断面図である。
この発光装置１００は、基板（以下、分割後の基板であるから小片基板という。）１０１と発光素子３０と透光性部材５０と反射性樹脂７０とを含む。小片基板１０１は、上面に設けられた第１ランド電極１及び第２ランド電極２と、下面に設けられた第１端子電極１ｔ及び第２端子電極２ｔとを有する。第１ランド電極１は、第１下部電極１ｂと第１下部電極１ｂの上に設けられた第１凸部１ａとを含む。第２ランド電極２は、第２下部電極２ｂと第２下部電極２ｂの上に設けられた第２凸部２ａとを含む。また、第１ランド電極１は、第１ランド電極１の直下に設けられた小片基板１０１を貫通する貫通孔の側面に形成された接続電極１ｃによって第１端子電極１ｔに接続されている。第２ランド電極２は、第２ランド電極２の直下に設けられた小片基板１０１を貫通する貫通孔の側面に形成された接続電極２ｃによって第２端子電極２ｔに接続されている。ここで、接続電極１ｃ，２ｃはそれぞれ貫通孔の内壁に設けられており、貫通孔において接続電極１ｃ，２ｃの内側にはそれぞれ、例えば、エポキシ樹脂等の充填材が設けられている。
発光素子３０は、例えば、素子基板３４と素子基板の一方の主面に設けられた半導体積層部３３とを含む。また、発光素子３０は、同一面側である半導体積層部３３の表面に設けられたｐ側電極３１とｎ側電極３２とを有してなり、そのｐ側電極３１が第１凸部１ａに導電性接着部材２０を介して接続され、ｎ側電極３２が第２凸部２ａに導電性接着部材２０を介して接続されるようにフリップチップ実装されている。尚、図２には、簡略化して図示しているが、ｐ側電極３１とｎ側電極３２とは電気的に分離されており、ｐ側電極３１は半導体積層部３３のｐ型半導体層に接触し、ｎ側電極３２は半導体積層部３３のｎ型半導体層に接触している。また、発光素子３０において、ｐ側電極３１とｎ側電極３２とが形成された面の反対側の表面が発光面である。また、発光素子３０は、Ｘ方向に長くＹ方向に短い発光ダイオードチップである。
透光性部材５０は、Ｘ方向に長くＹ方向に短い直方体状の小片であり、例えば、発光素子３０より一回り大きくなっており、発光素子３０の発光面に導光部材４０を介して接合される。透光性部材５０は、例えば、樹脂からなる母材５１ａ中に波長変換物質５１ｂを含んでなる第１透光性部材５１と、実質的に波長変換物質を含んでいない第２透光性部材５２とを含む。例えば、透光性部材５０が、発光装置の発光面側に実質的に波長変換物質を含まない第２透光性部材５２を含んでいると、例えば、後述する製造方法において、透光性部材５０上の反射性樹脂を除去する際、波長変換物質５１ｂを含む第１透光性部材５１まで研削することなく反射性樹脂を除去できる。これにより、発光素子３０上に存在する波長変換物質５１ｂの量のバラツキを小さくでき、発光装置の発光色のバラツキを小さくできる。
反射性樹脂７０は、例えば、樹脂からなる母材中に白色顔料を含む反射性部材であり、小片基板１０１上において発光素子３０の側面、導光部材４０の側面及び透光性部材５０の側面を被覆している。反射性樹脂７０は、発光素子３０及び透光性部材５０等の側面を全周にわたって包囲している。また、透光性部材５０の上面と反射性樹脂７０の上面は、実質的に同一面を構成している。
以上のように構成された発光装置１００は、発光素子３０及び透光性部材５０から側方に出射される光が反射性樹脂７０によって反射されて上方（前方）から出射されるので上方（前方）からの光の取り出し効率を高くできる。このように構成される発光装置１００では、反射性樹脂７０を透過する光量を抑えて反射性樹脂７０によって反射される光の光量を大きくするために、反射性樹脂７０を一定以上の厚さに形成する必要がある。発光装置１００を基板上に集合状態で作製して、発光素子３０間の反射性樹脂７０を切断して個々の発光装置１００を製造する場合には、発光素子３０及び透光性部材５０の実装位置に対する切断位置の位置精度が悪いと、切断位置の位置精度のバラツキを考慮して反射性樹脂７０を必要以上の厚さに形成する必要があり、小型化に制限がある。しかしながら、以下に説明する実施形態に係る発光装置の製造方法によれば、アライメントマーク３の位置を精度よく認識でき、発光素子３０の実装位置に対して精度よく切断位置を設定できる。これにより、反射性樹脂７０を必要以上の厚さに形成する必要がなく、小型の発光装置を製造することが可能になる。
以下、実施形態に係る発光装置１００の製造方法について、図面を参照しながら説明する。
ここで、図３は、実施形態に係る発光装置１００の製造方法に使用する基板１０の全体構成を示す平面図である。また、図５は、図３の一部の領域Ｃを拡大して示す平面図であり、図６は、図５のＢ−Ｂ線についての断面図である。図４の（ａ）は、単位アライメントマーク形成領域１３ａの平面図であり、図４の（ｂ）は、単位アライメントマーク形成領域１３ｂの平面図である。
実施形態に係る発光装置１００の製造方法は、それぞれ発光素子を含む複数の発光装置を集合状態で形成した後に個々の発光装置に分離する発光装置の製造方法であり、基板準備工程と、発光素子の実装工程と、アライメントマーク被覆工程と、反射性樹脂形成工程と、個々の発光装置に分離する切断工程と、を含む。
以下、各工程について詳細に説明する。
＜基板準備工程＞
基板準備工程は、上面に発光素子３０が接続される配線電極１２とアライメントマーク３とが設けられた基板１０を準備する工程である。ここでいう配線電極１２は、第１ランド電極１、第２ランド電極２及び後述するアライメントマーク３を形成するための電極枠を含む。
基板１０は、例えば、図３に示すように、複数（図３では、６つの場合を例示）に区分された矩形形状の実装領域１１と、実装領域１１の外に実装領域１１の一辺に沿って一直線上に設けられた複数のアライメントマーク形成領域１３とを含む。複数の実装領域１１は、例えば、複数の行及び列をなして配列される。ここで、本明細書において、Ｘ方向に配列されたものを行といい、Ｙ方向に配列されたものを列といい、図３に示す例では、実装領域１１は、３行２列に配置されている。また、各実装領域１１はそれぞれ、それぞれ１つの発光装置１００に対応して設けられた複数の単位実装領域１１ｕを含む。単位実装領域１１ｕは、各実装領域１１において複数の行及び列をなして配列される。
また、アライメントマーク形成領域１３はそれぞれ、例えば、２種類の単位アライメントマーク形成領域１３ａ，１３ｂを含む。単位アライメントマーク形成領域１３ａ，１３ｂは、実装領域１１外に設けられたアライメントマーク形成領域１３において、実装領域１１の角部近傍に設けられる。
単位アライメントマーク形成領域１３ａは、図４（ａ）に示すように、長手方向が異なるアライメントマーク３ｘとアライメントマーク３ｙを含む。単位アライメントマーク形成領域１３ｂは、図４（ｂ）に示すように、アライメントマーク３ｘを含む。アライメントマーク３ｘは、長手方向がＸ方向に一致するように形成され、アライメントマーク３ｙは、長手方向がＹ方向に一致するように形成される。具体的には、例えば、アライメントマーク３ｘは、Ｘ方向に延びる対向する長辺と、その長辺の端部をそれぞれ接続する半円形状の端辺とを有するＸ方向に長い形状である。また、アライメントマーク３ｙは、Ｙ方向に延びる対向する長辺と、その長辺の端部をそれぞれ接続する半円形状の端辺とを有するＹ方向に長い形状である。
図５及び図６には、周りが配線電極１２に囲まれて基板１０の表面が露出した凹形状のパターンにより構成したアライメントマーク３ｘ，３ｙを示している。すなわち、配線電極１２は、基板１０の表面からなるアライメントマーク３ｘ，３ｙを規定する電極枠３ａを含んでいる。しかしながら、実施形態の製造方法では、配線電極１２の一部の周りに基板１０の表面を露出させて島状の配線電極１２を形成して、その島状の配線電極１２によりアライメントマーク３を構成してもよい。いずれの場合であっても、アライメントマーク３を発光素子３０の実装位置に対して精度よく配置するために、例えば、後述するように、アライメントマーク３を形成する際のフォトリソグラフィー工程と発光素子３０の実装位置を規定する第１及び第２凸部を形成するフォトリソグラフィー工程の露光工程を同一の工程とすることが好ましい。また、本実施形態の製造方法では、アライメントマークと配線電極１２とを別の工程で形成してもよい。
以上のようにして、アライメントマーク３ｘ，３ｙは、そのいずれかまたは双方が、各実装領域１１の外側の隅部近傍に配置される。
基板１０の単位実装領域１１ｕにはそれぞれ、図５に示すように、第１ランド電極１及び第２ランド電極２が設けられる。また、第１ランド電極１と第２ランド電極２はそれぞれ、第１下部電極１ｂと第１下部電極１ｂの上に設けられた第１凸部１ａと第２下部電極２ｂと第２下部電極２ｂの上に設けられた第２凸部２ａとを含む。また、図６に示すように、単位実装領域１１ｕにおいて基板１０の下面にはそれぞれ第１端子電極１ｔ及び第２端子電極２ｔとが設けられる。各単位実装領域１１ｕにおいて、第１ランド電極１及び第２ランド電極２はそれぞれ基板１０に設けられた貫通孔の側面に形成された接続電極によって第１端子電極１ｔ及び第２端子電極２ｔに接続されている。第１ランド電極１及び第２ランド電極２は、基板１０上において、図５に示すように、配線電極１２の一部として設けられている。尚、図５は、基板１０の上面の一部を示す平面図であって断面図ではないが、連続して形成された配線電極１２の形状が理解しやすいように、基板１０の表面が露出した部分にはハッチングを付して示している。図５において、ハッチングを付していない部分が配線電極１２である。
＜実装工程＞
実装工程は、発光素子３０をそれぞれ所定の位置に実装する工程である。
実装工程では、必要に応じて透光性部材５０をそれぞれ実装した発光素子３０上に載置する工程を含んでいてもよい。以下、透光性部材５０を含む場合について説明する。
１．発光素子実装工程
発光素子実装工程では、まず、図７Ａに示すように、基板１０上に発光素子３０をフリップチップ実装する。具体的には、ペースト状態の導電性接着部材２０を第１凸部１ａ上と第２凸部２ａ上とに塗布し、発光素子３０のｐ側電極３１とｎ側電極３２とがそれぞれ第１凸部１ａと第２凸部２ａに対向するように発光素子３０を載置する。そして、導電性接着部材２０をリフロー炉などで加熱して溶融させた後、冷却して固化させる。この加熱溶融させたとき、第１凸部１ａと第２凸部２ａとによるセルフアライメント効果により、第１凸部１ａと第２凸部２ａに対して、高い精度で発光素子３０が実装される。ここで、導電性接着部材２０は、例えば、半田である。尚、図７Ａにおいては、簡略化して、第１下部電極１ｂと第１凸部１ａとを区別することなく第１ランド電極１のみを図示し、第２下部電極２ｂと第２凸部２ａとを区別することなく第２ランド電極２のみを図示している。図７Ａにおいて、導電性接着部材２０は図示していない。
２．透光性部材接着工程
透光性部材接着工程では、図７Ｂに示すように、透光性部材５０を発光素子３０上にそれぞれ接着する。具体的には、発光素子３０の上に液状の導光部材４０を塗布して、その上に透光性部材５０を載置して、導光部材４０を加熱処理により硬化させる。本明細書における「液状」は、ゾル状、スラリー状を含むものとする。
実施形態の製造方法では、透光性部材５０を発光素子３０上にそれぞれ接着した後、透光性部材５０の外形を所定のサイズに調整する加工工程を含んでいてもよい。この加工工程は、例えば、ブレードダイシング装置により、水を吹き付けることなくドライ研削により透光性部材５０の側面を研削することが好ましい。ドライ研削によると、水分による波長変換物質の変色を防止することができる。また、この加工工程では、研削用のブレードをアライメントマーク３ｘ，３ｙにより位置決めして精度よく実施できる。また、加工後の削り屑の洗浄は、例えば、ドライアイスを使用し洗浄することにより、波長変換物質の水分による変色を防止することができる。
＜アライメントマーク被覆工程＞
アライメントマーク被覆工程は、アライメントマークを透光性樹脂８０で覆う工程である。
ここでは、図７Ｃに示すように、例えば、アライメントマーク形成領域１３に透光性樹脂８０を連続して塗布して硬化させることによりアライメントマーク３ｘ，３ｙを透光性樹脂８０で被覆する。透光性樹脂８０は、例えば、シリコーン樹脂、シリコーン変性樹脂、エポキシ樹脂、フェノール樹脂、ポリカーボネート樹脂、アクリル樹脂、トリメチルペンテン樹脂もしくはポリノルボルネン樹脂、または、これらの２種以上を含む材料を用いることができ、その中でもシリコーン樹脂を用いることが好ましい。また、アライメントマーク被覆工程では、透光性樹脂８０を所定の幅で所定の厚さに形成するために、透光性樹脂８０にナノサイズのフィラーを添加して粘度調整して塗布することが好ましい。透光性樹脂８０にナノフィラーを添加した後、例えば、遠心撹拌脱泡装置により、泡を含まないようにして透光性を維持した状態でアライメントマーク３ｘ，３ｙ上に塗布することが好ましい。
＜反射性樹脂形成工程＞
反射性樹脂形成工程は、発光素子３０の光を反射する反射性樹脂７０を、透光性樹脂８０の表面の少なくとも一部が露出するように発光素子３０の周りに形成する工程である。
尚、発光素子３０の上に透光性部材５０を含む場合には、発光素子３０及び透光性部材５０の周りに反射性樹脂７０を形成する。
この反射性樹脂形成工程は、例えば、（ａ）反射性樹脂７０を、アライメントマーク３及び発光素子３０を覆うように形成して、反射性樹脂７０を硬化させるＡ工程と、（ｂ）硬化させた反射性樹脂７０を、透光性樹脂８０の上面と発光装置の発光面、すなわち、透光性部材５０の表面が露出するように除去するＢ工程と、を含む。以下、発光素子３０の上に透光性部材５０を含み、さらにＡ工程とＢ工程とを含む場合について説明する。
１．Ａ工程（反射性樹脂形成工程）
Ａ工程では、図７Ｄに示すように、例えば、基板１０上に、発光素子３０及び透光性部材５０の周囲に充填されるように、発光素子３０、透光性部材５０及び透光性樹脂８０を覆う、液状の反射性樹脂７０を塗布して硬化させる。反射性樹脂７０は、例えば、シリコーン樹脂等の透光性樹脂に光反射材である例えば酸化チタンを添加して撹拌した後、例えば、遠心脱泡充填機にてシリンジに充填する。そして、シリンジに充填された反射性樹脂７０を、例えば、圧縮成形機の金型にセットされた、発光素子３０及び透光性部材５０が実装された基板上に塗布する。反射性樹脂７０を圧縮成形で形成する場合には、アライメントマーク３を避けて反射性樹脂７０を形成することが難しいが、本実施形態の製造方法では、透光性樹脂８０を形成しているので、アライメントマーク３を避けて反射性樹脂７０を形成することが可能になり、後述の切断工程において、透光性樹脂８０によりアライメントマーク３の精度よく認識することができる。ここでは、反射性樹脂７０を、圧縮成形で形成する例を示したが、本実施形態の製造方法は、反射性樹脂７０の形成は圧縮成形に限定されるものではなく、トランスファー成形等の他の方法を用いて反射性樹脂７０を形成してもよい。トランスファー成形の場合、アライメントマーク３が実装領域１１の近傍に設けられるので、金型により成形箇所を限定しても、反射性樹脂７０がアライメントマーク３に付着することがある。しかしながら、本実施形態の製造方法では、透光性樹脂８０を形成しているので、アライメントマーク３に付着させることなく反射性樹脂７０を形成することが可能になり、後述の切断工程においてアライメントマーク３を透光性樹脂８０により被覆することで、より確実にアライメントマーク３を認識することができる。
２．Ｂ工程（反射性樹脂除去工程）
Ｂ工程では、透光性樹脂８０の上面と発光装置の発光面が露出するように反射性樹脂７０を除去する
具体的には、図７Ｅに示すように、研削若しくはブラストなどによって透光性部材５０の上面（発光装置の発光面）及び透光性樹脂８０の表面が露出するまで、反射性樹脂７０を上面から除去する。以上のようにして、発光素子３０の側面及び透光性部材の側面を覆い、透光性樹脂８０を通してアライメントマーク３が露出する反射性樹脂７０を形成する。
以上の説明では、透光性樹脂８０の上面及び発光装置の発光面が同時に露出するように反射性樹脂７０を除去する例を示した。この場合、前述したアライメントマーク被覆工程において、透光性樹脂８０は、透光性樹脂８０の上面が、発光装置の発光面と同じか、高くなるよう配置する。また、反射性樹脂除去工程後に、上面視において、透光性樹脂８０の露出面の外周よりアライメントマーク３が内側に位置するように、透光性樹脂８０を配置する。これにより、後述する切断工程において、アライメントマーク３の位置を精度よく確実に認識することができる。
また、本実施形態の製造方法では、透光性樹脂８０の上面と発光装置の発光面とを別の工程で露出させるようにしてもよい。透光性樹脂８０の上面と発光装置の発光面とを別の工程で露出させるようにする場合、透光性樹脂８０の上面が発光装置の発光面より高くなるようにしてもよいし、低くなるようにしてもよい。また、露出させる透光性樹脂８０の表面は、アライメントマーク３ｘ，３ｙが、上面視において、透光性樹脂８０の露出させた表面の外周より内側に位置するように露出させる。
＜切断工程＞
切断工程では、表面が露出された透光性樹脂８０を介してアライメントマーク３ｘ，３ｙの位置を認識し、認識したアライメントマーク３ｘ，３ｙを基準にして、単位実装領域１１ｕ間において反射性樹脂７０及び基板１０を切断して個々の発光装置に分離する工程である。
切断工程では、図７Ｆに示すように、透光性部材５０の側面及び発光素子３０の側面を所定の幅で被覆する反射性樹脂７０が形成されるように基板１０及び反射性樹脂７０を切断ブレードにより切断する。基板１０及び反射性樹脂７０を切断する際、アライメントマークを基準に切断ブレードを位置決めして切断位置を設定するが、アライメントマーク３が透光性樹脂８０に覆われてかつ透光性樹脂８０の表面が露出されているのでアライメントマーク３を確実に認識して切断位置を精度よく位置決めすることができる。これにより、透光性部材５０の側面及び発光素子３０の側面を所定の幅で被覆する反射性樹脂７０を形成することが可能になる。ここで、実装領域１１の各角部近傍に形成された長手方向がＸ方向に一致するように形成されたアライメントマーク３ｘは、Ｘ方向に隣接する一対のアライメントマーク３ｘを認識することで、Ｘ方向に切断ブレードを移動して切断する際の位置決めに使用される。また、長手方向がＹ方向に一致するように形成されたアライメントマーク３ｙは、Ｙ方向に隣接する一対のアライメントマーク３ｘを認識することで、Ｙ方向に切断ブレードを移動して切断する際の位置決めに使用される。
また、アライメントマーク３が実装領域１１の角部近傍に設けられることで、隣接する一対のアライメントマーク３の距離が近くなり、アライメントマーク３の認識時に生じる誤差を抑制し、切断位置の精度を高めることができる。
また、以下の変形例に示すようにして、アライメントマークを第１凸部１ａ及び第２凸部２ａに対して高い位置精度で形成するようにすると、第１凸部１ａ及び第２凸部２ａに対してセルフアライメント効果により位置精度よく発光素子３０を実装した上で、第１凸部１ａ及び第２凸部２ａに対して位置精度よく形成されたアライメントマーク３を基準にして切断することが可能になる。これにより、透光性部材５０の側面及び発光素子３０の側面を所定の幅で被覆する反射性樹脂７０を形成することが可能になる。
この切断工程は、例えば、ブレードダイシング装置により、水を吹き付けることなく行ってもよいし、水を吹き付けながら行ってもよい。水を吹き付けながら切断する場合には、透光性部材５０が、発光面側に実質的に波長変換物資５１ｂを含んでいない第２透光性部材５２を有していることが好ましく、これにより、第１透光性部材５１に含まれる波長変換物質５１ｂの変色を抑制できる。
以上説明した実施形態の発光装置の製造方法によれば、透光性部材５０の側面及び発光素子３０の側面を所定の幅で被覆する反射性樹脂７０を厚さのバラツキを小さくして形成することが可能になる。これにより、切断位置の精度のバラツキを考慮して反射性樹脂７０を必要以上の厚さに形成する必要がなく、小型の発光装置を製造することが可能になる。
次に、アライメントマーク３ｘ，３ｙを、第１凸部１ａ及び第２凸部２ａに対して高い位置精度で形成することができる好ましい形態の基板準備工程について説明する。
この好ましい基板準備工程では、アライメントマーク３ｘ，３ｙを、周りが配線電極１２に囲まれて基板１０の表面が露出した凹形状のパターンにより構成するようにし、アライメントマーク３ｘ，３ｙを形成する際のフォトリソグラフィー工程と発光素子３０の実装位置を規定する第１凸部１ａ及び第２凸部２ａを形成するフォトリソグラフィー工程の露光工程を同一の工程とする。
具体的には、以下のようにして基板１０を準備する。
１．配線用金属膜形成工程
まず、各単位実装領域１１ｕにおいてそれぞれ第１下部電極１ｂと第２下部電極２ｂを形成するための配線用金属膜１５１を基体１５の上面に形成する。尚、基体１５の下面には、第１端子電極１ｔと第２端子電極２ｔとが設けられており、基体１５に設けられた貫通孔に形成された接続電極１ｃ，２ｃによりそれぞれ第１下部電極１ｂと第２下部電極２ｂに接続されているが、以下で参照する図８Ａ〜図８Ｉにおいてそれらは省略している。
ここで、配線用金属膜１５１は、図８Ａに示すように、アライメントマーク形成領域１３を含む基体１５の上面全体に形成する。この配線用金属膜１５１は、例えば、無電解銅メッキ層の上に電解銅メッキ層を形成することにより、所定の厚さに形成する。
２．第１フォトリソグラフィー工程
（ａ）第１レジスト形成工程
次に、配線用金属膜１５１上全体に、例えば、露光した部分が硬化するドライフィルムレジストを塗布することにより、図８Ｂに示すように第１レジストＲ１５１を形成する。
（ｂ）第１露光工程
次に、各単位実装領域１１ｕの第１下部電極１ｂと第２下部電極２ｂとなる部分の上に形成された第１レジストＲ１５１に光を照射してレジストを硬化させる。この第１レジストＲ１５１を硬化させる際、少なくとも単位アライメントマーク形成領域１３ａ，１３ｂの周りの配線用金属膜上に形成された第１レジストＲ１５１にも光を照射して硬化させる。
（ｃ）第１現像工程
そして、第１レジストＲ１５１を硬化させた後、図８Ｃに示すように、未硬化の第１レジストＲ１５１を除去する。
（ｄ）配線用金属膜除去工程
次に、図８Ｄに示すように、パターン形成された第１レジストＲ１５１を用いて配線用金属膜１５１をエッチングする。
以上のようにして、図８Ｅに示すように、各単位実装領域１１ｕの第１下部電極１ｂと第２下部電極２ｂとを形成するとともに、単位アライメントマーク形成領域１３ａ，１３ｂの周りにそれぞれ配線電極１２を形成する。
３．凸部用金属膜形成工程
次に、図８Ｆに示すように、第１凸部１ａ、第２凸部２ａ及びアライメントマーク３を囲む電極枠を形成するための凸部用金属膜１５２を、基体１５の上面全体に形成する。凸部用金属膜１５２は、配線電極１２が形成されていない部分については、基体１５の表面に直接形成する。第１下部電極１ｂと第２下部電極２ｂを含む配線電極１２が形成されている部分については、第１下部電極１ｂ、第２下部電極２ｂ及び配線電極１２の上に形成する。凸部用金属膜１５２は、例えば無電解銅めっき層の上に電界銅めっきする事により、所定の厚さに形成する。
４．第２フォトリソグラフィー工程
（ａ）第２レジスト形成工程
次に、図８Ｇに示すように、凸部用金属膜１５２の上全体に第２レジストＲ１５２を塗布する。第２レジストＲ１５２としては、例えば、露光した部分が硬化するドライフィルムレジストを用いることができる。
（ｂ）第２露光工程
次に、例えば、第１凸部１ａ、第２凸部２ａ及びアライメントマーク３を囲む電極枠３ａの上の第２レジストＲ１５２に光を照射して、第１凸部１ａ、第２凸部２ａ及び電極枠３ａに対応した部分を硬化させる。
この第２レジストＲ１５２に光を照射する工程は、例えば、凸部形成用の第２レジストＲ１５２上の照射とアライメントマーク形成用の第２レジストＲ１５２上の照射とを同一の露光工程により行う。具体的には、第１凸部１ａ、第２凸部２ａ及びアライメントマーク３を囲む電極枠３ａの位置情報を有するパターンデータに基づき、第１凸部１ａのパターンに対応する照射と第２凸部２ａのパターンに対応する照射との間、第１凸部１ａ及び／または第２凸部２ａのパターンに対応する照射と電極枠３ａのパターンに対応する照射の間で、例えば、照射位置の再設定を行うことなく、一連の連続した光を照射することにより行う。これにより、アライメントマーク３を囲む電極枠３ａを第１凸部１ａ及び第２凸部２ａに対して高い位置精度で形成することが可能になる。尚、ここでは、直接第２レジストＲ１５２に照射する例を示したが、第１凸部１ａ、第２凸部２ａ及び電極枠３ａに対応したパターンが一体で形成されたフォトマスクを介して露光するようにしてもよい。
（ｃ）第２現像工程
次に、未硬化の第２レジストＲ１５２を除去して、図８Ｈに示すように、第１凸部１ａ、第２凸部２ａ及び電極枠３ａに対応したパターンの第２レジストＲ１５２を形成する。
（ｄ）凸部用金属膜除去工程
そして、第２レジストＲ１５２が形成された部分を除いて凸部用金属膜１５２をエッチングにより除去することにより、図８Ｉに示すように、第１凸部１ａ、第２凸部２ａ及び電極枠３ａを形成する。
以上のようにして、第１凸部１ａ、第２凸部２ａ及び電極枠３ａを形成すると、第１凸部１ａのパターンに対応する照射、第２凸部２ａのパターンに対応する照射及び電極枠３ａのパターンに対応する照射を、一連の連続した光を照射することにより行って第２レジストパターンを形成しているので、アライメントマークを第１凸部１ａ及び第２凸部２ａに対して高い位置精度で形成することができる。または、本製造方法において、第１凸部１ａ、第２凸部２ａ及び電極枠３ａに対応したパターンが一体で形成されたフォトマスクを介して露光するようにした場合も、同様に、アライメントマーク３を第１凸部１ａ及び第２凸部２ａに対して高い位置精度で形成することができる。
尚、本明細書において、同一の露光工程を含んでレジストをパターン形成し、該パターン形成したレジストを用いて現像することにより、アライメントマーク３と配線電極１２とを形成することを、アライメントマーク３を配線電極１２と同時に形成するという。
以上の説明では、電極枠に囲まれて基板１０の表面が露出した部分をアライメントマーク３とした例により説明した。しかしながら、実施形態の発光装置の製造方法はこれに限定されるものではなく、例えば、基板１０の表面が露出した領域に、第１凸部１ａ及び第２凸部２ａと同時に形成した金属層を突出させて形成し、その突出した金属層をアライメントマークとしてもよい。突出した金属層をアライメントマークとする場合にも、アライメントマークである突出した金属層を第１凸部１ａ及び第２凸部２ａと同時に形成することにより、アライメントマークを第１凸部１ａ及び第２凸部２ａに対して高い位置精度で形成することができる。
１ 第１ランド電極
１ａ 第１凸部
１ｂ 第１下部電極
１ｔ 第１端子電極
１ｃ，２ｃ 接続電極
２ 第２ランド電極
２ａ 第２凸部
２ｂ 第２下部電極
２ｔ 第２端子電極
３ａ 電極枠
３，３ｘ，３ｙ アライメントマーク
１０ 基板
１１ 実装領域
１１ｕ 単位実装領域
１２ 配線電極
１３ アライメントマーク形成領域
１３ａ，１３ｂ 単位アライメントマーク形成領域
１５ 基体
２０ 導電性接着部材
３０ 発光素子
３１ ｐ側電極
３２ ｎ側電極
３３ 半導体積層部
３４ 素子基板
４０ 導光部材
５０ 透光性部材
５１ 第１透光性部材
５１ａ 母材
５１ｂ 波長変換物質
５２ 第２透光性部材
７０ 反射性樹脂
８０ 透光性樹脂
１００ 発光装置
１０１ 小片基板

Claims (14)

  1. それぞれ発光素子を含む複数の発光装置を集合状態で形成した後に個々の発光装置に分離する発光装置の製造方法であって、
    上面に前記発光素子が接続される配線電極とアライメントマークとが設けられた基板を準備する基板準備工程と、
    前記発光素子をそれぞれ所定の位置に実装する実装工程と、
    前記アライメントマークを透光性樹脂で覆うアライメントマーク被覆工程と、
    前記発光素子の光を反射する反射性樹脂を、前記透光性樹脂表面の少なくとも一部が露出するように発光素子の周りに形成する反射性樹脂形成工程と、
    前記露出させた透光性樹脂表面を介して前記アライメントマークを認識し、該アライメントマークを基準にして前記反射性樹脂及び前記基板を切断して個々の発光装置に分離する切断工程と、
    を含む発光装置の製造方法。
  2. 前記基板準備工程は、
    前記発光素子が複数実装される矩形形状の実装領域を有する前記基板を準備する工程と、
    前記実装領域の角部近傍の前記実装領域の外に前記アライメントマークを設ける工程と、
    を含む請求項１に記載の発光装置の製造方法。
  3. 前記基板準備工程は、
    前記実装領域を複数有し、該複数の実装領域は矩形形状の一辺が実質的に一直線上に位置するように設けられた前記基板を準備する工程と、
    前記一直線に沿って複数の前記アライメントマークを設ける工程と、
    を含む請求項２に記載の発光装置の製造方法。
  4. 前記基板準備工程は、
    前記アライメントマークを、前記配線電極と同時に形成する工程を含む請求項１〜３のいずれか１つに記載の発光装置の製造方法。
  5. 前記基板準備工程は、
    前記アライメントマークを、前記配線電極に囲まれた領域に形成する請求項１〜４のいずれか１つに記載の発光装置の製造方法。
  6. 前記アライメントマーク被覆工程は、
    前記透光性樹脂の上面が前記発光装置の発光面より高くなるよう、前記透光性樹脂を配置する工程を含む請求項１〜５のいずれか１つに記載の発光装置の製造方法。
  7. 前記アライメントマーク被覆工程は、
    前記アライメントマークが、上面視において、前記透光性樹脂の露出面の外周より内側に位置するように前記透光性樹脂を配置する工程を含む請求項１〜６のいずれか１つに記載の発光装置の製造方法。
  8. 前記反射性樹脂形成工程は、
    前記反射性樹脂を、前記アライメントマーク及び前記発光素子を覆うように形成して、該反射性樹脂を硬化させる工程と、
    前記硬化させた反射性樹脂を、前記透光性樹脂の上面と前記発光装置の発光面が露出するように除去する工程と、
    を含む請求項１〜７のいずれか１つに記載の発光装置の製造方法。
  9. 前記反射性樹脂形成工程は、
    前記反射性樹脂を、圧縮成形で形成する工程を含む請求項１〜８のいずれか１つに記載の発光装置の製造方法。
  10. 前記反射性樹脂形成工程は、
    前記透光性樹脂の上面及び前記発光装置の発光面が同時に露出するように前記反射性樹脂を除去する工程を含む請求項８又は９に記載の発光装置の製造方法。
  11. 前記反射性樹脂形成工程の前に、前記実装した発光素子の上にそれぞれ透光性部材を接着する接着工程を含む請求項１〜１０のいずれか１つに記載の発光装置の製造方法。
  12. 前記透光性部材を発光素子上に配置した後に各透光性部材の側面を研削することにより各透光性部材を所定の形状に加工する加工工程を含む請求項１１に記載の発光装置の製造方法。
  13. 前記反射性樹脂を、前記発光素子とともに前記透光性部材の側面を覆うように形成する請求項１１〜１２のいずれか１つに記載の発光装置の製造方法。
  14. 前記透光性部材は、波長変換物質を含む第１透光性部材と、前記第１透光性部材の上に設けられ実質的に波長変換物質を含まない第２透光性部材とを含み、
    前記反射性樹脂を、前記透光性部材の上面を覆った後に、
    前記透光性部材の上に設けられた反射性樹脂及び前記第２透光性部材の一部を除去する請求項１１〜１３のいずれか１つに記載の発光装置の製造方法。
JP2017191474A 2017-09-29 2017-09-29 発光装置の製造方法 Active JP6677232B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017191474A JP6677232B2 (ja) 2017-09-29 2017-09-29 発光装置の製造方法
US16/146,521 US10586898B2 (en) 2017-09-29 2018-09-28 Method of manufacturing light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017191474A JP6677232B2 (ja) 2017-09-29 2017-09-29 発光装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019067904A JP2019067904A (ja) 2019-04-25
JP6677232B2 true JP6677232B2 (ja) 2020-04-08

Family

ID=65896203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017191474A Active JP6677232B2 (ja) 2017-09-29 2017-09-29 発光装置の製造方法

Country Status (2)

Country Link
US (1) US10586898B2 (ja)
JP (1) JP6677232B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615305B1 (en) 2018-04-20 2020-04-07 Facebook Technologies, Llc Self-alignment of micro light emitting diode using planarization
JP6809556B2 (ja) 2019-04-26 2021-01-06 日亜化学工業株式会社 導光体集合基板および集積型発光装置の製造方法
JP6970365B2 (ja) * 2019-04-26 2021-11-24 日亜化学工業株式会社 導光体集合基板および複合基板
JP7256382B2 (ja) * 2019-04-26 2023-04-12 日亜化学工業株式会社 発光装置の製造方法
CN111916360A (zh) * 2019-05-10 2020-11-10 中芯长电半导体（江阴）有限公司 一种扇出型封装方法
JP7121294B2 (ja) * 2019-09-10 2022-08-18 日亜化学工業株式会社 発光装置の製造方法
DE102022102431A1 (de) * 2022-02-02 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4377300B2 (ja) * 2004-06-22 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体ウエハおよび半導体装置の製造方法
TW200616232A (en) * 2004-08-09 2006-05-16 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film
EP1816685A4 (en) * 2004-10-27 2010-01-13 Kyocera Corp LIGHT EMITTING ELEMENT PLATE, BEARING CAPACITOR FOR LIGHT EMITTING ELEMENTS, LIGHT EMITTING DEVICE AND LIGHTING DEVICE
JP2008207450A (ja) * 2007-02-27 2008-09-11 Towa Corp 発光素子の圧縮成形方法
JP2009071012A (ja) 2007-09-13 2009-04-02 Sanyo Electric Co Ltd 発光装置及びその製造方法
JP5055193B2 (ja) * 2008-04-24 2012-10-24 日東電工株式会社 光電気混載基板の製造方法
JP4796615B2 (ja) * 2008-11-26 2011-10-19 日東電工株式会社 光電気混載基板およびその製造方法
JP4780203B2 (ja) * 2009-02-10 2011-09-28 日亜化学工業株式会社 半導体発光装置
US20110049545A1 (en) * 2009-09-02 2011-03-03 Koninklijke Philips Electronics N.V. Led package with phosphor plate and reflective substrate
JP5741211B2 (ja) 2011-05-24 2015-07-01 大日本印刷株式会社 リフレクタ付きｌｅｄ用リードフレーム及びそれを用いた半導体装置の製造方法
WO2013069232A1 (ja) * 2011-11-07 2013-05-16 パナソニック株式会社 配線板とそれを用いた発光装置及びそれらの製造方法
JP6202566B2 (ja) * 2013-10-29 2017-09-27 日東電工株式会社 光電気混載基板およびその製法
KR102323289B1 (ko) * 2014-01-07 2021-11-08 루미리즈 홀딩 비.브이. 인광체 변환기를 갖는 비접착식 발광 디바이스
JP6525240B2 (ja) * 2014-10-24 2019-06-05 日東電工株式会社 光電気混載基板およびその製法
JP6552190B2 (ja) * 2014-12-11 2019-07-31 シチズン電子株式会社 発光装置及び発光装置の製造方法
JP6500255B2 (ja) 2015-10-15 2019-04-17 豊田合成株式会社 発光装置の製造方法
JP6358240B2 (ja) * 2015-11-19 2018-07-18 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6269702B2 (ja) * 2015-11-30 2018-01-31 日亜化学工業株式会社 発光装置の製造方法
CN114188460A (zh) * 2015-11-30 2022-03-15 日亚化学工业株式会社 发光装置
US9837360B2 (en) * 2015-12-11 2017-12-05 SK Hynix Inc. Wafer level packages and electronics system including the same

Also Published As

Publication number Publication date
US20190103534A1 (en) 2019-04-04
US10586898B2 (en) 2020-03-10
JP2019067904A (ja) 2019-04-25

Similar Documents

Publication Publication Date Title
JP6677232B2 (ja) 発光装置の製造方法
US20220158061A1 (en) Optical-semiconductor device and method for manufacturing the same
US9583666B2 (en) Wafer level packaging for proximity sensor
KR101149645B1 (ko) 광커플러 장치들
US7952208B2 (en) Substrate, manufacturing method thereof, method for manufacturing semiconductor device
JP2007180347A (ja) 発光装置及びその製造方法
US20160187483A1 (en) Molded proximity sensor
JP2009033088A (ja) 半導体発光装置、その製造方法およびそれを用いたｌｅｄ照明装置
US20120138967A1 (en) Led package and method for manufacturing the same
US9257354B2 (en) Wiring substrate, light emitting device, and method for manufacturing wiring substrate
TWI536617B (zh) 發光二極體燈條及其製造方法
US8846422B2 (en) Method for manufacturing LED package struture and method for manufacturing LEDs using the LED packange struture
US10672963B2 (en) Method of manufacturing substrate and method of manufacturing light emitting device
JP2006528834A (ja) カプセル化された光パッケージ
JP2007013067A (ja) リフレクタ付き実装基板の製造方法
JP4877779B2 (ja) 発光ダイオード装置及びその製造方法
US11398592B2 (en) Method for manufacturing light emitting module and light emitting module
KR20170045544A (ko) 발광 다이오드 패키지 및 그의 제조 방법
JP2006114737A (ja) 光半導体装置及びその製造方法
JP2013109905A (ja) 発光装置用の配線基板、発光装置及び配線基板の製造方法
JP2016100385A (ja) 光半導体デバイスおよび光半導体デバイスの製造方法
JP6985630B2 (ja) 発光モジュールの製造方法及び発光モジュール
JP6464646B2 (ja) 発光装置およびその製造方法
JP4298856B2 (ja) 半導体装置及びその製造方法
JP5104039B2 (ja) 光基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200225

R150 Certificate of patent or registration of utility model

Ref document number: 6677232

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250