JP4298856B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4298856B2 JP4298856B2 JP20353099A JP20353099A JP4298856B2 JP 4298856 B2 JP4298856 B2 JP 4298856B2 JP 20353099 A JP20353099 A JP 20353099A JP 20353099 A JP20353099 A JP 20353099A JP 4298856 B2 JP4298856 B2 JP 4298856B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- package
- package substrate
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 219
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 202
- 229920005989 resin Polymers 0.000 claims description 21
- 239000011347 resin Substances 0.000 claims description 21
- 238000005520 cutting process Methods 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000003287 optical effect Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 239000011521 glass Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップをワイヤボンディングを用いることなくパッケージする半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
従来、半導体チップのパッケージ構造として、ワイヤボンディングを用いない構造が提案されている。例えば、特許第２８００８０６号公報には、複数の半導体チップに相当する素子が形成されている半導体基板を、半導体チップを個々に搭載可能な電極及び外部接続用電極が形成されているパッケージ基板に搭載し、半導体基板とパッケージ基板とを相互に電気接続し、その後半導体基板とパッケージ基板とを一体的に切断して、複数個の半導体チップとパッケージベースとに分離して、パッケージベースと半導体チップとが同一平面形状及び平面寸法に形成する半導体装置が開示されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、特許第２８００８０６号公報においては、上述した構成の半導体装置を光半導体装置として機能させる点については、何ら配慮がなされていない。例えば、特許第２８００８０６号公報に開示された半導体装置を光半導体装置として機能させるためには、半導体チップのパッケージベースに対向する面の裏面から光を発光もしくは受光する必要があり、半導体チップのパッケージベースに対向する面を発光面あるいは受光面とすることは不可能であった。
【０００４】
本発明は上述の点に鑑みてなされたもので、パッケージベースに半導体チップが搭載され、このパッケージベースに設けられた外部接続用電極と前記半導体チップとが電気接続される構成の半導体装置であって、半導体チップのパッケージベースに対向する面を発光面あるいは受光面とする光半導体装置として機能させることが可能な半導体装置及びその製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明に係る半導体装置は、パッケージベースに半導体チップが搭載され、パッケージベースに設けられた外部接続用電極と半導体チップとが電気接続されてなる半導体装置であって、パッケージベースは、光学的に透明な部材からなり、半導体チップのパッケージベースに対向する面には、光を受光する受光部あるいは発光する発光部が設けられていることを特徴としている。
【０００６】
このような構成を採用した場合、半導体チップのパッケージベースに対向する面に設けられた光を受光する受光部あるいは発光する発光部に対して、パッケージベースは光を透過させるので、半導体装置自体を、半導体チップのパッケージベースに対向する面を発光面あるいは受光面とする光半導体装置として機能させることが可能である。ここで、光学的に透明とは、所定波長の光に対して透過性の極めて高い状態のことをいう。
【０００７】
また、パッケージベースの半導体チップと対向する面の裏面にレンズ部が設けられていることが好ましい。このような構成を採用した場合、半導体装置に、素子にて受光する光を集光する、あるいは、素子から発光する光をコリメートする等のレンズ効果を持たせることが可能となる。
【０００８】
また、パッケージベースの半導体チップと対向する面の裏面に、パッケージベースの位置合わせ用の凹部が形成されていることが好ましい。このような構成を採用した場合、パッケージベースの半導体チップと対向する面の裏面を搭載面とし、パッケージベースの半導体チップと対向する面の裏面に形成された凹部を基準として、半導体装置の搭載位置、搭載方向等の位置合わせを行えるので、外部基板等に半導体装置を搭載する際の位置合わせ精度を向上させる、特に、素子による受光指向性あるいは発光指向性のバラツキ発生を抑制でき、光半導体装置としての半導体装置を高精度に搭載することが可能となる。
【０００９】
また、凹部は、半導体チップの受光部あるいは発光部が形成された部分の外側部分に対向するパッケージベース部分の裏面に形成されていることが好ましい。このような構成を採用した場合、凹部が、平面視で、素子の受光部あるいは発光部と重ならない位置に形成されることになるため、凹部により素子の受光あるいは発光が妨げられることを回避し、素子の受光性能あるいは発光性能が低下することを防止することが可能となる。
【００１０】
また、凹部は、パッケージベースを貫通して形成され、半導体チップとパッケージベースとの間に所定幅の間隙を形成した状態で、半導体チップと外部接続用電極とが電気接続されており、半導体チップとパッケージベースとの間に形成された所定幅の間隙には、絶縁性樹脂が注入されて、硬化されていることが好ましい。このような構成を採用した場合、絶縁性樹脂を注入する際に、半導体チップとパッケージベースとの間に形成された間隙に存在するエアが凹部を介して排出されるので、絶縁性樹脂を速やかに注入することができると共に、絶縁性樹脂を注入した後のエア残りの発生を抑制することができる。特に、エア残りの発生を抑制することにより、半導体装置の温度変化により生じる応力の分布をより均一にでき、素子あるいは半導体チップとパッケージベースとの電気接続部への応力の作用が抑制されて、これらの部分の破損を防ぎ、半導体装置の温度変化に対する信頼性の低下を防ぐことが可能となる。
【００１１】
本発明に係る半導体装置の製造方法は、複数の半導体チップに相当し、光を受光あるいは発光する素子が一方の面に形成されている半導体基板を、半導体チップを個々に搭載可能な電極及び外部接続用電極が形成されると共に、光学的に透明な部材からなるパッケージ基板に対して、素子が形成されている面をパッケージ基板に対向させた状態で搭載し、半導体基板とパッケージ基板とを相互に電気接続する工程と、半導体基板とパッケージ基板とを一体的に切断して、複数個の半導体チップとパッケージベースとに分離する工程と、を含むことを特徴としている。
【００１２】
このような構成を採用した場合、光を受光あるいは発光する素子が一方の面に形成されている半導体基板を、光学的に透明な部材からなるパッケージ基板に対して、素子が形成されている面をパッケージ基板に対向させた状態で搭載した後に、半導体基板とパッケージ基板とを一体的に切断して、複数個の半導体チップとパッケージベースとに分離して個々の半導体装置を形成しているので、半導体チップのパッケージベースに対向する面を発光面あるいは受光面とする光半導体装置として機能させることのできる半導体装置を容易に製造することが可能である。ここで、光学的に透明とは、所定波長の光に対して透過性の極めて高い状態のことをいう。
【００１３】
また、パッケージベースの半導体チップと対向する面の裏面にレンズ部を設けることが好ましい。このような構成を採用した場合、半導体装置に、素子にて受光する光を集光する、あるいは、素子が発光する光をコリメートする等のレンズ効果を持たせることが可能となる。
【００１４】
また、パッケージベースの半導体チップと対向する面の裏面に凹部を設けることが好ましい。このような構成を採用した場合、パッケージベースの半導体チップと対向する面の裏面を搭載面とし、パッケージベースの半導体チップと対向する面の裏面に形成された凹部を基準として、半導体装置の搭載位置、搭載方向等の位置合わせを行えるので、外部基板等に半導体装置を搭載する際の位置合わせ精度を向上させる、特に、素子による受光指向性あるいは発光指向性のバラツキ発生を抑制でき、光半導体装置としての半導体装置を高精度に搭載することが可能となる。
【００１５】
また、凹部を、半導体基板とパッケージ基板とを一体的に切断する際の切断軌跡上に形成し、半導体基板とパッケージ基板とを一体的に切断する際に、凹部を横断して切断することが好ましい。このような構成を採用した場合、凹部を横断して、半導体基板とパッケージ基板とを一体的に切断するので、個々の半導体装置に分離した際に、凹部の一部がパッケージベースの端部に切り欠かれた状態で残ることになる。このパッケージベースの端部に切り欠かれた状態で残る凹部の一部を位置決め用の位置決め部として用いることができ、パッケージベースの端部に容易に位置決め用の位置決め部を設けることが可能となる。また、凹部を平面視で素子の受光部あるいは発光部と重ならない位置に形成することもでき、凹部により素子の受光あるいは発光が妨げられることを回避し、素子の受光性能あるいは発光性能が低下することを防止することが可能となる。
【００１６】
また、凹部を、パッケージ基板を貫通して形成し、半導体基板をパッケージ基板に搭載する際に、半導体基板とパッケージ基板との間に所定幅の間隙を形成し、間隙に、絶縁性樹脂を注入する工程を含むことが好ましい。このような構成を採用した場合、絶縁性樹脂を注入する際に、半導体基板とパッケージ基板との間に形成された間隙に存在するエアが凹部を介して排出されるので、絶縁性樹脂を速やかに注入することができると共に、絶縁性樹脂を注入した後のエア残りの発生を抑制することができる。特に、エア残りの発生を抑制することにより、半導体装置の温度変化により生じる応力の分布をより均一にでき、素子あるいは半導体基板とパッケージ基板との電気接続部への応力の作用が抑制されて、これらの部分の破損を防ぎ、半導体装置の温度変化に対する信頼性の低下を防ぐことが可能となる。
【００１７】
また、半導体基板のパッケージ基板と対向する面の一部にアライメントパターンを形成し、パッケージ基板の半導体基板と対向する面あるいはその裏面の一部にアライメントパターンを形成し、半導体基板をパッケージ基板に搭載する際に、これらのアライメントパターンを利用して両者の位置決めを行うことが好ましい。このような構成を採用した場合、パッケージ基板が光学的に透明であることを利用して、パッケージ基板側に位置決め用窓等を新たに形成することなく、半導体基板とパッケージ基板との位置決めを行うことができ、半導体装置の製造工程の簡略化を図ることが可能となる。
【００１８】
【発明の実施の形態】
本発明の実施の形態を図面に基づいて説明する。なお、図面の説明において同一の要素には同一の符号を付しており、重複する説明は省略する。
【００１９】
図１は、本発明による半導体装置の実施形態を、製造工程順に説明する説明図であり、図２は半導体基板の平面図、図４はパッケージ基板の平面図である。図１（ａ）に示されるように、シリコン等の半導体基板１０は、一方の面１０ａに、ボンディングパッド１１と、パッケージ基板２０に対する半導体基板１０の位置合わせを行うための第１アライメントパターン１２が形成されている。ボンディングパッド１１上には、電気接続用に、Ａｕあるいは半田等によるバンプ１３が設けられている。
【００２０】
半導体基板１０は、図２に示されるように、後に切断分離される多数個の半導体チップ１を含んでいる。各半導体チップ１は、図３に示されるように、所定波長（例えば、近紫外から近赤外までの波長）の光を受光する受光部１４を有しており、受光部１４の外側にボンディングパッド１１（本実施形態においては、４箇所）が設けられている。第１アライメントパターン１２は、図２に示されるように、半導体基板１０の直径方向の外周部分の２箇所に設けられており、フォトエッチング技術等を用いて「＋」字状に形成されている。この第１アライメントパターン１２は、ボンディングパッド１１と同じ配線を利用して形成することも可能である。
【００２１】
先ず、この半導体基板１０を、図１（ｂ）に示されるように、半導体基板１０より大きい面積を有した矩形のパッケージ基板２０上に搭載し、一体化する。パッケージ基板２０は、受光部１４が受光する光の波長に対して光学的に透明な、透光性ガラスからなる。パッケージ基板２０の一方の面２０ａには、第１配線電極２１と、パッケージ基板２０に対する半導体基板１０の位置合わせを行うための第２アライメントパターン２２とが形成されている。パッケージ基板２０の他方の面２０ｂには、外部基板（図示せず）と接続される第２配線電極２３が形成されており、この第２配線電極２３には、外部基板（図示せず）との接続用に、Ａｕあるいは半田等によるバンプ２４が設けられている。また、パッケージ基板２０には、図１（ｂ）及び図４に示されるように、パッケージ基板２０を貫通する貫通孔２５が、フォトエッチング技術を用いて形成されている。ここで、第１配線電極２１及び第２配線電極２３は、各請求項における外部接続用電極を構成している。貫通孔２５は、各請求項における凹部を構成している。
【００２２】
第１配線電極２１は、図４及び図５に示されるように、受光部１４に対応する位置の外側で半導体基板１０のバンプ１３（ボンディングパッド１１）と対応する位置に設けられており、パッケージ基板２０を貫通して設けられたスルーホール２６内部の配線電極（図示せず）を介して第２配線電極２３と導通されている。第２アライメントパターン２２は、同じく図４に示されるように、半導体基板１０の第１アライメントパターン１２が形成された位置に対応する位置に、２箇所設けられており、フォトエッチング技術等を用いて第１アライメントパターン１２より大きい「＋」字状に形成されている。貫通孔２５は、図５に示されるように、後に半導体基板１０とパッケージ基板２０とを一体的に切断する際の切断軌跡Ｃ上に形成されており、受光部１４に対応する位置Ｄの外側で、矩形に形成される各半導体チップ１の角部に対応する位置に設けられる。
【００２３】
パッケージ基板２０の他方の面２０ｂには、図１（ｂ）に示されるように、受光部１４に光を集光させるための凸レンズ部２７がパッケージ基板２０と一体形成されている。凸レンズ部２７は、図５及び図６に示されるように、平面視でパッケージ基板２０の受光部１４に対応する位置に、各受光部１４（半導体チップ１）毎に設けられており、凸レンズ部２７の光軸が受光部１４（半導体チップ１）を通るようになっている。
【００２４】
半導体基板１０をパッケージ基板２０に搭載する際には、半導体基板１０の受光部１４及び第１アライメントパターン１２が形成された一方の面１０ａとパッケージ基板２０の第２アライメントパターン２２が形成された一方の面２０ａとを対向させた状態で、パッケージ基板２０に形成された第２アライメントパターン２２と半導体基板１０に形成された第１アライメントパターン１２とを合致させて、位置合わせを行う（図６に示された状態）。半導体基板１０とパッケージ基板２０との位置合わせが終わった後、パッケージ基板２０の第１配線電極２１と半導体基板１０のバンプ１３とを公知の熱圧着等の接続技術を用いて接続（フリップチップ接続）する。半導体基板１０とパッケージ基板２０とが電気接続された状態（図１（ｂ）に示された状態）において、半導体基板１０とパッケージ基板２０との間には所定幅（例えば、１００μm程度）の間隙３０が形成されており、この間隙３０の幅はボンディングパッド１１、バンプ１３及び第１配線電極２１の厚さにより規定、管理されることになる。
【００２５】
半導体基板１０をパッケージ基板２０に搭載し一体化すると、図１（ｃ）に示されるように、半導体基板１０とパッケージ基板２０との間に形成された間隙３０に、アンダーフィル樹脂３１を充填し、硬化させる。アンダーフィル樹脂３１は、受光部１４が受光する光の波長に対して光学的に透明で且つ絶縁性を有しており、例えば、シリコーン樹脂等にて構成される。
【００２６】
しかる上で、公知のダイシング技術等を用いて、一体化された半導体基板１０及びパッケージ基板２０を同時に切断する。一体化された半導体基板１０及びパッケージ基板２０は、半導体基板１０の他方の面１０ｂ（パッケージ基板２０と対向する面の裏面）を下面とされた状態（図１（ｃ）に示される状態）で、ダイシング装置（図示せず）に固定される。半導体基板１０及びパッケージ基板２０がダイシング装置に固定されると、パッケージ基板２０の他方の面２０ｂ（半導体基板１０と対向する面の裏面）に形成された目印パターン（図示せず）等を基準として、一体化された半導体基板１０及びパッケージ基板２０が一体的に切断されて、図１（ｄ）に示されるように、複数個の半導体装置Ａに分離される。半導体基板１０及びパッケージ基板２０は、２５μｍ程度の厚さを有する切刃を用いて、貫通孔２５を横断して切断される。
【００２７】
上述したようにして製造された半導体装置Ａは、図１（ｄ）及び図７に示されるように、パッケージ基板２０から分割された平面視矩形の四角が欠けた形状のパッケージベース２と、半導体基板１０から分割された平面視矩形の半導体チップ１とを有することになる。半導体チップ１の一方の面を１ａ、他方の面を１ｂ、パッケージベース２の一方の面を２ａ、他方の面を２ｂとする。半導体チップ１の一方の面１ａ（パッケージベース２と対向する面）には、受光部１４が設けられており、パッケージベース２の他方の面２ｂ（半導体チップ１と対向する面の裏面）には、凸レンズ部２７が設けられている。
【００２８】
受光部１４が凸レンズ部２７により集光された所定波長の光を受光することにより生成された信号は、受光部１４からボンディングパッド１１、バンプ１３、第１配線電極２１、スルーホール２６内部の配線電極（図示せず）、第２配線電極２３及びバンプ２４を介して、外部基板の電極（図示せず）に送られる。パッケージベース２の角部（４箇所）には、貫通孔２５を横断して半導体基板１０とパッケージ基板２０とを一体的に切断したので、個々の半導体装置Ａに分離した際に、貫通孔２５の一部がパッケージベース２の角部を切り欠いた状態の凹部３として残り、この凹部３が位置決め用の位置決め部として用いられる。この半導体装置Ａを外部基板（図示せず）に搭載する際には、対角２箇所の凹部３に対して外部基板側に設けられるガイドピン（図示せず）を立てて位置合わせを行う。
【００２９】
上述した第１実施形態によれば、透光性ガラスからなるパッケージ基板２０の他方の面２０ｂ（半導体基板１０に対向する面の裏面）に、その光軸が受光部１４を通るよう、各受光部１４（半導体チップ１）毎の凸レンズ部２７を形成し、半導体基板１０の一方の面１０ａをパッケージ基板２０の一方の面２０ａと対向させた状態で、半導体基板１０をパッケージ基板２０に搭載した後に、半導体基板１０とパッケージ基板２０とを一体的に切断して、複数個の半導体チップ１とパッケージベース２とに分離して個々の半導体装置Ａを形成しているので、半導体チップ１の一方の面１ａ側を受光面とし、受光部１４にて受光する光を集光させるレンズ機能を有した光半導体装置として機能させることのできる半導体装置Ａを容易に製造することが可能となる。凸レンズ部２７は、パッケージ基板２０と一体形成されているため、パッケージ基板２０が半導体基板１０に対して位置合わせがなされると、凸レンズ部２７と受光部１４との位置合わせもなされることになるため、凸レンズ部２７と受光部１４との位置合わせも高精度に行われる。
【００３０】
後に半導体基板１０とパッケージ基板２０とを一体的に切断する際の切断軌跡Ｃ上となる、各受光部１４に対応する位置Ｄの外側で且つ矩形に形成される各半導体チップ１の角部に対応する位置になるように貫通孔２５をパッケージ基板２０に形成し、半導体基板１０とパッケージ基板２０とを一体的に且つ貫通孔２５を横断して切断して、複数個の半導体チップ１とパッケージベース２とに分離して個々の半導体装置Ａを形成しているので、個々の半導体装置Ａに分離した際に、貫通孔２５の一部がパッケージベース２の端部に切り欠いた状態の凹部３として残ることになり、パッケージベース２の角部に容易に位置決め用の位置決め部を設けることでき、パッケージベース２に位置合わせ用の凹部３が形成された半導体装置Ａを容易に製造することも可能となる。
【００３１】
また、パッケージ基板２０に貫通孔２５を形成し、半導体基板１０とパッケージ基板２０との間に所定幅の間隙３０を形成して半導体基板１０をパッケージ基板２０に搭載し、この間隙３０に、アンダーフィル樹脂３１を充填するので、アンダーフィル樹脂３１によりパッケージ基板２０に形成された第１配線電極２１と半導体基板１０に形成されたバンプ１３との接続部位、及び、バンプ１３とボンディングパッド１１との接続部位を確実に保護することができると共に、半導体基板１０とパッケージ基板２０とがアンダーフィル樹脂３１により接続され、機械的強度を増大させることができる。アンダーフィル樹脂３１を充填する際に、半導体基板１０とパッケージ基板２０との間に形成された間隙３０に存在するエアが貫通孔２５を介して排出されるので、アンダーフィル樹脂３１を速やかに充填することができると共に、アンダーフィル樹脂３１を充填した後のエア残りの発生を抑制することができる。特に、エア残りの発生を抑制することにより、半導体装置Ａの温度変化により生じるアンダーフィル樹脂３１内での応力分布をより均一化でき、受光素子（半導体チップ１）自体、あるいは、上述された接続部位への応力の作用が抑制されて、これらの部分の破損を防ぎ、半導体装置Ａの温度変化に対する信頼性の低下を防ぐことが可能となる。
【００３２】
また、パッケージ基板２０は、所定波長の光に対して光学的に透明な透光性ガラスからなり、半導体基板１０の一方の面１０ａ（パッケージ基板２０と対向する面）の直径方向の外周部分に第１アライメントパターン１２を形成し、パッケージ基板２０の一方の面２０ａ（半導体基板１０と対向する面）の第１アライメントパターン１２と対応する位置に第２アライメントパターン２２を形成し、半導体基板１０をパッケージ基板２０に搭載する際に、第１アライメントパターン１２及び第２アライメントパターン２２を利用して両者の位置決めを行うので、パッケージ基板２０が所定波長の光に対して光学的に透明であることを利用して、パッケージ基板２０側に位置決め用窓等を新たに形成することなく、半導体基板１０とパッケージ基板２０との位置決めを行うことができ、半導体装置Ａの製造工程の簡略化を図ることが可能となる。
【００３３】
一方、半導体装置Ａについては、半導体装置Ａ自体を、半導体チップ１の一方の面１ａ側を受光面とし、受光部１４にて受光する光を集光させるレンズ機能を有した光半導体装置として機能させることが可能である。
【００３４】
また、個々の半導体装置Ａに分離した際に、貫通孔２５の一部がパッケージベース２の角部を切り欠いた状態の凹部３として残り、この凹部３を基準として、半導体装置Ａの搭載位置、搭載方向等の位置合わせを行え、外部基板（図示せず）への半導体装置Ａを搭載する際の位置合わせ精度を向上させることが可能となる。また、貫通孔２５はフォトエッチング技術を用いて形成されるので、より高精度に位置合わせを行うことができる。本実施形態においては、特に、半導体チップ１を受光素子としていることから、受光部１４が適切に光を受光するように、半導体チップ１（半導体装置Ａ）の搭載位置、搭載方向等の位置合わせに対して、高精度さが求められるが、パッケージベース２（半導体装置Ａ）に位置決め用の凹部３が形成されるため、高精度に半導体チップ１（半導体装置Ａ）を搭載することが可能となる。
【００３５】
また、凹部３が、平面視矩形のパッケージベース２の各角部に設けられることから、受光素子（半導体チップ１）に対して複数箇所設けられることになるので、半導体装置Ａの搭載位置の位置合わせを更に確実に行え、外部基板（図示せず）への半導体装置Ａを搭載する際の位置合わせ精度を更に向上させることが可能となる。
【００３６】
また、貫通孔２５は、各受光部１４に対応する位置Ｄの外側で且つ矩形に形成される各半導体チップ１の角部に対応する位置するようにパッケージ基板２０に形成されるので、個々の半導体装置Ａに分離した際に、貫通孔２５の一部で構成される凹部３が、平面視で、素子の受光部１４と重ならない位置に形成されることになり、受光部１４での光の受光が凹部３で妨げられることが回避され、受光部１４（受光素子）の受光性能の低下を防止することが可能となる。
【００３７】
なお、本実施形態では、パッケージ基板２０（パッケージベース２）に凸レンズ部２７を形成しているが、これに限られることなく、凹レンズあるいはフレネルレンズ等の他の形状のレンズを形成してもよい。また、凸レンズ部２７を別体に形成して、パッケージ基板２０に接着等により設けるようにしてもよいが、各凸レンズ部２７についてパッケージ基板２０との位置合わせを厳密に行うことが難しく、凸レンズ部２７をパッケージ基板２０に一体化して形成するほうが好ましい。
【００３８】
また、半導体基板１０（半導体チップ１）に形成される受光部１４は、上述した波長範囲を受光するものに限られるものではなく、狭帯域の波長を選択的に受光するものでもよく、半導体基板１０（半導体チップ１）には、受光部１４に限らず、所定波長の光を発光する発光部が形成されてもよい。また、第２アライメントパターン２２をパッケージ基板２０の一方の面２０ａ（半導体基板１０と対向する面）に形成しているが、パッケージ基板２０は透光性ガラスからなるため、パッケージ基板２０の他方の面２０ｂ（半導体基板１０と対向する面の裏面）に形成してもよい。
【００３９】
また、パッケージ基板２０に形成される貫通孔２５は、上述した位置に限られることなく、貫通孔２５を、半導体基板１０とパッケージ基板２０とを一体的に切断する際の切断軌跡Ｃ上に形成し、受光部１４に対応する位置Ｄの外側で、矩形に形成される各半導体チップ１の辺部に対応する位置、あるいは、パッケージ基板２０の半導体チップ１に対応する平面内の位置に設けてもよい。また、貫通孔２５（凹部３）の数も、上述した数に限られるものではない。
【００４０】
また、パッケージ基板２０に貫通孔２５を設け、切断分離後の半導体装置Ａの位置決め用の凹部３を形成していたが、パッケージ基板２０の他方の面２０ｂ側からパッケージ基板２０の略半分の厚さまで切削して凹部を形成し、切断分離後の半導体装置の位置決め用の凹部としてもよい。
【００４１】
【発明の効果】
以上、詳細に説明したように、本発明によれば、パッケージベースに半導体チップが搭載され、このパッケージベースに設けられた外部接続用電極と前記半導体チップとが電気接続される構成の半導体装置であって、半導体チップのパッケージベースに対向する面を発光面あるいは受光面とする光半導体装置として機能させることが可能な半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の実施形態を、製造工程順に説明する説明図である。
【図２】本発明による半導体装置の実施形態に含まれる、半導体基板の平面図である。
【図３】本発明による半導体装置の実施形態に含まれる、半導体基板の要部拡大平面図である。
【図４】本発明による半導体装置の実施形態に含まれる、パッケージ基板の平面図である。
【図５】本発明による半導体装置の実施形態に含まれる、パッケージ基板の要部拡大平面図である。
【図６】図１（ｃ）の状態における平面図である。
【図７】本発明による半導体装置の実施形態を示す斜視図である。
【図８】本発明による半導体装置の実施形態を示す平面図である。
【符号の説明】
１…半導体チップ、２…パッケージベース、３…凹部、１０…半導体基板、１１…ボンディングパッド、１２…第１アライメントパターン、１４…受光部、２０…パッケージ基板、２１…第１配線電極、２２…第２アライメントパターン、２３…第２配線電極、２５…貫通孔、２７…凸レンズ部、３０…間隙、３１…アンダーフィル樹脂、Ａ…半導体装置、Ｃ…切断軌跡、Ｄ…パッケージ基板（パッケージベース）の受光部に対応する位置。
【発明の属する技術分野】
本発明は、半導体チップをワイヤボンディングを用いることなくパッケージする半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
従来、半導体チップのパッケージ構造として、ワイヤボンディングを用いない構造が提案されている。例えば、特許第２８００８０６号公報には、複数の半導体チップに相当する素子が形成されている半導体基板を、半導体チップを個々に搭載可能な電極及び外部接続用電極が形成されているパッケージ基板に搭載し、半導体基板とパッケージ基板とを相互に電気接続し、その後半導体基板とパッケージ基板とを一体的に切断して、複数個の半導体チップとパッケージベースとに分離して、パッケージベースと半導体チップとが同一平面形状及び平面寸法に形成する半導体装置が開示されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、特許第２８００８０６号公報においては、上述した構成の半導体装置を光半導体装置として機能させる点については、何ら配慮がなされていない。例えば、特許第２８００８０６号公報に開示された半導体装置を光半導体装置として機能させるためには、半導体チップのパッケージベースに対向する面の裏面から光を発光もしくは受光する必要があり、半導体チップのパッケージベースに対向する面を発光面あるいは受光面とすることは不可能であった。
【０００４】
本発明は上述の点に鑑みてなされたもので、パッケージベースに半導体チップが搭載され、このパッケージベースに設けられた外部接続用電極と前記半導体チップとが電気接続される構成の半導体装置であって、半導体チップのパッケージベースに対向する面を発光面あるいは受光面とする光半導体装置として機能させることが可能な半導体装置及びその製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明に係る半導体装置は、パッケージベースに半導体チップが搭載され、パッケージベースに設けられた外部接続用電極と半導体チップとが電気接続されてなる半導体装置であって、パッケージベースは、光学的に透明な部材からなり、半導体チップのパッケージベースに対向する面には、光を受光する受光部あるいは発光する発光部が設けられていることを特徴としている。
【０００６】
このような構成を採用した場合、半導体チップのパッケージベースに対向する面に設けられた光を受光する受光部あるいは発光する発光部に対して、パッケージベースは光を透過させるので、半導体装置自体を、半導体チップのパッケージベースに対向する面を発光面あるいは受光面とする光半導体装置として機能させることが可能である。ここで、光学的に透明とは、所定波長の光に対して透過性の極めて高い状態のことをいう。
【０００７】
また、パッケージベースの半導体チップと対向する面の裏面にレンズ部が設けられていることが好ましい。このような構成を採用した場合、半導体装置に、素子にて受光する光を集光する、あるいは、素子から発光する光をコリメートする等のレンズ効果を持たせることが可能となる。
【０００８】
また、パッケージベースの半導体チップと対向する面の裏面に、パッケージベースの位置合わせ用の凹部が形成されていることが好ましい。このような構成を採用した場合、パッケージベースの半導体チップと対向する面の裏面を搭載面とし、パッケージベースの半導体チップと対向する面の裏面に形成された凹部を基準として、半導体装置の搭載位置、搭載方向等の位置合わせを行えるので、外部基板等に半導体装置を搭載する際の位置合わせ精度を向上させる、特に、素子による受光指向性あるいは発光指向性のバラツキ発生を抑制でき、光半導体装置としての半導体装置を高精度に搭載することが可能となる。
【０００９】
また、凹部は、半導体チップの受光部あるいは発光部が形成された部分の外側部分に対向するパッケージベース部分の裏面に形成されていることが好ましい。このような構成を採用した場合、凹部が、平面視で、素子の受光部あるいは発光部と重ならない位置に形成されることになるため、凹部により素子の受光あるいは発光が妨げられることを回避し、素子の受光性能あるいは発光性能が低下することを防止することが可能となる。
【００１０】
また、凹部は、パッケージベースを貫通して形成され、半導体チップとパッケージベースとの間に所定幅の間隙を形成した状態で、半導体チップと外部接続用電極とが電気接続されており、半導体チップとパッケージベースとの間に形成された所定幅の間隙には、絶縁性樹脂が注入されて、硬化されていることが好ましい。このような構成を採用した場合、絶縁性樹脂を注入する際に、半導体チップとパッケージベースとの間に形成された間隙に存在するエアが凹部を介して排出されるので、絶縁性樹脂を速やかに注入することができると共に、絶縁性樹脂を注入した後のエア残りの発生を抑制することができる。特に、エア残りの発生を抑制することにより、半導体装置の温度変化により生じる応力の分布をより均一にでき、素子あるいは半導体チップとパッケージベースとの電気接続部への応力の作用が抑制されて、これらの部分の破損を防ぎ、半導体装置の温度変化に対する信頼性の低下を防ぐことが可能となる。
【００１１】
本発明に係る半導体装置の製造方法は、複数の半導体チップに相当し、光を受光あるいは発光する素子が一方の面に形成されている半導体基板を、半導体チップを個々に搭載可能な電極及び外部接続用電極が形成されると共に、光学的に透明な部材からなるパッケージ基板に対して、素子が形成されている面をパッケージ基板に対向させた状態で搭載し、半導体基板とパッケージ基板とを相互に電気接続する工程と、半導体基板とパッケージ基板とを一体的に切断して、複数個の半導体チップとパッケージベースとに分離する工程と、を含むことを特徴としている。
【００１２】
このような構成を採用した場合、光を受光あるいは発光する素子が一方の面に形成されている半導体基板を、光学的に透明な部材からなるパッケージ基板に対して、素子が形成されている面をパッケージ基板に対向させた状態で搭載した後に、半導体基板とパッケージ基板とを一体的に切断して、複数個の半導体チップとパッケージベースとに分離して個々の半導体装置を形成しているので、半導体チップのパッケージベースに対向する面を発光面あるいは受光面とする光半導体装置として機能させることのできる半導体装置を容易に製造することが可能である。ここで、光学的に透明とは、所定波長の光に対して透過性の極めて高い状態のことをいう。
【００１３】
また、パッケージベースの半導体チップと対向する面の裏面にレンズ部を設けることが好ましい。このような構成を採用した場合、半導体装置に、素子にて受光する光を集光する、あるいは、素子が発光する光をコリメートする等のレンズ効果を持たせることが可能となる。
【００１４】
また、パッケージベースの半導体チップと対向する面の裏面に凹部を設けることが好ましい。このような構成を採用した場合、パッケージベースの半導体チップと対向する面の裏面を搭載面とし、パッケージベースの半導体チップと対向する面の裏面に形成された凹部を基準として、半導体装置の搭載位置、搭載方向等の位置合わせを行えるので、外部基板等に半導体装置を搭載する際の位置合わせ精度を向上させる、特に、素子による受光指向性あるいは発光指向性のバラツキ発生を抑制でき、光半導体装置としての半導体装置を高精度に搭載することが可能となる。
【００１５】
また、凹部を、半導体基板とパッケージ基板とを一体的に切断する際の切断軌跡上に形成し、半導体基板とパッケージ基板とを一体的に切断する際に、凹部を横断して切断することが好ましい。このような構成を採用した場合、凹部を横断して、半導体基板とパッケージ基板とを一体的に切断するので、個々の半導体装置に分離した際に、凹部の一部がパッケージベースの端部に切り欠かれた状態で残ることになる。このパッケージベースの端部に切り欠かれた状態で残る凹部の一部を位置決め用の位置決め部として用いることができ、パッケージベースの端部に容易に位置決め用の位置決め部を設けることが可能となる。また、凹部を平面視で素子の受光部あるいは発光部と重ならない位置に形成することもでき、凹部により素子の受光あるいは発光が妨げられることを回避し、素子の受光性能あるいは発光性能が低下することを防止することが可能となる。
【００１６】
また、凹部を、パッケージ基板を貫通して形成し、半導体基板をパッケージ基板に搭載する際に、半導体基板とパッケージ基板との間に所定幅の間隙を形成し、間隙に、絶縁性樹脂を注入する工程を含むことが好ましい。このような構成を採用した場合、絶縁性樹脂を注入する際に、半導体基板とパッケージ基板との間に形成された間隙に存在するエアが凹部を介して排出されるので、絶縁性樹脂を速やかに注入することができると共に、絶縁性樹脂を注入した後のエア残りの発生を抑制することができる。特に、エア残りの発生を抑制することにより、半導体装置の温度変化により生じる応力の分布をより均一にでき、素子あるいは半導体基板とパッケージ基板との電気接続部への応力の作用が抑制されて、これらの部分の破損を防ぎ、半導体装置の温度変化に対する信頼性の低下を防ぐことが可能となる。
【００１７】
また、半導体基板のパッケージ基板と対向する面の一部にアライメントパターンを形成し、パッケージ基板の半導体基板と対向する面あるいはその裏面の一部にアライメントパターンを形成し、半導体基板をパッケージ基板に搭載する際に、これらのアライメントパターンを利用して両者の位置決めを行うことが好ましい。このような構成を採用した場合、パッケージ基板が光学的に透明であることを利用して、パッケージ基板側に位置決め用窓等を新たに形成することなく、半導体基板とパッケージ基板との位置決めを行うことができ、半導体装置の製造工程の簡略化を図ることが可能となる。
【００１８】
【発明の実施の形態】
本発明の実施の形態を図面に基づいて説明する。なお、図面の説明において同一の要素には同一の符号を付しており、重複する説明は省略する。
【００１９】
図１は、本発明による半導体装置の実施形態を、製造工程順に説明する説明図であり、図２は半導体基板の平面図、図４はパッケージ基板の平面図である。図１（ａ）に示されるように、シリコン等の半導体基板１０は、一方の面１０ａに、ボンディングパッド１１と、パッケージ基板２０に対する半導体基板１０の位置合わせを行うための第１アライメントパターン１２が形成されている。ボンディングパッド１１上には、電気接続用に、Ａｕあるいは半田等によるバンプ１３が設けられている。
【００２０】
半導体基板１０は、図２に示されるように、後に切断分離される多数個の半導体チップ１を含んでいる。各半導体チップ１は、図３に示されるように、所定波長（例えば、近紫外から近赤外までの波長）の光を受光する受光部１４を有しており、受光部１４の外側にボンディングパッド１１（本実施形態においては、４箇所）が設けられている。第１アライメントパターン１２は、図２に示されるように、半導体基板１０の直径方向の外周部分の２箇所に設けられており、フォトエッチング技術等を用いて「＋」字状に形成されている。この第１アライメントパターン１２は、ボンディングパッド１１と同じ配線を利用して形成することも可能である。
【００２１】
先ず、この半導体基板１０を、図１（ｂ）に示されるように、半導体基板１０より大きい面積を有した矩形のパッケージ基板２０上に搭載し、一体化する。パッケージ基板２０は、受光部１４が受光する光の波長に対して光学的に透明な、透光性ガラスからなる。パッケージ基板２０の一方の面２０ａには、第１配線電極２１と、パッケージ基板２０に対する半導体基板１０の位置合わせを行うための第２アライメントパターン２２とが形成されている。パッケージ基板２０の他方の面２０ｂには、外部基板（図示せず）と接続される第２配線電極２３が形成されており、この第２配線電極２３には、外部基板（図示せず）との接続用に、Ａｕあるいは半田等によるバンプ２４が設けられている。また、パッケージ基板２０には、図１（ｂ）及び図４に示されるように、パッケージ基板２０を貫通する貫通孔２５が、フォトエッチング技術を用いて形成されている。ここで、第１配線電極２１及び第２配線電極２３は、各請求項における外部接続用電極を構成している。貫通孔２５は、各請求項における凹部を構成している。
【００２２】
第１配線電極２１は、図４及び図５に示されるように、受光部１４に対応する位置の外側で半導体基板１０のバンプ１３（ボンディングパッド１１）と対応する位置に設けられており、パッケージ基板２０を貫通して設けられたスルーホール２６内部の配線電極（図示せず）を介して第２配線電極２３と導通されている。第２アライメントパターン２２は、同じく図４に示されるように、半導体基板１０の第１アライメントパターン１２が形成された位置に対応する位置に、２箇所設けられており、フォトエッチング技術等を用いて第１アライメントパターン１２より大きい「＋」字状に形成されている。貫通孔２５は、図５に示されるように、後に半導体基板１０とパッケージ基板２０とを一体的に切断する際の切断軌跡Ｃ上に形成されており、受光部１４に対応する位置Ｄの外側で、矩形に形成される各半導体チップ１の角部に対応する位置に設けられる。
【００２３】
パッケージ基板２０の他方の面２０ｂには、図１（ｂ）に示されるように、受光部１４に光を集光させるための凸レンズ部２７がパッケージ基板２０と一体形成されている。凸レンズ部２７は、図５及び図６に示されるように、平面視でパッケージ基板２０の受光部１４に対応する位置に、各受光部１４（半導体チップ１）毎に設けられており、凸レンズ部２７の光軸が受光部１４（半導体チップ１）を通るようになっている。
【００２４】
半導体基板１０をパッケージ基板２０に搭載する際には、半導体基板１０の受光部１４及び第１アライメントパターン１２が形成された一方の面１０ａとパッケージ基板２０の第２アライメントパターン２２が形成された一方の面２０ａとを対向させた状態で、パッケージ基板２０に形成された第２アライメントパターン２２と半導体基板１０に形成された第１アライメントパターン１２とを合致させて、位置合わせを行う（図６に示された状態）。半導体基板１０とパッケージ基板２０との位置合わせが終わった後、パッケージ基板２０の第１配線電極２１と半導体基板１０のバンプ１３とを公知の熱圧着等の接続技術を用いて接続（フリップチップ接続）する。半導体基板１０とパッケージ基板２０とが電気接続された状態（図１（ｂ）に示された状態）において、半導体基板１０とパッケージ基板２０との間には所定幅（例えば、１００μm程度）の間隙３０が形成されており、この間隙３０の幅はボンディングパッド１１、バンプ１３及び第１配線電極２１の厚さにより規定、管理されることになる。
【００２５】
半導体基板１０をパッケージ基板２０に搭載し一体化すると、図１（ｃ）に示されるように、半導体基板１０とパッケージ基板２０との間に形成された間隙３０に、アンダーフィル樹脂３１を充填し、硬化させる。アンダーフィル樹脂３１は、受光部１４が受光する光の波長に対して光学的に透明で且つ絶縁性を有しており、例えば、シリコーン樹脂等にて構成される。
【００２６】
しかる上で、公知のダイシング技術等を用いて、一体化された半導体基板１０及びパッケージ基板２０を同時に切断する。一体化された半導体基板１０及びパッケージ基板２０は、半導体基板１０の他方の面１０ｂ（パッケージ基板２０と対向する面の裏面）を下面とされた状態（図１（ｃ）に示される状態）で、ダイシング装置（図示せず）に固定される。半導体基板１０及びパッケージ基板２０がダイシング装置に固定されると、パッケージ基板２０の他方の面２０ｂ（半導体基板１０と対向する面の裏面）に形成された目印パターン（図示せず）等を基準として、一体化された半導体基板１０及びパッケージ基板２０が一体的に切断されて、図１（ｄ）に示されるように、複数個の半導体装置Ａに分離される。半導体基板１０及びパッケージ基板２０は、２５μｍ程度の厚さを有する切刃を用いて、貫通孔２５を横断して切断される。
【００２７】
上述したようにして製造された半導体装置Ａは、図１（ｄ）及び図７に示されるように、パッケージ基板２０から分割された平面視矩形の四角が欠けた形状のパッケージベース２と、半導体基板１０から分割された平面視矩形の半導体チップ１とを有することになる。半導体チップ１の一方の面を１ａ、他方の面を１ｂ、パッケージベース２の一方の面を２ａ、他方の面を２ｂとする。半導体チップ１の一方の面１ａ（パッケージベース２と対向する面）には、受光部１４が設けられており、パッケージベース２の他方の面２ｂ（半導体チップ１と対向する面の裏面）には、凸レンズ部２７が設けられている。
【００２８】
受光部１４が凸レンズ部２７により集光された所定波長の光を受光することにより生成された信号は、受光部１４からボンディングパッド１１、バンプ１３、第１配線電極２１、スルーホール２６内部の配線電極（図示せず）、第２配線電極２３及びバンプ２４を介して、外部基板の電極（図示せず）に送られる。パッケージベース２の角部（４箇所）には、貫通孔２５を横断して半導体基板１０とパッケージ基板２０とを一体的に切断したので、個々の半導体装置Ａに分離した際に、貫通孔２５の一部がパッケージベース２の角部を切り欠いた状態の凹部３として残り、この凹部３が位置決め用の位置決め部として用いられる。この半導体装置Ａを外部基板（図示せず）に搭載する際には、対角２箇所の凹部３に対して外部基板側に設けられるガイドピン（図示せず）を立てて位置合わせを行う。
【００２９】
上述した第１実施形態によれば、透光性ガラスからなるパッケージ基板２０の他方の面２０ｂ（半導体基板１０に対向する面の裏面）に、その光軸が受光部１４を通るよう、各受光部１４（半導体チップ１）毎の凸レンズ部２７を形成し、半導体基板１０の一方の面１０ａをパッケージ基板２０の一方の面２０ａと対向させた状態で、半導体基板１０をパッケージ基板２０に搭載した後に、半導体基板１０とパッケージ基板２０とを一体的に切断して、複数個の半導体チップ１とパッケージベース２とに分離して個々の半導体装置Ａを形成しているので、半導体チップ１の一方の面１ａ側を受光面とし、受光部１４にて受光する光を集光させるレンズ機能を有した光半導体装置として機能させることのできる半導体装置Ａを容易に製造することが可能となる。凸レンズ部２７は、パッケージ基板２０と一体形成されているため、パッケージ基板２０が半導体基板１０に対して位置合わせがなされると、凸レンズ部２７と受光部１４との位置合わせもなされることになるため、凸レンズ部２７と受光部１４との位置合わせも高精度に行われる。
【００３０】
後に半導体基板１０とパッケージ基板２０とを一体的に切断する際の切断軌跡Ｃ上となる、各受光部１４に対応する位置Ｄの外側で且つ矩形に形成される各半導体チップ１の角部に対応する位置になるように貫通孔２５をパッケージ基板２０に形成し、半導体基板１０とパッケージ基板２０とを一体的に且つ貫通孔２５を横断して切断して、複数個の半導体チップ１とパッケージベース２とに分離して個々の半導体装置Ａを形成しているので、個々の半導体装置Ａに分離した際に、貫通孔２５の一部がパッケージベース２の端部に切り欠いた状態の凹部３として残ることになり、パッケージベース２の角部に容易に位置決め用の位置決め部を設けることでき、パッケージベース２に位置合わせ用の凹部３が形成された半導体装置Ａを容易に製造することも可能となる。
【００３１】
また、パッケージ基板２０に貫通孔２５を形成し、半導体基板１０とパッケージ基板２０との間に所定幅の間隙３０を形成して半導体基板１０をパッケージ基板２０に搭載し、この間隙３０に、アンダーフィル樹脂３１を充填するので、アンダーフィル樹脂３１によりパッケージ基板２０に形成された第１配線電極２１と半導体基板１０に形成されたバンプ１３との接続部位、及び、バンプ１３とボンディングパッド１１との接続部位を確実に保護することができると共に、半導体基板１０とパッケージ基板２０とがアンダーフィル樹脂３１により接続され、機械的強度を増大させることができる。アンダーフィル樹脂３１を充填する際に、半導体基板１０とパッケージ基板２０との間に形成された間隙３０に存在するエアが貫通孔２５を介して排出されるので、アンダーフィル樹脂３１を速やかに充填することができると共に、アンダーフィル樹脂３１を充填した後のエア残りの発生を抑制することができる。特に、エア残りの発生を抑制することにより、半導体装置Ａの温度変化により生じるアンダーフィル樹脂３１内での応力分布をより均一化でき、受光素子（半導体チップ１）自体、あるいは、上述された接続部位への応力の作用が抑制されて、これらの部分の破損を防ぎ、半導体装置Ａの温度変化に対する信頼性の低下を防ぐことが可能となる。
【００３２】
また、パッケージ基板２０は、所定波長の光に対して光学的に透明な透光性ガラスからなり、半導体基板１０の一方の面１０ａ（パッケージ基板２０と対向する面）の直径方向の外周部分に第１アライメントパターン１２を形成し、パッケージ基板２０の一方の面２０ａ（半導体基板１０と対向する面）の第１アライメントパターン１２と対応する位置に第２アライメントパターン２２を形成し、半導体基板１０をパッケージ基板２０に搭載する際に、第１アライメントパターン１２及び第２アライメントパターン２２を利用して両者の位置決めを行うので、パッケージ基板２０が所定波長の光に対して光学的に透明であることを利用して、パッケージ基板２０側に位置決め用窓等を新たに形成することなく、半導体基板１０とパッケージ基板２０との位置決めを行うことができ、半導体装置Ａの製造工程の簡略化を図ることが可能となる。
【００３３】
一方、半導体装置Ａについては、半導体装置Ａ自体を、半導体チップ１の一方の面１ａ側を受光面とし、受光部１４にて受光する光を集光させるレンズ機能を有した光半導体装置として機能させることが可能である。
【００３４】
また、個々の半導体装置Ａに分離した際に、貫通孔２５の一部がパッケージベース２の角部を切り欠いた状態の凹部３として残り、この凹部３を基準として、半導体装置Ａの搭載位置、搭載方向等の位置合わせを行え、外部基板（図示せず）への半導体装置Ａを搭載する際の位置合わせ精度を向上させることが可能となる。また、貫通孔２５はフォトエッチング技術を用いて形成されるので、より高精度に位置合わせを行うことができる。本実施形態においては、特に、半導体チップ１を受光素子としていることから、受光部１４が適切に光を受光するように、半導体チップ１（半導体装置Ａ）の搭載位置、搭載方向等の位置合わせに対して、高精度さが求められるが、パッケージベース２（半導体装置Ａ）に位置決め用の凹部３が形成されるため、高精度に半導体チップ１（半導体装置Ａ）を搭載することが可能となる。
【００３５】
また、凹部３が、平面視矩形のパッケージベース２の各角部に設けられることから、受光素子（半導体チップ１）に対して複数箇所設けられることになるので、半導体装置Ａの搭載位置の位置合わせを更に確実に行え、外部基板（図示せず）への半導体装置Ａを搭載する際の位置合わせ精度を更に向上させることが可能となる。
【００３６】
また、貫通孔２５は、各受光部１４に対応する位置Ｄの外側で且つ矩形に形成される各半導体チップ１の角部に対応する位置するようにパッケージ基板２０に形成されるので、個々の半導体装置Ａに分離した際に、貫通孔２５の一部で構成される凹部３が、平面視で、素子の受光部１４と重ならない位置に形成されることになり、受光部１４での光の受光が凹部３で妨げられることが回避され、受光部１４（受光素子）の受光性能の低下を防止することが可能となる。
【００３７】
なお、本実施形態では、パッケージ基板２０（パッケージベース２）に凸レンズ部２７を形成しているが、これに限られることなく、凹レンズあるいはフレネルレンズ等の他の形状のレンズを形成してもよい。また、凸レンズ部２７を別体に形成して、パッケージ基板２０に接着等により設けるようにしてもよいが、各凸レンズ部２７についてパッケージ基板２０との位置合わせを厳密に行うことが難しく、凸レンズ部２７をパッケージ基板２０に一体化して形成するほうが好ましい。
【００３８】
また、半導体基板１０（半導体チップ１）に形成される受光部１４は、上述した波長範囲を受光するものに限られるものではなく、狭帯域の波長を選択的に受光するものでもよく、半導体基板１０（半導体チップ１）には、受光部１４に限らず、所定波長の光を発光する発光部が形成されてもよい。また、第２アライメントパターン２２をパッケージ基板２０の一方の面２０ａ（半導体基板１０と対向する面）に形成しているが、パッケージ基板２０は透光性ガラスからなるため、パッケージ基板２０の他方の面２０ｂ（半導体基板１０と対向する面の裏面）に形成してもよい。
【００３９】
また、パッケージ基板２０に形成される貫通孔２５は、上述した位置に限られることなく、貫通孔２５を、半導体基板１０とパッケージ基板２０とを一体的に切断する際の切断軌跡Ｃ上に形成し、受光部１４に対応する位置Ｄの外側で、矩形に形成される各半導体チップ１の辺部に対応する位置、あるいは、パッケージ基板２０の半導体チップ１に対応する平面内の位置に設けてもよい。また、貫通孔２５（凹部３）の数も、上述した数に限られるものではない。
【００４０】
また、パッケージ基板２０に貫通孔２５を設け、切断分離後の半導体装置Ａの位置決め用の凹部３を形成していたが、パッケージ基板２０の他方の面２０ｂ側からパッケージ基板２０の略半分の厚さまで切削して凹部を形成し、切断分離後の半導体装置の位置決め用の凹部としてもよい。
【００４１】
【発明の効果】
以上、詳細に説明したように、本発明によれば、パッケージベースに半導体チップが搭載され、このパッケージベースに設けられた外部接続用電極と前記半導体チップとが電気接続される構成の半導体装置であって、半導体チップのパッケージベースに対向する面を発光面あるいは受光面とする光半導体装置として機能させることが可能な半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の実施形態を、製造工程順に説明する説明図である。
【図２】本発明による半導体装置の実施形態に含まれる、半導体基板の平面図である。
【図３】本発明による半導体装置の実施形態に含まれる、半導体基板の要部拡大平面図である。
【図４】本発明による半導体装置の実施形態に含まれる、パッケージ基板の平面図である。
【図５】本発明による半導体装置の実施形態に含まれる、パッケージ基板の要部拡大平面図である。
【図６】図１（ｃ）の状態における平面図である。
【図７】本発明による半導体装置の実施形態を示す斜視図である。
【図８】本発明による半導体装置の実施形態を示す平面図である。
【符号の説明】
１…半導体チップ、２…パッケージベース、３…凹部、１０…半導体基板、１１…ボンディングパッド、１２…第１アライメントパターン、１４…受光部、２０…パッケージ基板、２１…第１配線電極、２２…第２アライメントパターン、２３…第２配線電極、２５…貫通孔、２７…凸レンズ部、３０…間隙、３１…アンダーフィル樹脂、Ａ…半導体装置、Ｃ…切断軌跡、Ｄ…パッケージ基板（パッケージベース）の受光部に対応する位置。
Claims (3)
- 複数の半導体チップに相当し、受光あるいは発光する素子が一方の面に形成されている半導体基板を、前記半導体チップを個々に搭載可能な電極及び外部接続用電極が形成されると共に、光学的に透明な部材からなるパッケージ基板に対して、前記素子が形成されている面を前記パッケージ基板に対向させた状態で搭載し、前記半導体基板と前記パッケージ基板とを相互に電気接続する工程と、
前記半導体基板と前記パッケージ基板とを一体的に切断して、複数個の半導体チップとパッケージベースとに分離する工程と、
を含み、
前記パッケージ基板における前記半導体基板の受光あるいは発光する前記素子が形成されている部分の外側部分に対向する部分に、前記パッケージ基板を貫通する凹部を形成し、
前記半導体基板を前記パッケージ基板に搭載する際に、前記半導体基板と前記パッケージ基板との間に所定幅の間隙を形成し、
前記間隙に、前記凹部に絶縁性樹脂が露出するように絶縁性樹脂を注入して、注入した前記絶縁性樹脂を硬化し、
前記凹部を、前記半導体基板と前記パッケージ基板とを一体的に切断する際の切断軌跡上に形成し、
前記半導体基板と前記パッケージ基板とを一体的に切断する際に、前記凹部を横断して切断することを特徴とする半導体装置の製造方法。 - 前記パッケージベースの前記半導体チップと対向する面の裏面にレンズ部を設けることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記半導体基板の前記パッケージ基板と対向する面の一部にアライメントパターンを形成し、
前記パッケージ基板の前記半導体基板と対向する面あるいはその裏面の一部にアライメントパターンを形成し、
前記半導体基板を前記パッケージ基板に搭載する際に、これらのアライメントパターンを利用して両者の位置決めを行うことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20353099A JP4298856B2 (ja) | 1999-07-16 | 1999-07-16 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20353099A JP4298856B2 (ja) | 1999-07-16 | 1999-07-16 | 半導体装置及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001036098A JP2001036098A (ja) | 2001-02-09 |
| JP2001036098A5 JP2001036098A5 (ja) | 2006-08-31 |
| JP4298856B2 true JP4298856B2 (ja) | 2009-07-22 |
Family
ID=16475690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20353099A Expired - Fee Related JP4298856B2 (ja) | 1999-07-16 | 1999-07-16 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4298856B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002290842A (ja) * | 2001-03-23 | 2002-10-04 | Sanyo Electric Co Ltd | 固体撮像素子の製造方法 |
| JP2005101323A (ja) * | 2003-09-25 | 2005-04-14 | Hamamatsu Photonics Kk | 光半導体装置 |
| US8643148B2 (en) | 2011-11-30 | 2014-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chip-on-Wafer structures and methods for forming the same |
-
1999
- 1999-07-16 JP JP20353099A patent/JP4298856B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001036098A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4234269B2 (ja) | 半導体装置及びその製造方法 | |
| EP1681717B1 (en) | Electronic device | |
| US7703993B1 (en) | Wafer level optoelectronic package with fiber side insertion | |
| US8507927B2 (en) | Semiconductor device with high density optical chips and manufacturing method thereof | |
| JP4425936B2 (ja) | 光モジュール | |
| JP5086521B2 (ja) | 光受信機パッケージ | |
| KR20050045464A (ko) | 광 인쇄회로기판 집적형 광연결 패키징 장치 | |
| JP3604108B2 (ja) | チップ型光半導体の製造方法 | |
| JP4298856B2 (ja) | 半導体装置及びその製造方法 | |
| US7820462B2 (en) | Encapsulated optical package | |
| KR100924269B1 (ko) | 타일형 웨이퍼 및 그 제조방법 | |
| JP4234270B2 (ja) | 半導体装置の製造方法 | |
| JP4298857B2 (ja) | 半導体装置及びその製造方法 | |
| JP4969055B2 (ja) | 光通信モジュール | |
| JP4087019B2 (ja) | 半導体装置の製造方法 | |
| JP2005294444A (ja) | 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造及びその実装方法 | |
| JP4119053B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001150718A (ja) | 発光素子アレイ | |
| JP3670220B2 (ja) | 半導体装置の製造方法 | |
| KR20210037724A (ko) | 광 반도체 장치, 광 모듈 및 광 반도체 장치의 제조 방법 | |
| JPH10112468A (ja) | チップ型半導体装置の製造方法 | |
| JPH11163391A (ja) | 光半導体装置 | |
| KR20080092152A (ko) | 표면 보호층을 갖는 반도체 패키지 및 그 제조 방법 | |
| JPH09129679A (ja) | 半導体装置 | |
| JP2003224160A (ja) | 半導体集積装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060713 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060713 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081030 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090416 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |