KR20210037724A - 광 반도체 장치, 광 모듈 및 광 반도체 장치의 제조 방법 - Google Patents
광 반도체 장치, 광 모듈 및 광 반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20210037724A KR20210037724A KR1020217008141A KR20217008141A KR20210037724A KR 20210037724 A KR20210037724 A KR 20210037724A KR 1020217008141 A KR1020217008141 A KR 1020217008141A KR 20217008141 A KR20217008141 A KR 20217008141A KR 20210037724 A KR20210037724 A KR 20210037724A
- Authority
- KR
- South Korea
- Prior art keywords
- optical semiconductor
- stretched
- optical
- chip
- electrode
- Prior art date
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 425
- 239000004065 semiconductor Substances 0.000 title claims abstract description 404
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 238000000926 separation method Methods 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 64
- 239000002184 metal Substances 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 230000008569 process Effects 0.000 claims description 38
- 238000002161 passivation Methods 0.000 claims description 36
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims 1
- 239000004332 silver Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 40
- 239000010931 gold Substances 0.000 description 19
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 18
- 229910052737 gold Inorganic materials 0.000 description 16
- 230000000694 effects Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- 238000005253 cladding Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02002—Arrangements for conducting electric current to or from the device in operations
- H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
- H01S5/0203—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/02335—Up-side up mountings, e.g. epi-side up mountings or junction up mountings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/02345—Wire-bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
- H01S5/0268—Integrated waveguide grating router, e.g. emission of a multi-wavelength laser array is combined by a "dragon router"
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0427—Electrical excitation ; Circuits therefor for applying modulation to the laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
- H01S5/06209—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes in single-section lasers
- H01S5/06213—Amplitude modulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
- H01S5/06226—Modulation at ultra-high frequencies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
- H01S5/4087—Array arrangements, e.g. constituted by discrete laser diodes or laser bar emitting more than one wavelength
Abstract
광 반도체 장치(90)는 반도체 기판(30)에 적어도 1개의 광 소자(6)가 형성된 광 반도체 칩(1)과, 광 소자(6)의 제 1 전극(38) 및 제 2 전극(39b)에 접속되는 동시에, 광 반도체 칩(1)의 외측으로 연신된 연신 배선 패턴(3)을 구비하고 있다. 광 반도체 장치(90)의 제 1 전극(38) 및 제 2 전극(39b)은 광 반도체 칩(1)의 표면측에 형성되어 있고, 연신 배선 패턴(3)은 광 반도체 칩(1)의 표면에 또는 표면으로부터 떨어진 위치에 배치되어 있다.
Description
본원은 광 반도체 장치 및 광 모듈에 관한 것이다.
광 모듈은 광 통신 등에 이용되는 기기이다. 광 통신의 대용량화, 고속화에 의해 파장 분할 다중 방식의 광 모듈이 개발되어 있다. 예를 들어, 특허문헌 1의 도 7에는, 4파장의 광신호가 다중된 광신호를 출력하는 다채널 광 송신기(광 모듈)가 개시되어 있다. 특허문헌 1의 도 7의 (a)에 개시된 다채널 광 송신기는, 4파장분의(4채널분)의 직접 변조 분포 귀환형 레이저(DML: Direct Modulated Distributed Feedback Laser)가 형성된 광 소자의 칩(광 반도체 장치)과, 4개의 DML을 구동하는 구동용 드라이버 IC(Integrated Circuit)에 접속하는 배선판(고주파 기판)을 구비하고 있고, 4개의 DML의 애노드 전극 및 캐소드 전극과 배선판이 8개의 와이어로 접속되어 있다. 또한, 특허문헌 1의 도 7의 (a)에 개시된 다채널 광 송신기는, 통상 50Ω의 구동용 드라이버 IC의 출력 임피던스와 임피던스 정합을 취하기 위해서, DML의 p형의 반도체 기판에 접속된 종단 저항을 구비하고 있다.
또한, 특허문헌 1의 도 7의 (c)에는, 4개의 DML이 형성된 광 소자의 칩과 고주파 회로판(고주파 기판)이 금 범프에 의해 플립 칩 본딩되어 있는 다채널 광 송신기가 개시되어 있다. 고주파 회로판의 이면에 형성된 배선과 4개의 DML의 애노드 전극 및 캐소드 전극이 금 범프에 의해 접속되어 있다.
특허문헌 1의 도 7의 (a)에 개시된 다채널 광 송신기는, 광 반도체 장치의 4개의 DML의 애노드 전극 및 캐소드 전극과 배선판이 8개의 와이어로 접속되어 있으므로, 와이어의 길이에 의해 구동용 드라이버 IC 등과 광 반도체 장치의 선로가 길고, 고주파 특성은 열화한다. 광 반도체 장치와 배선판의 실장 구조를 바꾸지 않고 또한 광 모듈마다 종단 저항의 값을 조정하지 않는 경우는, 와이어 루프를 극력 억제하는 정도밖에 대책이 없고, 광 반도체 장치가 탑재된 광 모듈은 충분한 고주파 특성의 개선을 할 수 없다. 또한, 광 반도체 장치와 배선판의 실장 구조를 바꾸지 않고 또한 광 모듈마다 종단 저항의 값을 조정하는 경우는, 광 모듈의 조정 작업이 길어지는 문제가 있다.
또한, 특허문헌 1의 도 7의 (c)에 개시된 다채널 광 송신기는, 4개의 DML이 형성된 광 반도체 장치와 고주파 회로판(고주파 기판)이 금 범프에 의해 플립 칩 본딩되어 있다, 즉, 플립 칩 실장 방식으로 접속되어 있다. 이러한 플립 칩 실장 방식은 구동용 드라이버 IC 등과 광 반도체 장치의 선로가 최단이 되어서, 고주파 특성이 개선되는 것은 일반적으로 알려져 있다. 그러나, 범프로 접속하는 실장 방식은 신뢰성 상의 염려 등이 있어서, 간단하게는 적용할 수 없다고 하는 현상이 있다. 또한, 정션-다운 구조(junction-down structure)로 작성된 광 반도체 장치를 상하 반전시켜서 범프로 접속하는 실장 방식도 있지만, 신뢰성 상의 염려 등이 있어서, 간단하게는 적용할 수 없다고 하는 현상이 있다.
본원 명세서에 개시되는 기술은 광 반도체 장치를 고주파 기판에 접속할 때에, 플립 칩 실장 방식을 이용하는 일 없이, 와이어 접속보다 짧은 경로로 고주파 기판에 접속할 수 있는 광 반도체 장치를 얻는 것을 목적으로 한다.
본원 명세서에 개시되는 일례의 광 반도체 장치는, 반도체 기판에 적어도 1개의 광 소자가 형성된 광 반도체 칩과, 광 소자의 제 1 전극 및 제 2 전극에 접속되는 동시에, 광 반도체 칩의 외측으로 연신된 연신 배선 패턴을 구비한 광 반도체 장치이다. 제 1 전극 및 제 2 전극은 광 반도체 칩의 표면측에 형성되어 있고, 연신 배선 패턴은 광 반도체 칩의 표면에 또는 표면으로부터 떨어진 위치에 배치되어 있다.
본원 명세서에 개시되는 일례의 광 반도체 장치는, 광 소자의 제 1 전극 및 제 2 전극에 접속되는 동시에 광 반도체 칩의 외측으로 연신된 연신 배선 패턴을 구비하고 있으므로, 광 반도체 장치를 고주파 기판에 접속할 때에, 플립 칩 실장 방식을 이용하는 일 없이, 와이어 접속보다 짧은 경로로 고주파 기판에 접속할 수 있다.
도 1은 실시형태 1에 따른 광 반도체 장치 및 광 모듈을 도시하는 도면이다.
도 2는 도 1의 반도체 레이저를 도시하는 도면이다.
도 3은 도 1에 있어서의 A-A의 단면도이다.
도 4는 도 1에 있어서의 B-B의 단면도이다.
도 5는 실시형태 1에 따른 분리 전의 4개의 광 반도체 칩과 연신 배선 패턴을 도시하는 도면이다.
도 6은 실시형태 1에 따른 칩 분리 후의 2개의 광 반도체 장치를 도시하는 도면이다.
도 7은 실시형태 1에 따른 연신 배선 패턴의 형성 공정을 설명하는 도면이다.
도 8은 실시형태 1에 따른 연신 배선 패턴의 형성 공정을 설명하는 도면이다.
도 9는 실시형태 1에 따른 연신 배선 패턴의 형성 공정을 설명하는 도면이다.
도 10은 실시형태 1에 따른 연신 배선 패턴의 형성 공정을 설명하는 도면이다.
도 11은 실시형태 1에 따른 연신 배선 패턴의 형성 공정을 설명하는 도면이다.
도 12는 실시형태 1에 따른 연신 배선 패턴의 형성 공정을 설명하는 도면이다.
도 13은 실시형태 1에 따른 연신 배선 패턴의 형성 공정을 설명하는 도면이다.
도 14는 실시형태 1에 따른 연신 배선 패턴의 형성 공정을 설명하는 도면이다.
도 15는 실시형태 1에 따른 다른 광 반도체 장치 및 다른 광 모듈을 도시하는 도면이다.
도 16은 실시형태 2에 따른 광 반도체 장치 및 광 모듈을 도시하는 도면이다.
도 17은 실시형태 2에 따른 분리 전의 2개의 광 반도체 칩과 연신 배선 패턴을 도시하는 도면이다.
도 18은 실시형태 3에 따른 광 반도체 장치 및 광 모듈을 도시하는 도면이다.
도 19는 도 18의 수광 소자를 도시하는 도면이다.
도 20은 실시형태 3에 따른 분리 전의 2개의 광 반도체 칩과 연신 배선 패턴을 도시하는 도면이다.
도 21은 실시형태 4에 따른 광 반도체 장치 및 광 모듈을 도시하는 도면이다.
도 22는 실시형태 4에 따른 분리 전의 4개의 광 반도체 칩과 연신 배선 패턴을 도시하는 도면이다.
도 23은 실시형태 5에 따른 광 반도체 장치 및 광 모듈을 도시하는 도면이다.
도 24는 실시형태 5에 따른 분리 전의 4개의 광 반도체 칩과 연신 배선 패턴을 도시하는 도면이다.
도 2는 도 1의 반도체 레이저를 도시하는 도면이다.
도 3은 도 1에 있어서의 A-A의 단면도이다.
도 4는 도 1에 있어서의 B-B의 단면도이다.
도 5는 실시형태 1에 따른 분리 전의 4개의 광 반도체 칩과 연신 배선 패턴을 도시하는 도면이다.
도 6은 실시형태 1에 따른 칩 분리 후의 2개의 광 반도체 장치를 도시하는 도면이다.
도 7은 실시형태 1에 따른 연신 배선 패턴의 형성 공정을 설명하는 도면이다.
도 8은 실시형태 1에 따른 연신 배선 패턴의 형성 공정을 설명하는 도면이다.
도 9는 실시형태 1에 따른 연신 배선 패턴의 형성 공정을 설명하는 도면이다.
도 10은 실시형태 1에 따른 연신 배선 패턴의 형성 공정을 설명하는 도면이다.
도 11은 실시형태 1에 따른 연신 배선 패턴의 형성 공정을 설명하는 도면이다.
도 12는 실시형태 1에 따른 연신 배선 패턴의 형성 공정을 설명하는 도면이다.
도 13은 실시형태 1에 따른 연신 배선 패턴의 형성 공정을 설명하는 도면이다.
도 14는 실시형태 1에 따른 연신 배선 패턴의 형성 공정을 설명하는 도면이다.
도 15는 실시형태 1에 따른 다른 광 반도체 장치 및 다른 광 모듈을 도시하는 도면이다.
도 16은 실시형태 2에 따른 광 반도체 장치 및 광 모듈을 도시하는 도면이다.
도 17은 실시형태 2에 따른 분리 전의 2개의 광 반도체 칩과 연신 배선 패턴을 도시하는 도면이다.
도 18은 실시형태 3에 따른 광 반도체 장치 및 광 모듈을 도시하는 도면이다.
도 19는 도 18의 수광 소자를 도시하는 도면이다.
도 20은 실시형태 3에 따른 분리 전의 2개의 광 반도체 칩과 연신 배선 패턴을 도시하는 도면이다.
도 21은 실시형태 4에 따른 광 반도체 장치 및 광 모듈을 도시하는 도면이다.
도 22는 실시형태 4에 따른 분리 전의 4개의 광 반도체 칩과 연신 배선 패턴을 도시하는 도면이다.
도 23은 실시형태 5에 따른 광 반도체 장치 및 광 모듈을 도시하는 도면이다.
도 24는 실시형태 5에 따른 분리 전의 4개의 광 반도체 칩과 연신 배선 패턴을 도시하는 도면이다.
실시형태 1.
실시형태 1의 광 반도체 장치(90) 및 광 모듈(100)에 대해서, 도면을 참조하여 설명한다. 동일 또는 대응하는 구성요소에는 동일 부호를 부여하고, 설명의 반복을 생략하는 경우가 있다. 도 1은 실시형태 1에 따른 광 반도체 장치 및 광 모듈을 도시하는 도면이며, 도 2는 도 1의 반도체 레이저를 도시하는 도면이다. 도 3은 도 1에 있어서의 A-A의 단면도이며, 도 4는 도 1에 있어서의 B-B의 단면도이다. 도 5는 실시형태 1에 따른 분리 전의 4개의 광 반도체 칩과 연신 배선 패턴을 도시하는 도면이며, 도 6은 실시형태 1에 따른 칩 분리 후의 2개의 광 반도체 장치를 도시하는 도면이다. 도 7 내지 도 14는 실시형태 1에 따른 연신 배선 패턴의 형성 공정을 설명하는 도면이다. 광 반도체 장치(90)는 반도체 기판에 광 소자가 형성되어 있는 광 반도체 칩(1)과, 광 소자의 전극에 접속되는 동시에 광 반도체 칩(1)의 외주보다 외측으로 연신된 연신 배선 패턴(3)을 구비하고 있다. 광 모듈(100)은 광 반도체 장치(90)와, 광 반도체 장치(90)의 연신 배선 패턴(3)에 접속된 고주파 기판(2)을 구비하고 있다. 도 1에서는, 광 반도체 칩(1)이 4개의 반도체 레이저(6)가 집적된 집적 반도체 레이저 칩(15)인 예를 나타냈다. 도 1에서는, 연신 배선 패턴(3)이 광 반도체 칩(1)의 일단측으로부터만 외측으로 연신되어 있는 예를 나타냈다. 연신 배선 패턴(3)이 외측으로 연신되어 있는 광 반도체 칩(1)의 일단은 연신 배선 배치단이다.
광 반도체 칩(1)인 집적 반도체 레이저 칩(15)은, 4개의 반도체 레이저(6)와, 각 반도체 레이저(6)로부터 출력된 광신호를 전송하는 4개의 도파로(7)와, 4개의 도파로(7)를 결합하여 전송된 광신호의 스폿 사이즈를 변경하는 1개의 스폿 사이즈 컨버터(8)를 구비하고 있다. 4개의 반도체 레이저(6)는 직접 변조 분포 귀환형 레이저이다. 분포 귀환형 레이저는 주기적인 굴절률 변화를 주는 회절 격자를 이용하여, 단일의 파장의 광을 선택하여 출사한다. 직접 변조 분포 귀환형 레이저는 회절 격자를 구비하고 있고, 반도체 레이저(6)를 구동하는 드라이버에 의해 구동 전압이 온(on) 및 오프(off)함으로써 레이저 광이 발진(출사) 및 비발진(비출사)함으로써 변조된 단일의 파장의 광신호를 출력한다. 반도체 레이저(6)는 p형의 InP 기판(30)에 p형의 클래드층(31), 회절 격자를 구성하는 회절 격자층(32), 활성층(33), 전류 블록층(34), n형의 클래드층(35), 콘택트층(37), 절연막(36), InP 기판(30)의 이면에 형성된 애노드 전극(39a), 절연막(36)의 표면에 형성된 애노드 전극(39b), 콘택트층(37)의 표면에 형성된 캐소드 전극(38)을 구비하고 있다. 애노드 전극(39a)과 애노드 전극(39b)은 접속되어 있다. 반도체 레이저(6)는 2개의 레이저 분리 홈(41)에 의해서 메사 스트라이프(mesa stripe)(40)가 형성되어 있다. 4개의 반도체 레이저(6)는 회절 격자층(32)에 의해, 예를 들면 1.3㎛대의 레이저 광을 출력한다. 집적 반도체 레이저 칩(15)에 형성된 각 반도체 레이저(6)가 출력하는 파장은 상이하고, 집적 반도체 레이저 칩(15)은 4파장을 다중하여 광신호를 출력한다. 집적 반도체 레이저 칩(15)의 표면에는 패시베이션층(51)이 형성되어 있지만, 도 2에서는 패시베이션층(51)을 생략하여 있다.
집적 반도체 레이저 칩(15)은 광신호가 출력되는 측의 전단부면에 무반사막(43)이 피복되어 있고, 전단부면과 반대측의 후단부면에 레이저 광을 반사하는 고 반사막(42)이 피복되어 있다. 고 반사막(42)은 서로 인접하여 형성된 분리막의 2개의 집적 반도체 레이저 칩(15)을 분리하고 있는 칩 분리 홈(45)의 측면인 레이저 후단부면(46)에 형성되어 있다. 무반사막(43)은 레이저 광을 레이저 후단부면(46)에 반사시키지 않고 통과하는 광학 재료막이다. 연신 배선 패턴(3)은 집적 반도체 레이저 칩(15)의 이면과 반대측인 표면에 형성된 패시베이션층(51)의 표면에 접촉하지 않도록 형성되어 있다. 연신 배선 패턴(3)은 반도체 레이저(6)의 캐소드 전극(38)에 패시베이션층(51)의 개구를 거쳐서 접속된 연신 배선(4)과, 반도체 레이저(6)의 애노드 전극(39b)에 패시베이션층(51)의 개구를 거쳐서 접속된 연신 배선(5)을 구비하고 있다. 연신 배선 패턴(3)은 반도체 레이저(6)의 레이저 후단부면(46)보다 외측으로 연신되어 있다. 도 1에서는, 알기 쉽게 하기 위해서, 애노드 전극(39b)을 흰색의 파선 장방형으로 나타냈다. 집적 반도체 레이저 칩(15)은 4개의 반도체 레이저(6)를 구비하고 있으므로, 합계 8개의 연신 배선(4, 5)을 구비하고 있다.
고주파 기판(2)은 세라믹 등의 기판(21)의 표면에 복수의 금속 배선(22, 23)이 형성되어 있다. 도 1에서는, 반도체 레이저(6)의 캐소드 전극(38)마다 연신 배선(4)을 거쳐서 접속되는 4개의 금속 배선(22)과, 반도체 레이저(6)의 애노드 전극(39b)마다 연신 배선(5)을 거쳐서 접속되는 4개의 금속 배선(23)을 도시하였다. 광 반도체 칩(1)의 연신 배선 패턴(3)인 연신 배선(4, 5)은 고주파 기판(2)의 금속 배선(22, 23)에 열압착에 의해 접속되어 있다. 연신 배선(4, 5)이 접속되지 않은 금속 배선(22, 23)의 타단은, 도시되지 않은 금와이어 등에 의해 반도체 레이저(6)를 구동하는 드라이버 등이 탑재된 외부 장치에 접속된다. 고주파 기판(2)의 금속 배선(22, 23)에는 반도체 레이저(6)를 구동하는 고주파의 전압이 인가된다. 예를 들어, 각 반도체 레이저(6)가 25Gbps의 광신호를 출력하는 경우에는, 최대 12.5㎓의 고주파의 전압이 고주파 기판(2)의 금속 배선(22, 23)에 인가된다.
도 1에서는, 연신 배선(4)의 표면, 즉, 고주파 기판(2)의 금속 배선(22)의 표면에 대향하는 면과 반대측의 면에 금 볼(Au 볼)(24)이 형성된 예를 도시하였다. 금 볼(24)은 외부 장치의 배선 등에 최단 거리로 접속하는 경우에 이용한다. 연신 배선(4)의 표면에 형성된 금 볼(24)은, 특허문헌 1의 금 범프보다 크므로, 금 볼(24)을 이용해도 외부 장치와는 신뢰성이 높은 접속이 가능하다. 금 볼(24)은 연신 배선(5)의 표면에 형성되어도 좋다(도 21 참조).
도 5를 이용하여, 분리 전의 4개의 광 반도체 칩(1a, 1b, 1c, 1d)과 연신 배선 패턴(3)의 배치를 설명한다. 동일한 반도체 기판(InP 기판(30))에 복수의 칩 영역이 배치되어 있고, 각 칩 영역에 광 반도체 칩(1)이 형성되어 있다. 칩 영역은 예를 들면, 광 반도체 칩(1)의 외주의 실선으로 나타낸 영역이다. 광 반도체 칩(1a, 1b)은 서로 레이저 후단부면(46)이 칩 분리 홈(45)을 사이에 두고 대향하도록 배치되어 있다. 광 반도체 칩(1a)의 연신 배선 패턴(3)인 연신 배선(4, 5)은, 칩 분리 홈(45)을 넘어서 광 반도체 칩(1b)까지 연신되어 있다. 광 반도체 칩(1b)은 광 반도체 칩(1a)을 180° 회전시킨 상태로 반도체 기판(InP 기판(30))에 형성되어 있다. 광 반도체 칩(1c, 1d)은 스크라이브 라인(47)을 사이에 두고 광 반도체 칩(1a, 1b)을 평행 이동시킨 상태로 형성되어 있다. 광 반도체 칩(1b, 1d)의 전단부면은 스크라이브 라인(47)을 사이에 두고 광 반도체 칩(1e, 1f)의 전단부면과 대향하여 있다. 따라서, 인접하는 광 반도체 칩(1)의 전단부면끼리가 대향하여 있고, 인접하는 광 반도체 칩(1)의 레이저 후단부면(46)끼리가 대향하여 있다. 또한, 광 반도체 칩(1)의 레이저 후단부면(46)은 연신 배선 패턴(3)이 외측으로 연신되어 있는 광 반도체 칩(1)의 일단이므로, 연신 배선 배치단이기도 하다.
광 반도체 칩(1a, 1b)의 기본 배치가 스크라이브 라인(47)을 거쳐서 반도체 기판에 복수 배치되어 있다. 또한, 도 5에 있어서, 광 반도체 칩(1a)에 있어서의 칩 분리 홈(45) 및 광 반도체 칩(1c)을 분리하고 있는 스크라이브 라인(47)에 접하지 않은 외주에도, 도시되지 않은 스크라이브 라인(47)이 형성되어 있다. 마찬가지로, 광 반도체 칩(1b, 1c, 1d)에 있어서의 칩 분리 홈(45) 및 인접하는 다른 광 반도체 칩을 분리하고 있는 스크라이브 라인(47)에 접하지 않은 외주에도, 도시되지 않은 스크라이브 라인(47)이 형성되어 있다. 스크라이브 라인(47)은 패시베이션층(51) 및 절연막(36)이 에칭에 의해 제거되어 있다.
연신 배선(4)에 있어서의 광 반도체 칩(1)의 외측으로 연신된 부분을 제 1 연신부, 연신 배선(5)에 있어서의 광 반도체 칩(1)의 외측으로 연신된 부분을 제 2 연신부라고 하면, 제 1 연신부와 제 2 연신부의 간격은, 제 1 연신부 및 제 2 연신부의 연신 방향에 수직인 방향의 폭 중 어느 일방보다 넓게 되어 있다. 또한, 제 1 연신부, 제 2 연신부의 폭은 동일해도 상이해도 좋다. 도 1, 도 5, 도 6에서는, 제 1 연신부와 제 2 연신부가 평행하게 배치되어 있는 예를 도시하였다. 제 1 연신부와 제 2 연신부가 평행하게 배치되었을 경우는, 칩 분리 홈(45)을 사이에 두고 인접하여 있는 기본 배치의 광 반도체 칩(1a, 1b)에 있어서의 연신 배선 패턴(3)이 서로 180° 회전시킨 상태로 형성할 수 있다.
다이싱 장치에 의해 스크라이브 라인(47)을 절단하고, 또한 연신 배선 패턴(3)이 형성되지 않은 반도체 기판의 이면측으로부터 칩 분리 홈(45)의 바닥면까지 다이싱 장치에 의해 절단함으로써 개별의 광 반도체 칩(1a, 1b, 1c, 1d)으로 분리한다. 도 6에서는, 서로의 연신 배선 패턴(3)이 다른 광 반도체 칩(1)의 레이저 후단부면(46)으로부터 멀어지도록 평행 이동시킨 상태의 2개의 광 반도체 칩(1a, 1b) 및 광 반도체 장치(90a, 90b)를 도시하였다.
광 모듈(100)의 제조 방법을 설명한다. 광 소자 형성 공정에서, 적어도 1개의 광 소자를 반도체 기판에 형성한다. 집적 반도체 레이저 칩(15)의 경우는, 광 소자 형성 공정에서, 4개의 반도체 레이저(6)와, 4개의 도파로(7)와, 1개의 스폿 사이즈 컨버터(8)를 p형의 InP 기판(30)에 형성한다. 우선, 4개의 반도체 레이저(6), 4개의 도파로(7), 1개의 스폿 사이즈 컨버터(8)의 각 구조를 InP 기판(30)에 형성한다(광 소자 구조 형성 공정). 광 소자 구조 형성 공정 후에, InP 기판(30)의 이면과 반대측의 표면에 패시베이션층(51)을 형성한다(패시베이션층 형성 공정). 패시베이션층 형성 공정 후에, 인접하는 집적 반도체 레이저 칩(15)의 후단부면의 일부(레이저 후단부면(46))를 형성하도록 드라이 에칭에 의해 칩 분리 홈(45)을 형성한다(분리 홈 형성 공정). 분리 홈 형성 공정은 연신 배선 배치단이 인접하는 칩 영역 사이에 드라이 에칭에 의해 칩 분리 홈(45)을 형성하는 공정이다. 집적 반도체 레이저 칩(15)의 레이저 후단부면(46)에 고 반사막(42)을 피복 한다(후단부면 반사막 형성 공정). 연신 배선 패턴(3)에 접속하는 캐소드 전극(38), 애노드 전극(39a)의 표면의 일부를 노출시키는 개구를 패시베이션층(51)에 형성한다(표면 전극 노출 공정).
광 소자 형성 공정 후에, 도 5에 도시되는 바와 같이, 연신 배선 패턴(3)을 칩 분리 홈(45)을 넘어서 인접하는 광 반도체 칩(1)까지 연신하여 형성한다(연신 배선 패턴 형성 공정). 연신 배선 패턴(3)은 예를 들면, 2층 레지스트를 이용하여 적어도 자신 칩의 영역 밖의 연신 배선 패턴(3)이 다른 칩의 패시베이션층(51)에 접촉하지 않고 공중에 떠 있는 구조로 되어 있다. 광 반도체 칩(1a)의 연신 배선 패턴(3)은 광 반도체 칩(1b)의 패시베이션층(51)에 접촉하는 일 없이 광 반도체 칩(1b)까지 연신되어 배치되어 있다. 마찬가지로, 광 반도체 칩(1b)의 연신 배선 패턴(3)은 광 반도체 칩(1a)의 패시베이션층(51)에 접촉하는 일 없이 광 반도체 칩(1a)까지 연신되어 배치되어 있다. 연신 배선 패턴(3)을 형성하는 공정의 상세는 후술한다.
연신 배선 패턴 형성 공정 후에, 다이싱 장치에 의해 스크라이브 라인(47) 및 칩 분리 홈(45)의 바닥면을 분리한다(칩 분리 공정). 칩 분리 공정에 있어서, 다이싱 장치에 의해 스크라이브 라인(47)을 절단하고, 또한 연신 배선 패턴(3)이 형성되지 않은 반도체 기판의 이면측으로부터 칩 분리 홈(45)의 바닥면까지 다이싱 장치에 의해 절단함으로써 개별의 광 반도체 칩(1a, 1b, 1c, 1d)으로 분리한다. 칩 분리 공정에 의해 개별적으로 칩이 분리되면, 도 6과 같이 자신 칩 밖까지 연신 배선 패턴(3)이 연신된 구조로 형성된다. 칩 분리 공정 후에, 집적 반도체 레이저 칩(15)의 전단부면측을 벽개(劈開)하고, 벽개된 단부면에 무반사막(43)을 피복한다(전단부면막 형성 공정). 무반사막(43)은 레이저 광을 레이저 후단부면(46)에 반사시키지 않고 통과하는 광학 재료막이다. 후단부면 반사막 형성 공정을 실행하지 않고, 칩 분리 공정 후에 집적 반도체 레이저 칩(15)의 후단부면, 즉, 레이저 후단부면(46)에 고 반사막(42)을 피복하는 것은, 칩 밖으로 연신되어 배치된 연신 배선 패턴(3) 때문에 곤란하다. 이 때문에, 전술한 바와 같이 칩 분리 공정 전의 웨이퍼 프로세스 중, 즉, 후단부면 반사막 형성 공정에서 집적 반도체 레이저 칩(15)의 레이저 후단부면(46)에 고 반사막(42)을 피복하고 있다.
칩 분리 공정 및 전단부면막 형성 공정 후에, 광 반도체 칩(1)의 연신 배선 패턴(3)인 연신 배선(4, 5)을 고주파 기판의 금속 배선(22, 23)에 열압착에 의해 접속한다(고주파 기판 접속 공정). 고주파 기판 접속 공정에 있어서, 연신 배선(4, 5)의 표면에 금 볼(24)을 형성한다(금 볼 형성 공정). 또한, 연신 배선(4, 5)의 표면에 금 볼(24)이 형성되지 않은 경우는, 금 볼 형성 공정은 실행되지 않는다.
도 7 내지 도 14를 이용하여, 연신 배선 패턴(3)을 형성하는 형성 공정을 설명한다. 도 7 내지 도 14는 도 5에 있어서의 C-C의 단면을 도시하고 있다. 도 7은 전술한 광 소자 형성 공정이 종료한 상태를 도시하고 있다. 패시베이션층(51)은 SiO2, Si3N4 등의 절연막이다. 파선(57)의 좌측이 광 반도체 칩(1a)이며, 파선(57)의 우측이 광 반도체 칩(1b)이다. 연신 배선 패턴 형성 공정의 제 1 공정인 제 1 레지스트 패턴 형성 공정에 있어서, 도 8과 같이 전면에 레지스트를 도포하고, 노광 및 현상에 의해 레지스트 패턴(52a)을 형성한다. 레지스트 패턴(52a)은 광 반도체 칩(1)의 표면 전극인 캐소드 전극(38), 애노드 전극(39b)에 있어서의 패시베이션층(51)의 개구에 의해 노출된 표면 전극 노출부가 노출되는 개구가 형성된 패턴이다. 도 8에서는, 패시베이션층(51)의 개구와 레지스트 패턴(52a)의 개구가 어긋나지 않은 예를 도시하였다. 또한, 도 8에 도시된 캐소드 전극(38)의 단면은 캐소드 전극(38)과 연신 배선(4)이 접속되는 부분에 있어서의 단면을 도시하고 있다.
연신 배선 패턴 형성 공정의 제 2 공정인 제 1 금속층 형성 공정에 있어서, 도 9와 같이 제 1 금속층(53)을 전면에 제막(製膜)한다. 제 1 금속층(53)은 예를 들면, Ti막과 Au막의 2층막이다. Ti막이 광 반도체 칩(1)의 표면 전극인 캐소드 전극(38), 애노드 전극(39b)에 접촉하여 있고, Ti막의 표면에 Au막이 제막되어 있다. 연신 배선 패턴 형성 공정의 제 3 공정인 제 2 레지스트 패턴 형성 공정에 있어서, 도 10과 같이 전면에 레지스트를 도포하고, 노광 및 현상에 의해 레지스트 패턴(52b)을 형성한다. 레지스트 패턴(52b)은 연신 배선 패턴(3)의 표면 형상, 즉, 연신 배선(4, 5)의 표면 형상과 동일 형상의 개구가 형성되어 있다. 연신 배선 패턴(3)의 표면 형상은 도 5에 도시된 연신 배선 패턴(3)의 형상이다.
연신 배선 패턴 형성 공정의 제 4 공정인 제 2 금속층 형성 공정에 있어서, 제 1 금속층(53)을 급전층으로서 도금함으로써 도 11과 같이 제 2 금속층(54)을 형성한다. 도 11에서는, 파선(58a) 내지 파선(58b)까지가 연신 배선(4)을 나타내고, 파선(58b) 내지 파선(58c)까지가 연신 배선(5)을 나타내고 있다. 연신 배선(4)과 연신 배선(5)은 분리되어 있지만, 도 5에 있어서의 C-C의 단면에서는 도 11의 지면 앞쪽에 연신 배선(5)이 배치되어 있고, 도 11의 지면 안쪽에 연신 배선(4)이 배치되어 있으므로, 연신 배선(4)과 연신 배선(5)이 겹쳐 보인다. 또한, 표면 전극(캐소드 전극(38), 애노드 전극(39b))과 제 2 금속층(54)이 서로 합금화하는 금속 재료의 경우에는, 제 1 금속층(53)은 광 반도체 칩(1)의 표면 전극(캐소드 전극(38), 애노드 전극(39b))과 제 2 금속층(54)의 합금화를 막는 배리어 메탈로도 이루어진다.
연신 배선 패턴 형성 공정의 제 ５ 공정인 제 2 레지스트 패턴 제거 공정에 있어서, 도 12와 같이 제 1 금속층(53)의 표면에 형성된 레지스트 패턴(52b)을 제거한다. 연신 배선 패턴 형성 공정의 제 6 공정인 제 1 금속층 가공 공정에 있어서, 도 13과 같이 제 1 금속층(53)을 밀링 등에 의해 제거한다. 연신 배선 패턴 형성 공정의 제 7 공정인 제 1 레지스트 패턴 제거 공정에 있어서, 도 14와 같이 패시베이션층(51)의 표면 및 칩 분리 홈(45)에 형성된 레지스트 패턴(52a)을 제거한다. 연신 배선 패턴 형성 공정에 의해, 도 14와 같은 적어도 자신 칩의 영역 밖의 연신 배선 패턴(3)이 다른 칩의 패시베이션층(51)에 접촉하지 않고 공중에 떠 있는 구조를 형성할 수 있다.
또한, 광 모듈(100)의 제조 방법에 있어서의 고주파 기판 접속 공정을 제외한 공정, 즉, 광 소자 형성 공정, 연신 배선 패턴 형성 공정, 칩 분리 공정, 전단부면막 형성 공정은, 광 반도체 장치(90)를 제조하는 제조 방법의 각 공정이다. 따라서, 광 모듈(100)의 제조 방법은 광 반도체 장치(90)의 제조하는 제조 방법을 실시한 후에 고주파 기판 접속 공정을 실행하는 것이 된다.
실시형태 1의 광 반도체 장치(90)는 광 반도체 칩(1)의 표면 전극(캐소드 전극(38), 애노드 전극(39b))에 접속되는 동시에, 광 반도체 칩(1)의 외주보다 외측으로 연신된 연신 배선 패턴(3)을 구비하고 있으므로, 연신 배선 패턴(3)에 의해서 고주파 기판(2)에 접속할 때에 루프가 생기는 와이어 접속과 달리, 와이어 접속보다 짧은 경로로 고주파 기판에 접속할 수 있다. 실시형태 1의 광 반도체 장치(90)는 와이어 접속보다 짧은 경로로 고주파 기판에 접속할 수 있으므로, 광 반도체 장치(90)를 구동하는 신호의 반사를 최소한으로 억제할 수 있고, 광 반도체 장치(90)의 고주파 특성을 개선할 수 있다. 실시형태 1의 광 반도체 장치(90)는 광 반도체 칩(1)의 표면 전극(캐소드 전극(38), 애노드 전극(39b))에 접속되는 동시에, 광 반도체 칩(1)의 외주보다 외측으로 연신된 연신 배선 패턴(3)을 구비하고 있으므로, 플립 칩 실장 방식을 이용하는 일 없이, 와이어 접속보다 짧은 경로로 고주파 기판(2)에 접속할 수 있다.
실시형태 1의 광 모듈(100)은 광 반도체 장치(90)를 구비하고 있으므로, 연신 배선 패턴(3)에 의해서 고주파 기판(2)에 접속할 때에 루프가 생기는 와이어 접속과 달리, 와이어 접속보다 짧은 경로로 고주파 기판에 접속할 수 있다. 실시형태 1의 광 모듈(100)은 와이어 접속보다 짧은 경로로 고주파 기판에 접속할 수 있으므로, 광 반도체 장치(90)를 구동하는 신호의 반사를 최소한으로 억제할 수 있고, 광 반도체 장치(90)의 고주파 특성 및 광 모듈(100)의 고주파 특성을 개선할 수 있다. 실시형태 1의 광 모듈(100)은 광 반도체 장치(90)가 광 반도체 칩(1)의 표면 전극(캐소드 전극(38), 애노드 전극(39b))에 접속되는 동시에, 광 반도체 칩(1)의 외주보다 외측으로 연신된 연신 배선 패턴(3)을 구비하고 있으므로, 플립 칩 실장 방식을 이용하는 일 없이, 와이어 접속보다 짧은 경로로 광 반도체 장치(90)를 고주파 기판(2)에 접속할 수 있다.
광 반도체 칩(1)은 도 1에 도시된 집적 반도체 레이저 칩(15)에 한정되지 않고, 다른 집적 반도체 레이저 칩이어도 좋다. 도 15는 실시형태 1에 따른 다른 광 반도체 장치 및 다른 광 모듈을 도시하는 도면이다. 도 15에 도시된 광 반도체 칩(1)은, 광 반도체 칩(1)이 4개의 반도체 레이저(6)가 집적되고, 도파로(7)에 레이저 광의 출력을 모니터하는 모니터 수광 소자(9)가 배치된 집적 반도체 레이저 칩(16)이다. 집적 반도체 레이저 칩(16)은 집적 반도체 레이저 칩(15)과는 도파로(7)에 모니터 수광 소자(9)가 배치된 점에서 상이하다. 모니터 수광 소자(9)는 도파로(7)의 표면에 모놀리식으로 형성되어도, 사전 작성된 수광 소자를 접착재로 접착해도 좋다. 집적 반도체 레이저 칩(16)은 도파로(7)에 모니터 수광 소자(9)가 배치되어 있으므로, 각 반도체 레이저(6)의 레이저 광의 출력을 모니터할 수 있다.
칩 분리 전의 연신 배선 패턴(3)은 도 14와 같이 자가 칩의 영역의 패시베이션층(51)과 인접하는 다른 칩의 패시베이션층(51)에 접촉하지 않고 공중에 떠 있는 구조의 예를 도시하였지만, 본 예로 한정되지 않는다. 전술한 바와 같이, 칩 분리 전의 연신 배선 패턴(3)은 적어도 자가 칩의 영역 밖에서 인접하여 있는 다른 칩의 패시베이션층(51)에 접촉하지 않고 공중에 떠 있는 구조로 되어 있으면 좋다. 즉, 도 14의 광 반도체 칩(1a)에 있어서, 연신 배선 패턴(3)(연신 배선(4, 5))이 패시베이션층(51)에 접촉하도록 형성되어도 좋다. 본 경우에서도, 레지스트 패턴(52a)은 칩 분리 홈(45)을 덮도록 형성되므로, 광 반도체 칩(1a)에 칩 분리 홈(45)을 거쳐서 인접하는 광 반도체 칩(1b)에서는, 광 반도체 칩(1a)의 표면 전극(캐소드 전극(38), 애노드 전극(39b))에 접속된 연신 배선 패턴(3)은 광 반도체 칩(1b)의 패시베이션층(51)에 접촉하지 않고 공중에 떠 있는 구조로 할 수 있다.
이상과 같이, 실시형태 1의 광 반도체 장치(90)는 반도체 기판(InP 기판(30))에 적어도 1개의 광 소자(반도체 레이저(6))가 형성된 광 반도체 칩(1)과, 광 소자(반도체 레이저(6))의 제 1 전극(캐소드 전극(38)) 및 제 2 전극(애노드 전극(39b))에 접속되는 동시에, 광 반도체 칩(1)의 외측으로 연신된 연신 배선 패턴(3)을 구비한 광 반도체 장치이다. 제 1 전극(캐소드 전극(38)) 및 제 2 전극(애노드 전극(39b))은 광 반도체 칩(1)의 표면측에 형성되어 있고, 연신 배선 패턴(3)은 광 반도체 칩(1)의 표면에 또는 표면으로부터 떨어진 위치에 배치되어 있다. 실시형태 1의 광 반도체 장치(90)는 광 소자(반도체 레이저(6))의 제 1 전극(캐소드 전극(38)) 및 제 2 전극(애노드 전극(39b))에 접속되는 동시에, 광 반도체 칩(1)의 외측으로 연신된 연신 배선 패턴(3)을 구비하고 있으므로, 광 반도체 장치(90)를 고주파 기판(2)에 접속할 때에, 플립 칩 실장 방식을 이용하는 일 없이, 와이어 접속보다 짧은 경로로 고주파 기판(2)에 접속할 수 있다.
실시형태 1의 광 모듈(100)은 광 반도체 장치(90)와, 연신 배선 패턴(3)에 접속된 고주파 기판(2)을 구비하고 있다. 광 반도체 장치(90)는 반도체 기판(InP 기판(30))에 적어도 1개의 광 소자(반도체 레이저(6))가 형성된 광 반도체 칩(1)과, 광 소자(반도체 레이저(6))의 제 1 전극(캐소드 전극(38)) 및 제 2 전극(애노드 전극(39b))에 접속되는 동시에, 광 반도체 칩(1)의 외측으로 연신된 연신 배선 패턴(3)을 구비한 광 반도체 장치이다. 제 1 전극(캐소드 전극(38)) 및 제 2 전극(애노드 전극(39b))은 광 반도체 칩(1)의 표면측에 형성되어 있고, 연신 배선 패턴(3)은 광 반도체 칩(1)의 표면에 또는 표면으로부터 떨어진 위치에 배치되어 있다. 실시형태 1의 광 모듈(100)은 광 반도체 장치(90)가 광 소자(반도체 레이저(6))의 제 1 전극(캐소드 전극(38)) 및 제 2 전극(애노드 전극(39b))에 접속되는 동시에, 광 반도체 칩(1)의 외측으로 연신된 연신 배선 패턴(3)을 구비하고 있으므로, 플립 칩 실장 방식을 이용하는 일 없이, 와이어 접속보다 짧은 경로로 고주파 기판(2)에 접속할 수 있다.
실시형태 1의 광 반도체 장치의 제조 방법은 반도체 기판(InP 기판(30))에 적어도 1개의 광 소자(반도체 레이저(6))가 형성된 광 반도체 칩(1)과, 광 소자(반도체 레이저(6))의 제 1 전극(캐소드 전극(38)) 및 제 2 전극(애노드 전극(39b))에 접속되는 동시에, 광 반도체 칩(1)의 외측으로 연신된 연신 배선 패턴(3)을 구비한 광 반도체 장치(90)를 제조하는 광 반도체 장치의 제조 방법이다. 실시형태 1의 광 반도체 장치의 제조 방법은 광 반도체 칩(1)의 표면측에 제 1 전극(캐소드 전극(38)) 및 제 2 전극(애노드 전극(39b))이 배치된 광 소자(반도체 레이저(6))를 형성하는 동시에, 제 1 전극(캐소드 전극(38))의 일부 및 제 2 전극(애노드 전극(39b))의 일부를 노출하는 개구가 형성된 패시베이션층(51)을 형성하는 광 소자 형성 공정과, 패시베이션층(51)의 표면에 또는 패시베이션층(51)의 표면으로부터 떨어진 위치에 연신 배선 패턴(3)을 형성하는 연신 배선 패턴 형성 공정을 포함하고 있다. 실시형태 1의 광 반도체 장치의 제조 방법은 광 반도체 칩(1)의 외측으로 연신된 연신 배선 패턴(3)을 구비한 광 반도체 장치(90)를 제조할 수 있으므로, 광 반도체 장치(90)를 고주파 기판(2)에 접속할 때에, 플립 칩 실장 방식을 이용하는 일없이, 와이어 접속보다 짧은 경로로 고주파 기판(2)에 접속할 수 있는 광 반도체 장치(90)를 제조할 수 있다.
실시형태 2.
실시형태 1에서는, 광 반도체 칩(1)은 4개의 반도체 레이저(6), 도파로(7), 스폿 사이즈 컨버터(8)가 집적된 광 반도체 칩(1)의 예를 나타냈지만, 광 반도체 칩(1)은 복수의 반도체 레이저(6)만이 집적된 집적 반도체 레이저 칩(12)이어도 좋다. 도 16은 실시형태 2에 따른 광 반도체 장치 및 광 모듈을 도시하는 도면이며, 도 17은 실시형태 2에 따른 분리 전의 2개의 광 반도체 칩과 연신 배선 패턴을 도시하는 도면이다. 도 17은 실시형태 1의 도 5에 상당하는 도면이다. 또한, 도 17에 있어서, 광 반도체 칩(1b)은 광 반도체 칩(1a)을 180° 회전시킨 상태로 반도체 기판(InP 기판(30))에 형성되어 있다. 광 반도체 칩(1a, 1b)에 있어서의 칩 분리 홈(45)에 접하지 않은 외주는 도시되지 않은 스크라이브 라인(47)이 형성되어 있다. 광 반도체 칩(1a, 1b)의 기본 배치가, 스크라이브 라인(47)을 거쳐서 반도체 기판에 복수 배치되어 있다.
실시형태 2의 광 반도체 장치(90)는 광 반도체 칩(1)이 복수의 반도체 레이저(6)만이 집적된 집적 반도체 레이저 칩(12)인 점에서, 실시형태 1의 광 반도체 장치(90)와 상이하여 있다. 도 16에서는, 광 반도체 칩(1)이 4개의 반도체 레이저(6)가 집적된 집적 반도체 레이저 칩(12)인 예를 도시하였다. 실시형태 2의 광 모듈(100)은 광 반도체 칩(1)이 집적 반도체 레이저 칩(12)인 점에서, 실시형태 1의 광 모듈(100)과 상이하여 있다. 실시형태 2의 광 반도체 장치(90) 및 광 모듈(100)의 제조 방법은, 실시형태 1의 광 반도체 장치(90) 및 광 모듈(100)의 제조 방법과 동일하다.
실시형태 2의 광 반도체 장치(90)는 연신 배선 패턴(3)이 실시형태 1의 구조와 동일하므로, 실시형태 1의 광 반도체 장치(90)와 마찬가지의 작용 및 효과를 발휘한다. 실시형태 2의 광 모듈(100)은 연신 배선 패턴(3)이 실시형태 1의 구조와 동일하므로, 실시형태 1의 광 모듈(100)과 마찬가지의 작용 및 효과를 발휘한다. 실시형태 2의 광 반도체 장치(90)는 광 반도체 칩(1)의 표면 전극(캐소드 전극(38), 애노드 전극(39b))에 접속되는 동시에, 광 반도체 칩(1)의 외주보다 외측으로 연신된 연신 배선 패턴(3)을 구비하고 있으므로, 와이어 접속보다 짧은 경로로 고주파 기판(2)에 접속할 수 있다. 실시형태 2의 광 모듈(100)은 실시형태 2의 광 반도체 장치(90)를 구비하고 있으므로, 와이어 접속보다 짧은 경로로 고주파 기판(2)에 접속할 수 있다.
실시형태 3.
실시형태 1에서는, 광 반도체 칩(1)은 4개의 반도체 레이저(6)가 집적된 광 반도체 칩(1)의 예를 도시하였지만, 광 반도체 칩(1)은 수광 소자(10)가 집적된 집적 광 수광 소자 칩(14)이어도 좋다. 도 18은 실시형태 3에 따른 광 반도체 장치 및 광 모듈을 도시하는 도면이며, 도 19는 도 18의 수광 소자를 도시하는 도면이다. 도 20은 실시형태 3에 따른 분리 전의 2개의 광 반도체 칩과 연신 배선 패턴을 도시하는 도면이다. 실시형태 3의 광 반도체 장치(90)는 광 반도체 칩(1)이 복수의 수광 소자(10)가 집적된 집적 광 수광 소자 칩(14)인 점에서, 실시형태 1의 광 반도체 장치(90)와 상이하여 있다. 도 18에서는, 광 반도체 칩(1)은 4개의 수광 소자(10)가 집적된 집적 광 수광 소자 칩(14)인 예를 도시하였다. 실시형태 3의 광 모듈(100)은 광 반도체 칩(1)이 집적 광 수광 소자 칩(14)인 점에서, 실시형태 1의 광 모듈(100)과 상이하여 있다.
수광 소자(10)는 예를 들면, 애벌란시 포토다이오드(avalanche photodiode)이다. 수광 소자(10)는 n형의 InP 기판(60)에 다층 반사층(61), 증배층(62), 광 흡수층(63), 창층(64), 창층(64)의 표면에 형성되어서 수광부(70)를 둘러싼 링 형상 전극부(71)를 갖는 애노드 전극(66), 링 형상 전극부(71) 및 수광 소자(10)의 외주부 이외의 창층(64)의 표면에 형성된 표면 보호막(68), 링 형상 전극부(71)의 외주를 둘러싸고 표면 보호막(68)의 표면에 형성된 차광 금속(67), 표면 보호막(68)의 표면에 형성된 절연막(69), InP 기판(60)의 이면에 형성된 캐소드 전극(65a), 절연막(69)의 표면에 형성된 캐소드 전극(65b)을 구비하고 있다. 애노드 전극(66)은 링 형상 전극부(71)에 접속부(73)를 거쳐서 접속된 패드부(72)를 갖고 있다. 애노드 전극(66)의 패드부(72)는 연신 배선(5)에 접속된다. 애노드 전극(66)의 패드부(72) 및 접속부(73)는 절연막(69)의 표면에 형성되어 있다. 캐소드 전극(65a)과 캐소드 전극(65b)은 접속되어 있다. 링 형상 전극부(71)로 둘러싸인 수광부(70)의 표면은 표면 보호막(68)의 표면이다. 집적 광 수광 소자 칩(14)의 표면에는 패시베이션층(51)이 형성되어 있지만, 도 19에서는 패시베이션층(51)을 생략하고 있다.
연신 배선 패턴(3)은 실시형태 1에서 설명한 바와 같이, 자신 칩의 영역 밖의 연신 배선 패턴(3)이 다른 칩의 패시베이션층(51)에 접촉하지 않고 공중에 떠 있는 구조로 되어 있다. 연신 배선 패턴(3)은 수광 소자(10)의 캐소드 전극(65b)에 패시베이션층(51)의 개구를 거쳐서 접속된 연신 배선(4)과, 수광 소자(10)의 애노드 전극(66)의 패드부(72)에 패시베이션층(51)의 개구를 거쳐서 접속된 연신 배선(5)을 구비하고 있다. 수광 소자(10)의 캐소드 전극(65b) 및 애노드 전극(66)의 패드부(72)는, 수광 소자(10)의 일단측에 배치되어 있다. 도 18에서는, 캐소드 전극(65b) 및 애노드 전극(66)의 패드부(72)가 수광 소자(10)의 단변의 일방에 근접하여 배치되어 있는 예를 도시하였다. 캐소드 전극(65b) 및 애노드 전극(66)의 패드부(72)가 배치되어 있는 측의 수광 소자(10)의 단을, 전극 배치단이라고 부르기로 한다. 연신 배선 패턴(3)은 전극 배치단보다 외측으로 연신되어 있다. 또한, 전극 배치단에 대향하여 인접하는 광 반도체 칩(1)의 일단이, 전극 배치단이다. 광 반도체 칩(1)의 일단인 전극 배치단으로부터 외측으로 연신 배선 패턴(3)이 연신되어 있으므로, 전극 배치단은 연신 배선 배치단이기도 하다. 도 18, 도 20에서는, 알기 쉽게 하기 위해서, 캐소드 전극(65b) 및 애노드 전극(66)의 패드부(72)를 백색의 파선 장방형으로 나타낸다. 집적 광 수광 소자 칩(14)은 4개의 수광 소자(10)를 구비하고 있으므로, 합계 8개의 연신 배선(4, 5)을 구비하고 있다.
광 반도체 칩(1)의 연신 배선 패턴(3)인 연신 배선(4, 5)은 고주파 기판(2)의 금속 배선(22, 23)에 열압착에 의해 접속되어 있다. 연신 배선(4, 5)이 접속되지 않은 금속 배선(22, 23)의 타단은, 도시되지 않은 금 와이어 등에 의해 수광 소자(10)가 수광하여 생성한 고주파의 수광 전류를 처리하는 회로가 탑재된 외부 장치에 접속된다. 고주파 기판(2)의 금속 배선(22, 23)에는 수광 소자(10)가 생성한 고주파의 수광 전류가 흐른다. 예를 들어, 각 수광 소자(10)가 25Gbps의 광신호를 수광하는 경우에는, 최대 25㎓의 고주파의 수광 전류가 고주파 기판(2)의 금속 배선(22, 23)에 흐른다. 도 18에서는, 도 1과 달리, 연신 배선(4, 5)의 표면, 즉, 고주파 기판(2)의 금속 배선(22, 23)의 표면에 대향하는 면과 반대측의 면에 금 볼(24)이 형성되지 않은 예를 도시하였다.
도 20을 이용하여, 분리 전의 2개의 광 반도체 칩(1a, 1b)과 연신 배선 패턴(3)의 배치를 설명한다. 도 20은 실시형태 1의 도 5에 상당하는 도면이다. 광 반도체 칩(1a, 1b)은 서로 전극 배치단이 칩 분리 홈(45)을 사이에 두고 대향하도록 배치되어 있다. 광 반도체 칩(1a)의 연신 배선 패턴(3)인 연신 배선(4, 5)은 칩 분리 홈(45)을 넘어서 광 반도체 칩(1b)까지 연신되어 있다. 광 반도체 칩(1b)의 연신 배선 패턴(3)인 연신 배선(4, 5)은 칩 분리 홈(45)을 넘어서 광 반도체 칩(1a)까지 연신되어 있다. 광 반도체 칩(1b)은 광 반도체 칩(1a)을 180° 회전시킨 상태로 반도체 기판(InP 기판(60))에 형성되어 있다. 또한, 도 20에 있어서, 광 반도체 칩(1a, 1b)에 있어서의 칩 분리 홈(45)에 접하지 않은 외주는, 도시되지 않은 스크라이브 라인(47)(도 5 참조)이 형성되어 있다. 광 반도체 칩(1a, 1b)의 기본 배치가 스크라이브 라인(47)을 거쳐서 반도체 기판에 복수 배치되어 있다.
실시형태 3의 광 반도체 장치(90) 및 광 모듈(100)의 제조 방법은, 기본적으로 실시형태 1의 광 반도체 장치(90) 및 광 모듈(100)의 제조 방법과 동일하다. 실시형태 3의 광 반도체 장치(90) 및 광 모듈(100)의 제조 방법은, 패시베이션층(51)보다 하층에 형성된 광 반도체 칩(1)의 광 소자인 수광 소자(10)의 구조가 반도체 레이저(6)의 구조와 다르지만, 연신 배선 패턴(3)을 형성하는 방법은 동일하다. 실시형태 1과 상이한 실시형태 3의 광 반도체 장치(90) 및 광 모듈(100)의 제조 방법의 공정을 설명한다. 수광 소자(10)는 반도체 레이저(6)와 달리 레이저 후단부면(46) 및 전단부면의 광학 재료막의 피복 처리가 불필요하다. 따라서, 광 소자 형성 공정에 있어서, 패시베이션층 형성 공정, 분리 홈 형성 공정, 표면 전극 노출 공정을 실행한다. 즉, 실시형태 1의 후단부면 반사막 형성 공정은 실행하지 않는다. 광 소자 형성 공정 후에, 연신 배선 패턴 형성 공정, 칩 분리 공정, 고주파 기판 접속 공정을 실행한다. 즉, 실시형태 1의 전단부면막 형성 공정은 실행하지 않는다. 또한, 집적 광 수광 소자 칩(14)에서는 칩 분리 홈(45)의 측면에 고 반사막(42)을 피복하지 않으므로, 칩 분리 홈(45)의 깊이는 칩 분리 공정 시에 연신 배선 패턴(3)을 파손시키는 일 없이 칩 분리를 할 수 있는 깊이이면 좋다. 다이싱 장치에 따라서는, 칩 분리 홈(45) 대신에 스크라이브 라인(47)을 이용해도 좋다. 본 경우, 분리 홈 형성 공정이 불필요하며, 광 소자 형성 공정을 짧게 할 수 있다.
실시형태 3의 광 반도체 장치(90)는 연신 배선 패턴(3)이 실시형태 1의 구조와 동일하므로, 실시형태 1의 광 반도체 장치(90)와 마찬가지의 작용 및 효과를 발휘한다. 실시형태 3의 광 모듈(100)은 연신 배선 패턴(3)이 실시형태 1의 구조와 동일하므로, 실시형태 1의 광 모듈(100)과 마찬가지의 작용 및 효과를 발휘한다. 실시형태 3의 광 반도체 장치(90)는 광 반도체 칩(1)의 표면 전극(캐소드 전극(65b), 애노드 전극(66)의 패드부(72))에 접속되는 동시에, 광 반도체 칩(1)의 외주보다 외측으로 연신된 연신 배선 패턴(3)을 구비하고 있으므로, 와이어 접속보다 짧은 경로로 고주파 기판(2)에 접속할 수 있다. 실시형태 3의 광 모듈(100)은 실시형태 3의 광 반도체 장치(90)를 구비하고 있으므로, 와이어 접속보다 짧은 경로로 고주파 기판(2)에 접속할 수 있다.
실시형태 4.
도 21은 실시형태 4에 따른 광 반도체 장치 및 광 모듈을 도시하는 도면이며, 도 22는 실시형태 4에 따른 분리 전의 4개의 광 반도체 칩과 연신 배선 패턴을 도시하는 도면이다. 도 22는 실시형태 1의 도 5에 상당하는 도면이다. 실시형태 4의 광 반도체 칩(1)은 1개의 반도체 레이저(6)가 반도체 기판(InP 기판(30))에 형성된 반도체 레이저 칩(11)이다. 실시형태 4의 광 반도체 장치(90)는 광 반도체 칩(1)이 1개의 반도체 레이저(6)만이 형성된 반도체 레이저 칩(11)인 점에서, 실시형태 1의 광 반도체 장치(90)와 상이하여 있다. 실시형태 4의 광 모듈(100)은 광 반도체 칩(1)이 반도체 레이저 칩(11)인 점에서, 실시형태 1의 광 모듈(100)과 상이하여 있다. 실시형태 4의 광 반도체 장치(90) 및 광 모듈(100)의 제조 방법은 실시형태 1의 광 반도체 장치(90) 및 광 모듈(100)의 제조 방법과 동일하다.
광 반도체 칩(1)의 연신 배선 패턴(3)인 연신 배선(4, 5)은 고주파 기판(2)의 금속 배선(22, 23)에 열압착에 의해 접속되어 있다. 도 21에서는, 고주파 기판(2)에 2개의 금속 배선(22, 23)이 배치되어 있는 예를 나타냈다. 도 21에서는, 연신 배선(4, 5)의 표면, 즉, 고주파 기판(2)의 금속 배선(22, 23)의 표면에 대향하는 면과 반대측의 면에 금 볼(24)이 형성되어 있는 예를 도시하였다. 도 22에서는, 분리 전의 4개의 광 반도체 칩(1a, 1b, 1c, 1d)을 도시하였다. 광 반도체 칩(1b)은 광 반도체 칩(1a)을 180° 회전시킨 상태로 반도체 기판(InP 기판(30))에 형성되어 있다. 광 반도체 칩(1c, 1d)은 스크라이브 라인(47)을 사이에 두고 광 반도체 칩(1a, 1b)을 평행 이동시킨 상태로 형성되어 있다. 또한, 도 22에 있어서, 광 반도체 칩(1a)에 있어서의 칩 분리 홈(45) 및 광 반도체 칩(1c)을 분리하고 있는 스크라이브 라인(47)에 접하지 않은 외주에도, 도시되지 않은 스크라이브 라인(47)이 형성되어 있다. 마찬가지로, 광 반도체 칩(1b, 1c, 1d)에 있어서의 칩 분리 홈(45) 및 인접하는 다른 광 반도체 칩(1)을 분리하고 있는 스크라이브 라인(47)에 접하지 않은 외주에도, 도시되지 않은 스크라이브 라인(47)이 형성되어 있다. 광 반도체 칩(1a, 1b)의 기본 배치가 스크라이브 라인(47)을 거쳐서 반도체 기판에 복수 배치되어 있다.
실시형태 4의 광 반도체 장치(90)는 연신 배선 패턴(3)이 실시형태 1의 구조와 동일하므로, 실시형태 1의 광 반도체 장치(90)와 마찬가지의 작용 및 효과를 발휘한다. 실시형태 4의 광 모듈(100)은 연신 배선 패턴(3)이 실시형태 1의 구조와 동일하므로, 실시형태 1의 광 모듈(100)과 마찬가지의 작용 및 효과를 발휘한다. 실시형태 4의 광 반도체 장치(90)는 광 반도체 칩(1)의 표면 전극(캐소드 전극(38), 애노드 전극(39b))에 접속되는 동시에, 광 반도체 칩(1)의 외주보다 외측으로 연신된 연신 배선 패턴(3)을 구비하고 있으므로, 와이어 접속보다 짧은 경로로 고주파 기판(2)에 접속할 수 있다. 실시형태 4의 광 모듈(100)은 실시형태 4의 광 반도체 장치(90)를 구비하고 있으므로, 와이어 접속보다 짧은 경로로 고주파 기판(2)에 접속할 수 있다.
실시형태 5.
도 23은 실시형태 5에 따른 광 반도체 장치 및 광 모듈을 도시하는 도면이며, 도 24는 실시형태 5에 따른 분리 전의 4개의 광 반도체 칩과 연신 배선 패턴을 도시하는 도면이다. 도 24는 실시형태 1의 도 5 및 실시형태 3의 도 20에 상당하는 도면이다. 실시형태 5의 광 반도체 칩(1)은 1개의 수광 소자(10)가 반도체 기판(InP 기판(60))에 형성된 광 수광 소자 칩(13)이다. 실시형태 5의 광 반도체 장치(90)는 광 반도체 칩(1)이 1개의 수광 소자(10)만이 형성된 광 수광 소자 칩(13)인 점에서, 실시형태 3의 광 반도체 장치(90)와 상이하여 있다. 실시형태 5의 광 모듈(100)은 광 반도체 칩(1)이 광 수광 소자 칩(13)인 점에서, 실시형태 3의 광 모듈(100)과 상이하여 있다. 실시형태 5의 광 반도체 장치(90) 및 광 모듈(100)의 제조 방법은, 실시형태 3의 광 반도체 장치(90) 및 광 모듈(100)의 제조 방법과 동일하다.
광 반도체 칩(1)의 연신 배선 패턴(3)인 연신 배선(4, 5)은, 고주파 기판(2)의 금속 배선(22, 23)에 열압착에 의해 접속되어 있다. 도 23에서는, 고주파 기판(2)에 2개의 금속 배선(22, 23)이 배치되어 있는 예를 도시하였다. 도 23에서는, 연신 배선(4, 5)의 표면, 즉, 고주파 기판(2)의 금속 배선(22, 23)의 표면에 대향하는 면과 반대측의 면에 금 볼(24)이 형성되어 있지 않은 예를 도시하였다. 도 24에서는, 분리 전의 4개의 광 반도체 칩(1a, 1b, 1c, 1d)을 도시하였다. 광 반도체 칩(1b)은 광 반도체 칩(1a)을 180° 회전시킨 상태로 반도체 기판(InP 기판(60))에 형성되어 있다. 광 반도체 칩(1c, 1d)은 스크라이브 라인(47)을 사이에 두고 광 반도체 칩(1a, 1b)을 평행 이동시킨 상태로 형성되어 있다. 또한, 도 24에 있어서, 광 반도체 칩(1a)에 있어서의 칩 분리 홈(45) 및 광 반도체 칩(1c)을 분리하고 있는 스크라이브 라인(47)에 접하지 않은 외주에도, 도시되지 않은 스크라이브 라인(47)이 형성되어 있다. 마찬가지로, 광 반도체 칩(1b, 1c, 1d)에 있어서의 칩 분리 홈(45) 및 인접하는 다른 광 반도체 칩(1)을 분리하고 있는 스크라이브 라인(47)에 접하지 않은 외주에도, 도시되지 않은 스크라이브 라인(47)이 형성되어 있다. 광 반도체 칩(1a, 1b)의 기본 배치가 스크라이브 라인(47)을 거쳐서 반도체 기판에 복수 배치되어 있다.
실시형태 5의 광 반도체 장치(90)는 연신 배선 패턴(3)이 실시형태 3의 구조와 동일하므로, 실시형태 3의 광 반도체 장치(90)와 마찬가지의 작용 및 효과를 발휘한다. 실시형태 5의 광 모듈(100)은 연신 배선 패턴(3)이 실시형태 3의 구조와 동일하므로, 실시형태 3의 광 모듈(100)과 마찬가지의 작용 및 효과를 발휘한다. 실시형태 5의 광 반도체 장치(90)는 광 반도체 칩(1)의 표면 전극(캐소드 전극(65b), 애노드 전극(66)의 패드부(72))에 접속되는 동시에, 광 반도체 칩(1)의 외주보다 외측으로 연신된 연신 배선 패턴(3)을 구비하고 있으므로, 와이어 접속보다 짧은 경로로 고주파 기판(2)에 접속할 수 있다. 실시형태 5의 광 모듈(100)은 실시형태 5의 광 반도체 장치(90)를 구비하고 있으므로, 와이어 접속보다 짧은 경로로 고주파 기판(2)에 접속할 수 있다.
또한, 본원은 여러 예시적인 실시형태 및 실시예가 기재되어 있지만, 1개, 또는 복수의 실시형태에 기재된 여러 가지 특징, 태양, 및 기능은 특정의 실시형태의 적용에 한정되는 것이 아니라, 단독으로, 또는 여러 가지 조합으로 실시형태에 적용 가능하다. 따라서, 예시되지 않은 무수한 변형예가 본원 명세서에 개시되는 기술의 범위 내에 있어서 상정된다. 예를 들어, 적어도 1개의 구성요소를 변형하는 경우, 추가하는 경우 또는 생략하는 경우, 게다가는, 적어도 1개의 구성요소를 추출하고, 다른 실시형태의 구성요소와 조합시킨 경우가 포함되는 것으로 한다.
1, 1a, 1b, 1c, 1d, 1e, 1f : 광 반도체 칩, 2 : 고주파 기판, 3 : 연신 배선 패턴, 4 : 연신 배선(제 1 연신 배선), 5 : 연신 배선(제 2 연신 배선), 6 : 반도체 레이저, 7 : 도파로, 8 : 스폿 사이즈 컨버터, 10 : 수광 소자, 30 : InP 기판(반도체 기판), 38 : 캐소드 전극(제 1 전극), 39b : 애노드 전극(제 2 전극), 42 : 고 반사막, 45 : 칩 분리 홈, 46 : 레이저 후단부면, 51 : 패시베이션층, 53 : 제 1 금속층, 54 : 제 2 금속층, 60 : InP 기판(반도체 기판), 65b : 캐소드 전극(제 1 전극), 66 : 애노드 전극(제 2 전극), 90, 90a, 90b : 광 반도체 장치, 100 : 광 모듈
Claims (15)
- 반도체 기판에 적어도 1개의 광 소자가 형성된 광 반도체 칩과, 상기 광 소자의 제 1 전극 및 제 2 전극에 접속되는 동시에, 상기 광 반도체 칩의 외측으로 연신된 연신 배선 패턴을 구비한 광 반도체 장치에 있어서,
상기 제 1 전극 및 상기 제 2 전극은 상기 광 반도체 칩의 표면측에 형성되어 있고,
상기 연신 배선 패턴은 상기 광 반도체 칩의 표면에 또는 표면으로부터 떨어진 위치에 배치되어 있는
광 반도체 장치. - 제 1 항에 있어서,
상기 연신 배선 패턴은 상기 광 반도체 칩의 일단측으로부터만 외측으로 연신되어 있는
광 반도체 장치. - 제 1 항에 있어서,
상기 광 반도체 칩은 복수의 상기 광 소자가 형성되어 있고,
각각의 상기 광 소자의 상기 제 1 전극 및 상기 제 2 전극에 접속된 상기 연신 배선 패턴은, 상기 광 반도체 칩의 일단측으로부터만 외측으로 연신되어 있는
광 반도체 장치. - 제 2 항 또는 제 3 항에 있어서,
상기 연신 배선 패턴은 상기 제 1 전극에 접속된 제 1 연신 배선 및 상기 제 2 전극에 접속된 제 2 연신 배선을 구비하고 있고,
상기 제 1 연신 배선에 있어서의 상기 광 반도체 칩의 외측으로 연신된 부분인 제 1 연신부와, 상기 제 2 연신 배선에 있어서의 상기 광 반도체 칩의 외측으로 연신된 부분인 제 2 연신부의 간격은, 상기 제 1 연신부 및 상기 제 2 연신부의 연신 방향에 수직인 방향의 폭 중 어느 일방보다 넓게 되어 있는
광 반도체 장치. - 제 4 항에 있어서,
상기 연신 배선 패턴은 상기 제 1 연신부와 상기 제 2 연신부가 평행하게 배치되어 있는
광 반도체 장치. - 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 연신 배선 패턴은 상기 제 1 전극 및 상기 제 2 전극에 접속된 제 1 금속층과, 상기 제 1 금속층의 표면에 형성된 제 2 금속층을 구비한
광 반도체 장치. - 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 광 소자는 반도체 레이저 또는 수광 소자인
광 반도체 장치. - 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 광 반도체 칩은 복수의 반도체 레이저와, 각각의 상기 반도체 레이저로부터 출력된 레이저 광을 전송하는 복수의 도파로와, 복수의 상기 도파로를 결합하는 동시에, 전송된 상기 레이저 광의 스폿 사이즈를 변경하는 스폿 사이즈 컨버터를 구비하고 있고,
상기 제 1 전극 및 상기 제 2 전극은 상기 반도체 레이저의 전극인
광 반도체 장치. - 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 광 반도체 장치와, 상기 연신 배선 패턴에 접속된 고주파 기판을 구비한
광 모듈. - 반도체 기판에 적어도 1개의 광 소자가 형성된 광 반도체 칩과, 상기 광 소자의 제 1 전극 및 제 2 전극에 접속되는 동시에, 상기 광 반도체 칩의 외측으로 연신된 연신 배선 패턴을 구비한 광 반도체 장치를 제조하는 광 반도체 장치의 제조 방법에 있어서,
상기 광 반도체 칩의 표면측에 상기 제 1 전극 및 상기 제 2 전극이 배치된 상기 광 소자를 형성하는 동시에, 상기 제 1 전극의 일부 및 상기 제 2 전극의 일부를 노출하는 개구가 형성된 패시베이션층을 형성하는 광 소자 형성 공정과,
상기 패시베이션층의 표면에 또는 상기 패시베이션층의 표면으로부터 떨어진 위치에 상기 광 반도체 칩의 외측으로 연신된 상기 연신 배선 패턴을 형성하는 연신 배선 패턴 형성 공정을 포함하는
광 반도체 장치의 제조 방법. - 제 10 항에 있어서,
상기 연신 배선 패턴 형성 공정은 상기 제 1 전극 및 상기 제 2 전극에 접속된 제 1 금속층을 형성하는 제 1 금속층 형성 공정과,
상기 제 1 금속층 형성 공정에서 형성된 상기 제 1 금속층을 급전층으로서 도금하는 것에 의해, 상기 제 1 금속층의 표면에 제 2 금속층을 형성하는 제 2 금속층 형성 공정을 포함하는
광 반도체 장치의 제조 방법. - 제 10 항 또는 제 11 항에 있어서,
상기 연신 배선 패턴은 상기 광 반도체 칩의 일단측으로부터만 외측으로 연신되어 있고,
상기 광 소자 형성 공정에 있어서, 상기 광 반도체 칩이 형성되는 칩 영역이 상기 반도체 기판에 복수 배치되어 있고,
인접하는 적어도 2개의 상기 칩 영역에는, 상기 연신 배선 패턴이 외측으로 연신되어 있는 상기 광 반도체 칩의 일단인 연신 배선 배치단이 서로 대향하도록 상기 광 소자가 형성되어 있는
광 반도체 장치의 제조 방법. - 제 12 항에 있어서,
상기 광 소자 형성 공정은 상기 연신 배선 배치단이 인접하는 상기 칩 영역 사이에 드라이 에칭에 의해 칩 분리 홈을 형성하는 분리 홈 형성 공정을 포함하는
광 반도체 장치의 제조 방법. - 제 13 항에 있어서,
상기 연신 배선 패턴 형성 공정에 있어서, 일방의 칩 영역에 형성된 상기 광 반도체 칩의 상기 연신 배선 패턴은, 인접하는 다른 칩 영역에 형성된 상기 광 반도체 칩에 상기 칩 분리 홈을 넘어서 연신되어 형성되어 있는
광 반도체 장치의 제조 방법. - 제 13 항 또는 제 14 항에 있어서,
상기 광 반도체 칩은 상기 광 소자로서 반도체 레이저가 형성되어 있고,
상기 반도체 레이저의 레이저 광이 출사되는 측과 반대의 후단부면은, 상기 분리 홈 형성 공정에서 형성된 상기 칩 분리 홈의 측면이며,
상기 광 소자 형성 공정은 상기 분리 홈 형성 공정 후에, 상기 반도체 레이저의 상기 후단부면에 상기 레이저 광을 반사하는 반사막을 피복하는 후단부면 반사막 형성 공정을 포함하는
광 반도체 장치의 제조 방법.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2018/041093 WO2020095355A1 (ja) | 2018-11-06 | 2018-11-06 | 光半導体装置、光モジュール及び光半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210037724A true KR20210037724A (ko) | 2021-04-06 |
| KR102388885B1 KR102388885B1 (ko) | 2022-04-20 |
Family
ID=70610915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217008141A KR102388885B1 (ko) | 2018-11-06 | 2018-11-06 | 광 반도체 장치, 광 모듈 및 광 반도체 장치의 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11929590B2 (ko) |
| JP (1) | JP7123161B2 (ko) |
| KR (1) | KR102388885B1 (ko) |
| CN (1) | CN112913092B (ko) |
| WO (1) | WO2020095355A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102457177B1 (ko) * | 2020-01-23 | 2022-10-24 | 한국전자통신연구원 | 광 송신 모듈 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6450590A (en) * | 1987-08-21 | 1989-02-27 | Mitsubishi Electric Corp | Semiconductor laser |
| JP2003264334A (ja) * | 2002-03-08 | 2003-09-19 | Hitachi Ltd | 半導体レーザ素子及び半導体レーザモジュール |
| JP2013077753A (ja) * | 2011-09-30 | 2013-04-25 | Sumitomo Electric Device Innovations Inc | 半導体レーザ及びその製造方法 |
| JP2016181542A (ja) | 2015-03-23 | 2016-10-13 | 日本電信電話株式会社 | 高周波伝送線路および光回路 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3739408A1 (de) * | 1987-11-20 | 1989-06-01 | Siemens Ag | Laserchipaufbau |
| JPH09172221A (ja) | 1995-12-18 | 1997-06-30 | Oki Electric Ind Co Ltd | 光半導体素子の実装構造 |
| JP2001209017A (ja) * | 1999-11-15 | 2001-08-03 | Mitsubishi Electric Corp | 光電変換半導体装置 |
| JP3670220B2 (ja) * | 2001-05-10 | 2005-07-13 | 日本電信電話株式会社 | 半導体装置の製造方法 |
| CN100546038C (zh) * | 2006-07-07 | 2009-09-30 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| JP2009224711A (ja) | 2008-03-18 | 2009-10-01 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JP5439953B2 (ja) * | 2008-10-30 | 2014-03-12 | ソニー株式会社 | 半導体レーザおよびその製造方法 |
| JP4444368B1 (ja) * | 2009-07-30 | 2010-03-31 | 古河電気工業株式会社 | 集積型半導体レーザ素子および半導体レーザモジュールならびに光伝送システム |
| JP2011077339A (ja) * | 2009-09-30 | 2011-04-14 | Sony Corp | 半導体レーザ |
| CN102237636B (zh) * | 2010-04-26 | 2013-08-14 | 无锡亮源激光技术有限公司 | 多管串联半导体激光模块及其制造方法 |
| JP5625918B2 (ja) | 2011-01-04 | 2014-11-19 | 富士通株式会社 | 光受信装置および光送信装置 |
| JP6609937B2 (ja) | 2015-02-27 | 2019-11-27 | 沖電気工業株式会社 | 光電変換回路 |
| JP6881745B2 (ja) | 2016-04-25 | 2021-06-02 | 住友電工デバイス・イノベーション株式会社 | 光半導体装置 |
| CN107306009B (zh) | 2016-04-25 | 2021-04-13 | 住友电工光电子器件创新株式会社 | 在承载体上提供共面线的光发射器 |
-
2018
- 2018-11-06 CN CN201880097440.XA patent/CN112913092B/zh active Active
- 2018-11-06 KR KR1020217008141A patent/KR102388885B1/ko active IP Right Grant
- 2018-11-06 JP JP2020556381A patent/JP7123161B2/ja active Active
- 2018-11-06 WO PCT/JP2018/041093 patent/WO2020095355A1/ja active Application Filing
- 2018-11-06 US US17/264,421 patent/US11929590B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6450590A (en) * | 1987-08-21 | 1989-02-27 | Mitsubishi Electric Corp | Semiconductor laser |
| JP2003264334A (ja) * | 2002-03-08 | 2003-09-19 | Hitachi Ltd | 半導体レーザ素子及び半導体レーザモジュール |
| JP2013077753A (ja) * | 2011-09-30 | 2013-04-25 | Sumitomo Electric Device Innovations Inc | 半導体レーザ及びその製造方法 |
| JP2016181542A (ja) | 2015-03-23 | 2016-10-13 | 日本電信電話株式会社 | 高周波伝送線路および光回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102388885B1 (ko) | 2022-04-20 |
| WO2020095355A1 (ja) | 2020-05-14 |
| CN112913092A (zh) | 2021-06-04 |
| JPWO2020095355A1 (ja) | 2021-09-02 |
| US11929590B2 (en) | 2024-03-12 |
| CN112913092B (zh) | 2023-12-19 |
| US20210313765A1 (en) | 2021-10-07 |
| JP7123161B2 (ja) | 2022-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5357122A (en) | Three-dimensional optical-electronic integrated circuit device with raised sections | |
| US10168474B2 (en) | Method of manufacturing optical input/output device | |
| JP2020521186A (ja) | 光相互接続装置及び光相互接続装置の作製方法 | |
| US20110286692A1 (en) | Optical waveguide device and method of manufacturing the same | |
| US9052479B2 (en) | Optical board, method for manufacturing the same, and optical module | |
| US8981413B2 (en) | Optical communication module and method for making the same | |
| US20090304323A1 (en) | Optical coupling structure and substrate with built-in optical transmission function, and method of manufacturing the same | |
| JP7112254B2 (ja) | 半導体モジュールおよび半導体モジュールを用いた通信方法 | |
| KR102388885B1 (ko) | 광 반도체 장치, 광 모듈 및 광 반도체 장치의 제조 방법 | |
| US5544269A (en) | Optical transmission module and method of forming the same | |
| US9158067B2 (en) | Optical board, method for manufacturing the same, and optical module structure | |
| JP4915303B2 (ja) | 光導波路の製造方法及び光モジュールの製造方法 | |
| JPH0567769A (ja) | ３次元光電子集積回路装置 | |
| JP3434473B2 (ja) | 光モジュール用シリコンプラットフォーム | |
| US11630270B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2000156510A (ja) | 光半導体素子および光半導体素子の製造方法ならびに光電子装置 | |
| JP2003243777A (ja) | アレイ型半導体レーザ装置及び半導体レーザモジュール | |
| KR100265858B1 (ko) | 반도체 레이저와 광검출기가 단일칩에 집적된 파장 분할 다중화 소자 | |
| JP4053453B2 (ja) | 光モジュール | |
| KR101917665B1 (ko) | 반도체 레이저 구동 회로 칩이 집적된 광송신 장치 및 그 제조 방법 | |
| JPH1154785A (ja) | 波長分離型受光素子およびそれを用いる光通信用モジュール | |
| JP2001036098A (ja) | 半導体装置及びその製造方法 | |
| JP2002299680A (ja) | 半導体受光素子及び受光モジュール | |
| KR100619337B1 (ko) | 파장선택 박막을 이용한 광송수신 모듈 및 그 제조방법 | |
| JP2021174917A (ja) | 配線基板およびモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |