WO2020095355A1 - 光半導体装置、光モジュール及び光半導体装置の製造方法 - Google Patents

光半導体装置、光モジュール及び光半導体装置の製造方法 Download PDF

Info

Publication number
WO2020095355A1
WO2020095355A1 PCT/JP2018/041093 JP2018041093W WO2020095355A1 WO 2020095355 A1 WO2020095355 A1 WO 2020095355A1 JP 2018041093 W JP2018041093 W JP 2018041093W WO 2020095355 A1 WO2020095355 A1 WO 2020095355A1
Authority
WO
WIPO (PCT)
Prior art keywords
optical semiconductor
optical
chip
electrode
semiconductor device
Prior art date
Application number
PCT/JP2018/041093
Other languages
English (en)
French (fr)
Inventor
喜之 小川
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to KR1020217008141A priority Critical patent/KR102388885B1/ko
Priority to JP2020556381A priority patent/JP7123161B2/ja
Priority to PCT/JP2018/041093 priority patent/WO2020095355A1/ja
Priority to US17/264,421 priority patent/US11929590B2/en
Priority to CN201880097440.XA priority patent/CN112913092B/zh
Publication of WO2020095355A1 publication Critical patent/WO2020095355A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0203—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02335—Up-side up mountings, e.g. epi-side up mountings or junction up mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0268—Integrated waveguide grating router, e.g. emission of a multi-wavelength laser array is combined by a "dragon router"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0427—Electrical excitation ; Circuits therefor for applying modulation to the laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06209—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes in single-section lasers
    • H01S5/06213—Amplitude modulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06226—Modulation at ultra-high frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4087—Array arrangements, e.g. constituted by discrete laser diodes or laser bar emitting more than one wavelength

Definitions

  • the present application relates to an optical semiconductor device and an optical module.
  • FIG. 7 of Patent Document 1 discloses a multi-channel optical transmitter (optical module) that outputs an optical signal in which optical signals of four wavelengths are multiplexed.
  • the multi-channel optical transmitter disclosed in FIG. 7A of Patent Document 1 is an optical device in which four wavelengths (four channels) of a direct modulation distributed feedback laser (DML: Direct Modulated Distributed Feedback Laser) are formed.
  • DML Direct Modulated Distributed Feedback Laser
  • An element chip optical semiconductor device
  • a wiring board high-frequency board
  • driver IC Integrated Circuit
  • the plates are connected by 8 wires. Further, the multi-channel optical transmitter disclosed in FIG. 7 (a) of Patent Document 1 is connected to a p-type semiconductor substrate of DML in order to achieve impedance matching with the output impedance of a driving driver IC of 50 ⁇ . Equipped with a terminating resistor.
  • FIG. 7C of Patent Document 1 shows a multi-channel optical transmitter in which a chip of an optical element having four DMLs and a high-frequency circuit board (high-frequency substrate) are flip-chip bonded by gold bumps. It is disclosed. The wiring formed on the back surface of the high frequency circuit board and the anode and cathode electrodes of the four DMLs are connected by gold bumps.
  • an optical semiconductor device having four DMLs and a high frequency circuit board (high frequency substrate) are flip-chip bonded by gold bumps. That is, they are connected by a flip chip mounting method. It is generally known that in such a flip-chip mounting method, the line between the driving driver IC and the like and the optical semiconductor device becomes short and the high frequency characteristics are improved. However, there is a current situation that the mounting method using bumps cannot be easily applied due to concerns about reliability. There is also a mounting method in which an optical semiconductor device formed with a junction-down structure is turned upside down and connected with bumps, but there are concerns about reliability and the like, which cannot be easily applied.
  • the technique disclosed in the present specification aims at obtaining an optical semiconductor device which can be connected to a high frequency substrate by a route shorter than wire connection without using a flip-chip mounting method when connecting the optical semiconductor device to the high frequency substrate. To aim.
  • An example of an optical semiconductor device disclosed in the specification of the present application is an optical semiconductor chip in which at least one optical element is formed on a semiconductor substrate, and an optical semiconductor chip which is connected to a first electrode and a second electrode of the optical element.
  • An optical semiconductor device having an extended wiring pattern extending outward. The first electrode and the second electrode are formed on the surface side of the optical semiconductor chip, and the extended wiring pattern is arranged on the surface of the optical semiconductor chip or at a position apart from the surface.
  • An example of an optical semiconductor device disclosed in the specification of the present application is connected to the first electrode and the second electrode of an optical element and includes an extended wiring pattern extended to the outside of the optical semiconductor chip.
  • FIG. 3 is a diagram showing an optical semiconductor device and an optical module according to the first embodiment. It is a figure which shows the semiconductor laser of FIG.
  • FIG. 2 is a sectional view taken along the line AA in FIG. 1.
  • FIG. 2 is a sectional view taken along line BB in FIG. 1.
  • FIG. 3 is a diagram showing four optical semiconductor chips before separation and an extended wiring pattern according to the first embodiment.
  • FIG. 3 is a diagram showing two optical semiconductor devices after chip separation according to the first embodiment.
  • FIG. 6 is a diagram illustrating a process of forming an extended wiring pattern according to the first embodiment.
  • FIG. 6 is a diagram illustrating a process of forming an extended wiring pattern according to the first embodiment.
  • FIG. 6 is a diagram illustrating a process of forming an extended wiring pattern according to the first embodiment.
  • FIG. 6 is a diagram illustrating a process of forming an extended wiring pattern according to the first embodiment.
  • FIG. 6 is a diagram illustrating a process of forming an extended wiring pattern according to the first embodiment.
  • FIG. 6 is a diagram illustrating a process of forming an extended wiring pattern according to the first embodiment.
  • FIG. 6 is a diagram illustrating a process of forming an extended wiring pattern according to the first embodiment.
  • FIG. 6 is a diagram illustrating a process of forming an extended wiring pattern according to the first embodiment.
  • FIG. 6 is a diagram illustrating a process of forming an extended wiring pattern according to the first embodiment.
  • FIG. 3 is a diagram showing another optical semiconductor device and another optical module according to the first embodiment.
  • FIG. 7 is a diagram showing an optical semiconductor device and an optical module according to the second embodiment.
  • FIG. 7 is a diagram showing two optical semiconductor chips before separation and an extended wiring pattern according to the second embodiment.
  • FIG. 9 is a diagram showing an optical semiconductor device and an optical module according to a third embodiment. It is a figure which shows the light receiving element of FIG. It is a figure which shows two optical semiconductor chips before isolation
  • Embodiment 1 is a diagram showing an optical semiconductor device and an optical module according to the first embodiment
  • FIG. 2 is a diagram showing the semiconductor laser of FIG. 3 is a sectional view taken along the line AA in FIG. 1
  • FIG. 4 is a sectional view taken along the line BB in FIG.
  • FIG. 5 is a diagram showing four optical semiconductor chips before separation according to the first embodiment and extended wiring patterns
  • FIG. 6 is a diagram showing two optical semiconductor devices after chip separation according to the first embodiment. ..
  • the optical semiconductor device 90 includes an optical semiconductor chip 1 in which an optical element is formed on a semiconductor substrate, and an extended wiring pattern 3 which is connected to an electrode of the optical element and extends outside the outer periphery of the optical semiconductor chip 1. I have it.
  • the optical module 100 includes an optical semiconductor device 90 and the high frequency substrate 2 connected to the extended wiring pattern 3 of the optical semiconductor device 90.
  • FIG. 1 shows an example in which the optical semiconductor chip 1 is an integrated semiconductor laser chip 15 in which four semiconductor lasers 6 are integrated.
  • FIG. 1 shows an example in which the extended wiring pattern 3 extends outward from only one end side of the optical semiconductor chip 1.
  • One end of the optical semiconductor chip 1 in which the extended wiring pattern 3 extends outward is an extended wiring arrangement end.
  • the integrated semiconductor laser chip 15, which is the optical semiconductor chip 1, has four semiconductor lasers 6, four waveguides 7 for transmitting the optical signal output from each semiconductor laser 6, and four waveguides 7 coupled to each other for transmission. And one spot size converter 8 for changing the spot size of the optical signal.
  • the four semiconductor lasers 6 are direct modulation distributed feedback lasers.
  • the distributed feedback laser uses a diffraction grating that gives a periodic change in refractive index to select and emit light of a single wavelength.
  • the direct modulation distributed feedback laser is provided with a diffraction grating, and the driver for driving the semiconductor laser 6 turns on and off the driving voltage to oscillate (emit) and non-oscillate (non-emit) the laser light to modulate it.
  • the semiconductor laser 6 includes a p-type InP substrate 30, a p-type clad layer 31, a diffraction grating layer 32 forming a diffraction grating, an active layer 33, a current blocking layer 34, an n-type clad layer 35, a contact layer 37, and an insulating layer.
  • the film 36, an anode electrode 39a formed on the back surface of the InP substrate 30, an anode electrode 39b formed on the surface of the insulating film 36, and a cathode electrode 38 formed on the surface of the contact layer 37 are provided.
  • the anode electrode 39a and the anode electrode 39b are connected.
  • the mesa stripe 40 is formed by the two laser separation grooves 41.
  • the four semiconductor lasers 6 output, for example, 1.3 ⁇ m band laser light by the diffraction grating layer 32.
  • the wavelengths output from the respective semiconductor lasers 6 formed on the integrated semiconductor laser chip 15 are different, and the integrated semiconductor laser chip 15 multiplexes four wavelengths and outputs an optical signal.
  • the passivation layer 51 is formed on the surface of the integrated semiconductor laser chip 15, the passivation layer 51 is omitted in FIG.
  • a front end face on the side where an optical signal is output is covered with a non-reflective film 43, and a rear end face opposite to the front end face is covered with a high reflection film 42 for reflecting laser light.
  • the high reflection film 42 is formed on the laser rear end surface 46, which is the side surface of the chip separation groove 45 that separates the two pre-separation integrated semiconductor laser chips 15 formed adjacent to each other.
  • the non-reflective film 43 is an optical material film that allows laser light to pass through the laser rear end face 46 without being reflected.
  • the extended wiring pattern 3 is formed so as not to contact the surface of the passivation layer 51 formed on the surface opposite to the back surface of the integrated semiconductor laser chip 15.
  • the extended wiring pattern 3 is connected to the cathode electrode 38 of the semiconductor laser 6 through the opening of the passivation layer 51, and the extended wiring pattern 3 is connected to the anode electrode 39b of the semiconductor laser 6 through the opening of the passivation layer 51.
  • the wiring 5 is provided.
  • the extended wiring pattern 3 extends outside the laser rear end face 46 of the semiconductor laser 6.
  • the anode electrode 39b is shown by a white broken rectangle for the sake of clarity. Since the integrated semiconductor laser chip 15 includes four semiconductor lasers 6, it has a total of eight extended wirings 4 and 5.
  • the high frequency substrate 2 has a plurality of metal wirings 22 and 23 formed on the surface of a substrate 21 made of ceramic or the like.
  • metal wirings 22 connected to each cathode electrode 38 of the semiconductor laser 6 via the extended wiring 4 and four metal wirings 22 connected to each anode electrode 39b of the semiconductor laser 6 via the extended wiring 5.
  • the extended wirings 4 and 5 which are the extended wiring patterns 3 of the optical semiconductor chip 1 are connected to the metal wirings 22 and 23 of the high frequency substrate 2 by thermocompression bonding.
  • the other ends of the metal wires 22 and 23 to which the extended wires 4 and 5 are not connected are connected to an external device equipped with a driver or the like for driving the semiconductor laser 6 by a gold wire or the like (not shown).
  • a high frequency voltage for driving the semiconductor laser 6 is applied to the metal wirings 22 and 23 of the high frequency substrate 2.
  • a high frequency voltage of 12.5 GHz at maximum is applied to the metal wirings 22 and 23 of the high frequency substrate 2.
  • FIG. 1 shows an example in which gold balls (Au balls) 24 are formed on the surface of the extended wiring 4, that is, the surface opposite to the surface of the high-frequency substrate 2 facing the surface of the metal wiring 22.
  • the gold ball 24 is used when connecting to a wire or the like of an external device in the shortest distance. Since the gold ball 24 formed on the surface of the extended wiring 4 is larger than the gold bump of Patent Document 1, even if the gold ball 24 is used, highly reliable connection with an external device is possible.
  • the gold ball 24 may be formed on the surface of the extended wiring 5 (see FIG. 21).
  • the arrangement of the four optical semiconductor chips 1a, 1b, 1c, 1d and the extended wiring pattern 3 before separation will be described with reference to FIG.
  • a plurality of chip regions are arranged on the same semiconductor substrate (InP substrate 30), and the optical semiconductor chip 1 is formed in each chip region.
  • the chip area is, for example, an area indicated by a solid line on the outer periphery of the optical semiconductor chip 1.
  • the optical semiconductor chips 1a and 1b are arranged so that the laser rear end faces 46 face each other with the chip separation groove 45 interposed therebetween.
  • the extended wirings 4 and 5, which are the extended wiring patterns 3 of the optical semiconductor chip 1a, extend beyond the chip separation groove 45 to the optical semiconductor chip 1b.
  • the optical semiconductor chip 1b is formed on the semiconductor substrate (InP substrate 30) with the optical semiconductor chip 1a rotated by 180 °.
  • the optical semiconductor chips 1c and 1d are formed with the optical semiconductor chips 1a and 1b moved in parallel with the scribe line 47 interposed therebetween.
  • the front end faces of the optical semiconductor chips 1b and 1d face the front end faces of the optical semiconductor chips 1e and 1f with the scribe line 47 interposed therebetween. Therefore, the front end faces of the adjacent optical semiconductor chips 1 face each other, and the laser rear end faces 46 of the adjacent optical semiconductor chips 1 face each other.
  • the laser rear end face 46 of the optical semiconductor chip 1 is also an extended wiring arrangement end because it is one end of the optical semiconductor chip 1 in which the extended wiring pattern 3 extends outward.
  • a plurality of basic arrangements of the optical semiconductor chips 1a and 1b are arranged on the semiconductor substrate via the scribe line 47.
  • a scribe line 47 (not shown) is also formed on the outer periphery that is not in contact with the chip separation groove 45 of the optical semiconductor chip 1a and the scribe line 47 separating the optical semiconductor chip 1c.
  • a scribe line 47 (not shown) is also formed on the outer periphery that is not in contact with the chip separation groove 45 in the optical semiconductor chips 1b, 1c, and 1d and the scribe line 47 that separates another adjacent optical semiconductor chip. ..
  • the scribe line 47 has the passivation layer 51 and the insulating film 36 removed by etching.
  • the portion of the extended wiring 4 that extends outside the optical semiconductor chip 1 is a first extended portion
  • the portion of the extended wiring 5 that extends outside the optical semiconductor chip 1 is a second extended portion
  • the space between the first stretched portion and the second stretched portion is wider than one of the widths of the first stretched portion and the second stretched portion in the direction perpendicular to the stretching direction.
  • the widths of the first stretched portion and the second stretched portion may be the same or different. 1, 5, and 6 show examples in which the first stretched portion and the second stretched portion are arranged in parallel.
  • the stretched wiring patterns 3 in the basic arrangement optical semiconductor chips 1a and 1b that are adjacent to each other with the chip separation groove 45 interposed therebetween are rotated by 180 °. It can be formed in the open state.
  • FIG. 6 shows the two optical semiconductor chips 1a and 1b and the optical semiconductor devices 90a and 90b in a state in which the extended wiring patterns 3 are moved in parallel so as to be separated from the laser rear end face 46 of the other optical semiconductor chip 1. ..
  • optical element forming step at least one optical element is formed on the semiconductor substrate.
  • the integrated semiconductor laser chip 15 four semiconductor lasers 6, four waveguides 7, and one spot size converter 8 are formed on the p-type InP substrate 30 in the optical element forming process.
  • each structure of four semiconductor lasers 6, four waveguides 7, and one spot size converter 8 is formed on the InP substrate 30 (optical element structure forming step).
  • the passivation layer 51 is formed on the surface opposite to the back surface of the InP substrate 30 (passivation layer forming step).
  • the chip separation groove 45 is formed by dry etching so as to form a part of the rear end surface (laser rear end surface 46) of the adjacent integrated semiconductor laser chip 15 (separation groove forming step).
  • the separation groove forming step is a step of forming the chip separation groove 45 by dry etching between the chip regions where the extended wiring arrangement ends are adjacent to each other.
  • the high reflection film 42 is coated on the laser rear end face 46 of the integrated semiconductor laser chip 15 (rear end face reflection film forming step).
  • An opening for exposing a part of the surface of the cathode electrode 38 and the anode electrode 39a connected to the extended wiring pattern 3 is formed in the passivation layer 51 (surface electrode exposing step).
  • the extended wiring pattern 3 is formed by extending to the adjacent optical semiconductor chip 1 beyond the chip separation groove 45 (extended wiring pattern forming step).
  • the extended wiring pattern 3 has a structure in which, for example, a two-layer resist is used so that at least the extended wiring pattern 3 outside the region of the own chip does not contact the passivation layer 51 of another chip and floats in the air.
  • the extended wiring pattern 3 of the optical semiconductor chip 1a is arranged so as to extend to the optical semiconductor chip 1b without contacting the passivation layer 51 of the optical semiconductor chip 1b.
  • the extended wiring pattern 3 of the optical semiconductor chip 1b is extended to the optical semiconductor chip 1a without contacting the passivation layer 51 of the optical semiconductor chip 1a. Details of the step of forming the extended wiring pattern 3 will be described later.
  • the scribe line 47 and the bottom surface of the chip separating groove 45 are separated by a dicing device (chip separating step).
  • the chip separating step the scribe line 47 is cut by a dicing device, and from the back surface side of the semiconductor substrate on which the extended wiring pattern 3 is not formed to the bottom surface of the chip separating groove 45, by the dicing device, individual optical semiconductor chips are obtained. 1a, 1b, 1c, 1d are separated.
  • the chips are individually separated in the chip separating step, a structure in which the extended wiring pattern 3 extends to the outside of the own chip as shown in FIG. 6 is formed.
  • the front end face side of the integrated semiconductor laser chip 15 is cleaved, and the cleaved end face is covered with the antireflection film 43 (front end face film forming step).
  • the non-reflective film 43 is an optical material film that allows laser light to pass through the laser rear end face 46 without being reflected. Covering the rear end surface of the integrated semiconductor laser chip 15, that is, the laser rear end surface 46 with the high-reflective film 42 after the chip separation step without performing the rear end surface reflection film forming step is performed by arranging it outside the chip. Difficult due to the extended wiring pattern 3. Therefore, as described above, during the wafer process before the chip separation process, that is, in the rear facet reflection film forming process, the laser rear facet 46 of the integrated semiconductor laser chip 15 is covered with the high reflection film 42.
  • the extended wirings 4 and 5 which are the extended wiring patterns 3 of the optical semiconductor chip 1 are connected to the metal wirings 22 and 23 of the high frequency substrate by thermocompression bonding (high frequency substrate connecting step).
  • the gold balls 24 are formed on the surfaces of the extended wirings 4 and 5 (gold ball forming step). If the gold balls 24 are not formed on the surfaces of the extended wirings 4 and 5, the gold ball forming step is not executed.
  • FIGS. 7 to 14 show cross sections taken along the line CC in FIG.
  • FIG. 7 shows a state in which the above-described optical element forming process is completed.
  • the passivation layer 51 is an insulating film made of SiO 2 , Si 3 N 4, or the like.
  • the left side of the broken line 57 is the optical semiconductor chip 1a, and the right side of the broken line 57 is the optical semiconductor chip 1b.
  • the first resist pattern forming step which is the first step of the extended wiring pattern forming step, a resist is applied on the entire surface as shown in FIG. 8 and a resist pattern 52a is formed by exposure and development.
  • the resist pattern 52a is a pattern in which an opening for exposing the surface electrode exposed portion exposed by the opening of the passivation layer 51 in the cathode electrode 38 and the anode electrode 39b which are the surface electrodes of the optical semiconductor chip 1 is formed.
  • FIG. 8 shows an example in which the openings of the passivation layer 51 and the openings of the resist pattern 52a are not displaced.
  • the cross section of the cathode electrode 38 shown in FIG. 8 is a cross section at a portion where the cathode electrode 38 and the extended wiring 4 are connected.
  • the first metal layer 53 is formed on the entire surface as shown in FIG.
  • the first metal layer 53 is, for example, a two-layer film including a Ti film and an Au film.
  • the Ti film is in contact with the cathode electrode 38 and the anode electrode 39b which are the surface electrodes of the optical semiconductor chip 1, and the Au film is formed on the surface of the Ti film.
  • a resist is applied on the entire surface as shown in FIG. 10, and a resist pattern 52b is formed by exposure and development.
  • openings having the same shape as the surface shape of the extended wiring pattern 3, that is, the surface shape of the extended wirings 4 and 5 are formed.
  • the surface shape of the extended wiring pattern 3 is the shape of the extended wiring pattern 3 shown in FIG.
  • the second metal layer forming step which is the fourth step of the extended wiring pattern forming step
  • the second metal layer 54 is formed as shown in FIG. 11 by plating the first metal layer 53 as a power feeding layer.
  • broken lines 58a to 58b indicate the extended wiring 4
  • broken lines 58b to 58c indicate the extended wiring 5.
  • the extended wiring 4 and the extended wiring 5 are separated from each other, the extended wiring 5 is arranged on the front side of the paper of FIG. 11 in the cross section CC of FIG. Are arranged, the extended wiring 4 and the extended wiring 5 are seen to overlap each other.
  • the first metal layer 53 is the surface electrode of the optical semiconductor chip 1 (cathode electrode 38).
  • the barrier metal serves as a barrier metal that prevents alloying of the anode electrode 39b) with the second metal layer 54.
  • the second resist pattern removing step which is the fifth step of the extended wiring pattern forming step
  • the resist pattern 52b formed on the surface of the first metal layer 53 as shown in FIG. 12 is removed.
  • the first metal layer processing step which is the sixth step of the extended wiring pattern forming step
  • the first metal layer 53 is removed by milling or the like as shown in FIG.
  • the resist pattern 52a formed on the surface of the passivation layer 51 and the chip separation groove 45 is removed as shown in FIG.
  • the steps other than the high frequency substrate connecting step in the manufacturing method of the optical module 100 that is, the optical element forming step, the extended wiring pattern forming step, the chip separating step, and the front end face film forming step are manufacturing methods for manufacturing the optical semiconductor device 90. Of each step. Therefore, in the method of manufacturing the optical module 100, the high frequency substrate connecting step is performed after the method of manufacturing the optical semiconductor device 90 is performed.
  • the optical semiconductor device 90 of the first embodiment is provided with the extended wiring pattern 3 which is connected to the surface electrodes (cathode electrode 38, anode electrode 39b) of the optical semiconductor chip 1 and extends outside the outer periphery of the optical semiconductor chip 1. Therefore, unlike the wire connection in which a loop is generated when connecting to the high frequency substrate 2 by the extended wiring pattern 3, it is possible to connect to the high frequency substrate through a path shorter than the wire connection. Since the optical semiconductor device 90 of the first embodiment can be connected to the high frequency substrate by a path shorter than the wire connection, reflection of a signal that drives the optical semiconductor device 90 can be suppressed to a minimum, and the high frequency characteristics of the optical semiconductor device 90 can be reduced. Can be improved.
  • the optical semiconductor device 90 of the first embodiment is provided with the extended wiring pattern 3 which is connected to the surface electrodes (cathode electrode 38, anode electrode 39b) of the optical semiconductor chip 1 and extends outside the outer periphery of the optical semiconductor chip 1. Therefore, it is possible to connect to the high frequency substrate 2 through a path shorter than wire connection without using the flip chip mounting method.
  • the optical module 100 according to the first embodiment includes the optical semiconductor device 90, unlike the wire connection that causes a loop when connecting to the high-frequency board 2 by the extended wiring pattern 3, the high-frequency board has a shorter path than the wire connection. Can be connected to. Since the optical module 100 according to the first embodiment can be connected to the high-frequency substrate through a path shorter than the wire connection, reflection of a signal that drives the optical semiconductor device 90 can be suppressed to a minimum, and the high-frequency characteristics and the optical characteristics of the optical semiconductor device 90 The high frequency characteristics of the module 100 can be improved.
  • the optical semiconductor device 90 is connected to the surface electrodes (cathode electrode 38, anode electrode 39b) of the optical semiconductor chip 1 and extended wiring extending outside the outer periphery of the optical semiconductor chip 1. Since the pattern 3 is provided, the optical semiconductor device 90 can be connected to the high frequency substrate 2 through a path shorter than wire connection without using the flip chip mounting method.
  • the optical semiconductor chip 1 is not limited to the integrated semiconductor laser chip 15 shown in FIG. 1, but may be another integrated semiconductor laser chip.
  • FIG. 15 is a diagram showing another optical semiconductor device and another optical module according to the first embodiment.
  • the optical semiconductor chip 1 shown in FIG. 15 is an integrated semiconductor laser chip 16 in which four semiconductor lasers 6 of the optical semiconductor chip 1 are integrated and a monitor light receiving element 9 for monitoring the output of laser light is arranged in the waveguide 7. is there.
  • the integrated semiconductor laser chip 16 is different from the integrated semiconductor laser chip 15 in that the monitor light receiving element 9 is arranged in the waveguide 7.
  • the monitor light receiving element 9 may be formed monolithically on the surface of the waveguide 7, or a light receiving element previously created may be bonded with an adhesive material. In the integrated semiconductor laser chip 16, since the monitor light receiving element 9 is arranged in the waveguide 7, it is possible to monitor the laser light output of each semiconductor laser 6.
  • the extended wiring pattern 3 before chip separation shows an example of a structure in which the passivation layer 51 of the own chip region and the passivation layer 51 of another chip adjacent to the chip are not in contact with each other and float in the air as shown in FIG.
  • the extended wiring pattern 3 before chip separation may have a structure of floating in the air without coming into contact with the passivation layer 51 of another chip adjacent at least outside the region of the own chip. .. That is, in the optical semiconductor chip 1 a of FIG. 14, the extended wiring pattern 3 (extended wiring 4, 5) may be formed so as to contact the passivation layer 51.
  • the resist pattern 52a is formed so as to cover the chip separation groove 45, in the optical semiconductor chip 1b adjacent to the optical semiconductor chip 1a via the chip separation groove 45, the surface electrode (cathode) of the optical semiconductor chip 1a is formed.
  • the extended wiring pattern 3 connected to the electrode 38 and the anode electrode 39b) may have a structure of floating in the air without coming into contact with the passivation layer 51 of the optical semiconductor chip 1b.
  • the optical semiconductor device 90 of the first embodiment includes the optical semiconductor chip 1 in which at least one optical element (semiconductor laser 6) is formed on the semiconductor substrate (InP substrate 30), and the optical element (semiconductor laser 6). ), Which is connected to the first electrode (cathode electrode 38) and the second electrode (anode electrode 39b), and which extends to the outside of the optical semiconductor chip 1 with the extended wiring pattern 3.
  • the first electrode (cathode electrode 38) and the second electrode (anode electrode 39b) are formed on the surface side of the optical semiconductor chip 1, and the extended wiring pattern 3 is provided on the surface of the optical semiconductor chip 1 or at a position apart from the surface. It is arranged.
  • the optical semiconductor device 90 of the first embodiment is connected to the first electrode (cathode electrode 38) and the second electrode (anode electrode 39b) of the optical element (semiconductor laser 6) and extends to the outside of the optical semiconductor chip 1. Since the extended wiring pattern 3 is provided, when the optical semiconductor device 90 is connected to the high frequency substrate 2, the optical semiconductor device 90 can be connected to the high frequency substrate 2 through a path shorter than wire connection without using a flip chip mounting method.
  • the optical module 100 includes an optical semiconductor device 90 and the high frequency substrate 2 connected to the extended wiring pattern 3.
  • the optical semiconductor device 90 includes an optical semiconductor chip 1 in which at least one optical element (semiconductor laser 6) is formed on a semiconductor substrate (InP substrate 30), and a first electrode (cathode electrode 38) of the optical element (semiconductor laser 6). And an extended wiring pattern 3 connected to the second electrode (anode electrode 39b) and extended to the outside of the optical semiconductor chip 1.
  • the first electrode (cathode electrode 38) and the second electrode (anode electrode 39b) are formed on the surface side of the optical semiconductor chip 1, and the extended wiring pattern 3 is provided on the surface of the optical semiconductor chip 1 or at a position apart from the surface.
  • the optical semiconductor device 90 is connected to the first electrode (cathode electrode 38) and the second electrode (anode electrode 39b) of the optical element (semiconductor laser 6) and the optical semiconductor chip 1 is connected. Since the extended wiring pattern 3 extended to the outside is provided, it is possible to connect to the high frequency substrate 2 through a path shorter than wire connection without using the flip chip mounting method.
  • the method of manufacturing an optical semiconductor device includes an optical semiconductor chip 1 in which at least one optical element (semiconductor laser 6) is formed on a semiconductor substrate (InP substrate 30), and An optical semiconductor device 90 for manufacturing an optical semiconductor device 90 including an extended wiring pattern 3 connected to one electrode (cathode electrode 38) and a second electrode (anode electrode 39b) and extended to the outside of the optical semiconductor chip 1. It is a manufacturing method.
  • the method for manufacturing an optical semiconductor device according to the first embodiment includes an optical element (semiconductor laser 6) in which a first electrode (cathode electrode 38) and a second electrode (anode electrode 39b) are arranged on the front surface side of the optical semiconductor chip 1.
  • the optical semiconductor chip 1 is an example of the optical semiconductor chip 1 in which the four semiconductor lasers 6, the waveguide 7, and the spot size converter 8 are integrated.
  • the optical semiconductor chip 1 includes a plurality of semiconductor lasers 6.
  • the integrated semiconductor laser chip 12 may be integrated.
  • 16 is a diagram showing an optical semiconductor device and an optical module according to the second embodiment
  • FIG. 17 is a diagram showing two optical semiconductor chips before separation and an extended wiring pattern according to the second embodiment.
  • FIG. 17 is a diagram corresponding to FIG. 5 of the first embodiment. 17, the optical semiconductor chip 1b is formed on the semiconductor substrate (InP substrate 30) with the optical semiconductor chip 1a rotated by 180 °.
  • a scribe line 47 (not shown) is formed on the outer periphery of the optical semiconductor chips 1a and 1b which is not in contact with the chip separation groove 45.
  • a plurality of basic arrangements of the optical semiconductor chips 1a and 1b are arranged on the semiconductor substrate via the scribe line 47.
  • the optical semiconductor device 90 according to the second embodiment differs from the optical semiconductor device 90 according to the first embodiment in that the optical semiconductor chip 1 is an integrated semiconductor laser chip 12 in which only a plurality of semiconductor lasers 6 are integrated.
  • the optical semiconductor chip 1 is an integrated semiconductor laser chip 12 in which four semiconductor lasers 6 are integrated.
  • the optical module 100 according to the second embodiment is different from the optical module 100 according to the first embodiment in that the optical semiconductor chip 1 is an integrated semiconductor laser chip 12.
  • the method of manufacturing the optical semiconductor device 90 and the optical module 100 of the second embodiment is the same as the method of manufacturing the optical semiconductor device 90 and the optical module 100 of the first embodiment.
  • the optical semiconductor device 90 of the second embodiment has the same operation and effect as the optical semiconductor device 90 of the first embodiment because the extended wiring pattern 3 is the same as the structure of the first embodiment.
  • the optical module 100 of the second embodiment has the same extended wiring pattern 3 as the structure of the first embodiment, and therefore exhibits the same operation and effect as the optical module 100 of the first embodiment.
  • the optical semiconductor device 90 according to the second embodiment includes the extended wiring pattern 3 which is connected to the surface electrodes (cathode electrode 38, anode electrode 39b) of the optical semiconductor chip 1 and extends outside the outer periphery of the optical semiconductor chip 1. Therefore, it is possible to connect to the high frequency substrate 2 through a path shorter than the wire connection. Since the optical module 100 according to the second embodiment includes the optical semiconductor device 90 according to the second embodiment, the optical module 100 can be connected to the high frequency substrate 2 by a path shorter than wire connection.
  • the optical semiconductor chip 1 is an example of the optical semiconductor chip 1 in which the four semiconductor lasers 6 are integrated. However, the optical semiconductor chip 1 is also an integrated light receiving element chip 14 in which the light receiving element 10 is integrated. Good. 18 is a diagram showing an optical semiconductor device and an optical module according to the third embodiment, and FIG. 19 is a diagram showing the light receiving element of FIG. FIG. 20 is a diagram showing two optical semiconductor chips before separation and an extended wiring pattern according to the third embodiment.
  • the optical semiconductor device 90 of the third embodiment is different from the optical semiconductor device 90 of the first embodiment in that the optical semiconductor chip 1 is an integrated light receiving element chip 14 in which a plurality of light receiving elements 10 are integrated. In the example shown in FIG. 18, the optical semiconductor chip 1 is the integrated photodetector chip 14 in which four photodetectors 10 are integrated.
  • the optical module 100 of the third embodiment is different from the optical module 100 of the first embodiment in that the optical semiconductor chip 1 is the integrated light receiving element chip 14.
  • the light receiving element 10 is, for example, an avalanche photodiode.
  • the light receiving element 10 is a ring-shaped electrode portion 71 formed on the surface of the multilayer reflective layer 61, the multiplication layer 62, the light absorption layer 63, the window layer 64, and the window layer 64 on the n-type InP substrate 60 and surrounding the light receiving portion 70.
  • Surface protection film 68 formed on the surface of the window layer 64 other than the outer peripheral portion of the anode electrode 66, the ring-shaped electrode portion 71, and the light receiving element 10 having the surface of the surface protection film 68 surrounding the outer periphery of the ring-shaped electrode portion 71.
  • the anode electrode 66 has a pad portion 72 connected to the ring-shaped electrode portion 71 via a connecting portion 73.
  • the pad portion 72 of the anode electrode 66 is connected to the extended wiring 5.
  • the pad portion 72 and the connecting portion 73 of the anode electrode 66 are formed on the surface of the insulating film 69.
  • the cathode electrode 65a and the cathode electrode 65b are connected.
  • the surface of the light receiving portion 70 surrounded by the ring-shaped electrode portion 71 is the surface of the surface protective film 68.
  • the extended wiring pattern 3 has a structure in which the extended wiring pattern 3 outside the area of the own chip does not contact the passivation layer 51 of another chip and floats in the air.
  • the extended wiring pattern 3 is connected to the cathode electrode 65b of the light receiving element 10 through the opening of the passivation layer 51, and the extended wiring pattern 3 to the pad portion 72 of the anode electrode 66 of the light receiving element 10 through the opening of the passivation layer 51.
  • the connected extended wiring 5 is provided.
  • the cathode electrode 65b of the light receiving element 10 and the pad portion 72 of the anode electrode 66 are arranged on one end side of the light receiving element 10.
  • the pad portions 72 of the cathode electrode 65b and the anode electrode 66 are arranged close to one of the short sides of the light receiving element 10.
  • the end of the light receiving element 10 on the side where the pad portions 72 of the cathode electrode 65b and the anode electrode 66 are arranged will be referred to as an electrode arrangement end.
  • the extended wiring pattern 3 extends outside the electrode arrangement end. It should be noted that one end of the optical semiconductor chip 1 that is adjacent to and opposes the electrode arrangement end is the electrode arrangement end. Since the extended wiring pattern 3 extends outward from the electrode arrangement end which is one end of the optical semiconductor chip 1, the electrode arrangement end is also the extended wiring arrangement end.
  • the pad portions 72 of the cathode electrode 65b and the anode electrode 66 are shown by white broken rectangles for the sake of clarity. Since the integrated light receiving element chip 14 includes four light receiving elements 10, it has a total of eight extended wirings 4 and 5.
  • the extended wirings 4 and 5 which are the extended wiring patterns 3 of the optical semiconductor chip 1 are connected to the metal wirings 22 and 23 of the high frequency substrate 2 by thermocompression bonding.
  • the other ends of the metal wirings 22 and 23 to which the extended wirings 4 and 5 are not connected are connected to an external device equipped with a circuit for processing a high-frequency light-receiving current generated by the light-receiving element 10 receiving light with a gold wire or the like (not shown). Connected.
  • a high-frequency light-receiving current generated by the light-receiving element 10 flows through the metal wirings 22 and 23 of the high-frequency substrate 2.
  • FIG. 18 shows an example in which the gold balls 24 are not formed on the surfaces of the extended wirings 4 and 5, that is, the surface opposite to the surfaces of the metal wirings 22 and 23 of the high frequency substrate 2. It was
  • FIG. 20 is a diagram corresponding to FIG. 5 of the first embodiment.
  • the optical semiconductor chips 1a and 1b are arranged so that the electrode arrangement ends face each other with the chip separation groove 45 interposed therebetween.
  • the extended wirings 4 and 5, which are the extended wiring patterns 3 of the optical semiconductor chip 1a extend beyond the chip separation groove 45 to the optical semiconductor chip 1b.
  • the extended wirings 4 and 5, which are the extended wiring patterns 3 of the optical semiconductor chip 1b, extend beyond the chip separation groove 45 to the optical semiconductor chip 1a.
  • the optical semiconductor chip 1b is formed on the semiconductor substrate (InP substrate 60) with the optical semiconductor chip 1a rotated by 180 °. In FIG.
  • scribe lines 47 are formed on the outer periphery of the optical semiconductor chips 1a and 1b which are not in contact with the chip separation groove 45.
  • a plurality of basic arrangements of the optical semiconductor chips 1a and 1b are arranged on the semiconductor substrate via the scribe line 47.
  • the method of manufacturing the optical semiconductor device 90 and the optical module 100 of the third embodiment is basically the same as the method of manufacturing the optical semiconductor device 90 and the optical module 100 of the first embodiment.
  • the structure of the light receiving element 10 which is an optical element of the optical semiconductor chip 1 formed below the passivation layer 51 is different from that of the semiconductor laser 6.
  • the method of forming the extended wiring pattern 3 is the same.
  • the steps of the method of manufacturing the optical semiconductor device 90 and the optical module 100 according to the third embodiment different from the first embodiment will be described.
  • the light receiving element 10 does not require a coating process of the optical material film on the laser rear end face 46 and the front end face.
  • the passivation layer forming step, the separation groove forming step, and the surface electrode exposing step are executed. That is, the rear end surface reflection film forming step of the first embodiment is not executed.
  • the extended wiring pattern forming step, the chip separating step, and the high frequency substrate connecting step are executed. That is, the front end face film forming step of the first embodiment is not executed.
  • the integrated photodetector chip 14 does not cover the side surface of the chip separation groove 45 with the high reflection film 42, the depth of the chip separation groove 45 may damage the extended wiring pattern 3 during the chip separation process. Instead, the depth may be such that chips can be separated.
  • the scribe line 47 may be used instead of the chip separation groove 45. In this case, the step of forming the separation groove is unnecessary and the step of forming the optical element can be shortened.
  • the optical semiconductor device 90 according to the third embodiment has the same operation and effect as the optical semiconductor device 90 according to the first embodiment because the extended wiring pattern 3 is the same as the structure according to the first embodiment.
  • the optical module 100 of the third embodiment has the same extended wiring pattern 3 as the structure of the first embodiment, and therefore exhibits the same operation and effect as the optical module 100 of the first embodiment.
  • the optical semiconductor device 90 of the third embodiment is an extended wiring that is connected to the surface electrodes (cathode electrode 65b, pad portion 72 of the anode electrode 66) of the optical semiconductor chip 1 and extends outside the outer periphery of the optical semiconductor chip 1. Since the pattern 3 is provided, it can be connected to the high frequency substrate 2 by a path shorter than wire connection. Since the optical module 100 according to the third embodiment includes the optical semiconductor device 90 according to the third embodiment, the optical module 100 can be connected to the high frequency substrate 2 through a path shorter than wire connection.
  • Fourth Embodiment 21 is a diagram showing an optical semiconductor device and an optical module according to the fourth embodiment
  • FIG. 22 is a diagram showing four optical semiconductor chips before separation and an extended wiring pattern according to the fourth embodiment.
  • FIG. 22 is a diagram corresponding to FIG. 5 of the first embodiment.
  • the optical semiconductor chip 1 of the fourth embodiment is a semiconductor laser chip 11 in which one semiconductor laser 6 is formed on a semiconductor substrate (InP substrate 30).
  • the optical semiconductor device 90 of the fourth embodiment is different from the optical semiconductor device 90 of the first embodiment in that the optical semiconductor chip 1 is a semiconductor laser chip 11 in which only one semiconductor laser 6 is formed.
  • the optical module 100 of the fourth embodiment is different from the optical module 100 of the first embodiment in that the optical semiconductor chip 1 is the semiconductor laser chip 11.
  • the method of manufacturing the optical semiconductor device 90 and the optical module 100 of the fourth embodiment is the same as the method of manufacturing the optical semiconductor device 90 and the optical module 100 of the first embodiment.
  • the extended wirings 4 and 5 which are the extended wiring patterns 3 of the optical semiconductor chip 1 are connected to the metal wirings 22 and 23 of the high frequency substrate 2 by thermocompression bonding.
  • FIG. 21 an example in which two metal wirings 22 and 23 are arranged on the high frequency substrate 2 is shown.
  • FIG. 21 an example is shown in which the gold balls 24 are formed on the surfaces of the extended wirings 4 and 5, that is, the surfaces opposite to the surfaces facing the surfaces of the metal wirings 22 and 23 of the high frequency substrate 2.
  • four optical semiconductor chips 1a, 1b, 1c, and 1d before separation are shown.
  • the optical semiconductor chip 1b is formed on the semiconductor substrate (InP substrate 30) with the optical semiconductor chip 1a rotated by 180 °.
  • the optical semiconductor chips 1c and 1d are formed with the optical semiconductor chips 1a and 1b moved in parallel with the scribe line 47 interposed therebetween.
  • a scribe line 47 (not shown) is also formed on the outer periphery that is not in contact with the chip separation groove 45 of the optical semiconductor chip 1a and the scribe line 47 separating the optical semiconductor chip 1c.
  • a scribe line 47 (not shown) is also formed on the outer periphery which is not in contact with the chip separation groove 45 in the optical semiconductor chips 1b, 1c and 1d and the scribe line 47 separating the adjacent other optical semiconductor chips 1.
  • a plurality of basic arrangements of the optical semiconductor chips 1a and 1b are arranged on the semiconductor substrate via the scribe line 47.
  • the optical module 100 of the fourth embodiment has the same extended wiring pattern 3 as the structure of the first embodiment, and therefore exhibits the same operation and effect as the optical module 100 of the first embodiment.
  • the optical semiconductor device 90 according to the fourth embodiment includes an extended wiring pattern 3 which is connected to the surface electrodes (cathode electrode 38, anode electrode 39b) of the optical semiconductor chip 1 and extends outside the outer periphery of the optical semiconductor chip 1. Therefore, it is possible to connect to the high frequency substrate 2 through a path shorter than the wire connection. Since the optical module 100 according to the fourth embodiment includes the optical semiconductor device 90 according to the fourth embodiment, the optical module 100 can be connected to the high frequency substrate 2 by a path shorter than the wire connection.
  • Embodiment 5 is a diagram showing an optical semiconductor device and an optical module according to the fifth embodiment
  • FIG. 24 is a diagram showing four optical semiconductor chips before separation and an extended wiring pattern according to the fifth embodiment.
  • FIG. 24 is a diagram corresponding to FIG. 5 of the first embodiment and FIG. 20 of the third embodiment.
  • the optical semiconductor chip 1 of the fifth embodiment is a light receiving element chip 13 in which one light receiving element 10 is formed on a semiconductor substrate (InP substrate 60).
  • the optical semiconductor device 90 of the fifth embodiment is different from the optical semiconductor device 90 of the third embodiment in that the optical semiconductor chip 1 is the light receiving element chip 13 in which only one light receiving element 10 is formed.
  • the optical module 100 of the fifth embodiment is different from the optical module 100 of the third embodiment in that the optical semiconductor chip 1 is the light receiving element chip 13.
  • the method of manufacturing the optical semiconductor device 90 and the optical module 100 of the fifth embodiment is the same as the method of manufacturing the optical semiconductor device 90 and the optical module 100 of the third embodiment.
  • FIG. 23 shows an example in which two metal wirings 22 and 23 are arranged on the high frequency substrate 2.
  • the gold balls 24 are not formed on the surfaces of the extended wirings 4 and 5, that is, the surface opposite to the surface of the high-frequency substrate 2 that faces the surfaces of the metal wirings 22 and 23.
  • FIG. 24 four optical semiconductor chips 1a, 1b, 1c, and 1d before separation are shown.
  • the optical semiconductor chip 1b is formed on the semiconductor substrate (InP substrate 60) with the optical semiconductor chip 1a rotated by 180 °.
  • the optical semiconductor chips 1c and 1d are formed in a state where the optical semiconductor chips 1a and 1b are moved in parallel across the scribe line 47.
  • a scribe line 47 (not shown) is also formed on the outer periphery which is not in contact with the chip separation groove 45 in the optical semiconductor chip 1a and the scribe line 47 separating the optical semiconductor chip 1c.
  • a scribe line 47 (not shown) is also formed on the outer periphery which is not in contact with the chip separation groove 45 in the optical semiconductor chips 1b, 1c, 1d and the scribe line 47 separating the adjacent other optical semiconductor chips 1.
  • a plurality of basic arrangements of the optical semiconductor chips 1a and 1b are arranged on the semiconductor substrate via the scribe line 47.
  • the optical module 100 of the fifth embodiment has the same extended wiring pattern 3 as that of the structure of the third embodiment, and therefore exhibits the same operation and effect as the optical module 100 of the third embodiment.
  • the optical semiconductor device 90 of the fifth embodiment is an extended wiring that is connected to the surface electrodes (cathode electrode 65b, pad portion 72 of the anode electrode 66) of the optical semiconductor chip 1 and extends outside the outer periphery of the optical semiconductor chip 1. Since the pattern 3 is provided, it can be connected to the high frequency substrate 2 by a path shorter than wire connection. Since the optical module 100 according to the fifth embodiment includes the optical semiconductor device 90 according to the fifth embodiment, the optical module 100 can be connected to the high frequency substrate 2 through a path shorter than wire connection.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

光半導体装置（９０）は、半導体基板（３０）に少なくとも１つの光素子（６）が形成された光半導体チップ（１）と、光素子（６）の第一電極（３８）及び第二電極（３９ｂ）に接続されると共に光半導体チップ（１）の外側に延伸した延伸配線パターン（３）と、を備えている。光半導体装置（９０）の第一電極（３８）及び第二電極（３９ｂ）は光半導体チップ（１）の表面側に形成されており、延伸配線パターン（３）は光半導体チップ（１）の表面に又は表面から離れた位置に配置されている。

Description

光半導体装置、光モジュール及び光半導体装置の製造方法
　本願は、光半導体装置及び光モジュールに関するものである。
　光モジュールは、光通信等に用いられる機器である。光通信の大容量化、高速化により波長分割多重方式の光モジュールが開発されている。例えば、特許文献１の図７には、４波長の光信号が多重された光信号を出力する多チャネル光送信器（光モジュール）が開示されている。特許文献１の図７（ａ）に開示された多チャネル光送信器は、４波長分の（４チャネル分）の直接変調分布帰還型レーザ（ＤＭＬ：Direct Modulated Distributed Feedback Laser）が形成された光素子のチップ（光半導体装置）と、４つのＤＭＬを駆動する駆動用ドライバＩＣ（Integrated Circuit）に接続する配線板（高周波基板）とを備えており、４つのＤＭＬのアノード電極及びカソード電極と配線板が８本のワイヤで接続されている。また、特許文献１の図７（ａ）に開示された多チャネル光送信器は、通常５０Ωの駆動用ドライバＩＣの出力インピーダンスとインピーダンス整合をとるために、ＤＭＬのｐ型の半導体基板に接続された終端抵抗を備えている。
　また、特許文献１の図７（ｃ）には、４つのＤＭＬが形成された光素子のチップと高周波回路板（高周波基板）とが金バンプによりフリップチップボンディングされている多チャネル光送信器が開示されている。高周波回路板の裏面に形成された配線と４つのＤＭＬのアノード電極及びカソード電極が金バンプにより接続されている。
特開２０１６－１８１５４２号公報（図７）
　特許文献１の図７（ａ）に開示された多チャネル光送信器は、光半導体装置の４つのＤＭＬのアノード電極及びカソード電極と配線板が８本のワイヤで接続されているので、ワイヤの長さにより駆動用ドライバＩＣ等と光半導体装置との線路が長く、高周波特性は劣化する。光半導体装置と配線板との実装構造を変えずかつ光モジュール毎に終端抵抗の値を調整しない場合は、ワイヤループを極力抑えるぐらいしか策はなく、光半導体装置が搭載された光モジュールは十分な高周波特性の改善ができない。また、光半導体装置と配線板との実装構造を変えずかつ光モジュール毎に終端抵抗の値を調整する場合は、光モジュールの調整作業が長くなる問題がある。
　また、特許文献１の図７（ｃ）に開示された多チャネル光送信器は、４つのＤＭＬが形成された光半導体装置と高周波回路板（高周波基板）とが金バンプによりフリップチップボンディングされている、すなわちフリップチップ実装方式で接続されている。このようなフリップチップ実装方式は、駆動用ドライバＩＣ等と光半導体装置との線路が最短となって、高周波特性が改善することは一般的に知られている。しかし、バンプで接続する実装方式は、信頼性上の懸念などがあり、簡単には適用できないという現状がある。また、ジャンクションダウン構造で作成された光半導体装置を上下反転させてバンプで接続する実装方式もあるが、信頼性上の懸念などがあり、簡単には適用できないという現状がある。
　本願明細書に開示される技術は、光半導体装置を高周波基板に接続する際に、フリップチップ実装方式を用いることなく、ワイヤ接続よりも短い経路で高周波基板に接続できる光半導体装置を得ることを目的とする。
　本願明細書に開示される一例の光半導体装置は、半導体基板に少なくとも１つの光素子が形成された光半導体チップと、光素子の第一電極及び第二電極に接続されると共に光半導体チップの外側に延伸した延伸配線パターンと、を備えた光半導体装置である。第一電極及び第二電極は光半導体チップの表面側に形成されており、延伸配線パターンは光半導体チップの表面に又は表面から離れた位置に配置されている。
　本願明細書に開示される一例の光半導体装置は、光素子の第一電極及び第二電極に接続されると共に光半導体チップの外側に延伸した延伸配線パターンを備えているので、光半導体装置を高周波基板に接続する際に、フリップチップ実装方式を用いることなく、ワイヤ接続よりも短い経路で高周波基板に接続できる。
実施の形態１に係る光半導体装置及び光モジュールを示す図である。 図１の半導体レーザを示す図である。 図１におけるＡ－Ａの断面図である。 図１におけるＢ－Ｂの断面図である。 実施の形態１に係る分離前の４つの光半導体チップと延伸配線パターンを示す図である。 実施の形態１に係るチップ分離後の２つの光半導体装置を示す図である。 実施の形態１に係る延伸配線パターンの形成工程を説明する図である。 実施の形態１に係る延伸配線パターンの形成工程を説明する図である。 実施の形態１に係る延伸配線パターンの形成工程を説明する図である。 実施の形態１に係る延伸配線パターンの形成工程を説明する図である。 実施の形態１に係る延伸配線パターンの形成工程を説明する図である。 実施の形態１に係る延伸配線パターンの形成工程を説明する図である。 実施の形態１に係る延伸配線パターンの形成工程を説明する図である。 実施の形態１に係る延伸配線パターンの形成工程を説明する図である。 実施の形態１に係る他の光半導体装置及び他の光モジュールを示す図である。 実施の形態２に係る光半導体装置及び光モジュールを示す図である。 実施の形態２に係る分離前の２つの光半導体チップと延伸配線パターンを示す図である。 実施の形態３に係る光半導体装置及び光モジュールを示す図である。 図１８の受光素子を示す図である。 実施の形態３に係る分離前の２つの光半導体チップと延伸配線パターンを示す図である。 実施の形態４に係る光半導体装置及び光モジュールを示す図である。 実施の形態４に係る分離前の４つの光半導体チップと延伸配線パターンを示す図である。 実施の形態５に係る光半導体装置及び光モジュールを示す図である。 実施の形態５に係る分離前の４つの光半導体チップと延伸配線パターンを示す図である。
実施の形態１．
　実施の形態１の光半導体装置９０及び光モジュール１００について、図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。図１は実施の形態１に係る光半導体装置及び光モジュールを示す図であり、図２は図１の半導体レーザを示す図である。図３は図１におけるＡ－Ａの断面図であり、図４は図１におけるＢ－Ｂの断面図である。図５は実施の形態１に係る分離前の４つの光半導体チップと延伸配線パターンを示す図であり、図６は実施の形態１に係るチップ分離後の２つの光半導体装置を示す図である。図７～図１４は、実施の形態１に係る延伸配線パターンの形成工程を説明する図である。光半導体装置９０は、半導体基板に光素子が形成されている光半導体チップ１と、光素子の電極に接続されると共に光半導体チップ１の外周よりも外側に延伸した延伸配線パターン３と、を備えている。光モジュール１００は、光半導体装置９０と、光半導体装置９０の延伸配線パターン３に接続された高周波基板２と、を備えている。図１では、光半導体チップ１が４つの半導体レーザ６が集積された集積半導体レーザチップ１５である例を示した。図１では、延伸配線パターン３が、光半導体チップ１の一端側のみから外側に延伸している例を示した。延伸配線パターン３が外側に延伸している光半導体チップ１の一端は延伸配線配置端である。
　光半導体チップ１である集積半導体レーザチップ１５は、４つの半導体レーザ６と、各半導体レーザ６から出力された光信号を伝送する４つの導波路７と、４つの導波路７を結合し伝送された光信号のスポットサイズを変更する１つのスポットサイズコンバータ８と、を備えている。４つの半導体レーザ６は、直接変調分布帰還型レーザである。分布帰還型レーザは、周期的な屈折率変化を与える回折格子を用いて、単一の波長の光を選択して出射する。直接変調分布帰還型レーザは、回折格子を備えており、半導体レーザ６を駆動するドライバにより駆動電圧がオン及びオフすることでレーザ光が発振（出射）及び非発振（非出射）することで変調された単一の波長の光信号を出力する。半導体レーザ６は、ｐ型のＩｎＰ基板３０にｐ型のクラッド層３１、回折格子を構成する回折格子層３２、活性層３３、電流ブロック層３４、ｎ型のクラッド層３５、コンタクト層３７、絶縁膜３６、ＩｎＰ基板３０の裏面に形成されたアノード電極３９ａ、絶縁膜３６の表面に形成されたアノード電極３９ｂ、コンタクト層３７の表面に形成されたカソード電極３８を備えている。アノード電極３９ａとアノード電極３９ｂとは接続されている。半導体レーザ６は、２つのレーザ分離溝４１によってメサストライプ４０が形成されている。４つの半導体レーザ６は回折格子層３２により、例えば１．３μｍ帯のレーザ光を出力する。集積半導体レーザチップ１５に形成された各半導体レーザ６が出力する波長は異なっており、集積半導体レーザチップ１５は４波長を多重して光信号を出力する。集積半導体レーザチップ１５の表面にはパッシベーション層５１が形成されているが、図２ではパッシベーション層５１を省略している。
　集積半導体レーザチップ１５は、光信号が出力される側の前端面に無反射膜４３が被覆されており、前端面と反対側の後端面にレーザ光を反射する高反射膜４２が被覆されている。高反射膜４２は、互いに隣接して形成された分離前の２つの集積半導体レーザチップ１５を分離しているチップ分離溝４５の側面であるレーザ後端面４６に形成されている。無反射膜４３は、レーザ光をレーザ後端面４６に反射させずに通過する光学材料膜である。延伸配線パターン３は、集積半導体レーザチップ１５の裏面と反対側である表面に形成されたパッシベーション層５１の表面に接触しないように形成されている。延伸配線パターン３は、半導体レーザ６のカソード電極３８にパッシベーション層５１の開口を介して接続された延伸配線４と、半導体レーザ６のアノード電極３９ｂにパッシベーション層５１の開口を介して接続された延伸配線５と、を備えている。延伸配線パターン３は、半導体レーザ６のレーザ後端面４６よりも外側に延伸している。図１では、分かり易くするために、アノード電極３９ｂを白抜きの破線長方形で示した。集積半導体レーザチップ１５は、４つの半導体レーザ６を備えているので、合計８個の延伸配線４、５を備えている。
　高周波基板２は、セラミック等の基板２１の表面に複数の金属配線２２、２３が形成されている。図１では、半導体レーザ６のカソード電極３８毎に延伸配線４を介して接続される４個の金属配線２２と、半導体レーザ６のアノード電極３９ｂ毎に延伸配線５を介して接続される４個の金属配線２３とを示した。光半導体チップ１の延伸配線パターン３である延伸配線４、５は高周波基板２の金属配線２２、２３に熱圧着により接続されている。延伸配線４、５が接続されていない金属配線２２、２３の他端は、図示しない金ワイヤ等により半導体レーザ６を駆動するドライバ等が搭載された外部装置に接続される。高周波基板２の金属配線２２、２３には半導体レーザ６を駆動する高周波の電圧が印加される。例えば、各半導体レーザ６が２５Ｇｂｐｓの光信号を出力する場合には、最大１２．５ＧＨｚの高周波の電圧が高周波基板２の金属配線２２、２３に印加される。
　図１では、延伸配線４の表面、すなわち高周波基板２の金属配線２２の表面に対向する面と反対側の面に金ボール（Ａｕボール）２４が形成された例を示した。金ボール２４は外部装置の配線等に最短距離で接続する場合に用いる。延伸配線４の表面に形成された金ボール２４は、特許文献１の金バンプよりも大きいので、金ボール２４を用いても外部装置とは信頼性の高い接続が可能である。金ボール２４は、延伸配線５の表面に形成されてもよい（図２１参照）。
　図５を用いて、分離前の４つの光半導体チップ１ａ、１ｂ、１ｃ、１ｄと延伸配線パターン３との配置を説明する。同一の半導体基板（ＩｎＰ基板３０）に複数のチップ領域が配置されており、各チップ領域に光半導体チップ１が形成されている。チップ領域は、例えば光半導体チップ１の外周の実線で示した領域である。光半導体チップ１ａ、１ｂは、互いにレーザ後端面４６がチップ分離溝４５を挟んで対向するように配置されている。光半導体チップ１ａの延伸配線パターン３である延伸配線４、５は、チップ分離溝４５を越えて光半導体チップ１ｂまで延伸している。光半導体チップ１ｂは光半導体チップ１ａを１８０°回転させた状態で半導体基板（ＩｎＰ基板３０）に形成されている。光半導体チップ１ｃ、１ｄは、スクライブライン４７を挟んで光半導体チップ１ａ、１ｂを平行移動させた状態で形成されている。光半導体チップ１ｂ、１ｄの前端面は、スクライブライン４７を挟んで光半導体チップ１ｅ、１ｆの前端面と対向している。したがって、隣接する光半導体チップ１の前端面同士が対向しており、隣接する光半導体チップ１のレーザ後端面４６同士が対向している。なお、光半導体チップ１のレーザ後端面４６は、延伸配線パターン３が外側に延伸している光半導体チップ１の一端なので、延伸配線配置端でもある。
　光半導体チップ１ａ、１ｂの基本配置が、スクライブライン４７を介して半導体基板に複数配置されている。なお、図５において、光半導体チップ１ａにおけるチップ分離溝４５及び光半導体チップ１ｃを分離しているスクライブライン４７に接していない外周にも、図示しないスクライブライン４７が形成されている。同様に、光半導体チップ１ｂ、１ｃ、１ｄにおけるチップ分離溝４５及び隣接する他の光半導体チップを分離しているスクライブライン４７に接していない外周にも、図示しないスクライブライン４７が形成されている。スクライブライン４７は、パッシベーション層５１及び絶縁膜３６がエッチングにより除去されている。
　延伸配線４における光半導体チップ１の外側に延伸した部分を第一延伸部、延伸配線５における光半導体チップ１の外側に延伸した部分を第二延伸部とすると、第一延伸部と第二延伸部との間隔は、第一延伸部及び第二延伸部の延伸方向に垂直な方向の幅のいずれか一方よりも広くなっている。なお、第一延伸部、第二延伸部の幅は同一でも異なっていてもよい。図１、図５、図６では、第一延伸部と第二延伸部とが平行に配置されている例を示した。第一延伸部と第二延伸部とが平行に配置された場合は、チップ分離溝４５を挟んで隣接している基本配置の光半導体チップ１ａ、１ｂにおける延伸配線パターン３が互いに１８０°回転させた状態で形成できる。
　ダイシング装置によりスクライブライン４７を切断し、かつ延伸配線パターン３が形成されていない半導体基板の裏面側からチップ分離溝４５の底面までダイシング装置により切断することで個別の光半導体チップ１ａ、１ｂ、１ｃ、１ｄに分離する。図６では、互いの延伸配線パターン３が他の光半導体チップ１のレーザ後端面４６から離れるように平行移動させた状態の２つの光半導体チップ１ａ、１ｂ及び光半導体装置９０ａ、９０ｂを示した。
　光モジュール１００の製造方法を説明する。光素子形成工程にて、少なくとも１つの光素子を半導体基板に形成する。集積半導体レーザチップ１５の場合は、光素子形成工程にて、４つの半導体レーザ６と、４つの導波路７と、１つのスポットサイズコンバータ８をｐ型のＩｎＰ基板３０に形成する。まず、４つの半導体レーザ６、４つの導波路７、１つのスポットサイズコンバータ８の各構造をＩｎＰ基板３０に形成する（光素子構造形成工程）。光素子構造形成工程の後に、ＩｎＰ基板３０の裏面と反対側の表面にパッシベーション層５１を形成する（パッシベーション層形成工程）。パッシベーション層形成工程の後に、隣接する集積半導体レーザチップ１５の後端面の一部（レーザ後端面４６）を形成するようにドライエッチングによりチップ分離溝４５を形成する（分離溝形成工程）。分離溝形成工程は、延伸配線配置端が隣接するチップ領域の間にドライエッチングによりチップ分離溝４５を形成する工程である。集積半導体レーザチップ１５のレーザ後端面４６に高反射膜４２を被覆する（後端面反射膜形成工程）。延伸配線パターン３に接続するカソード電極３８、アノード電極３９ａの表面の一部を露出させる開口をパッシベーション層５１に形成する（表面電極露出工程）。
　光素子形成工程の後に、図５に示すように、延伸配線パターン３を、チップ分離溝４５を越えて隣接する光半導体チップ１まで延伸して形成する（延伸配線パターン形成工程）。延伸配線パターン３は、例えば二層レジストを用いて少なくとも自チップの領域外の延伸配線パターン３が他のチップのパッシベーション層５１に接触せずに宙に浮いている構造になっている。光半導体チップ１ａの延伸配線パターン３は、光半導体チップ１ｂのパッシベーション層５１に接触することなく光半導体チップ１ｂまで延伸して配置されている。同様に、光半導体チップ１ｂの延伸配線パターン３は、光半導体チップ１ａのパッシベーション層５１に接触することなく光半導体チップ１ａまで延伸して配置されている。延伸配線パターン３を形成する工程の詳細は後述する。
　延伸配線パターン形成工程の後に、ダイシング装置によりスクライブライン４７及びチップ分離溝４５の底面を分離する（チップ分離工程）。チップ分離工程において、ダイシング装置によりスクライブライン４７を切断し、かつ延伸配線パターン３が形成されていない半導体基板の裏面側からチップ分離溝４５の底面までダイシング装置により切断することで個別の光半導体チップ１ａ、１ｂ、１ｃ、１ｄに分離する。チップ分離工程により個別にチップが分離されると、図６のように自チップ外まで延伸配線パターン３が延伸した構造が形成される。チップ分離工程の後に、集積半導体レーザチップ１５の前端面側を劈開し、劈開した端面に無反射膜４３を被覆する（前端面膜形成工程）。無反射膜４３は、レーザ光をレーザ後端面４６に反射させずに通過する光学材料膜である。後端面反射膜形成工程を実行せずに、チップ分離工程の後に集積半導体レーザチップ１５の後端面すなわちレーザ後端面４６に高反射膜４２を被覆することは、チップ外に延伸して配置された延伸配線パターン３のために困難である。このため、前述したようにチップ分離工程前のウェハプロセス中、すなわち後端面反射膜形成工程にて集積半導体レーザチップ１５のレーザ後端面４６に高反射膜４２を被覆している。
　チップ分離工程及び前端面膜形成工程の後に、光半導体チップ１の延伸配線パターン３である延伸配線４、５を高周波基板の金属配線２２、２３に熱圧着により接続する（高周波基板接続工程）。高周波基板接続工程において、延伸配線４、５の表面に金ボール２４を形成する（金ボール形成工程）。なお、延伸配線４、５の表面に金ボール２４が形成されない場合は、金ボール形成工程は実行されない。
　図７～図１４を用いて、延伸配線パターン３を形成する形成工程を説明する。図７～図１４は、図５におけるＣ－Ｃの断面を示している。図７は、前述した光素子形成工程が終了した状態を示している。パッシベーション層５１はＳｉＯ２、Ｓｉ３Ｎ４等の絶縁膜である。破線５７の左側が光半導体チップ１ａであり、破線５７の右側が光半導体チップ１ｂである。延伸配線パターン形成工程の第一工程である第一レジストパターン形成工程において、図８のように全面にレジストを塗布し、露光及び現像によりレジストパターン５２ａを形成する。レジストパターン５２ａは、光半導体チップ１の表面電極であるカソード電極３８、アノード電極３９ｂにおけるパッシベーション層５１の開口により露出された表面電極露出部が露出する開口が形成されたパターンである。図８では、パッシベーション層５１の開口とレジストパターン５２ａの開口がずれていない例を示した。なお、図８に示したカソード電極３８の断面は、カソード電極３８と延伸配線４とが接続される部分における断面を示している。
　延伸配線パターン形成工程の第二工程である第一金属層形成工程において、図９のように第一金属層５３を全面に製膜する。第一金属層５３は、例えばＴｉ膜とＡｕ膜の二層膜である。Ｔｉ膜が光半導体チップ１の表面電極であるカソード電極３８、アノード電極３９ｂに接触しており、Ｔｉ膜の表面にＡｕ膜が製膜されている。延伸配線パターン形成工程の第三工程である第二レジストパターン形成工程において、図１０のように全面にレジストを塗布し、露光及び現像によりレジストパターン５２ｂを形成する。レジストパターン５２ｂは、延伸配線パターン３の表面形状すなわち延伸配線４、５の表面形状と同じ形状の開口が形成されている。延伸配線パターン３の表面形状は、図５に示した延伸配線パターン３の形状である。
　延伸配線パターン形成工程の第四工程である第二金属層形成工程において、第一金属層５３を給電層としてめっきすることで図１１のように第二金属層５４を形成する。図１１では、破線５８ａ～破線５８ｂまでが延伸配線４を示し、破線５８ｂ～破線５８ｃまでが延伸配線５を示している。延伸配線４と延伸配線５とは分離されているが、図５におけるＣ－Ｃの断面では図１１の紙面手前側に延伸配線５が配置されており、図１１の紙面奥側に延伸配線４が配置されているので、延伸配線４と延伸配線５とが重なって見えている。なお、表面電極（カソード電極３８、アノード電極３９ｂ）と第二金属層５４とが互いに合金化する金属材料の場合には、第一金属層５３は、光半導体チップ１の表面電極（カソード電極３８、アノード電極３９ｂ）と第二金属層５４との合金化を防ぐバリアメタルにもなる。
　延伸配線パターン形成工程の第五工程である第二レジストパターン除去工程において、図１２のように第一金属層５３の表面に形成されたレジストパターン５２ｂを除去する。延伸配線パターン形成工程の第六工程である第一金属層加工工程において、図１３のように第一金属層５３をミリング等により除去する。延伸配線パターン形成工程の第七工程である第一レジストパターン除去工程において、図１４のようにパッシベーション層５１の表面及びチップ分離溝４５に形成されたレジストパターン５２ａを除去する。延伸配線パターン形成工程により、図１４のような少なくとも自チップの領域外の延伸配線パターン３が他のチップのパッシベーション層５１に接触せずに宙に浮いている構造を形成することができる。
　なお、光モジュール１００の製造方法における高周波基板接続工程を除いた工程、すなわち、光素子形成工程、延伸配線パターン形成工程、チップ分離工程、前端面膜形成工程は、光半導体装置９０を製造する製造方法の各工程である。したがって、光モジュール１００の製造方法は、光半導体装置９０の製造する製造方法を実施した後に高周波基板接続工程を実行していることになる。
　実施の形態１の光半導体装置９０は、光半導体チップ１の表面電極（カソード電極３８、アノード電極３９ｂ）に接続されると共に光半導体チップ１の外周よりも外側に延伸した延伸配線パターン３を備えているので、延伸配線パターン３によって高周波基板２に接続する際にループが生じるワイヤ接続と異なり、ワイヤ接続よりも短い経路で高周波基板に接続できる。実施の形態１の光半導体装置９０は、ワイヤ接続よりも短い経路で高周波基板に接続できるので、光半導体装置９０を駆動する信号の反射を最小限に抑制でき、光半導体装置９０の高周波特性を改善することができる。実施の形態１の光半導体装置９０は、光半導体チップ１の表面電極（カソード電極３８、アノード電極３９ｂ）に接続されると共に光半導体チップ１の外周よりも外側に延伸した延伸配線パターン３を備えているので、フリップチップ実装方式を用いることなく、ワイヤ接続よりも短い経路で高周波基板２に接続できる。
　実施の形態１の光モジュール１００は、光半導体装置９０を備えているので、延伸配線パターン３によって高周波基板２に接続する際にループが生じるワイヤ接続と異なり、ワイヤ接続よりも短い経路で高周波基板に接続できる。実施の形態１の光モジュール１００は、ワイヤ接続よりも短い経路で高周波基板に接続できるので、光半導体装置９０を駆動する信号の反射を最小限に抑制でき、光半導体装置９０の高周波特性及び光モジュール１００の高周波特性を改善することができる。実施の形態１の光モジュール１００は、光半導体装置９０が光半導体チップ１の表面電極（カソード電極３８、アノード電極３９ｂ）に接続されると共に光半導体チップ１の外周よりも外側に延伸した延伸配線パターン３を備えているので、フリップチップ実装方式を用いることなく、ワイヤ接続よりも短い経路で光半導体装置９０を高周波基板２に接続できる。
　光半導体チップ１は図１に示した集積半導体レーザチップ１５に限らず、他の集積半導体レーザチップでもよい。図１５は、実施の形態１に係る他の光半導体装置及び他の光モジュールを示す図である。図１５に示した光半導体チップ１は、光半導体チップ１が４つの半導体レーザ６が集積され、導波路７にレーザ光の出力をモニタするモニタ受光素子９が配置された集積半導体レーザチップ１６である。集積半導体レーザチップ１６は、集積半導体レーザチップ１５とは導波路７にモニタ受光素子９が配置された点で異なる。モニタ受光素子９は、導波路７の表面にモノリシックに形成されても、予め作成された受光素子を接着材で接着してもよい。集積半導体レーザチップ１６は、導波路７にモニタ受光素子９が配置されているので、各半導体レーザ６のレーザ光の出力をモニタすることができる。
　チップ分離前の延伸配線パターン３は、図１４のように自チップの領域のパッシベーション層５１と隣接する他のチップのパッシベーション層５１とに接触せずに宙に浮いている構造の例を示したが、この例に限定されない。前述したように、チップ分離前の延伸配線パターン３は、少なくとも自チップの領域外で隣接している他のチップのパッシベーション層５１に接触せずに宙に浮いている構造になっていればよい。すなわち、図１４の光半導体チップ１ａにおいて、延伸配線パターン３（延伸配線４、５）がパッシベーション層５１に接触するように形成されてもよい。この場合でも、レジストパターン５２ａはチップ分離溝４５を覆うように形成されるので、光半導体チップ１ａにチップ分離溝４５を介して隣接する光半導体チップ１ｂでは、光半導体チップ１ａの表面電極（カソード電極３８、アノード電極３９ｂ）に接続された延伸配線パターン３は光半導体チップ１ｂのパッシベーション層５１に接触せずに宙に浮いている構造にすることができる。
　以上のように、実施の形態１の光半導体装置９０は、半導体基板（ＩｎＰ基板３０）に少なくとも１つの光素子（半導体レーザ６）が形成された光半導体チップ１と、光素子（半導体レーザ６）の第一電極（カソード電極３８）及び第二電極（アノード電極３９ｂ）に接続されると共に光半導体チップ１の外側に延伸した延伸配線パターン３と、を備えた光半導体装置である。第一電極（カソード電極３８）及び第二電極（アノード電極３９ｂ）は光半導体チップ１の表面側に形成されており、延伸配線パターン３は光半導体チップ１の表面に又は表面から離れた位置に配置されている。実施の形態１の光半導体装置９０は、光素子（半導体レーザ６）の第一電極（カソード電極３８）及び第二電極（アノード電極３９ｂ）に接続されると共に光半導体チップ１の外側に延伸した延伸配線パターン３を備えているので、光半導体装置９０を高周波基板２に接続する際に、フリップチップ実装方式を用いることなく、ワイヤ接続よりも短い経路で高周波基板２に接続できる。
　実施の形態１の光モジュール１００は、光半導体装置９０と、延伸配線パターン３に接続された高周波基板２と、を備えている。光半導体装置９０は、半導体基板（ＩｎＰ基板３０）に少なくとも１つの光素子（半導体レーザ６）が形成された光半導体チップ１と、光素子（半導体レーザ６）の第一電極（カソード電極３８）及び第二電極（アノード電極３９ｂ）に接続されると共に光半導体チップ１の外側に延伸した延伸配線パターン３と、を備えた光半導体装置である。第一電極（カソード電極３８）及び第二電極（アノード電極３９ｂ）は光半導体チップ１の表面側に形成されており、延伸配線パターン３は光半導体チップ１の表面に又は表面から離れた位置に配置されている。実施の形態１の光モジュール１００は、光半導体装置９０が、光素子（半導体レーザ６）の第一電極（カソード電極３８）及び第二電極（アノード電極３９ｂ）に接続されると共に光半導体チップ１の外側に延伸した延伸配線パターン３を備えているので、フリップチップ実装方式を用いることなく、ワイヤ接続よりも短い経路で高周波基板２に接続できる。
　実施の形態１の光半導体装置の製造方法は、半導体基板（ＩｎＰ基板３０）に少なくとも１つの光素子（半導体レーザ６）が形成された光半導体チップ１と、光素子（半導体レーザ６）の第一電極（カソード電極３８）及び第二電極（アノード電極３９ｂ）に接続されると共に光半導体チップ１の外側に延伸した延伸配線パターン３と、を備えた光半導体装置９０を製造する光半導体装置の製造方法である。実施の形態１の光半導体装置の製造方法は、光半導体チップ１の表面側に第一電極（カソード電極３８）及び第二電極（アノード電極３９ｂ）が配置された光素子（半導体レーザ６）を形成すると共に、第一電極（カソード電極３８）の一部及び第二電極（アノード電極３９ｂ）の一部を露出する開口が形成されたパッシベーション層５１を形成する光素子形成工程と、パッシベーション層５１の表面に又はパッシベーション層５１の表面から離れた位置に延伸配線パターン３を形成する延伸配線パターン形成工程と、を含んでいる。実施の形態１の光半導体装置の製造方法は、光半導体チップ１の外側に延伸した延伸配線パターン３を備えた光半導体装置９０を製造できるので、光半導体装置９０を高周波基板２に接続する際に、フリップチップ実装方式を用いることなく、ワイヤ接続よりも短い経路で高周波基板２に接続できる光半導体装置９０を製造することができる。
実施の形態２．
　実施の形態１では、光半導体チップ１は４つの半導体レーザ６、導波路７、スポットサイズコンバータ８が集積された光半導体チップ１の例を示したが、光半導体チップ１は複数の半導体レーザ６のみが集積された集積半導体レーザチップ１２でもよい。図１６は実施の形態２に係る光半導体装置及び光モジュールを示す図であり、図１７は実施の形態２に係る分離前の２つの光半導体チップと延伸配線パターンを示す図である。図１７は、実施の形態１の図５に相当する図である。なお、図１７において、光半導体チップ１ｂは光半導体チップ１ａを１８０°回転させた状態で半導体基板（ＩｎＰ基板３０）に形成されている。光半導体チップ１ａ、１ｂにおけるチップ分離溝４５に接していない外周は、図示しないスクライブライン４７が形成されている。光半導体チップ１ａ、１ｂの基本配置が、スクライブライン４７を介して半導体基板に複数配置されている。
　実施の形態２の光半導体装置９０は、光半導体チップ１が複数の半導体レーザ６のみが集積された集積半導体レーザチップ１２である点で、実施の形態１の光半導体装置９０と異なっている。図１６では、光半導体チップ１が４つの半導体レーザ６が集積された集積半導体レーザチップ１２である例を示した。実施の形態２の光モジュール１００は、光半導体チップ１が集積半導体レーザチップ１２である点で、実施の形態１の光モジュール１００と異なっている。実施の形態２の光半導体装置９０及び光モジュール１００の製造方法は、実施の形態１の光半導体装置９０及び光モジュール１００の製造方法と同じである。
　実施の形態２の光半導体装置９０は、延伸配線パターン３が実施の形態１の構造と同じなので、実施の形態１の光半導体装置９０と同様の作用及び効果を奏する。実施の形態２の光モジュール１００は、延伸配線パターン３が実施の形態１の構造と同じなので、実施の形態１の光モジュール１００と同様の作用及び効果を奏する。実施の形態２の光半導体装置９０は、光半導体チップ１の表面電極（カソード電極３８、アノード電極３９ｂ）に接続されると共に光半導体チップ１の外周よりも外側に延伸した延伸配線パターン３を備えているので、ワイヤ接続よりも短い経路で高周波基板２に接続できる。実施の形態２の光モジュール１００は、実施の形態２の光半導体装置９０を備えているので、ワイヤ接続よりも短い経路で高周波基板２に接続できる。
実施の形態３．
　実施の形態１では、光半導体チップ１は４つの半導体レーザ６が集積された光半導体チップ１の例を示したが、光半導体チップ１は受光素子１０が集積された集積光受光素子チップ１４でもよい。図１８は実施の形態３に係る光半導体装置及び光モジュールを示す図であり、図１９は図１８の受光素子を示す図である。図２０は、実施の形態３に係る分離前の２つの光半導体チップと延伸配線パターンを示す図である。実施の形態３の光半導体装置９０は、光半導体チップ１が複数の受光素子１０が集積された集積光受光素子チップ１４である点で、実施の形態１の光半導体装置９０と異なっている。図１８では、光半導体チップ１は４つの受光素子１０が集積された集積光受光素子チップ１４である例を示した。実施の形態３の光モジュール１００は、光半導体チップ１が集積光受光素子チップ１４である点で、実施の形態１の光モジュール１００と異なっている。
　受光素子１０は、例えばアバランシェフォトダイオードである。受光素子１０は、ｎ型のＩｎＰ基板６０に多層反射層６１、増倍層６２、光吸収層６３、窓層６４、窓層６４の表面に形成され受光部７０を囲んだリング状電極部７１を有するアノード電極６６、リング状電極部７１及び受光素子１０の外周部以外の窓層６４の表面に形成された表面保護膜６８、リング状電極部７１の外周を囲んで表面保護膜６８の表面に形成された遮光金属６７、表面保護膜６８の表面に形成された絶縁膜６９、ＩｎＰ基板６０の裏面に形成されたカソード電極６５ａ、絶縁膜６９の表面に形成されたカソード電極６５ｂを備えている。アノード電極６６は、リング状電極部７１に接続部７３を介して接続されたパッド部７２を有している。アノード電極６６のパッド部７２は延伸配線５に接続される。アノード電極６６のパッド部７２及び接続部７３は、絶縁膜６９の表面に形成されている。カソード電極６５ａとカソード電極６５ｂとは接続されている。リング状電極部７１で囲まれた受光部７０の表面は、表面保護膜６８の表面である。集積光受光素子チップ１４の表面にはパッシベーション層５１が形成されているが、図１９ではパッシベーション層５１を省略している。
　延伸配線パターン３は、実施の形態１で説明したように、自チップの領域外の延伸配線パターン３が他のチップのパッシベーション層５１に接触せずに宙に浮いている構造になっている。延伸配線パターン３は、受光素子１０のカソード電極６５ｂにパッシベーション層５１の開口を介して接続された延伸配線４と、受光素子１０のアノード電極６６のパッド部７２にパッシベーション層５１の開口を介して接続された延伸配線５と、を備えている。受光素子１０のカソード電極６５ｂ及びアノード電極６６のパッド部７２は、受光素子１０の一端側に配置されている。図１８では、カソード電極６５ｂ及びアノード電極６６のパッド部７２が受光素子１０の短辺の一方に近付けて配置されている例を示した。カソード電極６５ｂ及びアノード電極６６のパッド部７２が配置されている側の受光素子１０の端を、電極配置端と呼ぶことにする。延伸配線パターン３は、電極配置端よりも外側に延伸している。なお、電極配置端に対向して隣接する光半導体チップ１の一端が、電極配置端である。光半導体チップ１の一端である電極配置端から外側に延伸配線パターン３が延伸しているので、電極配置端は延伸配線配置端でもある。図１８、図２０では、分かり易くするために、カソード電極６５ｂ及びアノード電極６６のパッド部７２を白抜きの破線長方形で示した。集積光受光素子チップ１４は、４つの受光素子１０を備えているので、合計８個の延伸配線４、５を備えている。
　光半導体チップ１の延伸配線パターン３である延伸配線４、５は、高周波基板２の金属配線２２、２３に熱圧着により接続されている。延伸配線４、５が接続されていない金属配線２２、２３の他端は、図示しない金ワイヤ等により受光素子１０が受光して生成した高周波の受光電流を処理する回路が搭載された外部装置に接続される。高周波基板２の金属配線２２、２３には受光素子１０が生成した高周波の受光電流が流れる。例えば、各受光素子１０が２５Ｇｂｐｓの光信号を受光する場合には、最大２５ＧＨｚの高周波の受光電流が高周波基板２の金属配線２２、２３に流れる。図１８では、図１と異なり、延伸配線４、５の表面、すなわち高周波基板２の金属配線２２、２３の表面に対向する面と反対側の面に金ボール２４が形成されていない例を示した。
　図２０を用いて、分離前の２つの光半導体チップ１ａ、１ｂと延伸配線パターン３との配置を説明する。図２０は、実施の形態１の図５に相当する図である。光半導体チップ１ａ、１ｂは、互いに電極配置端がチップ分離溝４５を挟んで対向するように配置されている。光半導体チップ１ａの延伸配線パターン３である延伸配線４、５は、チップ分離溝４５を越えて光半導体チップ１ｂまで延伸している。光半導体チップ１ｂの延伸配線パターン３である延伸配線４、５は、チップ分離溝４５を越えて光半導体チップ１ａまで延伸している。光半導体チップ１ｂは光半導体チップ１ａを１８０°回転させた状態で半導体基板（ＩｎＰ基板６０）に形成されている。なお、図２０において、光半導体チップ１ａ、１ｂにおけるチップ分離溝４５に接していない外周は、図示しないスクライブライン４７（図５参照）が形成されている。光半導体チップ１ａ、１ｂの基本配置が、スクライブライン４７を介して半導体基板に複数配置されている。
　実施の形態３の光半導体装置９０及び光モジュール１００の製造方法は、基本的に実施の形態１の光半導体装置９０及び光モジュール１００の製造方法と同じである。実施の形態３の光半導体装置９０及び光モジュール１００の製造方法は、パッシベーション層５１よりも下層に形成された光半導体チップ１の光素子である受光素子１０の構造が半導体レーザ６の構造と違うが、延伸配線パターン３を形成する方法は同じである。実施の形態１と異なる実施の形態３の光半導体装置９０及び光モジュール１００の製造方法の工程を説明する。受光素子１０は、半導体レーザ６と異なりレーザ後端面４６及び前端面の光学材料膜の被覆処理が不要である。したがって、光素子形成工程において、パッシベーション層形成工程、分離溝形成工程、表面電極露出工程を実行する。すなわち、実施の形態１の後端面反射膜形成工程は実行しない。光素子形成工程の後に、延伸配線パターン形成工程、チップ分離工程、高周波基板接続工程を実行する。すなわち、実施の形態１の前端面膜形成工程は実行しない。なお、集積光受光素子チップ１４ではチップ分離溝４５の側面に高反射膜４２を被覆することはないので、チップ分離溝４５の深さはチップ分離工程の際に延伸配線パターン３を破損させることなくチップ分離ができる深さであればよい。ダイシング装置によっては、チップ分離溝４５の代わりにスクライブライン４７を用いてもよい。この場合、分離溝形成工程が不要であり、光素子形成工程が短くできる。
　実施の形態３の光半導体装置９０は、延伸配線パターン３が実施の形態１の構造と同じなので、実施の形態１の光半導体装置９０と同様の作用及び効果を奏する。実施の形態３の光モジュール１００は、延伸配線パターン３が実施の形態１の構造と同じなので、実施の形態１の光モジュール１００と同様の作用及び効果を奏する。実施の形態３の光半導体装置９０は、光半導体チップ１の表面電極（カソード電極６５ｂ、アノード電極６６のパッド部７２）に接続されると共に光半導体チップ１の外周よりも外側に延伸した延伸配線パターン３を備えているので、ワイヤ接続よりも短い経路で高周波基板２に接続できる。実施の形態３の光モジュール１００は、実施の形態３の光半導体装置９０を備えているので、ワイヤ接続よりも短い経路で高周波基板２に接続できる。
実施の形態４．
　図２１は実施の形態４に係る光半導体装置及び光モジュールを示す図であり、図２２は実施の形態４に係る分離前の４つの光半導体チップと延伸配線パターンを示す図である。図２２は、実施の形態１の図５に相当する図である。実施の形態４の光半導体チップ１は、１つの半導体レーザ６が半導体基板（ＩｎＰ基板３０）に形成された半導体レーザチップ１１である。実施の形態４の光半導体装置９０は、光半導体チップ１が１つの半導体レーザ６のみが形成された半導体レーザチップ１１である点で、実施の形態１の光半導体装置９０と異なっている。実施の形態４の光モジュール１００は、光半導体チップ１が半導体レーザチップ１１である点で、実施の形態１の光モジュール１００と異なっている。実施の形態４の光半導体装置９０及び光モジュール１００の製造方法は、実施の形態１の光半導体装置９０及び光モジュール１００の製造方法と同じである。
　光半導体チップ１の延伸配線パターン３である延伸配線４、５は、高周波基板２の金属配線２２、２３に熱圧着により接続されている。図２１では、高周波基板２に２つの金属配線２２、２３が配置されている例を示した。図２１では、延伸配線４、５の表面、すなわち高周波基板２の金属配線２２、２３の表面に対向する面と反対側の面に金ボール２４が形成されている例を示した。図２２では、分離前の４つの光半導体チップ１ａ、１ｂ、１ｃ、１ｄを示した。光半導体チップ１ｂは光半導体チップ１ａを１８０°回転させた状態で半導体基板（ＩｎＰ基板３０）に形成されている。光半導体チップ１ｃ、１ｄは、スクライブライン４７を挟んで光半導体チップ１ａ、１ｂを平行移動させた状態で形成されている。なお、図２２において、光半導体チップ１ａにおけるチップ分離溝４５及び光半導体チップ１ｃを分離しているスクライブライン４７に接していない外周にも、図示しないスクライブライン４７が形成されている。同様に、光半導体チップ１ｂ、１ｃ、１ｄにおけるチップ分離溝４５及び隣接する他の光半導体チップ１を分離しているスクライブライン４７に接していない外周にも、図示しないスクライブライン４７が形成されている。光半導体チップ１ａ、１ｂの基本配置が、スクライブライン４７を介して半導体基板に複数配置されている。
　実施の形態４の光半導体装置９０は、延伸配線パターン３が実施の形態１の構造と同じなので、実施の形態１の光半導体装置９０と同様の作用及び効果を奏する。実施の形態４の光モジュール１００は、延伸配線パターン３が実施の形態１の構造と同じなので、実施の形態１の光モジュール１００と同様の作用及び効果を奏する。実施の形態４の光半導体装置９０は、光半導体チップ１の表面電極（カソード電極３８、アノード電極３９ｂ）に接続されると共に光半導体チップ１の外周よりも外側に延伸した延伸配線パターン３を備えているので、ワイヤ接続よりも短い経路で高周波基板２に接続できる。実施の形態４の光モジュール１００は、実施の形態４の光半導体装置９０を備えているので、ワイヤ接続よりも短い経路で高周波基板２に接続できる。
実施の形態５．
　図２３は実施の形態５に係る光半導体装置及び光モジュールを示す図であり、図２４は実施の形態５に係る分離前の４つの光半導体チップと延伸配線パターンを示す図である。図２４は、実施の形態１の図５及び実施の形態３の図２０に相当する図である。実施の形態５の光半導体チップ１は、１つの受光素子１０が半導体基板（ＩｎＰ基板６０）に形成された光受光素子チップ１３である。実施の形態５の光半導体装置９０は、光半導体チップ１が１つの受光素子１０のみが形成された光受光素子チップ１３である点で、実施の形態３の光半導体装置９０と異なっている。実施の形態５の光モジュール１００は、光半導体チップ１が光受光素子チップ１３である点で、実施の形態３の光モジュール１００と異なっている。実施の形態５の光半導体装置９０及び光モジュール１００の製造方法は、実施の形態３の光半導体装置９０及び光モジュール１００の製造方法と同じである。
　光半導体チップ１の延伸配線パターン３である延伸配線４、５は、高周波基板２の金属配線２２、２３に熱圧着により接続されている。図２３では、高周波基板２に２つの金属配線２２、２３が配置されている例を示した。図２３では、延伸配線４、５の表面、すなわち高周波基板２の金属配線２２、２３の表面に対向する面と反対側の面に金ボール２４が形成されていない例を示した。図２４では、分離前の４つの光半導体チップ１ａ、１ｂ、１ｃ、１ｄを示した。光半導体チップ１ｂは光半導体チップ１ａを１８０°回転させた状態で半導体基板（ＩｎＰ基板６０）に形成されている。光半導体チップ１ｃ、１ｄは、スクライブライン４７を挟んで光半導体チップ１ａ、１ｂを平行移動させた状態で形成されている。なお、図２４において、光半導体チップ１ａにおけるチップ分離溝４５及び光半導体チップ１ｃを分離しているスクライブライン４７に接していない外周にも、図示しないスクライブライン４７が形成されている。同様に、光半導体チップ１ｂ、１ｃ、１ｄにおけるチップ分離溝４５及び隣接する他の光半導体チップ１を分離しているスクライブライン４７に接していない外周にも、図示しないスクライブライン４７が形成されている。光半導体チップ１ａ、１ｂの基本配置が、スクライブライン４７を介して半導体基板に複数配置されている。
　実施の形態５の光半導体装置９０は、延伸配線パターン３が実施の形態３の構造と同じなので、実施の形態３の光半導体装置９０と同様の作用及び効果を奏する。実施の形態５の光モジュール１００は、延伸配線パターン３が実施の形態３の構造と同じなので、実施の形態３の光モジュール１００と同様の作用及び効果を奏する。実施の形態５の光半導体装置９０は、光半導体チップ１の表面電極（カソード電極６５ｂ、アノード電極６６のパッド部７２）に接続されると共に光半導体チップ１の外周よりも外側に延伸した延伸配線パターン３を備えているので、ワイヤ接続よりも短い経路で高周波基板２に接続できる。実施の形態５の光モジュール１００は、実施の形態５の光半導体装置９０を備えているので、ワイヤ接続よりも短い経路で高周波基板２に接続できる。
　なお、本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
　１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ…光半導体チップ、２…高周波基板、３…延伸配線パターン、４…延伸配線（第一延伸配線）、５…延伸配線（第二延伸配線）、６…半導体レーザ、７…導波路、８…スポットサイズコンバータ、１０…受光素子、３０…ＩｎＰ基板（半導体基板）、３８…カソード電極（第一電極）、３９ｂ…アノード電極（第二電極）、４２…高反射膜、４５…チップ分離溝、４６…レーザ後端面、５１…パッシベーション層、５３…第一金属層、５４…第二金属層、６０…ＩｎＰ基板（半導体基板）、６５ｂ…カソード電極（第一電極）、６６…アノード電極（第二電極）、９０、９０ａ、９０ｂ…光半導体装置、１００…光モジュール

Claims (15)

  1. 　半導体基板に少なくとも１つの光素子が形成された光半導体チップと、前記光素子の第一電極及び第二電極に接続されると共に前記光半導体チップの外側に延伸した延伸配線パターンと、を備えた光半導体装置であって、
    前記第一電極及び前記第二電極は、前記光半導体チップの表面側に形成されており、
    前記延伸配線パターンは、前記光半導体チップの表面に又は表面から離れた位置に配置されている、光半導体装置。
  2. 　前記延伸配線パターンは、前記光半導体チップの一端側のみから外側に延伸している、請求項１記載の光半導体装置。
  3. 　前記光半導体チップは、複数の前記光素子が形成されており、
    それぞれの前記光素子の前記第一電極及び前記第二電極に接続された前記延伸配線パターンは、前記光半導体チップの一端側のみから外側に延伸している、請求項１記載の光半導体装置。
  4. 　前記延伸配線パターンは、前記第一電極に接続された第一延伸配線及び前記第二電極に接続された第二延伸配線を備えており、
    前記第一延伸配線における前記光半導体チップの外側に延伸した部分である第一延伸部と、前記第二延伸配線における前記光半導体チップの外側に延伸した部分である第二延伸部との間隔は、前記第一延伸部及び前記第二延伸部の延伸方向に垂直な方向の幅のいずれか一方よりも広くなっている、請求項２または３に記載の光半導体装置。
  5. 　前記延伸配線パターンは、前記第一延伸部と前記第二延伸部とが平行に配置されている、請求項４記載の光半導体装置。
  6. 　前記延伸配線パターンは、前記第一電極及び前記第二電極に接続された第一金属層と、前記第一金属層の表面に形成された第二金属層と、を備えた請求項１から５のいずれか１項に記載の光半導体装置。
  7. 　前記光素子は、半導体レーザまたは受光素子である、請求項１から６のいずれか１項に記載の光半導体装置。
  8. 　前記光半導体チップは、複数の半導体レーザと、それぞれの前記半導体レーザから出力されたレーザ光を伝送する複数の導波路と、複数の前記導波路を結合すると共に伝送された前記レーザ光のスポットサイズを変更するスポットサイズコンバータと、を備えており、
    前記第一電極及び前記第二電極は、前記半導体レーザの電極である、請求項１から６のいずれか１項に記載の光半導体装置。
  9. 　請求項１から８のいずれか１項に記載の光半導体装置と、前記延伸配線パターンに接続された高周波基板と、を備えた光モジュール。
  10. 　半導体基板に少なくとも１つの光素子が形成された光半導体チップと、前記光素子の第一電極及び第二電極に接続されると共に前記光半導体チップの外側に延伸した延伸配線パターンと、を備えた光半導体装置を製造する光半導体装置の製造方法であって、
    前記光半導体チップの表面側に前記第一電極及び前記第二電極が配置された前記光素子を形成すると共に、前記第一電極の一部及び前記第二電極の一部を露出する開口が形成されたパッシベーション層を形成する光素子形成工程と、
    前記パッシベーション層の表面に又は前記パッシベーション層の表面から離れた位置に前記光半導体チップの外側に延伸した前記延伸配線パターンを形成する延伸配線パターン形成工程と、を含む光半導体装置の製造方法。
  11. 　前記延伸配線パターン形成工程は、前記第一電極及び前記第二電極に接続された第一金属層を形成する第一金属層形成工程と、
    前記第一金属層形成工程にて形成された前記第一金属層を給電層としてめっきすることにより、前記第一金属層の表面に第二金属層を形成する第二金属層形成工程と、を含む請求項１０記載の光半導体装置の製造方法。
  12. 　前記延伸配線パターンは、前記光半導体チップの一端側のみから外側に延伸しており、
    前記光素子形成工程において、前記光半導体チップが形成されるチップ領域が前記半導体基板に複数配置されており、
    隣接する少なくとも２つの前記チップ領域には、前記延伸配線パターンが外側に延伸している前記光半導体チップの一端である延伸配線配置端が互いに対向するように前記光素子が形成されている、請求項１０または１１に記載の光半導体装置の製造方法。
  13. 　前記光素子形成工程は、前記延伸配線配置端が隣接する前記チップ領域の間にドライエッチングによりチップ分離溝を形成する分離溝形成工程を含む、請求項１２記載の光半導体装置の製造方法。
  14. 　前記延伸配線パターン形成工程において、一方のチップ領域に形成された前記光半導体チップの前記延伸配線パターンは、隣接する他のチップ領域に形成された前記光半導体チップに前記チップ分離溝を越えて延伸して形成されている、請求項１３記載の光半導体装置の製造方法。
  15. 　前記光半導体チップは、前記光素子として半導体レーザが形成されており、
    前記半導体レーザのレーザ光が出射される側と反対の後端面は、前記分離溝形成工程にて形成された前記チップ分離溝の側面であり、
    前記光素子形成工程は、前記分離溝形成工程の後に、前記半導体レーザの前記後端面に前記レーザ光を反射する反射膜を被覆する後端面反射膜形成工程を含む、請求項１３または１４に記載の光半導体装置の製造方法。
PCT/JP2018/041093 2018-11-06 2018-11-06 光半導体装置、光モジュール及び光半導体装置の製造方法 WO2020095355A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020217008141A KR102388885B1 (ko) 2018-11-06 2018-11-06 광 반도체 장치, 광 모듈 및 광 반도체 장치의 제조 방법
JP2020556381A JP7123161B2 (ja) 2018-11-06 2018-11-06 光半導体装置の製造方法
PCT/JP2018/041093 WO2020095355A1 (ja) 2018-11-06 2018-11-06 光半導体装置、光モジュール及び光半導体装置の製造方法
US17/264,421 US11929590B2 (en) 2018-11-06 2018-11-06 Method for producing optical semiconductor device
CN201880097440.XA CN112913092B (zh) 2018-11-06 2018-11-06 光半导体装置、光模块以及光半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/041093 WO2020095355A1 (ja) 2018-11-06 2018-11-06 光半導体装置、光モジュール及び光半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2020095355A1 true WO2020095355A1 (ja) 2020-05-14

Family

ID=70610915

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/041093 WO2020095355A1 (ja) 2018-11-06 2018-11-06 光半導体装置、光モジュール及び光半導体装置の製造方法

Country Status (5)

Country Link
US (1) US11929590B2 (ja)
JP (1) JP7123161B2 (ja)
KR (1) KR102388885B1 (ja)
CN (1) CN112913092B (ja)
WO (1) WO2020095355A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102457177B1 (ko) * 2020-01-23 2022-10-24 한국전자통신연구원 광 송신 모듈

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6450590A (en) * 1987-08-21 1989-02-27 Mitsubishi Electric Corp Semiconductor laser
DE3739408A1 (de) * 1987-11-20 1989-06-01 Siemens Ag Laserchipaufbau
JP2003264334A (ja) * 2002-03-08 2003-09-19 Hitachi Ltd 半導体レーザ素子及び半導体レーザモジュール
JP2011035060A (ja) * 2009-07-30 2011-02-17 Furukawa Electric Co Ltd:The 集積型半導体レーザ素子および半導体レーザモジュールならびに光伝送システム
JP2012142822A (ja) * 2011-01-04 2012-07-26 Fujitsu Ltd 光受信装置および光送信装置
JP2013077753A (ja) * 2011-09-30 2013-04-25 Sumitomo Electric Device Innovations Inc 半導体レーザ及びその製造方法
JP2016162804A (ja) * 2015-02-27 2016-09-05 沖電気工業株式会社 光電変換回路
JP2017199905A (ja) * 2016-04-25 2017-11-02 住友電工デバイス・イノベーション株式会社 光半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172221A (ja) 1995-12-18 1997-06-30 Oki Electric Ind Co Ltd 光半導体素子の実装構造
JP2001209017A (ja) * 1999-11-15 2001-08-03 Mitsubishi Electric Corp 光電変換半導体装置
JP3670220B2 (ja) * 2001-05-10 2005-07-13 日本電信電話株式会社 半導体装置の製造方法
CN100546038C (zh) * 2006-07-07 2009-09-30 三洋电机株式会社 半导体装置及其制造方法
JP2009224711A (ja) 2008-03-18 2009-10-01 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP5439953B2 (ja) 2008-10-30 2014-03-12 ソニー株式会社 半導体レーザおよびその製造方法
JP2011077339A (ja) * 2009-09-30 2011-04-14 Sony Corp 半導体レーザ
CN102237636B (zh) * 2010-04-26 2013-08-14 无锡亮源激光技术有限公司 多管串联半导体激光模块及其制造方法
JP6228560B2 (ja) 2015-03-23 2017-11-08 日本電信電話株式会社 高周波伝送線路および光回路
CN107306009B (zh) 2016-04-25 2021-04-13 住友电工光电子器件创新株式会社 在承载体上提供共面线的光发射器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6450590A (en) * 1987-08-21 1989-02-27 Mitsubishi Electric Corp Semiconductor laser
DE3739408A1 (de) * 1987-11-20 1989-06-01 Siemens Ag Laserchipaufbau
JP2003264334A (ja) * 2002-03-08 2003-09-19 Hitachi Ltd 半導体レーザ素子及び半導体レーザモジュール
JP2011035060A (ja) * 2009-07-30 2011-02-17 Furukawa Electric Co Ltd:The 集積型半導体レーザ素子および半導体レーザモジュールならびに光伝送システム
JP2012142822A (ja) * 2011-01-04 2012-07-26 Fujitsu Ltd 光受信装置および光送信装置
JP2013077753A (ja) * 2011-09-30 2013-04-25 Sumitomo Electric Device Innovations Inc 半導体レーザ及びその製造方法
JP2016162804A (ja) * 2015-02-27 2016-09-05 沖電気工業株式会社 光電変換回路
JP2017199905A (ja) * 2016-04-25 2017-11-02 住友電工デバイス・イノベーション株式会社 光半導体装置

Also Published As

Publication number Publication date
JP7123161B2 (ja) 2022-08-22
KR20210037724A (ko) 2021-04-06
CN112913092A (zh) 2021-06-04
JPWO2020095355A1 (ja) 2021-09-02
US11929590B2 (en) 2024-03-12
KR102388885B1 (ko) 2022-04-20
CN112913092B (zh) 2023-12-19
US20210313765A1 (en) 2021-10-07

Similar Documents

Publication Publication Date Title
US10168474B2 (en) Method of manufacturing optical input/output device
JP2020521186A (ja) 光相互接続装置及び光相互接続装置の作製方法
JPH071792B2 (ja) 光学通信システム
JP2017041618A (ja) 光モジュール
CN108008501B (zh) 光发送器设备
KR101929465B1 (ko) 광학모듈
JP4951971B2 (ja) 光電気複合モジュール
US20050276299A1 (en) Surface-emitting laser, method for manufacturing surface-emitting laser, device and electronic apparatus
JP6820671B2 (ja) 光回路デバイスとこれを用いた光トランシーバ
JP6231389B2 (ja) 半導体光素子及び光モジュール
JP7112254B2 (ja) 半導体モジュールおよび半導体モジュールを用いた通信方法
WO2020095355A1 (ja) 光半導体装置、光モジュール及び光半導体装置の製造方法
CN113273043B (zh) 光半导体集成元件
US11630270B2 (en) Semiconductor device and method of manufacturing the same
US10095080B2 (en) Optical modulator and optical module
JP2003243777A (ja) アレイ型半導体レーザ装置及び半導体レーザモジュール
KR100265858B1 (ko) 반도체 레이저와 광검출기가 단일칩에 집적된 파장 분할 다중화 소자
JP6479293B1 (ja) 光送信デバイス
JP7330810B2 (ja) 光サブアッセンブリ
JPH1154785A (ja) 波長分離型受光素子およびそれを用いる光通信用モジュール
KR100619337B1 (ko) 파장선택 박막을 이용한 광송수신 모듈 및 그 제조방법
JP2002299680A (ja) 半導体受光素子及び受光モジュール
JP2019040040A (ja) 光機能モジュール、これを用いた光トランシーバ、及び光機能モジュールの製造方法
JPH04273172A (ja) 裏面入射型受光素子
JP2001160646A (ja) 光モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18939306

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020556381

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20217008141

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18939306

Country of ref document: EP

Kind code of ref document: A1