JP2019040040A - 光機能モジュール、これを用いた光トランシーバ、及び光機能モジュールの製造方法 - Google Patents

光機能モジュール、これを用いた光トランシーバ、及び光機能モジュールの製造方法 Download PDF

Info

Publication number
JP2019040040A
JP2019040040A JP2017161515A JP2017161515A JP2019040040A JP 2019040040 A JP2019040040 A JP 2019040040A JP 2017161515 A JP2017161515 A JP 2017161515A JP 2017161515 A JP2017161515 A JP 2017161515A JP 2019040040 A JP2019040040 A JP 2019040040A
Authority
JP
Japan
Prior art keywords
optical
face
semiconductor element
side wall
optical waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017161515A
Other languages
English (en)
Inventor
早川 明憲
Akinori Hayakawa
明憲 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Photonics Electronics Technology Research Association
Original Assignee
Fujitsu Ltd
Photonics Electronics Technology Research Association
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Photonics Electronics Technology Research Association filed Critical Fujitsu Ltd
Priority to JP2017161515A priority Critical patent/JP2019040040A/ja
Publication of JP2019040040A publication Critical patent/JP2019040040A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】光導波路回路基板と、光導波路回路基板に実装される別体の光半導体素子の間で安定した光結合を実現し、かつ反射戻り光を抑制する。【解決手段】光機能モジュールは、第1の光導波路を有する光導波路回路基板と、前記光導波路回路基板に実装された光半導体素子と、を有し、前記光導波路回路基板は基板表面に対して垂直方向の側壁を有する凹部を有し、前記光半導体素子は出力端面が前記側壁と対向するように前記凹部に配置され、前記側壁は、前記側壁の表面から基板内部に所定の角度で切り込まれた第1端面と、前記側壁の表面で前記第1端面と連続する第2端面を有し、前記第1端面と前記光半導体素子の前記出力端面との間に非平行のギャップが設けられ、前記第1端面で前記第1の光導波路の導波路端面が露出し、前記光半導体素子から出力される出力光は、前記ギャップを介して、前記第1の光導波路に結合される。【選択図】図5

Description

本発明は、光機能モジュール、これを用いた光トランシーバ、及び光機能モジュールの製造方法に関する。
近年、安価で大規模集積が可能なシリコン電子回路製造技術を利用してシリコン基板上に作製される光機能素子が注目を集めている。高性能サーバやスーパーコンピュータ等では、要求される演算能力の増大に対し、CPUのマルチコア化等により高性能化が図られている。一方チップ間、ボード間の通信においては、高速化する演算能力に対して電気信号での通信は物理的な距離の問題から限界を迎えつつある。低損失かつ小型なシリコン細線導波路をベースとした光通信素子をシリコン基板上に集積するシリコンフォトニクスは高速化する情報処理機器の通信容量不足の問題を解決する技術として期待されている。中でも、通信用途として実用化されている波長多重(Wavelength Division Multiplexer:WDM)技術のシリコンフォトニクスへの応用は伝送容量の高密度化や光ケーブル削減の効果が見込まれ、広く研究開発が進められている。
一方、シリコンフォトニクスを用いた光送信器、光受信器、光スイッチ、光ルータ等では、シリコンが間接遷移半導体であることから、光通信用装置で広く用いられてきたGaAs系やInP系等のIII-V族半導体が、光源、光増幅器、光損失補償器等に用いられている。シリコンとIII-V族半導体は格子定数の違いから、同一基板上へのモノリシック集積は難しい。現状では、シリコン光導波路を含むシリコンプラットフォーム上へ化合物半導体の光半導体素子を搭載・集積させる、いわゆるハイブリッド集積実装構造が主流である。
シリコンプラットフォーム上に化合物半導体の光半導体素子を実装するときは、シリコンベースの光導波路と光半導体素子の光導波路を低い結合損失で結合させるために、高精度な位置合わせ技術が求められる。平面上のX方向とY方向は、アライメントマーカを用いたフリップチップボンディング等により、ある程度精度良く位置合わせすることができる。高さ方向(Z方向)についても、エッチング、成膜等によりシリコンプラットフォーム上に形成した台座に光半導体素子を押し当てることで、位置合わせが可能である。これらの位置合わせは光半導体素子とシリコン光導波路を一直線で光学結合しており、反射戻り光によるレーザ光のノイズ増加や発振スペクトル異常が課題となる。
反射戻り光の問題に対して、ガラス光導波路の端面を、各コアの近傍部が該各コアの光軸に直交する方向に対して傾き且つガラス光導波路のコアとこれに対応するアレイ状の光半導体素子のコアとの間隔が各コア毎に等しくなるように形成する第1の構成が知られている(たとえば、特許文献1参照)。また、端部が光導波路の端面を含み該光導波路に対して傾いた端面とこの端面に対して傾いた端面を持つように加工された基板を用いる第2の構成が知られている(たとえば特許文献2参照)。
特開平6−230237号公報 特開平7−209560号公報
従来の第1の構成では、光導波路のコアとアレイ状の光半導体素子のコアとの間隔が各コアで等しくなるように、全軸で位置合わせが行われている。第2の構成は、一つの光半導体素子をヒートシンクを用いて一つの光導波路に結合するものである。光半導体素子が搭載されたサブマウントをヒートシンクに固定し、ヒートシンクを光導波路の端面に付き合せることで、光半導体素子のコア端面と光導波路のコア端面が面合わせされている。シリコンフォトニクスのように小型化と高集積化に向けた技術では、光半導体素子をヒートシンクやサブマウントとともに実装することは好ましくない。第2の構成では、光半導体素子を単独で光導波路に結合することが難しく、特に光半導体素子が小さくなると安定した光結合を得ることができない。
一つの側面では、光導波路回路基板と、光導波路回路基板に実装される別体の光半導体素子の間で安定した光結合を実現し、かつ反射戻り光を抑制することのできる構成と方法を提供することを目的とする。
1つの態様では、光機能モジュールは、第1の光導波路を有する光導波路回路基板と、前記光導波路回路基板に実装された光半導体素子と、を有し、
前記光導波路回路基板は、基板表面に対して垂直方向の側壁を有する凹部を有し、
前記光半導体素子は出力端面が前記側壁と対向するように前記凹部に配置され、
前記側壁は、前記側壁の表面から基板内部に所定の角度で切り込まれた第1端面と、前記側壁の表面で前記第1端面と連続する第2端面を有し、
前記第1端面と、前記光半導体素子の前記出力端面との間に非平行のギャップが設けられ、
前記第1端面で前記第1の光導波路の導波路端面が露出し、前記光半導体素子から出力される出力光は、前記ギャップを介して、前記第1の光導波路に結合される。
一つの側面として、光導波路回路基板と、光導波路回路基板に実装される別体の光半導体素子の間で安定した光結合が実現し、かつ反射戻り光を抑制することができる。
シリコン光導波路とLD導波路のX−Y面内の位置合わせを示す概略図である。 劈開位置ずれによる結合損失を説明する図である。 劈開位置ずれによる結合損失を説明する図である。 実施形態の実装構造を示す概略図である。 光半導体素子と光導波路回路基板の配置関係の一例を示す図である。 結合層を形成する各端面と光軸の角度関係を示す図である。 実施例1の具体的構成を示す図である。 変形例1の光結合部の各端面と光軸の角度関係を示す図である。 変形例2の光結合部の各端面と光軸の角度関係を示す図である。 実施例2の複数チャネルの光結合を示す図である。 各チャネルの光結合部の拡大図である。 実施形態の光機能モジュールの光トランシーバへの適用例を示す図である。 光トランシーバのブロック図である。 光トランシーバの変形例である。 SOAの実装に実施形態の斜め配置を適用した例を示す図である。
実施形態の光機能モジュールと、光半導体素子の実装方法を説明する前に、反射戻り光抑制のための斜め導波路で生じる問題を説明する。
図1は、シリコン光集積回路120のシリコン光導波路123と、化合物半導体のレーザダイオード(LD)チップ110のLD導波路112のX−Y面内の位置合わせを示す図である。シリコン光集積回路120は、光導波路回路基板の一例である。LDチップ110は、光導波路回路基板に実装される光半導体素子の一例である。図1(A)に示すように、LDチップ110は、アライメントマーカ115により、X−Y面内でシリコン光集積回路120のシリコン光導波路123に位置合わせされている。
図1(B)は図1(A)の結合界面Cの拡大図である。LDチップ110をシリコン光集積回路120の光導波路123と結合させる場合、意図して、あるいは意図せずにLD端面111とシリコン光集積回路120の端面121の間に物理的な間隙が発生する。このような物理的な間隙は、一般的には光学的マッチングとレーザの保護を兼ねて樹脂で充填され、封止される。光学的マッチング材の屈折率は一般に化合物半導体レーザの導波路やシリコン光導波路の透過屈折率に比べて低いため、界面で反射が発生する。反射戻り光はレーザ光の発振を不安定にさせ光強度ノイズとなる。
反射戻り光を低減するため、シリコン光集積回路120のシリコン光導波路123と、LDチップ110のLD導波路112は界面に対して斜めに形成され、反射戻り光がLD導波路112に結合して共振器内に入り込むことを抑制する。LD導波路112を出射した光は、間隙の設計上の光路を通って、シリコン光導波路123に結合する。
化合物半導体のLDチップ110は、一般的にスクライブラインを形成した後に劈開面に沿ってカットすることでチップ化されている。劈開を利用したカットは、チップサイズにばらつきが出やすい。LDチップ110をアライメントマーカ115で位置決めして実装する際には、設計よりもチップサイズが大きい場合に備えて、あらかじめLDチップ110とシリコン光集積回路120の導波路端面の間にマージンが設けられている。LDチップ110のサイズが設計通りのときに最も結合効率が良くなるように光路が設計されていると、LDチップ110のサイズがずれたときに、光学的な結合損失が生じる。したがって、LDチップ110のLD導波路112とシリコン光集積回路120のシリコン光導波路123を界面に対して斜めに結合する場合には、劈開位置ずれによる結合損失を考慮した設計が望まれる。
図2と図3は、劈開位置ずれによる結合損失を説明する図である。図2(A)は、LDチップ110の光軸方向の長さが設計よりも短くなったときの結合損失を示す。LDチップ110の端面111は、設計上のLD端面よりもシリコン光集積回路120の端面121から離れる。LDチップ110から出力される光は設計上の光路から−X方向に外れ、シリコン光導波路123への結合効率が低下する。図2(B)は、LDチップ110の光軸方向の長さが設計よりも長くなったときの結合損失を示す。LDチップ110の端面111は、設計上のLD端面よりもシリコン光集積回路120の端面121に近づく。LDチップ110から出力される光は設計上の光路から+X方向に外れ、シリコン光導波路123への結合効率が低下する。
チップサイズのずれを緩和する方法として、アライメントマーカ115でX方向だけLDチップ110の位置を合わせ込んだ後に、Y方向に動かしてシリコン光導波路123の界面に突き当てて、ギャップをほぼゼロにすることが考えられる。LDチップ110のLD導波路112が端面111に対して垂直に形成されている場合は、この突き当て方法はチップサイズのばらつきを吸収する実装方法として有効である。しかし、反射戻り光を抑制するためにLD導波路112を端面111に対して斜めに形成する場合は、劈開位置ずれによる結合損失の増大を抑制することができない。
図3は、突き当て方式で劈開位置ずれの影響を説明する図である。図3(A)でLDチップ110の長さが設計よりも短い場合、LDチップ110の光出力位置が+X方向にずれる。図3(B)でLDチップ110の長さが設計よりも長い場合、LDチップ110の光出力位置が−X方向にずれる。突き当て方式の場合、劈開位置ずれはLDチップの光出力位置のずれとなり、結合損失が生じる。
実施形態では、発光素子、半導体光増幅器(SOA:Semiconductor Optical Amplifier)などの光半導体素子を光導波路回路基板に実装する際に、低い結合損失と、反射戻り光の抑制を両立することのできる構成を提供する。
図4は、実施形態の光機能モジュール100の模式図である。光機能モジュール100は、光導波路回路基板20と、光導波路回路基板20に実装された光半導体素子10を有する。この例では、光半導体素子10は化合物半導体レーザである。光導波路回路基板20は、たとえばシリコン基板上に酸化絶縁層とシリコン層が積層されたSOI(Silicon On Insulator)基板等の半導体基板201に、光導波路23、24と光機能素子がモノリシックに集積された光集積回路チップである。光機能素子として、たとえばシリコン導波路コアで形成される光変調器33、回折格子結合器28などが集積される。
光導波路回路基板20の一方の辺がX方向に位置し、それと直交する辺がY方向に位置し、X方向及びY方向と直交する方向をZ方向とする。光導波路回路基板20は、高さ方向(Z方向)で光導波路23、24の形成面よりも低くなった凹部22を有し、凹部22に光半導体素子10が配置されている。凹部22の段差を形成する側壁(基板表面に対して垂直な面)のうち、光導波路23−1の端面を含む側壁21には、側壁の表面から内側に斜めに切り込まれた端面211が形成されている。ここで、「基板表面に対して垂直」という場合は、基板面に対して厳密に90°の角度を意味するのではなく、許容可能な誤差の範囲で基板面に対してほぼ90°の角度を成す場合も含む。端面211と、光半導体素子10の出力端面11の間に、X−Y面内の形状が三角形のギャップ25が形成されている。ギャップ25は空気層であってもよいし、光学マッチング材が充填された層であってもよい。出力端面11とギャップ25の構成は図5を参照してより詳細に説明する。
光半導体素子10から出力された光は、ギャップ25を通って光導波路23に結合して光変調器33に導かれ、光変調器33で入力データに応じた駆動信号で変調される。変調光は光導波路24に出力され、回折格子結合器28により外部光配線である光ファイバ54に出力される。
図5は、光半導体素子10と光導波路回路基板20の配置関係の一例を示す図である。図5(A)の例では、光導波路回路基板20の凹部22の側壁21は、X方向から所定の角度、傾いて形成されている。光半導体素子10は、その出力端面11が側壁21に突き当てられており、素子導波路12の光軸はY方向から斜めに傾いている。光半導体素子10は、アライメントマーカ15を用いてX方向とY方向の初期位置合わせが行われた後に、素子導波路12の導波路軸に沿って光半導体素子10を側壁21に突き当てることで最終的な位置合わせが行われている。
図5(B)は、図5(A)のギャップ25を含む結合界面Dの拡大図である。光導波路回路基板20の凹部22の側壁21は、光導波路23と素子導波路12が対向する領域だけ、側壁21の表面から内側に向かって所定の角度で切り込まれて、端面211が形成されている。この例では、端面211はX方向と平行に位置する。端面211と光半導体素子10の出力端面11の間に形成される空間が、ギャップ25となっている。ギャップ25の両側の端面212と端面213は同じ平面内にあり、光半導体素子10の出力端面11の一部と接触していてもよい。これにより光半導体素子10の素子導波路12と、光導波路回路基板20の光導波路23の位置関係を安定して保つことができる。また、光半導体素子10の素子導波路12は出力端面11に対して垂直に形成されており、劈開位置がずれてもレーザ光の出射点は、ずれない。光半導体素子10の素子導波路12から出力された光は、ギャップ25を通って、光導波路回路基板20の光導波路23に結合される。
図6は、ギャップ25を形成する各端面と光軸の角度関係を示す図である。凹部22の側壁21から斜めに切り込まれた端面211(図中、「端面1」とも標記されている)は、光半導体素子10から出力された光の入射角度がθ1となる角度で形成されている。一方、光導波路回路基板20の光導波路23は、端面211の垂線に対してθ2となる角度で形成されている。
ギャップ25の屈折率をn1、光導波路回路基板20の光導波路23の等価屈折率をn2とすると、θ1とθ2は、次式で表されるスネルの法則を満たす。
1×sinθ1=n2×sinθ2
ギャップ25の両側の側壁21に位置する端面212(図面では「端面2」とも標記されている)と端面213(図面では「端面3」とも標記されている)は、同一面内に位置し、光半導体素子10の出力端面11と平行である。端面212と端面211の間の角度は180°−θ1である。
この構成で、アライメントマーカ15による初期位置合せの後に、光半導体素子10をその光軸と平行な方向に移動して、出力端面11を側壁21の端面212と端面213に突き当てる。これにより、反射戻り光を抑制し、かつ安定した光学結合を得ることができる。
ギャップ25のサイズを光半導体素子10の幅よりも十分に小さくすることで、光半導体素子10の出力端面11を光導波路回路基板20の端面212と端面213に突き当てても、光半導体素子10の角度ずれがほとんどない状態で実装することができる。その結果、光半導体素子10の出力端面11から、光導波路回路基板20の端面211に露出する光導波路23までの距離を、精度よく制御できる。
フォトリソグラフィ技術を用いて端面211のX方向の長さを数μm程度に形成できるため、光半導体素子10の出力端面111を光導波路回路基板20の端面212、213に突き当てる場合でも、光半導体素子10を十分に小さく作ることができる。
図7は、図6の構成のより具体的な配置関係を示す。光導波路回路基板20の光導波路23の端部が露出する端面211は、X方向と平行に延びている。端面211と光半導体素子10の出力端面11との間に形成されるギャップ25に光学マッチング材が充填されており、その屈折率は1.5(n=1.5)である。光導波路回路基板20の光導波路23の等価屈折率は3.5(n=3.5)である。光半導体素子10の出力光は、端面211に対して入射角30°で入射するように配置されている。このとき、スネルの法則から、光導波路回路基板20に形成される光導波路23は、端面211の垂線に対して12.4°の角度で形成することで、出力されたレーザ光の屈折角とマッチする。
この例では、光導波路回路基板20の端面211での入射位置P2(すなわち、光導波路23が露出する位置)から、端面211と端面212の交点P3までの距離L2を、5μmとする。このとき、光半導体素子10の光出射位置P1から、光導波路回路基板20の入射位置P2までの距離L1は、2.6μmとなる。また、屈折率不整合による端面211での反射光の光軸は、破線の矢印で示すように、光半導体素子10の光出射位置P1から−X方向に距離L3だけ離れた位置P4に向かう。この例で、L3は4.3μmである。L3は、出力ビームの拡がりを考えても十分に離れた距離であり、反射戻り光が光半導体素子10の共振器に結合することが防止される。
図7の構成とすることで、小型の光半導体素子をシリコンフォトニクス技術を用いた光導波路回路基板20に精度よく実装することができ、かつ光半導体素子10の共振器への反射戻り光の結合を抑制することができる。その結果、低ノイズ、安定したスペクトルの連続光を光導波路回路基板20に形成された光機能素子(たとえば光変調器33)に供給することができ、高性能の光機能モジュール100が得られる。
図6及び図7では、光半導体素子10の出力端面11と、凹部22の側壁21を突き当てる例を用いて説明したが、光機能モジュール100の保管温度範囲、使用温度範囲によっては、光半導体素子10と光導波路回路基板20の熱膨張率の差によって破損する場合があり得る。光半導体素子10と、光導波路回路基板20の光導波路23の光軸の遠近方向のずれは、上下方向(高さ方向)、左右方向(側壁21に沿った水平方向)の光軸ずれに比べて結合損失の影響は小さい。したがって、熱膨張率差による破損の懸念がある場合には、光半導体素子10を凹部22の側壁21(端面212、213を含む)に突き当てた後に、突き当ての移動軸に沿って例えば1μm程度離すことで、熱膨張率差の問題を回避することができる。
<変形例1>
図8は、図6及び図7の配置の変形例1を示す。実施例1では、側壁21に形成された切り込みの端面211がX方向と平行に延びる例を示した。変形例1では、端面211はX方向から所定の角度傾いて位置し、端面212と端面213が、X方向と平行に位置する。光半導体素子10の出力端面11もX方向と平行に位置する。
図8の配置構成によると、光半導体素子10を光導波路回路基板20に搭載する際に、アライメントマーカ15を用いてX方向の位置とY方向の位置を初期調整した後に、光半導体素子10を端面212と端面213に向けてY方向に移動させるだけでよい。位置制御が容易になり、かつ精度の高いアライメントが期待できる。各角度と配置・距離関係は図7の実施例1と同じである。
<変形例2>
図9は、変形例2を示す。実施例1では、光半導体素子10の素子導波路12が出力端面11に対して垂直に延設されている例を示した。変形例2では、光半導体素子10の素子導波路12は、出力端面11の垂線から所定の角度で斜めに延設されている。
光半導体素子10の素子導波路12の等価屈折率をn1’、素子導波路12の光軸が出力端面11の垂線に対してなす角度をθ1’とした場合、ギャップ25への出射角度はθ2’となる。ギャップ25の媒質の屈折率をn1、光導波路回路基板20の端面211への入射角をθ1、光導波路23の屈折率をn2、端面211の垂線に対する光導波路12の光軸の角度をθ2とすると、
1×sinθ1=n2×sinθ2、かつ
1’×sinθ1’=n1×sinθ2
が成立する。
ギャップ25の両側の側壁21に位置する端面212と端面213は、同一面内に位置し、光半導体素子10の出力端面11と平行である。端面211と端面212の間の角度は180°−θ1−θ2’となる角度で形成されている。端面211をこの角度で形成することで、光半導体素子10の斜めの素子導波路12から出力される光は、ギャップ25を通って光導波路23に結合し、かつ反射戻り光は、点線の矢印で示すように、素子導波路12の出力端から離れる方向に向かう。斜め導波路とギャップ25を組み合わせているので反射戻り光の抑制効果がより向上する。素子導波路12の角度θ1’と、ギャップ25の光出射点から入射点までの距離を最適に設計することで、光半導体素子10の出力端面に劈開位置ずれが生じていても、結合損失を最大限に抑制することができる。
なお、図9の構成で、凹部22の側壁21をX方向から斜めに傾いて形成し、端面211をX方向と平行に形成してもよい。この場合は、光半導体素子10は凹部22でY方向から傾いて配置される。
<変形例3>
図10は、変形例3として、複数チャネル(マルチチャネル型)の光半導体素子10Mを用いる。光半導体素子10Mは、出力端面11に対して垂直に形成された4本の平行な素子導波路12−1〜12−4を有する。光導波路回路基板20の凹部22の側壁21には、4つのギャップ25−1〜25−4が形成されており、それぞれのギャップから光導波路23−1〜23−4が延設されている。
光半導体素子10Mは、アライメントマーカ15を用いてX方向とY方向に初期アライメントされた後に、出力端面11が凹部22の側壁21に当接するまで、素子導波路12−1〜12−4の光軸方向に移動される。これにより、素子導波路12−1〜12−4のそれぞれが、ギャップ25−1〜25−4を介して対応する光導波路23−1〜23−4に光学的に接合される。
図11は、図10のギャップ25−nを含む結合界面Eの拡大図である。光導波路回路基板20の凹部22の側壁21は、各光導波路23−nと素子導波路12−nが対向する領域で、側壁21の表面から内側に向かって所定の角度で切り込まれて、端面211が形成されている。端面211と光半導体素子10の素子導波路12−nの出力端の近傍の出力端面の間に、ギャップ25−nが形成される。素子導波路12−nを出射した光はギャップ25−nを通って、対応する光導波路23−nに入射する。ギャップ25と光の入出力の角度、サイズ等は図7と同様である。
図10及び図11の構成により、複数チャネルを集積した光半導体素子10Mでも一括して実装することができる。単チャネルの光半導体素子10を複数個実装する場合と比較して、より小型でより高密度なマルチチャネル化が可能となる。反射戻り光の抑制効果は実施例1と同等である。
なお、図10の4チャンネル構成に替えて、図8の変形例1のように、凹部22の側壁21と光半導体素子10の出力端面11をX方向と平行に配置するマルチチャネル構成にしてもよい。あるいは、図9の変形例2のように、光半導体素子10に出力端面11の垂線に対して所定の角度で斜めに延びる複数の平行な素子導波路を形成してもよい。いずれの場合も、初期アライメント後の突き当て構成で、複数のチャネルで精度良く光学的結合を実現し、かつ反射戻り光を抑制することができる。なお、チャネル数は4チャネルに限定されず、8チャネル、16チャネルなど、より多数のチャネル構成としてもよい。
<光トランシーバへの適用>
図12は、実施形態の光機能モジュール100の光トランシーバ1への適用例を示す。光トランシーバ1は、パッケージ基板2上に配置された光機能モジュール100と、光機能モジュール100に実装された電子回路チップ40と、外部光配線52を接続するコネクタ51を有する。電子回路チップ40は、たとえばシリコン基板に形成されたドライバ回路やトランスインピーダンスアンプなどの電子回路を含む。外部光配線52は、たとえば複数の光ファイバがテープ被覆で保持されたファイバリボンである。
光機能モジュール100は、光導波路回路基板20と、この光導波路回路基板20の凹部22に実装された光半導体素子10−1〜10−4を有する。凹部22は、その形状から「テラス」と呼ばれてもよい。
図12の光トランシーバ1の光機能モジュール100は図6の配置構成を用いており、凹部22の側壁に、単チャネルの光半導体素子10−1〜10−4のそれぞれに対応して、斜めの側壁221−1〜221−4がのこぎり歯状に形成されている。各側壁221−1〜221−4に、第1端面211(図6参照)を有するギャップ255−1〜255−4が形成され、
ギャップ255−1〜255−4から対応する光導波路223−1〜223−4が延びている。光半導体素子10−1〜10−4は、その出力端面が側壁221−1〜221−4と平行になるように、凹部22でY方向から斜めに傾いて配置されている。光半導体素子10−1〜10−4から出力される光は、ギャップ255−1〜255−4を通って光導波路223−1〜223−4に光学的に結合する。
図12の配置構成に替えて、図9のように凹部22の側壁21をX方向と平行に形成して、光半導体素子10−1〜10−4の素子光軸をY方向と平行に配置してもよい。この場合も、光半導体素子10−1〜10−4から出力される光は、ギャップ255−1〜255−4を介して対応する光導波路223−1〜223−4に光学的に結合する。 光導波路回路基板20には、光変調器33−1〜33−4、受光器31−1〜31−4等の光機能素子30が形成されている。光変調器33−1〜33−4は、たとえばシリコン導波路コアを用いたマッハツェンダ型、あるいはリング型、あるいはこれらを組み合わせた光変調器である。受光器31−1〜31−4は、たとえば光導波路回路基板20にエピタキシャル成長で形成されたゲルマニウム(Ge)フォトダイオードである。光導波路回路基板20には、凹部22の各側壁221−1〜221−4から延びる4本の“光導波路223−1〜223−4の他に、光変調器33−1〜33−4とコネクタ51の間に延びる4本の光導波路224−1〜224−4と、受光器31−1〜31−4とコネクタ51の間に延びる4本の光導波路225−1〜225−4が形成されている。光導波路224−1〜224−4と各光導波路225−1〜225−4の先端には、図4に示すように回折格子結合器が形成されていてもよい。 電子回路チップ40は、光導波路回路基板20の光機能素子30が形成されている領域に、フリップチップ接合されている。光機能モジュール100は、電極パッド5、ボンディングワイヤ6、及び電極パッド3によりパッケージ基板2と電気的に接続されている。ワイヤボンディングに替えて、光導波路回路基板20を貫通するスルーシリコンビア(TSV)でパッケージ基板2と接続されていてもよい。
図13は、光トランシーバ1のブロック図である。光導波路回路基板20に搭載される電子回路チップ40は、受信回路41と送信回路43を含む。外部光配線52の光ファイバ53から光トランシーバ1に入力された光信号は、回折格子結合器27により光導波路23に結合され、受光器31で光電流に変換される。受信回路41は、トランスインピーダンスアンプやリミティングアンプを含み、光電流信号を増幅し、整形して電圧信号を出力する。出力された電圧信号は、たとえば外部回路60のホストIC61に供給される。送信側では、ホストIC61から電気信号が電子回路チップ40の送信回路43に入力される。送信回路43は、入力された電気信号から光変調器33を駆動する駆動信号を生成する。光半導体素子10の一例である半導体レーザ10Aから出力された連続光は、光変調器33に入力される。光変調器33は、入力駆動信号で連続光を変調して信号光を出力する。信号光は、回折格子結合器28により外部光配線52の光ファイバ54に出力される。
図14は、図13の変形例としての光トランシーバ1Aの模式図である。光トランシーバ1Aでは、光機能モジュール100Aに、受信回路41と送信回路43を有する電子回路チップ40が搭載されている。光機能モジュール100Aでは、光半導体素子10として、半導体レーザ10Aの他に、SOA70−1とSOA70−2が光導波路回路基板20Aに実装されている。SOA70−1は回折格子結合器27と受光器31の間に配置され、SOA70−2は光変調器33と回折格子結合器28の間に配置されている。
SOA70−1とSOA70−2、及び半導体レーザ10Aは、光導波路回路基板20Aに形成された凹部に配置されていてもよい。この場合、少なくともSOA70−1の出力端面と、SOA70−2の出力端面と対向する位置に図6又は図7を参照して説明したギャップが形成されているのが望ましい。SOA70−1とSOA70−2の利得導波路とギャップの位置、角度、端面の配置関係は、図6〜図9のいずれを採用してもよい。
図15は、光半導体素子10のさらに別の例として、反射型MMI(Multi-Mode Interference:多モード干渉)−SOA80を用いる例を示す。反射型MMI−SOA80は、利得導波路82を含む入力導波路81と、利得導波路84を含む出力導波路83と、1入力1出力のMMI導波路85を有する。MMI導波路85の入出力端と反対側の端部に高反射膜86が形成されている。
入力導波路81からMMI導波路85に入力された光は、MMI導波路内で複数の伝搬モードに分離されるが、高反射膜86で反射され、MMI導波路85の中心に対して入力導波路81と線対称の位置に鏡像が結ばれる。鏡像が結ばれる点に出力導波路83が配置されており、反射型MMI−SOA80の内部で、信号光の伝搬方向は180度転回される。
反射型MMI−SOA80は、たとえば、光導波路回路基板20に形成された凹部22に配置される。反射型MMI−SOA80の入出力端面87は凹部22の側壁21に突き当てられる。側壁21の反射型MMI−SOA80の出力導波路83と対向する位置にギャップ25が形成され、ギャップ25の端面211から光導波路232が延びている。また、側壁21の反射型MMI−SOA80の入力導波路81と対向する位置にギャップ26が形成され、ギャップ26の端面211から光導波路231が延びている。光導波路231は、たとえば光結合器に接続されており、外部光配線から光結合器によって入力された光信号を、ギャップ26を介して反射型MMI−SOA80の入力導波路81に光学的に結合する。反射型MMI−SOA80で増幅され、出力導波路83から出力された光信号は、ギャップ25を介して光導波路232に光学的に結合する。光導波路232は、たとえば受光器に接続されており、増幅された光信号が受光器で受光される。
反射型MMI−SOA80においても劈開によりチップの切り出しが行われるが、入力導波路81と出力導波路83を入出力端面87と直交する方向に形成し、凹部22の側壁21に対して斜めに切り込まれたギャップ25とギャップ26に対向させることで、反射戻り光を抑制し、安定した光結合を実現することができる。
上記では、特定の実施例を参照して本発明を説明したが、本発明はこれらの実施例に限定されない。実施例では、光機能素子としてシリコンフォトニクス技術でSOI基板上に形成されたSiベースの光機能素子(光変調器34、回折格子結合器28等)を用い、光半導体素子10としてIII-V族化合物半導体を用いた半導体レーザ、あるいはSOAの例を示したが、他の材料系でも構わない。例えば光機能素子はシリカ(石英)ベースの材料で形成されていてもよいし、半導体レーザやSOAはII-VI化合物半導体等のような他の材料系で形成されていてもよい。電子回路チップ40において、Siベースの回路に替えて、Si−Ge系や化合物半導体の回路を用いてもよい。
図12のような多チャンネルの光トランシーバ1とするときは、各チャネルに対応して複数の反射型MMI−SOA80を実装してもよい。光導波路回路基板20の凹部の底面に突起または溝を形成し、光半導体素子10の底面に溝または突起を形成し、溝と突起を嵌合させることで、光導波路回路基板20への光半導体素子10のアライメントと実装を容易かつ確実にしてもよい。
以上の説明に対し、以下の付記を提示する。
(付記1)
第1の光導波路を有する光導波路回路基板と、
前記光導波路回路基板に実装された光半導体素子と、
を有し、
前記光導波路回路基板は、基板表面に対して垂直方向の側壁を有する凹部を有し、
前記光半導体素子は出力端面が前記側壁と対向するように前記凹部に配置され、
前記側壁は、前記側壁の表面から基板内部に所定の角度で切り込まれた第1端面と、前記側壁の表面で前記第1端面と連続する第2端面を有し、
前記第1端面と、前記光半導体素子の前記出力端面との間に非平行のギャップが設けられ、
前記第1端面で前記第1の光導波路の導波路端面が露出し、
前記光半導体素子から出力される出力光は、前記ギャップを介して、前記第1の光導波路に結合されることを特徴とする光機能モジュール。
(付記2)
前記光半導体素子は、前記出力端面と直交する第2の光導波路を有し、
前記第1端面と前記第2端面との間の角度は、前記出力光の前記第1端面への入射角をθとすると180°−θになるように形成されていることを特徴とする付記1に記載の光機能モジュール。
(付記3)
前記光半導体素子は、前記出力端面の垂線に対して所定の角度で傾斜する第2の光導波路を有し、
前記出力光の出射角をθ’、前記出力光の前記第1端面への入射角をθとすると、前記第1端面と前記第2端面との間の角度は、180°−θ−θ’になるように形成されていることを特徴とする付記1に記載の光機能モジュール。
(付記4)
前記第2端面は、前記光導波路回路基板のひとつの辺と平行に形成され、前記光半導体素子は前記ひとつの辺と直交する方向に前記側壁に突き当てられていることを特徴とする付記1〜3のいずれかに記載の光機能モジュール。
(付記5)
前記第1端面は、前記光導波路回路基板のひとつの辺と平行に形成され、前記光半導体素子は前記凹部で前記ひとつの辺に対して斜めに配置されて前記側壁に突き当てられていることを特徴とする付記1〜3のいずれかに記載の光機能モジュール。
(付記6)
前記側壁は、のこぎり歯状に配置される複数の側壁面を有し、前記複数の側壁面の各々に前記第1端面が形成され、前記複数の側壁面の各々に対応して、複数の前記光半導体素子の各々が前記凹部に配置されていることを特徴とする付記1〜5のいずれかに記載の光機能モジュール。
(付記7)
前記側壁は、複数の前記第1端面を有し、前記光半導体素子は、前記第1端面の各々に対応する複数の前記第2の光導波路を有するマルチチャネル型光半導体素子であることを特徴とする付記2または3に記載の光機能モジュール。
(付記8)
前記側壁は、前記ギャップを挟んで前記第2端面と反対側に位置する第3端面を有し、
前記第2端面と前記第3端面は同一の面内に位置し、前記光半導体素子の前記出力端面は前記第2端面及び前記第3端面と平行に位置することを特徴とする付記1〜7のいずれかに記載の光機能モジュール。
(付記9)
前記光半導体素子は同じ端面に入力導波路と出力導波路を有する反射型の半導体光増幅器であり、前記出力導波路の出射端が前記ギャップと対向して配置されることを特徴とする付記1〜8のいずれかに記載の光機能モジュール。
(付記10)
前記ギャップの屈折率をn、前記第1の光導波路の等価屈折率をn、前記出力光の前記第1端面への入射角をθとすると、前記第1の光導波路は、前記第1端面の垂線に対して、n1×sinθ1=n2×sinθ2を満たす角度θだけ傾いて配置されていることを特徴とする付記1〜9のいずれかに記載の光機能モジュール。
(付記11)
付記1〜10のいずれかに記載の光機能モジュールと、
前記光機能モジュールに接続される外部光配線と、
前記光機能モジュールに集積された光機能素子に接続される送受信回路を含む電子回路チップと、
を有することを特徴とする光トランシーバ。
(付記12)
第1の光導波路が形成された光導波路回路基板に、基板表面に対して垂直な側壁を有する凹部を形成し、
前記凹部の側壁に、前記側壁の表面から基板内部に所定の角度で切り込まれた第1端面を形成して、前記第1の光導波路の導波路端面を前記第1端面に露出し、
光半導体素子の出力端面が前記第1端面を向くように、前記光半導体素子を前記凹部に配置して、前記第1端面と前記出力端面の間に非平行のギャップを形成する、
工程を含み、前記第1端面は、前記光半導体素子から出力される出力光が前記ギャップを通って前記第1の光導波路に光学結合する角度で形成されることを特徴とする光機能モジュールの製造方法。
(付記13)
前記光半導体素子には前記出力端面と直交する第2の光導波路が形成されており、
前記出力光の前記第1端面への入射角をθとしたときに、前記第1端面を、前記側壁の表面で前記第1端面と連続する第2端面との間の角度が180°−θになるように形成することを特徴とする付記12に記載の光機能モジュールの製造方法。
(付記14)
前記光半導体素子には前記出力端面の垂線に対して所定の角度で傾斜する第2の光導波路が形成されており、
前記出力光の出射角をθ’、前記出力光の前記第1端面への入射角をθとしたときに前記第1端面を、前記側壁の表面で前記第1端面と連続する第2端面との間の角度が180°−θ−θ’になるように形成することを特徴とする付記12に記載の光機能モジュールの製造方法。
1、1A 光トランシーバ
10、10M 光半導体素子
10A 半導体レーザ
11 出力端面
12 素子導波路(第2の光導波路)
20 光導波路回路基板
21 側壁
22 凹部
23、23−1〜23−4、223−1〜223−4 光導波路(第1の光導波路)
40 電子回路チップ
70−1、70−2 SOA
80 反射型MMI−SOA
100,100A 光機能モジュール
211 端面(第1端面)
212 端面(第2端面)
213 端面(第3端面)

Claims (9)

  1. 第1の光導波路を有する光導波路回路基板と、
    前記光導波路回路基板に実装された光半導体素子と、
    を有し、
    前記光導波路回路基板は、基板表面に対して垂直方向の側壁を有する凹部を有し、
    前記光半導体素子は出力端面が前記側壁と対向するように前記凹部に配置され、
    前記側壁は、前記側壁の表面から基板内部に所定の角度で切り込まれた第1端面と、前記側壁の表面で前記第1端面と連続する第2端面を有し、
    前記第1端面と、前記光半導体素子の前記出力端面との間に非平行のギャップが設けられ、
    前記第1端面で前記第1の光導波路の導波路端面が露出し、
    前記光半導体素子から出力される出力光は、前記ギャップを介して、前記第1の光導波路に結合されることを特徴とする光機能モジュール。
  2. 前記光半導体素子は、前記出力端面と直交する第2の光導波路を有し、
    前記第1端面と前記第2端面との間の角度は、前記出力光の前記第1端面への入射角をθとすると180°−θになるように形成されていることを特徴とする請求項1に記載の光機能モジュール。
  3. 前記光半導体素子は、前記出力端面の垂線に対して所定の角度で傾斜する第2の光導波路を有し、
    前記出力光の出射角をθ’、前記出力光の前記第1端面への入射角をθとすると、前記第1端面と前記第2端面との間の角度は、180°−θ−θ’になるように形成されていることを特徴とする請求項1に記載の光機能モジュール。
  4. 前記第2端面は、前記光導波路回路基板のひとつの辺と平行に形成され、前記光半導体素子は前記ひとつの辺と直交する方向に前記側壁に突き当てられていることを特徴とする請求項1〜3のいずれか1項に記載の光機能モジュール。
  5. 前記第1端面は、前記光導波路回路基板のひとつの辺と平行に形成され、前記光半導体素子は前記凹部で前記ひとつの辺に対して斜めに配置されて前記側壁に突き当てられていることを特徴とする請求項1〜3のいずれか1項に記載の光機能モジュール。
  6. 前記側壁は、のこぎり歯状に配置される複数の側壁面を有し、前記複数の側壁面の各々に前記第1端面が形成され、前記複数の側壁面の各々に対応して、複数の前記光半導体素子の各々が前記凹部に配置されていることを特徴とする請求項1〜5のいずれか1項に記載の光機能モジュール。
  7. 前記側壁は、複数の前記第1端面を有し、前記光半導体素子は、前記第1端面の各々に対応する複数の前記第2の光導波路を有するマルチチャネル型光半導体素子であることを特徴とする請求項2または3に記載の光機能モジュール。
  8. 請求項1〜7のいずれか1項に記載の光機能モジュールと、
    前記光機能モジュールに接続される外部光配線と、
    前記光機能モジュールに集積された光機能素子に接続される送受信回路を含む電子回路チップと、
    を有することを特徴とする光トランシーバ。
  9. 第1の光導波路が形成された光導波路回路基板に、基板表面に対して垂直な側壁を有する凹部を形成し、
    前記凹部の側壁に、前記側壁の表面から基板内部に所定の角度で切り込まれた第1端面を形成して、前記第1の光導波路の導波路端面を前記第1端面に露出し、
    光半導体素子の出力端面が前記第1端面を向くように、前記光半導体素子を前記凹部に配置して、前記第1端面と前記出力端面の間に非平行のギャップを形成する、
    工程を含み、前記第1端面は、前記光半導体素子から出力される出力光が前記ギャップを通って前記第1の光導波路に光学結合する角度で形成されることを特徴とする光機能モジュールの製造方法。
JP2017161515A 2017-08-24 2017-08-24 光機能モジュール、これを用いた光トランシーバ、及び光機能モジュールの製造方法 Pending JP2019040040A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017161515A JP2019040040A (ja) 2017-08-24 2017-08-24 光機能モジュール、これを用いた光トランシーバ、及び光機能モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017161515A JP2019040040A (ja) 2017-08-24 2017-08-24 光機能モジュール、これを用いた光トランシーバ、及び光機能モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2019040040A true JP2019040040A (ja) 2019-03-14

Family

ID=65725739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017161515A Pending JP2019040040A (ja) 2017-08-24 2017-08-24 光機能モジュール、これを用いた光トランシーバ、及び光機能モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP2019040040A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06230237A (ja) * 1993-02-02 1994-08-19 Nippon Telegr & Teleph Corp <Ntt> 光回路
JPH11167035A (ja) * 1997-12-04 1999-06-22 Oki Electric Ind Co Ltd 光機能素子と光結合方法
JPH11326711A (ja) * 1998-05-14 1999-11-26 Oki Electric Ind Co Ltd 光モジュール及び受光素子
JP2001356230A (ja) * 2000-06-13 2001-12-26 Nippon Telegr & Teleph Corp <Ntt> 光導波路部品およびこれを利用する光モジュール
WO2002073269A2 (en) * 2001-03-09 2002-09-19 Bookham Technology Plc Optical coupling for mounting an optical fibre on a substrate
JP2015184667A (ja) * 2014-03-26 2015-10-22 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 光デバイス、光コネクタ・アセンブリおよび光接続方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06230237A (ja) * 1993-02-02 1994-08-19 Nippon Telegr & Teleph Corp <Ntt> 光回路
JPH11167035A (ja) * 1997-12-04 1999-06-22 Oki Electric Ind Co Ltd 光機能素子と光結合方法
JPH11326711A (ja) * 1998-05-14 1999-11-26 Oki Electric Ind Co Ltd 光モジュール及び受光素子
JP2001356230A (ja) * 2000-06-13 2001-12-26 Nippon Telegr & Teleph Corp <Ntt> 光導波路部品およびこれを利用する光モジュール
WO2002073269A2 (en) * 2001-03-09 2002-09-19 Bookham Technology Plc Optical coupling for mounting an optical fibre on a substrate
JP2015184667A (ja) * 2014-03-26 2015-10-22 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 光デバイス、光コネクタ・アセンブリおよび光接続方法

Similar Documents

Publication Publication Date Title
US9379276B2 (en) Optical interconnection module and optical-electrical hybrid board
US10466413B2 (en) Opto-electronic system including optical input/output device
US9417410B2 (en) Method and system for grating couplers incorporating perturbed waveguides
US9235001B2 (en) Optical device and optical module
JP2019500753A (ja) 表面結合システム
US10527787B1 (en) Single edge coupling of chips with integrated waveguides
US20150093069A1 (en) Semiconductor laser module and method of manufacturing the same
WO2010098171A1 (ja) 光導波路および光導波路モジュール
US20210313306A1 (en) Method and system for selectively illluminated integrated photodetectors with configured launching and adaptive junction profile for bandwidth improvement
US10613279B2 (en) Photonic waveguide coupling using offset light source
US10151877B2 (en) Optical circuit module, optical transceiver using the same, and semiconductor photonic device
CN103797392A (zh) 具有共同倾斜表面的光学插入器
US11725942B2 (en) Photonic integrated chip
JP2016174095A (ja) 光送信器および光送信装置
JP2019040040A (ja) 光機能モジュール、これを用いた光トランシーバ、及び光機能モジュールの製造方法
US20220229229A1 (en) Surface Emission Optical Circuit and Surface Emission Light Source Using the Same
US10095080B2 (en) Optical modulator and optical module
WO2023214573A1 (ja) 光検出装置及び光レシーバ
JP6479293B1 (ja) 光送信デバイス
CN113156592A (zh) 光发射coc组件以及光发射器件
KR20230138434A (ko) 광 시스템-인-패키지, 이를 이용한 광모듈 및 광 트랜시버

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20170920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170920

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210928