JP6881745B2 - 光半導体装置 - Google Patents

光半導体装置 Download PDF

Info

Publication number
JP6881745B2
JP6881745B2 JP2017086519A JP2017086519A JP6881745B2 JP 6881745 B2 JP6881745 B2 JP 6881745B2 JP 2017086519 A JP2017086519 A JP 2017086519A JP 2017086519 A JP2017086519 A JP 2017086519A JP 6881745 B2 JP6881745 B2 JP 6881745B2
Authority
JP
Japan
Prior art keywords
ground pattern
chip
line
bonding wire
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017086519A
Other languages
English (en)
Other versions
JP2017199905A (ja
Inventor
雅裕 平山
雅裕 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Publication of JP2017199905A publication Critical patent/JP2017199905A/ja
Application granted granted Critical
Publication of JP6881745B2 publication Critical patent/JP6881745B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、光半導体装置に関するものである。
光送信器に用いられる光半導体装置では、レーザダイオード若しくは光変調器に高周波の送信信号を伝達する必要がある。そのため、例えばコプレーナ線路(Coplanar Waveguide with Ground;CPWG)やマイクロストリップラインといった信号導波路が用いられる。例えば、特許文献1には、半導体レーザに高周波の駆動信号を送るためのマイクロストリップラインを備える半導体レーザモジュールが開示されている。
特開平5−37062号公報
近年、光送信器の小型化のために、レーザダイオード及び半導体光変調器が一つのチップにモノリシックに集積された変調器集積型レーザチップ(以下、EMLチップという)などの半導体レーザチップが用いられることがある。その場合、直流電流を供給するための配線と、変調信号を入力するための配線とが、半導体レーザチップに結線される。そして、変調信号を入力するための配線は、上述したコプレーナ線路等の伝送線路によって構成される。
また、より多くの情報を伝達するために、例えば波長や偏波、位相などによって区別された複数の信号光を多重化する方式がある。このような方式では、複数の信号光を生成するための複数の半導体レーザチップが光送信器内に並べて配置される。その場合、各半導体レーザチップに変調信号を入力するための複数の伝送線路も互いに並んで設けられることとなる。一方、半導体レーザチップに直流電流を供給するための配線には、ノイズ除去のためのデカップリングコンデンサが接続される。デカップリングコンデンサの一方の電極は該配線に接続され、他方の電極はグランドパターンに接続される。
ここで、半導体レーザチップには次のような問題がある。すなわち、半導体レーザチップの内部には、寄生容量が僅かに存在する。この寄生容量と、直流電流を供給する配線が有するインダクタンスとによって、共振回路が構成され、インピーダンスが低下してしまう。このことは、高周波の変調信号が、直流電流を供給する配線を通ってリークすることを意味する。そして、リークした高周波信号(以下、高周波リーク信号という)は、デカップリングコンデンサを通過してグランドパターンへ流れる。
前述したように複数の伝送線路が並んで設けられている場合、隣り合う伝送線路を構成するグランドパターンが共通化されていることが多い。そのような構成では、或るデカップリングコンデンサを通過してグランドパターンへ流れた高周波リーク信号が、隣りの伝送線路のグランドパターンを通って別の半導体レーザチップに達し、高周波ノイズとなって該半導体レーザチップのグランドレベル(基準電位)を変動させてしまう。このことは、該半導体レーザチップの変調特性を劣化させる一因となる。
本発明は、このような問題点に鑑みてなされたものであり、複数の半導体レーザチップを備える光半導体装置において、或る半導体レーザチップから別の半導体レーザチップへ伝わる高周波リーク信号を低減することを目的とする。
上述した課題を解決するために、本発明の一実施形態に係る光半導体装置は、第1及び第2の半導体レーザチップと、第1の半導体レーザチップと電気的に接続され、直流電流を供給する第1のボンディングワイヤと、第2の半導体レーザチップと電気的に接続され、直流電流を供給する第2のボンディングワイヤと、第1の半導体レーザチップをその搭載面上に搭載する第1のチップキャリアと、第2の半導体レーザチップをその搭載面上に搭載する第2のチップキャリアと、第1のチップキャリアの主面に設けられ、第1の半導体レーザチップに第1の変調信号を供給する第1の伝送線路と、第2のチップキャリアの主面に設けられてなる信号線路と、信号線路の第1のチップキャリアに近い側に配置された一方のグランドパターンと、信号線路を挟んで一方のグランドパターンと対向してなる他方のグランドパターンと、を含み、第2の半導体レーザチップに第2の変調信号を供給する第2の伝送線路と、配線部材上のグランドパターンに一方の電極が接続され、他方の電極が第1のボンディングワイヤと接続されてなるコンデンサと、配線部材上のグランドパターンと第2のチップキャリア上の一方のグランドパターンとを接続する第3のボンディングワイヤと、を備え、一方のグランドパターンは、他方のグランドパターンに対して狭い領域を有する。
本発明によれば、複数の半導体レーザチップを備える光半導体装置において、或る半導体レーザチップから別の半導体レーザチップへ伝わる高周波リーク信号を低減できる。
図1は、本発明の一実施形態に係る光半導体装置の構成を示す平面図である。 図2は、各チップキャリアの主面上の構成を示す平面図である。 図3は、図2のIII−III線に沿った断面図である。 図4は、光半導体装置を備える光送信器の構成例を示す平面図である。 図5は、配線の長さと、EMLチップの浮遊容量及び配線のインダクタンスに基づくインピーダンス値との関係を表すグラフである。 図6は、一変形例に係る複数の光半導体装置を備える光送信器を示す平面図である。 図7は、一変形例に係る光半導体装置を示す平面図である。 図8は、比較例に係る光半導体装置の構成を示す平面図である。
[本願発明の実施形態の説明]
最初に、本発明の実施形態の内容を列記して説明する。本発明の一実施形態に係る光半導体装置は、第1及び第2の半導体レーザチップと、第1の半導体レーザチップと電気的に接続され、直流電流を供給する第1のボンディングワイヤと、第2の半導体レーザチップと電気的に接続され、直流電流を供給する第2のボンディングワイヤと、第1の半導体レーザチップをその搭載面上に搭載する第1のチップキャリアと、第2の半導体レーザチップをその搭載面上に搭載する第2のチップキャリアと、第1のチップキャリアの主面に設けられ、第1の半導体レーザチップに第1の変調信号を供給する第1の伝送線路と、第2のチップキャリアの主面に設けられてなる信号線路と、信号線路の第1のチップキャリアに近い側に配置された一方のグランドパターンと、信号線路を挟んで一方のグランドパターンと対向してなる他方のグランドパターンと、を含み、第2の半導体レーザチップに第2の変調信号を供給する第2の伝送線路と、配線部材上のグランドパターンに一方の電極が接続され、他方の電極が第1のボンディングワイヤと接続されてなるコンデンサと、配線部材上のグランドパターンと第2のチップキャリア上の一方のグランドパターンとを接続する第3のボンディングワイヤと、を備え、一方のグランドパターンは、他方のグランドパターンに対して狭い領域を有する。
この光半導体装置において、外部から入力された第1の変調信号は、第1の伝送線路から第1の半導体レーザチップに入力される。同様に、外部から入力された第2の変調信号は、第2の伝送線路から第2の半導体レーザチップに入力される。また、外部から入力された直流電流は、第1のボンディングワイヤを介して第1の半導体レーザチップに供給され、第2のボンディングワイヤを介して第2の半導体レーザチップに供給される。
前述したように、第1の半導体レーザチップの内部には、寄生容量が僅かに存在する。この寄生容量と、第1のボンディングワイヤが有するインダクタンスとによって、共振回路が構成され、インピーダンスが低下してしまう。これにより、第1の変調信号の一部が第1のボンディングワイヤを通ってリークし、高周波リーク信号となってコンデンサを通過し、第3のボンディングワイヤを通って第2の伝送線路の一方のグランドパターンへ流れてしまう。そして、この高周波リーク信号が該一方のグランドパターンを通って第2の半導体レーザチップに達すると、高周波ノイズとなって第2の半導体レーザチップのグランドレベル(基準電位)を変動させてしまう。
このような課題に鑑み、上記の光半導体装置では、第2の伝送線路の一方のグランドパターンが、他方のグランドパターンに対して狭い領域を有する。これにより、一方のグランドパターンのインダクタンスが大きくなり、該グランドパターンを通過する高周波リーク信号を減衰させることができる。従って、上記の光半導体装置によれば、第1の半導体レーザチップから第2の半導体レーザチップへ伝わる高周波リーク信号を低減できる。これにより、第2の半導体レーザチップのグランドレベル(基準電位)の変動を抑制し、変調特性の劣化を抑えることができる。
また、上記の光半導体装置において、第2の伝送線路の一方のグランドパターンの狭い領域は、一方のグランドパターンの延在方向の半分以上であってもよい。
また、上記の光半導体装置において、第2の伝送線路の一方のグランドパターンの狭い領域の幅は、第2の伝送線路の信号線路の幅よりも小さくてもよい。このように、一方側のグランドパターンの幅を小さくすることにより、上記の効果を顕著に奏することができる。
[本願発明の実施形態の詳細]
本発明の実施形態に係る光半導体装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図1は、本発明の一実施形態に係る光半導体装置の構成を示す平面図である。なお、理解の容易のため、図にはXY直交座標系が示されている。図1に示されるように、本実施形態の光半導体装置1Aは、N個(Nは2以上の整数、図ではN=4を例示)のチップキャリア10と、各チップキャリア10に共通して対応する一つの配線基板30とを備えている。各チップキャリア10は、X方向を長手方向とする長方形状の主面(搭載面)を有しており、Y方向に並んで設けられている。各チップキャリア10は、絶縁体によって構成される。
ここで、図2は、各チップキャリア10の主面(搭載面)10a上の構成を示す平面図である。また、図3は、図2のIII−III線に沿った断面図である。チップキャリア10のX方向の長さは例えば2000μmであり、Y方向の幅は例えば1000μmより小さく、一例では700μmである。4個のチップキャリア10が並んだY方向の幅は、例えば3.0mmである。
本実施形態の光半導体装置1Aは、主面10a上に設けられた、コプレーナ線路11(伝送線路)、バイアスパターン14、終端パターン15、及びEMLチップ20(半導体レーザチップ)を備える。なお、本実施形態において、N個のチップキャリア10のうち一のチップキャリア10(第1のチップキャリア)上に設けられたコプレーナ線路11及びEMLチップ20が、それぞれ第1の伝送線路及び第1の半導体レーザチップに相当し、該チップキャリア10と隣接する別のチップキャリア10(第2のチップキャリア)上に設けられたコプレーナ線路11及びEMLチップ20が、それぞれ第2の伝送線路及び第2の半導体レーザチップに相当する。
EMLチップ20は、レーザダイオードと半導体光変調器とが共通基板上に集積されたモノリシック構造を有する。EMLチップ20は、レーザダイオードのアノード電極に接続されたパッド21と、半導体光変調器のアノード電極22に接続されたパッド23とを有する。パッド21は、レーザ駆動のための直流バイアス電流を受ける。パッド23は、送信信号に応じて変調された高周波の変調信号を受ける。これらのパッド21,23は、例えばAuメッキによって形成される。チップキャリア10は、EMLチップ20を、X方向における一方の端面10e寄りの位置に搭載する。
コプレーナ線路11は、X方向に延びる導波路であって、その一端部においてEMLチップ20と電気的に接続され、EMLチップ20に変調信号を供給する。具体的には、コプレーナ線路11は信号線路12及びグランドパターン13を含んで構成される。信号線路12は、変調信号を導波する導電性金属膜であって、一方の端面10e寄りの位置から他方の端面10f寄りの位置にわたってX方向に延びている。信号線路12の端面10f寄りの部分は、ワイヤボンディングのためのパッド12aとなっている。また、信号線路12の端面10e寄りの部分は、ワイヤボンディングのためのパッド12bとなっており、このパッド12bとEMLチップ20のパッド23とは、ボンディングワイヤ41を介して電気的に接続される。変調信号の伝送速度は例えば28Gb/sである。
グランドパターン13は、Y方向における信号線路12の両側に所定の間隔をあけて設けられた導電性金属膜であって、基準電位を与えられる。本実施形態では、グランドパターン13は、信号線路12、バイアスパターン14、及び終端パターン15の形成領域を除く主面10a上のほぼ全域に設けられている。EMLチップ20はグランドパターン13上に実装され、EMLチップ20の裏面電極(カソード)がグランドパターン13と導電接続される。
本実施形態では、X方向における信号線路12の中心より端面10e側の部分(パッド12bを含む)が、EMLチップ20とチップキャリア10の一方の側面10cとの間に配置されている。また、X方向における信号線路12の中心より端面10f側の部分(パッド12aを含む)は、側面10cから僅かに離れているが、チップキャリア10の他方の側面10dからの距離よりも側面10cからの距離の方が短い。従って、全体的に、信号線路12は一方の側面10c寄りに偏って設けられている。
このように、信号線路12の両側に設けられているグランドパターン13のうち、側面10c側のグランドパターン13aは、その幅が側面10d側のグランドパターン13bの幅よりも狭い領域を有する。好ましくは、この領域はグランドパターン13aの延在方向の長さの半分以上を占める。
また、グランドパターン13aの平均幅は、側面10d側のグランドパターン13bの平均幅よりも小さい。ここで、平均幅とは、グランドパターン13a,13bのY方向における幅(横幅)を信号線路12の延在方向(X方向)にわたって平均した値をいう。従って、グランドパターン13aの横幅がグランドパターン13bの横幅よりも大きい箇所が部分的に存在することを妨げない。
また、本実施形態において、信号線路12は端面10fに近づくに従って側面10cから離れている。従って、コプレーナ線路11の他端部におけるグランドパターン13aの幅W1は、コプレーナ線路11の上記狭い領域におけるグランドパターン13aの幅W2よりも大きい。また、幅W2は、信号線路12の幅W3よりも小さい。一般的に、コプレーナ線路においては信号線路の幅と比べて両側のグランドパターンの幅を大きくする。従って、このような構成は本実施形態に独特のものである。なお、ここでいう「幅」とは、コプレーナ線路11の導波方向(長手方向)と交差(例えば直交)する方向における幅をいう。幅W3は、例えばチップキャリア10のY方向の幅の1/10以下であり、一例では70μmである。幅W2は、例えば10μmより大きく、70μmよりも小さい。
バイアスパターン14は、X方向における主面10aの略中央、且つ側面10d寄りの位置に設けられた導電性金属膜である。バイアスパターン14とEMLチップ20のパッド21とは、ボンディングワイヤ43を介して電気的に接続される。
終端パターン15は、端面10e寄り且つ側面10d寄りの位置に設けられた導電性金属膜である。終端パターン15とEMLチップ20のパッド23とは、ボンディングワイヤ42を介して電気的に接続される。また、終端パターン15とグランドパターン13とは、終端抵抗チップ16を介して電気的に接続される。このような構成によって、高周波の変調信号を伝達する経路が終端される。
なお、上述した信号線路12、グランドパターン13、バイアスパターン14、及び終端パターン15は、いずれもAuメッキにより形成され、主面10a側から、Ti膜、Pt膜、及びAu膜を含んでいる。Ti膜の厚さは例えば0.1μmである。Pt膜の厚さは例えば0.2μmである。Au膜の厚さは例えば3μmである。
再び図1を参照する。光半導体装置1Aは、N本のボンディングワイヤ44を更に備える。各ボンディングワイヤ44の一端はバイアスパターン14に接続されている。各ボンディングワイヤ44は、対応するEMLチップ20に、ボンディングワイヤ43を介してレーザ駆動のための直流電流を供給する。なお、本実施形態において、第1の半導体レーザチップに相当するEMLチップ20と電気的に接続されたボンディングワイヤ44が第1のボンディングワイヤに相当し、第2の半導体レーザチップに相当するEMLチップ20と電気的に接続されたボンディングワイヤ44が第2のボンディングワイヤに相当する。
配線基板30は、主面30aを有する板状の配線部材である。主面30aは長方形状をしており、各チップキャリア10の端面10fに沿った長辺30bを有する。すなわち、本実施形態の配線基板30の主面30aは、Y軸方向を長手方向とする長方形状を呈している。長辺30bの長さは、例えば3.5mmである。短辺の長さは、例えば1.0mmである。そして、本実施形態の光半導体装置1Aは、主面30a上に設けられた、N本のコプレーナ線路31と、N個のデカップリングコンデンサ34とを備える。これらのコプレーナ線路31及びデカップリングコンデンサ34は、Y方向に沿って交互に並んで配置されている。
各コプレーナ線路31は、X方向に延びる導波路であって、各コプレーナ線路11の他端部と電気的に接続されて各コプレーナ線路11に変調信号を供給する。なお、本実施形態において、第1の伝送線路に相当するコプレーナ線路11と電気的に接続されたコプレーナ線路31が第3のコプレーナ線路に相当し、第2の伝送線路に相当するコプレーナ線路11と電気的に接続されたコプレーナ線路31が第4のコプレーナ線路に相当する。
具体的には、各コプレーナ線路31は信号線路32及びグランドパターン33を含んで構成される。信号線路32は、変調信号を導波する導電性金属膜であって、長辺30b寄りの位置から、長辺30bとは反対側の長辺30c寄りの位置まで、ほぼX方向に沿って延びている。信号線路32の長辺30b寄りの部分は、ワイヤボンディングのためのパッド32aとなっており、このパッド32aと、対応するコプレーナ線路11のパッド12aとは、ボンディングワイヤ45を介して電気的に接続される。また、信号線路32の長辺30c寄りの部分は、ワイヤボンディングのためのパッド32bとなっている。
グランドパターン33は、信号線路32の両側に所定の間隔をあけて設けられた導電性金属膜であって、基準電位を与えられる。本実施形態では、グランドパターン33は、信号線路32の形成領域を除く主面30a上のほぼ全域に設けられている。また、グランドパターン33には、Y方向における各信号線路32の一方側に設けられたグランドパターン33aと、他方側に設けられたグランドパターン33bとが含まれている。そして、互いに隣り合う信号線路32の間に設けられたグランドパターン33a,33bは、共通のグランドパターンによって構成されている。すなわち、第3のコプレーナ線路31の第4のコプレーナ線路31側のグランドパターン33aと、第4のコプレーナ線路31の第3のコプレーナ線路31側のグランドパターン33bとは、共通のグランドパターンによって構成されている。この共通グランドパターンは、ボンディングワイヤ46a(第3のボンディングワイヤ)、ボンディングワイヤ46bそれぞれを介して、グランドパターン13a,13bそれぞれと電気的に接続されている。更に、この共通グランドパターンは、配線基板30の内部に設けられたビア35及び配線を介して、他の共通グランドパターンと電気的に接続されている。
各デカップリングコンデンサ34は、グランドパターン33上に実装されている。各デカップリングコンデンサ34の上面電極には、対応するEMLチップ20に電気的に接続されたボンディングワイヤ44の他端が接続されている。各デカップリングコンデンサ34の下面電極は、はんだ等の導電性接着剤を介してグランドパターン33と電気的に接続されている。
前述したように、互いに隣り合う信号線路32の間に設けられたグランドパターン33a,33bは、共通のグランドパターンを構成する。従って、或るEMLチップ20に上面電極が接続されたデカップリングコンデンサ34の下面電極は、該共通のグランドパターン及びボンディングワイヤ46aを介して、隣り合う別のEMLチップ20に接続されたコプレーナ線路11のグランドパターン13aに電気的に接続されることとなる。言い換えると、デカップリングコンデンサ34の下面電極と、コプレーナ線路11の一方側のグランドパターン13aとが、共通グランドパターン及びボンディングワイヤ46aを介して電気的に接続される。
なお、このように、デカップリングコンデンサ34を、チップキャリア10上ではなくスペースが比較的余っている配線基板30上に配置することによって、光半導体装置1Aをより小型化することができる。
図4は、光半導体装置1Aを備える光送信器の構成例を示す平面図である。図4に示されるように、この光送信器2Aは、光半導体装置1Aに加えて、パッケージ61及びN個のレンズ62を備える。パッケージ61は、略直方体状の箱体であり、光半導体装置1A及びN個のレンズ62を収容する。パッケージ61の後端には、リード端子から延びる端子68が並んでいる。また、パッケージ61の後端に設けられたフィードスルー69上には、コプレーナ線路を構成するN本の信号線路65及びグランドパターン67が設けられている。
N個のレンズ62は、それぞれ対応するEMLチップ20の光出射端面と光学的に結合されており、EMLチップ20から出射されるレーザ光P1をコリメートする。コリメートされたレーザ光P1は、図示しない光出力ポートを通ってパッケージ61の外部へ出力される。
配線基板30の各コプレーナ線路31は、フィードスルー69上の対応するコプレーナ線路と電気的に接続されている。具体的には、各コプレーナ線路31の信号線路32のパッド32bが、ボンディングワイヤ77を介して、対応するコプレーナ線路の信号線路65と電気的に接続されている。信号線路65には、図示しないリードピンを介して、パッケージ61の外部から変調信号が提供される。また、グランドパターン33は、ボンディングワイヤ78を介してグランドパターン67と電気的に接続されている。グランドパターン67は、図示しないリードピンを介して、パッケージ61外部のグランド配線と電気的に接続される。
各デカップリングコンデンサ34の上面電極は、ボンディングワイヤ72を介して端子68と電気的に接続されている。これらの端子68には、図示しないリードピンを介して、パッケージ61の外部から直流バイアス電流が提供される。
以上の構成を備える本実施形態の光半導体装置1Aによって得られる効果について説明する。この光半導体装置1Aにおいて、外部から入力された変調信号は、各コプレーナ線路31から各コプレーナ線路11へ伝達され、更に各コプレーナ線路11から各EMLチップ20の半導体光変調器に入力される。また、外部から入力された直流バイアス電流は、各ボンディングワイヤ44を介して各EMLチップ20のレーザダイオードに供給される。
ここで、図8は、比較例に係る光半導体装置100の構成を示す平面図である。この光半導体装置100では、コプレーナ線路11の一方側のグランドパターン13aと他方側のグランドパターン13bとがほぼ同じ幅で形成されている。EMLチップ20の半導体光変調器とレーザダイオードとの間には、寄生容量が僅かに存在する。この寄生容量と、ボンディングワイヤ44が有するインダクタンスとによって、共振回路が構成され、インピーダンスが低下してしまう。これにより、変調信号の一部がボンディングワイヤ44を通ってリークし、高周波リーク信号N1となってデカップリングコンデンサ34、グランドパターン33、及びボンディングワイヤ46aを通過し、隣のチップキャリア10上のグランドパターン13aへ流れてしまう。そして、高周波リーク信号N1がグランドパターン13aを通って隣のEMLチップ20に達すると、高周波ノイズとなって該EMLチップ20のグランドレベル(基準電位)を変動させてしまう。
このような課題に鑑み、本実施形態では、図2に示されるように、グランドパターン13aが、グランドパターン13bに対して狭い領域を有する。これにより、グランドパターン13aのインダクタンスを増し、これを通過する高周波リーク信号を減衰させることができる。従って、本実施形態によれば、複数のEMLチップ20を備える場合であっても、或るEMLチップ20から別のEMLチップ20へ伝わる高周波成分を低減できる。これにより、EMLチップ20のグランドレベル(基準電位)の変動を抑制し、半導体光変調器の変調特性の劣化を抑えることができる。
なお、好ましくは、グランドパターン13aの幅がグランドパターン13bの幅よりも狭い領域は、グランドパターン13aの延在方向(X方向)の半分以上である。更に好ましくは、グランドパターン13aの幅がグランドパターン13bの幅よりも狭い領域は、グランドパターン13aの延在方向(X方向)の全部の領域である。
また、グランドパターン13aの平均幅が、グランドパターン13bの平均幅よりも小さくすることで、EMLチップ20のグランドレベル(基準電位)の変動をより効果的に抑制し、半導体光変調器の変調特性の劣化を更に抑えることができる。
また、本実施形態のように、コプレーナ線路11の他端部におけるグランドパターン13aの幅W1は、コプレーナ線路11の一端部におけるグランドパターン13aの幅W2よりも大きくてもよい。これにより、コプレーナ線路11の他端部においてグランドパターン13aの幅とグランドパターン13bの幅とのバランスを改善し、インピーダンスを低くしてコプレーナ線路11に変調信号が導入され易くし、変調信号の損失を低減することができる。
また、本実施形態のように、コプレーナ線路11の一端部におけるグランドパターン13aの幅W2は、信号線路12の幅W3よりも小さくてもよい。このように、グランドパターン13aの幅W2を通常のコプレーナ線路と比較して格段に小さくすることにより、本実施形態の効果を顕著に奏することができる。
また、本実施形態においては、ボンディングワイヤ44からデカップリングコンデンサ34を介してグランドパターン33に流れた高周波リーク信号が、配線基板30の内部に設けられたビア35を介して他のグランドパターン33に流れる。しかしながら、そのような高周波リーク信号の伝送経路は、グランドパターン33、2つのビア35、配線基板30の内部配線、並びに他のグランドパターン33を含むので長くなる。従って、高周波リーク信号を減衰させることができる。
また、EMLチップ20からの高周波リーク信号は、ボンディングワイヤ44のインダクタンスが大きいほど漏れにくくなる。その為には、ボンディングワイヤ44の長さを調整することが有効である。例えば、主面10a及び30aからのボンディングワイヤ44の高さを他のボンディングワイヤ(例えばボンディングワイヤ45,46a,46b)よりも高くするとよい。或いは、EMLチップ20とデカップリングコンデンサ34との距離を長くする為に、例えばデカップリングコンデンサ34を、X方向における主面30aの中心よりも後方(チップキャリア10から遠い側)に配置するとよい。デカップリングコンデンサ34とバイアスパターン14との距離は、例えば1.2mm以上である。ボンディングワイヤ44の長さは、例えば1.4mm以上である。
図5は、ボンディングワイヤ44の長さと、EMLチップ20の浮遊容量及びボンディングワイヤ44のインダクタンスに基づくインピーダンス値との関係を表すグラフである。なお、図5は、高周波リーク信号の周波数を15GHz、浮遊容量を0.05pF、整合抵抗を50Ωとして算出されたものである。図5に示されるように、ボンディングワイヤ44が或る長さL1を超えるまでは、ボンディングワイヤ44が長いほどインピーダンスが低下する。また、ボンディングワイヤ44が或る長さL1を超えると、ボンディングワイヤ44が長いほどインピーダンスが高くなる。従って、ボンディングワイヤ44の長さが或る範囲内にあるときに、インピーダンスが低くなり、高周波リーク信号が流れ易くなる。そして、インピーダンスが50Ω未満になると、半導体光変調器から見たインピーダンスが低くなるので、高周波リーク信号がより流れ易くなる。一例では、インピーダンスが50Ωのときのボンディングワイヤ44の長さL2,L3はそれぞれ0.9mm、1.2mmである。従って、ボンディングワイヤ44の長さは、0.9mm未満か若しくは1.2mmより大きいとよい。
(変形例)
図6は、上記実施形態の一変形例に係る複数の光半導体装置1Bを備える光送信器2Bを示す平面図である。図7は、各光半導体装置1Bを示す平面図である。図6及び図7に示されるように、本変形例の光半導体装置1Bは、上記実施形態のチップキャリア10に代えて、チップキャリア10Aを備える。このチップキャリア10Aの主面10a上には、バイアスパターン14(図2参照)が設けられていない。そして、デカップリングコンデンサ34が、配線基板30上ではなくチップキャリア10Aの主面10a上に設けられている。主面10a上において、EMLチップ20及びデカップリングコンデンサ34はX方向に並んで配置されており、デカップリングコンデンサ34はEMLチップ20と端面10fとの間に位置している。また、主面10a上において、信号線路12及びデカップリングコンデンサ34はY方向に並んで配置されており、デカップリングコンデンサ34は信号線路12と側面10dとの間に位置している。
デカップリングコンデンサ34は、主面10a上において側面10d寄り且つ端面10f寄りの位置に配置され、グランドパターン13b上に実装されている。デカップリングコンデンサ34の上面電極には、当該チップキャリア10A上のEMLチップ20に電気的に接続されたボンディングワイヤ47の他端が接続されている。更に、デカップリングコンデンサ34の上面電極は、ボンディングワイヤ79を介して端子68と電気的に接続されている。端子68には、図示しないリードピンを介して、パッケージ61の外部から直流バイアス電流が提供される。デカップリングコンデンサ34の下面電極は、はんだ等の導電性接着剤を介してグランドパターン13bと電気的に接続されている。従って、デカップリングコンデンサ34の下面電極は、グランドパターン13b及びボンディングワイヤ46bを介して、グランドパターン33と接続される。この光半導体装置1Bにおいて、外部から入力された直流バイアス電流は、ボンディングワイヤ79,47からバイアスパターン14(図2参照)を介さずに直接、EMLチップ20のレーザダイオードに供給される。なお、図示していないが、ボンディングワイヤ79,47からバイアスパターン14(図2参照)を介して、EMLチップ20のレーザダイオードに直流バイアス電流を供給しても良い。
本変形例では、デカップリングコンデンサ34が配線基板30上ではなくチップキャリア10A上に設けられているので、X方向における配線基板30の寸法を短くすることができる。これにより、パッケージ61に接続される光ファイバとEMLチップ20とを光学的に結合するレンズ62などの光学結合要素を配置するための、チップキャリア10Aの端面10eより前方のスペースを広くとることができる。
また、本変形例においても、EMLチップ20の半導体光変調器とレーザダイオードとの間に存在する寄生容量と、ボンディングワイヤ47が有するインダクタンスとによって、共振回路が構成され、インピーダンスが低下する。これにより、変調信号の一部がボンディングワイヤ47を通ってリークし、高周波リーク信号となってデカップリングコンデンサ34、グランドパターン13b、ボンディングワイヤ46b、グランドパターン33、及びボンディングワイヤ46aを通過し、隣のチップキャリア10A上のグランドパターン13aへ流れてしまう。そして、高周波リーク信号がグランドパターン13aを通って隣のEMLチップ20に達すると、高周波ノイズとなって該EMLチップ20のグランドレベル(基準電位)を変動させてしまう。
これに対し、本変形例においても、図7に示されるように、グランドパターン13aが、グランドパターン13bに対して狭い領域を有する。これにより、グランドパターン13aのインダクタンスを増し、これを通過する高周波リーク信号を減衰させることができる。従って、本変形例においても、或るEMLチップ20から別のEMLチップ20へ伝わる高周波成分を低減できる。これにより、EMLチップ20のグランドレベル(基準電位)の変動を抑制し、半導体光変調器の変調特性の劣化を抑えることができる。
本発明による光半導体装置は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態の光半導体装置は4個のEMLチップを備えているが、本発明の光半導体装置は2個以上のEMLチップを備えていればよい。また、上記実施形態の光半導体装置はEMLチップ毎に独立したチップキャリアを備えているが、共通のチップキャリアが複数のEMLチップを搭載してもよい。
1A,1B…光半導体装置、2A,2B…光送信器、10,10A…チップキャリア、10a…主面、10c,10d…側面、10e,10f…端面、11…コプレーナ線路、12…信号線路、12a,12b…パッド、13,13a,13b…グランドパターン、14…バイアスパターン、15…終端パターン、16…終端抵抗チップ、20…EMLチップ、21,23…パッド、22…アノード電極、30…配線基板、30a…主面、30b,30c…長辺、31…コプレーナ線路、32…信号線路、32a,32b…パッド、33,33a,33b…グランドパターン、34…デカップリングコンデンサ、35…ビア、41〜45,46a,46b,47…ボンディングワイヤ、61…パッケージ、62…レンズ、65…信号線路、67…グランドパターン、68…端子、69…フィードスルー、72,77,78,79…ボンディングワイヤ、P1…レーザ光。

Claims (3)

  1. 第1及び第2の半導体レーザチップと、
    前記第1の半導体レーザチップと電気的に接続され、直流電流を供給する第1のボンディングワイヤと、
    前記第2の半導体レーザチップと電気的に接続され、直流電流を供給する第2のボンディングワイヤと、
    第1側面、前記第1側面に対向する第2側面、および主面を有し、前記第1の半導体レーザチップを前記主面上に搭載する第1のチップキャリアと、
    第1側面、前記第1側面に対向する第2側面、および主面を有し、前記第2の半導体レーザチップを前記主面上に搭載し、前記第1側面が前記第1のチップキャリアの前記第2側面と対向するように設けられた第2のチップキャリアと、
    前記第1のチップキャリアの前記主面に設けられ、前記主面上の前記第1側面寄りに設けられてなる信号線路と、前記信号線路と前記第1側面との間に配置された一方のグランドパターンと、前記信号線路と前記第2側面との間に配置され前記一方のグランドパターンと対向してなる他方のグランドパターンと、を含み、前記第1の半導体レーザチップに第1の変調信号を供給する第1のコプレーナ線路と、
    前記第2のチップキャリアの前記主面に設けられ、前記主面上の前記第1側面寄りに設けられてなる信号線路と、前記信号線路と前記第1側面との間に配置された一方のグランドパターンと、前記信号線路と前記第2側面との間に配置され前記一方のグランドパターンと対向してなる他方のグランドパターンと、を含み、前記第2の半導体レーザチップに第2の変調信号を供給する第2のコプレーナ線路と、
    主面上に共通グランドパターンが設けられた配線部材と、
    上面電極及び下面電極を有し、前記配線部材上の前記共通グランドパターンに前記下面電極が接続され、前記上面電極が前記第1のボンディングワイヤと接続されてなる第1のコンデンサと、
    上面電極及び下面電極を有し、前記配線部材上の前記共通グランドパターンに前記下面電極が接続され、前記上面電極が前記第2のボンディングワイヤと接続されてなる第2のコンデンサと、
    前記配線部材上の前記共通グランドパターンと前記第1及び第2のチップキャリア上の前記一方のグランドパターンそれぞれとを電気的に接続する複数の第3のボンディングワイヤと、
    前記配線部材上の前記共通グランドパターンと前記第1及び第2のチップキャリア上の前記他方のグランドパターンそれぞれとを電気的に接続する複数の第4のボンディングワイヤと、
    を備え、
    前記第2のコプレーナ線路の前記一方のグランドパターンは、前記第2のコプレーナ線路の前記他方のグランドパターンよりも幅が狭い領域を有し、
    前記複数の第3のボンディングワイヤおよび前記複数の第4のボンディングワイヤは、前記共通グランドパターンを介して互いに電気的に接続されてなる、光半導体装置。
  2. 前記第2のコプレーナ線路の前記一方のグランドパターンにおける前記領域は、前記一方のグランドパターンの延在方向において前記一方のグランドパターンの半分以上を占める、請求項1に記載の光半導体装置。
  3. 前記第2のコプレーナ線路の前記一方のグランドパターンの前記領域の幅は、前記第2のコプレーナ線路の前記信号線路の幅よりも小さい、請求項1または2に記載の光半導体装置。
JP2017086519A 2016-04-25 2017-04-25 光半導体装置 Active JP6881745B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016087092 2016-04-25
JP2016087092 2016-04-25

Publications (2)

Publication Number Publication Date
JP2017199905A JP2017199905A (ja) 2017-11-02
JP6881745B2 true JP6881745B2 (ja) 2021-06-02

Family

ID=60239550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017086519A Active JP6881745B2 (ja) 2016-04-25 2017-04-25 光半導体装置

Country Status (1)

Country Link
JP (1) JP6881745B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102388885B1 (ko) * 2018-11-06 2022-04-20 미쓰비시덴키 가부시키가이샤 광 반도체 장치, 광 모듈 및 광 반도체 장치의 제조 방법
JP7332090B2 (ja) * 2019-04-16 2023-08-23 住友電工デバイス・イノベーション株式会社 光変調器キャリア組立体及び光モジュール
US11811191B2 (en) * 2019-08-22 2023-11-07 Sumitomo Electric Device Innovations, Inc. Optical semiconductor device and carrier
JP7430569B2 (ja) * 2020-04-24 2024-02-13 CIG Photonics Japan株式会社 光モジュール
JP7474112B2 (ja) 2020-05-15 2024-04-24 CIG Photonics Japan株式会社 光モジュール
CN116325390A (zh) * 2020-10-20 2023-06-23 三菱电机株式会社 光半导体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275957A (ja) * 1997-03-31 1998-10-13 Hitachi Ltd 光半導体チップキャリア
JP2000156511A (ja) * 1998-11-20 2000-06-06 Nippon Telegr & Teleph Corp <Ntt> 電気配線構造およびその製造方法
JP2004093606A (ja) * 2002-08-29 2004-03-25 Opnext Japan Inc 光モジュール及び光伝送装置
JP2004179273A (ja) * 2002-11-26 2004-06-24 Nec Corp 半導体レーザチップ部品及びこれを用いた半導体レーザモジュール
US6873449B1 (en) * 2003-09-05 2005-03-29 The Furukawa Electric Co., Ltd. Signal transmission line for an optical modulator
US7144788B2 (en) * 2004-02-19 2006-12-05 Sumitomo Electric Industries, Ltd. Method for manufacturing a transmitting optical sub-assembly with a thermo-electric cooler therein
JP5475404B2 (ja) * 2009-11-12 2014-04-16 日本オクラロ株式会社 チップキャリア及び光通信モジュール
KR101430634B1 (ko) * 2010-11-19 2014-08-18 한국전자통신연구원 광 모듈
JP2013008887A (ja) * 2011-06-27 2013-01-10 Hitachi Ltd 光モジュール
JP2013015670A (ja) * 2011-07-04 2013-01-24 Sumitomo Electric Device Innovations Inc 光変調装置
JP5338875B2 (ja) * 2011-08-25 2013-11-13 株式会社村田製作所 Dc−dcコンバータ
JP2013153136A (ja) * 2011-12-27 2013-08-08 Sumitomo Electric Ind Ltd 発光モジュール及び光トランシーバ
JP2013197479A (ja) * 2012-03-22 2013-09-30 Nippon Telegr & Teleph Corp <Ntt> Tosaモジュールパッケージ

Also Published As

Publication number Publication date
JP2017199905A (ja) 2017-11-02

Similar Documents

Publication Publication Date Title
JP6881745B2 (ja) 光半導体装置
CN107430293B (zh) 光电路
US10177529B2 (en) Optical transmitter providing coplanar line on carrier
US6940091B2 (en) Semiconductor laser module and semiconductor laser apparatus
JP7332090B2 (ja) 光変調器キャリア組立体及び光モジュール
JP6511776B2 (ja) 発光モジュール
US11336072B2 (en) Semiconductor optical device
US20140099123A1 (en) Flexible printed circuit board and optical communication module including the same
US11171727B2 (en) Package for optical receiver module
JP2018074057A (ja) 半導体レーザキャリア組立体、光半導体装置、及び光半導体装置の製造方法
JP7249745B2 (ja) 光サブアッセンブリ及び光モジュール
JP6232950B2 (ja) 発光モジュール
JP7437278B2 (ja) 光モジュール
US20210336701A1 (en) Optical module
US9473245B2 (en) Optical module including semiconductor optical modulator
JP7468846B2 (ja) 光半導体装置及びキャリア
JP7255977B2 (ja) 光モジュール
JP6988493B2 (ja) 光モジュール及びその製造方法
JP2022099537A (ja) 光モジュール
JP2013250441A (ja) 光学デバイスおよび伝送線路
US20220302671A1 (en) Optical module
JP2007266493A (ja) レーザモジュール
US11398866B2 (en) Optical semiconductor device, optical transmission module, and optical transceiver
WO2023105642A1 (ja) 光回路
JP7051409B2 (ja) 光送信モジュール及び光モジュール

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20191121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210423

R150 Certificate of patent or registration of utility model

Ref document number: 6881745

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250