CN118136586A - 制造玻璃钝化半导体器件的方法 - Google Patents
制造玻璃钝化半导体器件的方法 Download PDFInfo
- Publication number
- CN118136586A CN118136586A CN202211540880.2A CN202211540880A CN118136586A CN 118136586 A CN118136586 A CN 118136586A CN 202211540880 A CN202211540880 A CN 202211540880A CN 118136586 A CN118136586 A CN 118136586A
- Authority
- CN
- China
- Prior art keywords
- substrate
- trenches
- mesas
- conductivity type
- glass passivation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000002161 passivation Methods 0.000 title claims abstract description 26
- 239000011521 glass Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000000463 material Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 2
- 238000005336 cracking Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000001627 detrimental effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004901 spalling Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3178—Coating or filling in grooves made in the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
Abstract
公开了制造玻璃钝化半导体器件的方法，特别是一种半导体二极管片材，包括具有第一导电类型的基板、形成在基板上并排列成阵列的多个台面、具有与第一导电类型相反的第二导电类型的台面、形成在基板中的多个沟槽、该多个沟槽界定和分隔多个台面，以及覆盖除了将多个沟槽中的每个一分为二并暴露底层基板的通道之外的沟槽的玻璃钝化层。
Description
技术领域
本公开的实施例涉及半导体器件制造，并且更具体地，涉及一种增强的钝化技术。
背景技术
现代电子设备依靠半导体二极管实现各种功能，包括例如在瞬时过电压事件期间的电路保护。这种设备使用经由结连接在一起的n型和p型半导体材料进行制造。这种结被称为P-N结。P-N结是在具有第一导电类型(P或N)的半导体器件区域和具有与第一导电类型相反的第二导电类型(N或P)的第二区域之间形成的界面。
在半导体二极管的制造期间，具有第一导电类型的半导体基板被经历第二导电类型的种类(species)的植入、扩散或沉积，包括具有第二导电类型种类的层的外延生长。在提供第二导电类型的种类之后，退火可以被执行以扩散和激活第二导电类型的种类。玻璃钝化层可被提供在器件的钝化区域中以防止污染和腐蚀。
参考图1A和1B，示出了划片(dice)/分割(singulation)之前的常规半导体二极管片材(sheet)(以下称为“片材10”)的俯视图和局部截面图。片材10可以包括n型基板12和在基板12上形成的p型台面(mesa)14的阵列。p型台面可以由形成在基板12的顶表面中的沟槽(trench)或沟道(moat)18界定和分隔。沟槽18可被覆盖或涂覆有玻璃钝化层20，该玻璃钝化层通常使用刀片(blade)或电镀工艺施加。为了从片材10切割出多个二极管，可以(例如，使用刀片或激光)沿着切割线22对片材10进行划片。
与上述方法相关联的缺点是，它需要直接切割穿过玻璃钝化层20，这会对玻璃钝化层20邻近切割线22的部分造成剥落(chipping)、开裂(cracking)和其他损坏。这种损坏可能对半导体二极管的性能有害。
出于这些因素和其他因素，本发明的改进可能是有用的。
发明内容
提供本发明内容是为了以简化形式引入概念的选择，该概念将在下面的详细描述中进一步描述。本发明内容不旨在确定所要求保护的主题内容的关键特征或基本特征，也不旨在帮助确定所要求保护主题内容的范围。
根据本公开的示例性实施例的半导体二极管片材可以包括具有第一导电类型的基板、形成在基板上并排列成阵列的多个台面、具有与第一导电类型相反的第二导电类型的台面、形成在基板中的多个沟槽，多个沟槽界定和分隔多个台面，以及覆盖除了将多个沟槽中的每个一分为二并暴露底层基板的通道(channel)之外的沟槽的玻璃钝化层。
根据本公开的示例性实施例的制造半导体二极管的方法可以包括提供由具有第一导电类型的材料形成的基板，在基板上形成覆盖层(blanket layer)，该覆盖层具有与第一导电类型相反的第二导电类型，将沟槽蚀刻到覆盖层和基板中以限定台面的阵列，以及将玻璃钝化层丝网印刷在除了将沟槽中的每个一分为二并暴露底层基板的通道之外的沟槽上。
附图说明
图1A是示出根据现有技术在分割之前的半导体二极管片材的俯视图；
图1B是沿图1A的平面A-A截取的示出了图1A的半导体二极管片材的局部截面图；
图2A是示出了根据本公开的示例性实施例的在分割之前的半导体二极管片材的俯视图；
图2B是沿图2A中的平面A-A截取的示出了图2A的半导体二极管片材的局部截面图；
图3是示出根据本公开的示例性实施例的形成半导体二极管片材和对半导体二极管片材进行划片的方法的框图。
具体实施方式
现在将参考附图在下文中更充分地描述根据本公开的设备和方法的示例性实施例。然而，设备和方法可以以许多不同的形式体现，并且不应被解释为限于本文所阐述的实施例。相反，提供这些实施例使得本公开将向本领域技术人员传达设备和方法的某些示例性方面。
参考图2A和2B，示出了划片/分割之前的半导体二极管片材(以下称为“片材100”)的俯视图和局部截面图。片材10可以包括具有第一导电类型(P或N)的基板102和形成在基板102上的台面104的阵列，台面104具有与第一导电类型相反的第二导电类型(N或P)。台面104可以例如经由外延生长而形成在基板102上。片材100被示出为具有3x3的台面104的阵列，但这并非旨在是限制性的。在不脱离本公开的范围的情况下，片材100可以包括以各种配置排列的更多或更少数量的台面104。
台面104可以通过被蚀刻或以其他方式形成在基板102的顶表面中的沟槽或沟道108分开(如图2B所示)。在各种实施例中，沟槽108通常可以是圆形的，并且每个沟槽的宽度可以在大约125微米到大约1000微米的范围内。本公开不限于此。
片材100还可以包括玻璃钝化层110，该玻璃钝化层覆盖除了将沟槽108中的每个一分为二且暴露底层基板102的窄通道之外的沟槽108。玻璃钝化层110可以保护底层基板102免受外部污染物和腐蚀。如图2B所示，玻璃钝化层110也可以与台面104的边缘重叠。在各种实施例中，通道112可各自具有在约50微米至约100微米范围内的宽度。本公开不限于此。可以使用丝网印刷工艺将玻璃钝化层110施加到片材100上，这有助于对玻璃钝化层的形状、尺寸和位置进行精确控制，包括容易地排除某些区域上的沉积的能力，以创建没有施加玻璃钝化的通道112。
为了从片材100切割出多个二极管，片材100可以(例如，使用刀片或激光)沿着延伸穿过通道112的切割线114进行划片。因此，从片材100分割出器件只需要切割穿过基板102，而不需要切割穿过玻璃钝化层110，从而避免对玻璃钝化层100造成可能对半导体二极管的性能有害的任何剥落、开裂和其他损坏。
参考图3，示出了制造半导体二极管的示例性方法的流程图。现在将结合图2A和2B中提供的片材100的图示来描述该方法。
在示例性方法的框200处，基板102可以以足够尺寸的片材的形式提供，以适应多个半导体二极管的形成。基板102可以由具有第一导电类型(P或N)的材料形成。在该方法的框210处，可以在基板102上形成具有与第一导电类型相反的第二导电类型(N或P)的材料的覆盖层。覆盖层可以例如经由外延生长而形成。
在示例性方法的框220处，沟槽108可以被蚀刻到覆盖层和基板102中，以限定台面104的阵列。在各种实施例中，沟槽108可通常是圆形的，并且每个沟槽可以具有在约125微米至约1000微米范围内的宽度。本公开不限于此。在该方法的框230处，可以使用丝网印刷工艺将玻璃钝化层110施加到片材100上，其中玻璃钝化层100覆盖除了将沟槽108中的每个一分为二并暴露底层基板102的窄通道112之外的沟槽108。在各种实施例中，通道112可各自具有在约50微米至约100微米范围内的宽度。
在示例性方法的框240处，可以通过沿着延伸穿过通道112的切割线114对基板104进行划片来从片材100分割出多个二极管。例如，可以使用刀片或激光执行划片。
如本文所用，以单数形式叙述并以“一”或“一个”开头的元素或步骤应被理解为不排除复数元素或步骤，除非明确叙述了此类排除。此外，对本公开的“一个实施例”的引用不打算被解释为排除同样纳入所述特征的附加实施例的存在。
本公开的范围不受本文描述的具体实施方案的限制。事实上，除了本文所描述的那些之外，本公开的其他各种实施方案和修改对于本领域普通技术人员来说将从前述描述和附图中显而易见。因此，这样的其他实施方案和修改旨在落入本公开的范围内。此外，本文在特定环境中针对特定目的的特定实施方案的上下文中描述了本公开。本领域的普通技术人员将认识到有用性并不限于此，并且本公开可以出于任何目的在任何数量的环境中有益地实施。因此，所述权利要求将根据本文所述的本公开的全部广度和精神进行解释。
Claims (15)
1.一种半导体二极管片材，包括：
基板，其具有第一导电类型；
多个台面，其形成在所述基板上并排列成阵列，所述台面具有与所述第一导电类型相反的第二导电类型；
多个沟槽，其形成在所述基板中，所述多个沟槽界定和分隔所述多个台面；以及
玻璃钝化层，其覆盖除了将所述多个沟槽中的每个沟槽一分为二并暴露底层基板的通道之外的所述沟槽。
2.根据权利要求1所述的半导体二极管片材，其中，所述基板是由p型半导体材料形成的，并且所述台面是由n型半导体材料形成的。
3.根据权利要求1所述的半导体二极管片材，其中，所述基板是由n型半导体材料形成的，并且所述多个台面是由p型半导体材料形成的。
4.根据权利要求1所述的半导体二极管片材，其中，所述玻璃钝化层与所述多个台面的边缘重叠。
5.根据权利要求1所述的半导体二极管片材，其中，所述沟槽中的每个沟槽具有在125微米至1000微米范围内的宽度。
6.根据权利要求1所述的半导体二极管片材，其中，所述通道中的每个沟槽具有在50微米至100微米范围内的宽度。
7.根据权利要求1所述的半导体二极管片材，其中，所述玻璃钝化层被丝网印刷在所述多个沟槽上。
8.一种制造半导体二极管的方法，所述方法包括：
提供由具有第一导电类型的材料形成的基板；
在所述基板上形成覆盖层，所述覆盖层具有与所述第一导电类型相反的第二导电类型；
将沟槽蚀刻到所述覆盖层和所述基板中以限定台面的阵列；以及
将玻璃钝化层丝网印刷在除了将所述沟槽中的每个沟槽一分为二并暴露底层基板的通道之外的所述沟槽上。
9.根据权利要求8所述的方法，还包括沿着延伸穿过所述通道的切割线来对所述基板进行划片。
10.根据权利要求8所述的方法，其中，所述基板是由p型半导体材料形成的，并且所述台面是由n型半导体材料形成的。
11.根据权利要求8所述的方法，其中，所述基板是由n型半导体材料形成的，并且所述多个台面是由p型半导体材料形成的。
12.根据权利要求8所述的方法，其中，所述玻璃钝化层与所述多个台面的边缘重叠。
13.根据权利要求8所述的方法，其中，所述沟槽中的每个沟槽具有在125微米至1000微米范围内的宽度。
14.根据权利要求8所述的方法，其中，所述通道中的每个沟槽具有在50微米至100微米范围内的宽度。
15.根据权利要求8所述的方法，其中，所述覆盖层经由外延生长而形成在所述基板上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211540880.2A CN118136586A (zh) | 2022-12-02 | 2022-12-02 | 制造玻璃钝化半导体器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211540880.2A CN118136586A (zh) | 2022-12-02 | 2022-12-02 | 制造玻璃钝化半导体器件的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118136586A true CN118136586A (zh) | 2024-06-04 |
Family
ID=91246301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211540880.2A Pending CN118136586A (zh) | 2022-12-02 | 2022-12-02 | 制造玻璃钝化半导体器件的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118136586A (zh) |
-
2022
- 2022-12-02 CN CN202211540880.2A patent/CN118136586A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101080447B1 (ko) | 메사형 반도체 장치 및 그 제조 방법 | |
| US8148788B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5074172B2 (ja) | メサ型半導体装置及びその製造方法 | |
| US5541140A (en) | Semiconductor arrangement and method for its manufacture | |
| CN110521004B (zh) | 半导体装置 | |
| US9847270B2 (en) | Method for insulating singulated electronic die | |
| TWI657556B (zh) | 半導體二極體組件及製造包含二極體之複數個半導體裝置之程序 | |
| US6583485B2 (en) | Schottky diode | |
| CN219163405U (zh) | 半导体二极管片材 | |
| US20110095399A1 (en) | Method For Manufacturing Semiconductor Chips From A Wafer | |
| CN118136586A (zh) | 制造玻璃钝化半导体器件的方法 | |
| JP2005183891A (ja) | 双方向ブロック型プレーナデバイスの構造と製法 | |
| US11424322B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0728044B2 (ja) | ガラス被覆半導体チツプの製造方法 | |
| CN103489925B (zh) | 半导体装置及其制造方法 | |
| JP6861914B1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US11764110B2 (en) | Moat coverage with dielectric film for device passivation and singulation | |
| US20220199466A1 (en) | Semiconductor element, semiconductor element group, and method of manufacturing semiconductor element | |
| CN113544818B (zh) | 半导体装置以及半导体装置的制造方法 | |
| US20220310821A1 (en) | Semiconductor mesa device formation method | |
| US10600899B2 (en) | Semiconductor device | |
| JP2023073772A (ja) | 半導体装置の製造方法 | |
| CN117133726A (zh) | 晶圆、半导体器件和制作方法 | |
| JP2006344839A (ja) | 半導体装置およびその製造方法 | |
| JPS5870585A (ja) | 発光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |