CN113544818B - 半导体装置以及半导体装置的制造方法 - Google Patents
半导体装置以及半导体装置的制造方法 Download PDFInfo
- Publication number
- CN113544818B CN113544818B CN202080016686.7A CN202080016686A CN113544818B CN 113544818 B CN113544818 B CN 113544818B CN 202080016686 A CN202080016686 A CN 202080016686A CN 113544818 B CN113544818 B CN 113544818B
- Authority
- CN
- China
- Prior art keywords
- channel
- semiconductor device
- outermost
- semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 93
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 title claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 238000007689 inspection Methods 0.000 claims abstract description 13
- 150000002739 metals Chemical class 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 238000005520 cutting process Methods 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 238000009413 insulation Methods 0.000 description 6
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Dicing (AREA)
Abstract
一种半导体装置的制造方法，对形成有多个半导体装置(10)的预定的晶片(1)实施以下工序：形成与半导体层的表面接合的多个表面电极金属(12)的工序；挖设对比表面电极金属(12)的外缘(12E)更靠外侧的半导体层(13)而形成半导体装置(10)的最外缘沟道(16)的工序；以及将各个半导体装置(10)从晶片(1)切出的切割工序，在切割工序后，通过检查从最外缘沟道(16)到半导体装置(10)的芯片外形位置为止的距离来实施切口检查。
Description
技术领域
本公开涉及半导体装置以及半导体装置的制造方法。
背景技术
一般而言，已知有将半导体装置从晶片切出的切割装置以及切口(kerf)检查方法。
切割装置是如日本特开2001-129822号等所记载的那样通过在外周部固定有磨粒的刀片沿着间隔道(street)对晶片进行切削，并切断成模具(dice)状，由此从晶片得到芯片(各个半导体装置)的装置。在该切割装置中，因刀片的磨损而在晶片的间隔道产生碎屑，或者因刀片的热变形而利用刀片切削的槽(切口)的位置从间隔道的中心偏离。因此，在切割装置中，在预先设定的定时实施刀片的切口检查。即，向利用刀片切削的槽照射照明光，利用摄像机拍摄该槽，对该图像信号进行图像处理或对图像进行目视检查，对槽的位置、宽度、有无碎屑等进行检查。
以往，切口检查有时在晶片中利用刀片等进行的切断加工区域的端缘(芯片外形位置)以外周氧化膜的台阶部为基准以何种程度分离来进行。在各个芯片区域表面上的外周部设置有外周氧化膜。有时将从切断加工区域的端缘(芯片外形位置)起沿着最初的上升台阶部作为切口检查的基准。
发明内容
用于解决课题的手段
本公开的一个方式的半导体装置的制造方法对形成有多个半导体装置的预定的晶片实施以下工序：形成与半导体层的表面接合的多个表面电极金属的工序；挖设比所述表面电极金属的外缘更靠外侧的所述半导体层而形成所述半导体装置的最外缘沟道的工序；以及将各个该半导体装置从所述晶片切出的切割工序，在所述切割工序后，通过检查从所述最外缘沟道到所述半导体装置的芯片外形位置为止的距离来实施切口检查。
本公开的一个方式的半导体装置具备：半导体基板；半导体层，其层叠于所述半导体基板的表面；表面电极金属，其与所述半导体层的表面接合；沟道，其挖设于所述表面电极金属下的所述半导体层的表面；以及最外缘沟道，其挖设于比所述表面电极金属的外缘更靠外侧的所述半导体层的表面。
附图说明
图1是表示本公开的一个实施方式所涉及的两个半导体装置彼此相邻的部位的晶片的剖视图。
图2是表示本公开的另一个实施方式所涉及的两个半导体装置彼此相邻的部位的晶片的剖视图。
图3是表示比较例所涉及的两个半导体装置彼此相邻的部位的晶片的剖视图。
具体实施方式
以下，参照附图，对本公开的一个实施方式进行说明。
如图1所示，本实施方式的半导体装置10是具备半导体基板14、半导体层13、沟道15、最外缘沟道16、绝缘膜17、18、多晶硅19、20以及表面电极金属12的肖特基势垒二极管。
半导体基板14是N型高浓度硅基板。半导体层13是通过外延生长法层叠于半导体基板14的表面的N型低浓度的半导体层。
在半导体层13的表面挖设有沟道15以及最外缘沟道16。
绝缘膜17、18包含硅氧化膜。绝缘膜17对沟道15的整个内表面进行覆膜。绝缘膜18对包含最外缘沟道16的整个内表面在内的半导体层13的外周部表面进行覆膜。
由绝缘膜17、18进行了覆膜的沟道15以及最外缘沟道16的内部被多晶硅19、20填埋。另外，多晶硅19、20也可以是其他的导电体。例如可以代替多晶硅19、20而使用各种金属。在以后的说明中，以多晶硅19、20为例进行说明。
表面电极金属12对填埋至沟道15的多晶硅19以及从绝缘膜18露出的半导体层13的中央部表面进行覆膜，与该半导体层的中央部表面形成肖特基势垒。
表面电极金属12的外周部在绝缘膜18上延伸设置，将从最外缘沟道16向内侧离开的位置作为外缘12E。
沟道15是在表面电极金属12下的半导体层13的表面挖设的沟道，在此填埋的多晶硅19与表面电极金属12连接，作为填埋于半导体层13的内部电极发挥功能。
最外缘沟道16是在比表面电极金属12的外缘12E更靠外侧的半导体层13的表面挖设的沟道，用作切口检查的基准。从最外缘沟道16的外侧到芯片外形位置B1(B2)由平坦的面形成，没有能够用作切口检查的基准的构造。从最外缘沟道16到设计上的芯片外形位置B1(B2)为止的距离一定。
比表面电极金属12的外缘12E更靠外侧的半导体层13的表面包含最外缘沟道16的内表面，被绝缘膜18覆膜至芯片外形位置B1(B2)。由此，确保芯片周边部的绝缘性，能够实现芯片的小型化。
另外，如图2所示，被填埋至最外缘沟道的多晶硅20的上表面也可以被绝缘膜18覆膜。但是，以台阶不消失作为条件。
此外，如图2所示，也可以具备覆盖最外缘沟道16的透明绝缘膜21。由此，进一步确保芯片周边部的绝缘性，能够进一步实现芯片的小型化。作为透明绝缘膜21，可列举NSG(None-Doped Silicate Glass，无掺杂硅酸盐玻璃)膜、PSG(Phospho Silicate Glass，磷硅酸盐玻璃)膜、BPSG(Boro-Phospho Silicate Glass，硼磷硅酸盐玻璃)膜、TEOS(TetraEthOxySilane，四乙氧基硅烷)膜等。此外，透明绝缘体21也可以是透射可见光的至少一部分的其他材质。透明绝缘体21可以是如玻璃那样的透明的材质，也可以是半透明的。
有时表面电极金属12被设为阳极电极，在半导体基板14的背面覆膜形成的背面电极金属(未图示)被设为阴极电极。
另外，在构成MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)的情况下，有时P体、栅极等形成于中心部，表面电极金属12被设为源极电极，背面电极金属膜被设为漏极电极。在IGBT(Insulated Gate BipolarTransistor，绝缘栅双极晶体管)的情况下，还存在作为半导体基板14应用P型高浓度基板，表面电极金属12被设为发射极电极，背面电极金属膜被设为集电极电极的情况。
沟道15的深度和最外缘沟道16的深度大致相等。沟道15的宽度和最外缘沟道16的宽度也可以形成为大致相等。
沟道15的深度与最外缘沟道16的深度之差可以小于最外缘沟道16的深度的10％。沟道15的宽度与最外缘沟道16的宽度之差也可以小于最外缘沟道16的宽度的10％。
在制造半导体装置10时，以形成有多个半导体装置10的预定的晶片1为对象，利用在形成沟道15以及最外缘沟道16的部位开口的掩模对半导体层13的表面进行覆盖蚀刻，挖设沟道15以及最外缘沟道16。由此，在同一工序中实施对半导体层13进行挖设而形成沟道15的工序和对半导体层13进行挖设而形成最外缘沟道16的工序。其结果是，沟道15的深度和最外缘沟道16的深度变得大致相等。
然后，使形成有沟道15以及最外缘沟道16的半导体层13的整个表面热氧化，去除不需要部位的氧化膜，由此形成绝缘膜17、18。
然后，在同一工序中实施在沟道15中埋设多晶硅19的工序和在最外缘沟道16中埋设多晶硅20的工序。
如以上那样，不需要为了设置最外缘沟道16而追加的工序，能够高效进行制造。
然后，在从晶片1切出各个该半导体装置10的切割工序中，通过检查从最外缘沟道16到芯片外形位置B1(B2)为止的距离，实施切口检查。
将切削刀片放入切断加工区域B进行切削等而进行切割，对该加工部的边缘是否从最外缘沟道16在容许的范围内分离等进行检查。
对于图3所示的比较例的半导体装置110，在与本实施方式的半导体装置10对应的部分示出了相同的符号。
在半导体装置110中，绝缘沿面距离111L需要长到某种程度，但由于绝缘沿面距离111L比芯片外形位置B1(B2)更向内侧离开，因此周缘部的尺寸110L变长，半导体装置110的尺寸变大与其相应的量。
相对于此，在本实施方式的半导体装置10中，由于绝缘沿面距离18L到芯片外形位置B1(B2)的绝缘膜下为止，因此能够在确保芯片周边部的绝缘性的同时缩短周缘部的尺寸10L，能够使半导体装置10的尺寸变小与其相应的量。
在半导体装置110中，若将外周氧化膜111延伸至切断加工区域B，则成为切口检查的基准的台阶部111A会消失。
相对于此，在本实施方式的半导体装置10中，外周氧化膜(18)延伸至切断加工区域B，但能够将最外缘沟道16用作切口检查的基准。
另外，外周氧化膜(18、111)沿着表面电极金属12的周缘遍及一周而形成。本实施方式的半导体装置10中的最外缘沟道16也可以形成为遍及一周而形成的环状。由此，无论在芯片外周部的哪个位置，都能够得到切口检查的基准。
以上，对本公开的实施方式进行了说明，但该实施方式是作为例子示出的实施方式，能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行结构要素的省略、置换、变更。
产业上的可利用性
本公开能够用于半导体装置以及半导体装置的制造方法。
符号说明
1：晶片；
10：半导体装置；
12：表面电极金属；
13：半导体层；
14：半导体基板；
15：沟道；
16：最外缘沟道；
17、18：绝缘膜；
19、20：多晶硅；
21：透明绝缘膜；
B：切断加工区域；
B1、B2：端缘(芯片外形位置)。
Claims (7)
1.一种半导体装置的制造方法，
对形成有多个半导体装置的预定的晶片实施以下工序：
形成与半导体层的表面接合的多个表面电极金属的工序；
挖设比所述表面电极金属的外缘更靠外侧的所述半导体层而形成所述半导体装置的最外缘沟道的工序；以及
将各个该半导体装置从所述晶片切出的切割工序，
在所述切割工序后，通过检查从所述最外缘沟道到所述半导体装置的芯片外形位置为止的距离来实施切口检查，
在同一工序中实施以下工序：
在所述最外缘沟道中埋设导电体的工序；以及
在所述沟道中埋设导电体的工序。
2.根据权利要求1所述的半导体装置的制造方法，其中，
在同一工序中实施以下工序：
形成所述最外缘沟道的工序；以及
挖设所述半导体层而形成沟道的工序。
3.一种半导体装置，具备：
半导体基板；
半导体层，其层叠于所述半导体基板的表面；
表面电极金属，其与所述半导体层的表面接合；
沟道，其挖设于所述表面电极金属下的所述半导体层的表面；以及
最外缘沟道，其挖设于比所述表面电极金属的外缘更靠外侧的所述半导体层的表面，
比所述表面电极金属的外缘更靠外侧的所述半导体层的表面包含所述最外缘沟道的内表面，由绝缘膜覆膜至芯片外形位置。
4.根据权利要求3所述的半导体装置，其中，
所述沟道的深度与所述最外缘沟道的深度之差小于所述最外缘沟道的深度的10％。
5.根据权利要求3所述的半导体装置，其中，
所述沟道的宽度与所述最外缘沟道的宽度之差小于所述最外缘沟道的宽度的10％。
6.根据权利要求3所述的半导体装置，其中，
所述半导体装置具备覆盖所述最外缘沟道的使光透射的绝缘膜。
7.根据权利要求3所述的半导体装置，其中，
从所述最外缘沟道的外侧到芯片外形位置由平坦的面形成。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019-037198 | 2019-03-01 | ||
| JP2019037198 | 2019-03-01 | ||
| PCT/JP2020/008452 WO2020179702A1 (ja) | 2019-03-01 | 2020-02-28 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113544818A CN113544818A (zh) | 2021-10-22 |
| CN113544818B true CN113544818B (zh) | 2024-05-24 |
Family
ID=72338691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080016686.7A Active CN113544818B (zh) | 2019-03-01 | 2020-02-28 | 半导体装置以及半导体装置的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20220139780A1 (zh) |
| JP (1) | JP7483675B2 (zh) |
| KR (1) | KR102622892B1 (zh) |
| CN (1) | CN113544818B (zh) |
| WO (1) | WO2020179702A1 (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878637A (ja) * | 1994-08-31 | 1996-03-22 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2005150452A (ja) * | 2003-11-17 | 2005-06-09 | Fujikura Ltd | 半導体パッケージの製造方法 |
| JP2012009473A (ja) * | 2010-06-22 | 2012-01-12 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP2014082514A (ja) * | 2013-12-18 | 2014-05-08 | Sony Corp | 半導体装置とその製造方法 |
| JP5817905B1 (ja) * | 2014-12-15 | 2015-11-18 | 富士ゼロックス株式会社 | 半導体片の製造方法 |
| JP2018078145A (ja) * | 2016-11-07 | 2018-05-17 | 株式会社ディスコ | 切削装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010192867A (ja) * | 2009-01-20 | 2010-09-02 | Renesas Electronics Corp | 半導体集積回路装置および半導体集積回路装置の製造方法 |
| DE102017113864A1 (de) | 2017-06-22 | 2018-12-27 | Infineon Technologies Austria Ag | Verfahren zum Herstellen einer Justiermarke |
-
2020
- 2020-02-28 WO PCT/JP2020/008452 patent/WO2020179702A1/ja active Application Filing
- 2020-02-28 KR KR1020217026473A patent/KR102622892B1/ko active IP Right Grant
- 2020-02-28 US US17/434,034 patent/US20220139780A1/en active Pending
- 2020-02-28 CN CN202080016686.7A patent/CN113544818B/zh active Active
- 2020-02-28 JP JP2021504066A patent/JP7483675B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878637A (ja) * | 1994-08-31 | 1996-03-22 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2005150452A (ja) * | 2003-11-17 | 2005-06-09 | Fujikura Ltd | 半導体パッケージの製造方法 |
| JP2012009473A (ja) * | 2010-06-22 | 2012-01-12 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP2014082514A (ja) * | 2013-12-18 | 2014-05-08 | Sony Corp | 半導体装置とその製造方法 |
| JP5817905B1 (ja) * | 2014-12-15 | 2015-11-18 | 富士ゼロックス株式会社 | 半導体片の製造方法 |
| JP2018078145A (ja) * | 2016-11-07 | 2018-05-17 | 株式会社ディスコ | 切削装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7483675B2 (ja) | 2024-05-15 |
| US20220139780A1 (en) | 2022-05-05 |
| JPWO2020179702A1 (zh) | 2020-09-10 |
| CN113544818A (zh) | 2021-10-22 |
| WO2020179702A1 (ja) | 2020-09-10 |
| KR20210115031A (ko) | 2021-09-24 |
| KR102622892B1 (ko) | 2024-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9799743B1 (en) | Trenched power semiconductor element | |
| US8569780B2 (en) | Semiconductor power device with embedded diodes and resistors using reduced mask processes | |
| US8269272B2 (en) | Semiconductor device and method for manufacturing the same | |
| US8004009B2 (en) | Trench MOSFETS with ESD Zener diode | |
| JP2018129378A (ja) | 半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物 | |
| US9853139B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| US11393736B2 (en) | Method of manufacturing a semiconductor device having an integrated pn diode temperature sensor | |
| JP6936027B2 (ja) | 半導体装置およびその製造方法 | |
| JP2015050390A (ja) | 半導体装置 | |
| JP2010062377A (ja) | 半導体装置及びその製造方法 | |
| CN108695392B (zh) | 半导体装置以及其制造方法 | |
| US10910319B2 (en) | Method of manufacturing semiconductor device | |
| JP2020136472A (ja) | 半導体装置 | |
| TW201635537A (zh) | 半導體裝置 | |
| US20170012136A1 (en) | Semiconductor device and manufacturing method thereof | |
| US11114572B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US10153357B1 (en) | Superjunction power semiconductor device and method for forming | |
| CN113544818B (zh) | 半导体装置以及半导体装置的制造方法 | |
| WO2014087633A1 (ja) | スーパージャンクション構造の縦型ｍｏｓｆｅｔを有する半導体装置およびその製造方法 | |
| TWI574405B (zh) | Silicon carbide semiconductor device, method for manufacturing silicon carbide semiconductor device, and design method of silicon carbide semiconductor device | |
| CN111834448A (zh) | 碳化硅半导体装置 | |
| KR100990419B1 (ko) | 절연 게이트형 반도체 소자의 제조 방법 | |
| US20170309716A1 (en) | Seminconductor device and manufacturing method of the same | |
| CN111162008B (zh) | 半导体装置及其制造方法 | |
| CN112889158B (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |