JP7483675B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP7483675B2
JP7483675B2 JP2021504066A JP2021504066A JP7483675B2 JP 7483675 B2 JP7483675 B2 JP 7483675B2 JP 2021504066 A JP2021504066 A JP 2021504066A JP 2021504066 A JP2021504066 A JP 2021504066A JP 7483675 B2 JP7483675 B2 JP 7483675B2
Authority
JP
Japan
Prior art keywords
trench
outermost
semiconductor device
semiconductor layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021504066A
Other languages
English (en)
Other versions
JPWO2020179702A1 (ja
Inventor
真吾 甲谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2020179702A1 publication Critical patent/JPWO2020179702A1/ja
Application granted granted Critical
Publication of JP7483675B2 publication Critical patent/JP7483675B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Dicing (AREA)

Description

本開示は、半導体装置及び半導体装置の製造方法に関する。
一般に、半導体装置をウェーハから切り出すダイシング装置及びカーフチェック方法が知られている。
ダイシング装置は、特開２００１－１２９８２２号等に記載されるように外周部に砥粒が固着されたブレードによってウェーハを、ストリートに沿って切削し、ダイス状に切断することによりウェーハからチップ（個々の半導体装置）を得る装置である。このダイシング装置では、ブレードの磨耗によって、ウェーハのストリートにチッピングが生じたり、ブレードの熱変形によって、ブレードで切削された溝（カーフ）の位置がストリートの中心からずれたりする。このためダイシング装置では、予め設定されたタイミングでブレードのカーフチェックを実施している。すなわち、ブレードで切削された溝に照明光を照射して、この溝をカメラで撮像し、その画像信号を画像処理又は画像を目視検査して、溝の位置、幅、チッピングの有無等をチェックしている。
従来、カーフチェックは、ウェーハにおいてブレード等による切断加工領域の端縁（チップ外形位置）が、外周酸化膜の段差部を基準にどの程度離れているかで行うことがあった。個々のチップ領域表面上の外周部に外周酸化膜が設けられている。切断加工領域の端縁（チップ外形位置）から辿って初めの立ち上がり段差部をカーフチェックの基準とすることがあった。
本開示の１つの態様の半導体装置の製造方法は、多数の半導体装置が面付けされるウェーハに、半導体層の表面に接合した多数の表面電極金属を形成する工程と、前記表面電極金属の外縁より外側の前記半導体層を堀設して前記半導体装置の最外縁トレンチを形成する工程と、前記最外縁トレンチを形成する工程と同一工程で実施する、前記半導体層を堀設してトレンチを形成する工程と、前記最外縁トレンチに導電体を埋設する工程と、前記最外縁トレンチに導電体を埋設する工程と同一工程で実施する、前記トレンチに導電体を埋設する工程と、前記ウェーハから個々の当該半導体装置を切り出すダイシング工程と、前記ダイシング工程の後、前記最外縁トレンチから前記半導体装置のチップ外形位置までの距離をチェックすることでカーフチェックを実施する。
本開示の１つの態様の半導体装置は、半導体基板と、前記半導体基板の表面に積層された半導体層と、前記半導体層の表面に接合した表面電極金属と、前記表面電極金属下の前記半導体層の表面に堀設されたトレンチと、前記表面電極金属の外縁より外側の前記半導体層の表面に堀設された最外縁トレンチと、を備えた半導体装置であって、前記最外縁トレンチから当該半導体装置のチップ外形位置までの距離がカーフチェックの基準となるように構成されており、前記表面電極金属の外縁より外側の前記半導体層の表面は、前記最外縁トレンチの内面を含め、チップ外形位置まで絶縁膜で被膜されている。
本開示の１つの態様の半導体装置は、半導体基板と、前記半導体基板の表面に積層された半導体層と、前記半導体層の表面に接合した表面電極金属と、前記表面電極金属下の前記半導体層の表面に堀設されたトレンチと、前記表面電極金属の外縁より外側の前記半導体層の表面に堀設された最外縁トレンチと、を備えた半導体装置であって、前記最外縁トレンチから当該半導体装置のチップ外形位置までの距離がカーフチェックの基準となるように構成されており、前記最外縁トレンチを覆う光が透過する絶縁膜を備える。
本開示の一実施形態に係り、２つの半導体装置同士が隣接する部位を示すウェーハの断面図である。 本開示の他の一実施形態に係り、２つの半導体装置同士が隣接する部位を示すウェーハの断面図である。 比較例に係り、２つの半導体装置同士が隣接する部位を示すウェーハの断面図である。
以下に本開示の一実施形態につき図面を参照して説明する。
本実施形態の半導体装置１０は、図１に示すように半導体基板１４と、半導体層１３と、トレンチ１５と、最外縁トレンチ１６と、絶縁膜１７，１８と、ポリシリコン１９，２０と、表面電極金属１２とを備えたショットキーバリアダイオードである。
半導体基板１４はＮ型高濃度シリコン基板である。半導体層１３は、エピタキシャル成長法により半導体基板１４の表面に積層されたＮ型低濃度の半導体層である。
半導体層１３の表面にトレンチ１５及び最外縁トレンチ１６が堀設されている。
絶縁膜１７，１８は、シリコン酸化膜で構成される。絶縁膜１７は、トレンチ１５の内面全体を被膜している。絶縁膜１８は、最外縁トレンチ１６の内面全体を含めて半導体層１３の外周部表面を被膜している。
絶縁膜１７，１８により被膜されたトレンチ１５及び最外縁トレンチ１６の内部はポリシリコン１９，２０により埋められている。なおポリシリコン１９，２０は、別の導電体であってもよい。例えばポリシリコン１９，２０の代わりに、種々の金属が用いられてもよい。以降の説明においては、ポリシリコン１９，２０を例として説明する。
表面電極金属１２は、トレンチ１５に埋められたポリシリコン１９及び絶縁膜１８から露出した半導体層１３の中央部表面を被膜し、当該半導体層の中央部表面とショットキー障壁を形成する。
表面電極金属１２の外周部は、絶縁膜１８上に延設され、最外縁トレンチ１６から内側に離間した位置を外縁１２Ｅとしている。
トレンチ１５は、表面電極金属１２下の半導体層１３の表面に堀設されたトレンチであり、ここに埋められたポリシリコン１９は、表面電極金属１２に接続し、半導体層１３に埋められた内部電極として機能する。
最外縁トレンチ１６は、表面電極金属１２の外縁１２Ｅより外側の半導体層１３の表面に堀設されたトレンチであり、カーフチェックの基準として用いられる。最外縁トレンチ
１６の外側からチップ外形位置Ｂ１（Ｂ２）までは、フラットな面で形成されており、カーフチェックの基準として用いることができる構造はない。最外縁トレンチ１６から設計上のチップ外形位置Ｂ１（Ｂ２）までの距離が一定にされる。
表面電極金属１２の外縁１２Ｅより外側の半導体層１３の表面は、最外縁トレンチ１６の内面を含め、チップ外形位置Ｂ１（Ｂ２）まで絶縁膜１８で被膜されている。これにより、チップ周辺部の絶縁性が確保されチップの小型化が可能である。
なお、図２に示すように最外縁トレンチに埋められたポリシリコン２０の上面も絶縁膜１８で被膜されていてもよい。但し、段差が消失しないことを条件とする。
また図２に示すように最外縁トレンチ１６を覆う透明絶縁膜２１を備えていてもよい。これにより、さらにチップ周辺部の絶縁性が確保され、さらなるチップの小型化が可能である。透明絶縁膜２１としては、ＮＳＧ（Ｎｏｎｅ－Ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＢＰＳＧ（Ｂｏｒｏ－Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＴＥＯＳ（ＴｅｔｒａＥｔｈＯｘｙＳｉｌａｎｅ）膜などが挙げられる。また透明絶縁体２１は、可視光の少なくとも一部を透過するその他の材質であってもよい。透明絶縁体２１は、ガラスのように透き通った材質でもよいし、半透明であってもよい。
表面電極金属１２がアノード電極とされ、半導体基板１４の裏面に被膜形成された裏面電極金属（不図示）がカソード電極とされる場合がある。
なお、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を構成する場合は、Ｐボディ、ゲート等が中心部に形成され、表面電極金属１２がソース電極、裏面電極金属膜がドレイン電極とされる場合がある。ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）の場合はさらに、半導体基板１４としてＰ型高濃度基板が適用され、表面電極金属１２がエミッター電極、裏面電極金属膜がコレクター電極とされる場合がある。
トレンチ１５の深さと最外縁トレンチ１６の深さとが略等しい。トレンチ１５の幅と最外縁トレンチ１６の幅も略等しく形成してもよい。
トレンチ１５の深さと最外縁トレンチ１６の深さの差は、最外縁トレンチ１６の深さの１０％未満であってもよい。トレンチ１５の幅と最外縁トレンチ１６の幅の差は、最外縁トレンチ１６の幅の１０％未満であってもよい。
半導体装置１０を製造するにあたり、多数の半導体装置１０が面付けされるウェーハ１を対象に、半導体層１３の表面を、トレンチ１５及び最外縁トレンチ１６を形成する部位で開口したマスクで覆いエッチングしてトレンチ１５及び最外縁トレンチ１６を堀設する。これにより、半導体層１３を堀設してトレンチ１５を形成する工程と、半導体層１３を堀設して最外縁トレンチ１６を形成する工程とを同一工程で実施する。その結果、トレンチ１５の深さと最外縁トレンチ１６の深さとが略等しくなる。
その後、トレンチ１５及び最外縁トレンチ１６が形成された半導体層１３の表面全体を熱酸化させ、不要部位の酸化膜を除去することで、絶縁膜１７，１８を形成する。
その後、トレンチ１５にポリシリコン１９を埋設する工程と、最外縁トレンチ１６にポリシリコン２０を埋設する工程とを同一工程で実施する。
以上のように、最外縁トレンチ１６を設けるために追加の工程が不要であり、効率よく製造することができる。
その後、ウェーハ１から個々の当該半導体装置１０を切り出すダイシング工程において、最外縁トレンチ１６からチップ外形位置Ｂ１（Ｂ２）までの距離をチェックすることでカーフチェックを実施する。
切断加工領域Ｂに切削ブレードを入れて切削するなどしてダイシングを行うが、その加
工部の縁が、最外縁トレンチ１６から許容範囲で離れているか等をチェックする。
図３に示した比較例の半導体装置１１０について、本実施形態の半導体装置１０と対応する部分には同符号を示した。
半導体装置１１０にあっては、絶縁沿面距離１１１Ｌがある程度長く必要となるところ、絶縁沿面距離１１１Ｌはチップ外形位置Ｂ１（Ｂ２）より内側に離間しているので、周縁部の寸法１１０Ｌが長くなり、その分だけ、半導体装置１１０のサイズが大きくなる。
これに対し本実施形態の半導体装置１０にあっては、絶縁沿面距離１８Ｌはチップ外形位置Ｂ１（Ｂ２）の絶縁膜下まであるので、チップ周辺部の絶縁性を確保しつつ周縁部の寸法１０Ｌを短くすることができ、その分だけ、半導体装置１０のサイズを小さくすることができる。
半導体装置１１０にあっては、外周酸化膜１１１を切断加工領域Ｂまで伸ばしてしまうと、カーフチェックの基準となる段差部１１１Ａが消失してしまう。
これに対し本実施形態の半導体装置１０にあっては、外周酸化膜（１８）は、切断加工領域Ｂまで延びているが、最外縁トレンチ１６をカーフチェックの基準として用いることができる。
なお、外周酸化膜（１８、１１１）は、表面電極金属１２の周縁に沿って一周に亘って形成されている。本実施形態の半導体装置１０における最外縁トレンチ１６も、一周に亘って形成された環状に形成してもよい。これによりチップ外周部のどの位置でもカーフチェックの基準が得られる。
以上本開示の実施形態を説明したが、この実施形態は、例として示したものであり、この他の様々な形態で実施が可能であり、発明の要旨を逸脱しない範囲で、構成要素の省略、置き換え、変更を行うことができる。
本開示は、半導体装置及び半導体装置の製造方法に利用することができる。
１ ウェーハ
１０ 半導体装置
１２ 表面電極金属
１３ 半導体層
１４ 半導体基板
１５ トレンチ
１６ 最外縁トレンチ
１７，１８ 絶縁膜
１９，２０ ポリシリコン
２１ 透明絶縁膜
Ｂ 切断加工領域
Ｂ１，Ｂ２ 端縁（チップ外形位置）

Claims (8)

  1. 多数の半導体装置が面付けされるウェーハに、
    半導体層の表面に接合した多数の表面電極金属を形成する工程と、
    前記表面電極金属の外縁より外側の前記半導体層を堀設して前記半導体装置の最外縁トレンチを形成する工程と、
    前記最外縁トレンチを形成する工程と同一工程で実施する、前記半導体層を堀設してトレンチを形成する工程と、
    前記最外縁トレンチに導電体を埋設する工程と、
    前記最外縁トレンチに導電体を埋設する工程と同一工程で実施する、前記トレンチに導電体を埋設する工程と、
    前記ウェーハから個々の当該半導体装置を切り出すダイシング工程と、
    前記ダイシング工程の後、前記最外縁トレンチから前記半導体装置のチップ外形位置までの距離をチェックすることでカーフチェックを実施する
    半導体装置の製造方法。
  2. 半導体基板と、
    前記半導体基板の表面に積層された半導体層と、
    前記半導体層の表面に接合した表面電極金属と、
    前記表面電極金属下の前記半導体層の表面に堀設されたトレンチと、
    前記表面電極金属の外縁より外側の前記半導体層の表面に堀設された最外縁トレンチと、
    を備えた半導体装置であって、
    前記最外縁トレンチから当該半導体装置のチップ外形位置までの距離がカーフチェックの基準となるように構成されており、
    前記表面電極金属の外縁より外側の前記半導体層の表面は、前記最外縁トレンチの内面を含め、チップ外形位置まで絶縁膜で被膜されている半導体装置。
  3. 前記最外縁トレンチを覆う光が透過する絶縁膜を備える請求項２に記載の半導体装置。
  4. 半導体基板と、
    前記半導体基板の表面に積層された半導体層と、
    前記半導体層の表面に接合した表面電極金属と、
    前記表面電極金属下の前記半導体層の表面に堀設されたトレンチと、
    前記表面電極金属の外縁より外側の前記半導体層の表面に堀設された最外縁トレンチと、
    を備えた半導体装置であって、
    前記最外縁トレンチから当該半導体装置のチップ外形位置までの距離がカーフチェックの基準となるように構成されており、
    前記最外縁トレンチを覆う光が透過する絶縁膜を備える半導体装置。
  5. 前記表面電極金属の外縁より外側の前記半導体層の表面は、前記最外縁トレンチの内面を含め、チップ外形位置まで絶縁膜で被膜されている請求項４に記載の半導体装置。
  6. 前記トレンチの深さと前記最外縁トレンチの深さの差は、前記最外縁トレンチの深さの１０％未満である請求項２から５のうちいずれか一に記載の半導体装置。
  7. 前記トレンチの幅と前記最外縁トレンチの幅の差は、前記最外縁トレンチの幅の１０％未満である請求項２から６のうちいずれか一に記載の半導体装置。
  8. 前記最外縁トレンチの外側からチップ外形位置までは、フラットな面で形成されている請求項２から７のうちいずれか一に記載の半導体装置。
JP2021504066A 2019-03-01 2020-02-28 半導体装置及び半導体装置の製造方法 Active JP7483675B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019037198 2019-03-01
JP2019037198 2019-03-01
PCT/JP2020/008452 WO2020179702A1 (ja) 2019-03-01 2020-02-28 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020179702A1 JPWO2020179702A1 (ja) 2020-09-10
JP7483675B2 true JP7483675B2 (ja) 2024-05-15

Family

ID=72338691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021504066A Active JP7483675B2 (ja) 2019-03-01 2020-02-28 半導体装置及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20220139780A1 (ja)
JP (1) JP7483675B2 (ja)
KR (1) KR102622892B1 (ja)
CN (1) CN113544818B (ja)
WO (1) WO2020179702A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009473A (ja) 2010-06-22 2012-01-12 Panasonic Corp 半導体装置及びその製造方法
JP2014082514A (ja) 2013-12-18 2014-05-08 Sony Corp 半導体装置とその製造方法
JP2016115803A (ja) 2014-12-15 2016-06-23 富士ゼロックス株式会社 半導体片の製造方法
JP2018078145A (ja) 2016-11-07 2018-05-17 株式会社ディスコ 切削装置
US20180374741A1 (en) 2017-06-22 2018-12-27 Infineon Technologies Austria Ag Method for Forming an Alignment Mark

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2956880B2 (ja) * 1994-08-31 1999-10-04 富士通株式会社 半導体装置およびその製造方法
JP2005150452A (ja) * 2003-11-17 2005-06-09 Fujikura Ltd 半導体パッケージの製造方法
JP2010192867A (ja) * 2009-01-20 2010-09-02 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
CN109075200B (zh) * 2016-04-21 2022-03-22 三菱电机株式会社 半导体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009473A (ja) 2010-06-22 2012-01-12 Panasonic Corp 半導体装置及びその製造方法
JP2014082514A (ja) 2013-12-18 2014-05-08 Sony Corp 半導体装置とその製造方法
JP2016115803A (ja) 2014-12-15 2016-06-23 富士ゼロックス株式会社 半導体片の製造方法
JP2018078145A (ja) 2016-11-07 2018-05-17 株式会社ディスコ 切削装置
US20180374741A1 (en) 2017-06-22 2018-12-27 Infineon Technologies Austria Ag Method for Forming an Alignment Mark

Also Published As

Publication number Publication date
KR102622892B1 (ko) 2024-01-10
CN113544818B (zh) 2024-05-24
US20220139780A1 (en) 2022-05-05
JPWO2020179702A1 (ja) 2020-09-10
KR20210115031A (ko) 2021-09-24
WO2020179702A1 (ja) 2020-09-10
CN113544818A (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
USRE49603E1 (en) GaN-on-Si semiconductor device structures for high current/ high voltage lateral GaN transistors and methods of fabrication thereof
US10249506B2 (en) GaN-on-si semiconductor device structures for high current/ high voltage lateral GaN transistors and methods of fabrication thereof
JP6132525B2 (ja) 半導体装置およびその製造方法
US8368181B2 (en) Mesa semiconductor device and method of manufacturing the same
JP2010062377A (ja) 半導体装置及びその製造方法
JP6936027B2 (ja) 半導体装置およびその製造方法
JP2015050390A (ja) 半導体装置
TWI770519B (zh) 半導體元件、結構及其形成方法
US10490508B2 (en) Method of manufacturing semiconductor device
JP4600563B2 (ja) 半導体装置及びその製造方法
CN110556342B (zh) 半导体装置
JP2009302231A (ja) 半導体装置の製造方法
JP7483675B2 (ja) 半導体装置及び半導体装置の製造方法
US9214522B2 (en) Production method of semiconductor device, semiconductor wafer, and semiconductor device
JP2005183891A (ja) 双方向ブロック型プレーナデバイスの構造と製法
JP5444648B2 (ja) 半導体装置の製造方法
JP2004327708A (ja) 半導体装置およびその製造方法
JP7131155B2 (ja) 半導体装置
JP2014220375A (ja) 半導体装置およびその製造方法
CN116206967A (zh) 提高晶圆切割性能的方法及晶圆结构
JP2010278242A (ja) 半導体装置および半導体装置の製造方法
JP2014041928A (ja) 半導体装置
JP2009010008A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240501

R150 Certificate of patent or registration of utility model

Ref document number: 7483675

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150