JP2010278242A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2010278242A
JP2010278242A JP2009129360A JP2009129360A JP2010278242A JP 2010278242 A JP2010278242 A JP 2010278242A JP 2009129360 A JP2009129360 A JP 2009129360A JP 2009129360 A JP2009129360 A JP 2009129360A JP 2010278242 A JP2010278242 A JP 2010278242A
Authority
JP
Japan
Prior art keywords
metal layer
region
image recognition
semiconductor chip
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009129360A
Other languages
English (en)
Inventor
Kishi Wakamatsu
巨士 若松
Mitsuhiro Yoshimura
充弘 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2009129360A priority Critical patent/JP2010278242A/ja
Publication of JP2010278242A publication Critical patent/JP2010278242A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8513—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 ボンディング装置での画像認識を一点で行うため、従来では半導体チップ中心付近にソース電極とゲートパッド電極が離間した領域を設けて画像認識領域としていた。
しかし半導体チップ上の一点で画像認識をした場合、基準となるＸ軸またはＹ軸に対して、半導体チップのエッジが傾く角度ずれを補正しにくい。また、ボンディング領域間に確保すべき距離の制約により、チップの小型化が進まない問題があった。
【解決手段】 半導体チップのコーナー部に、半導体チップ上の構成要素である第１金属層と第２金属層を認識パターンとした画像認識領域を設ける。半導体チップの動作において無効領域となるコーナー部に設けられた２点の画像認識領域を用いて、画像認識を行うことができる。
【選択図】 図１

Description

本発明は半導体装置および半導体装置の製造方法に係り、特にボンディング装置の画像認識の精度を向上できる半導体装置及び半導体装置の製造方法に関する。
半導体装置の組立工程において、表面の電極（パッド電極）にボンディングワイヤなどを固着する場合には、ボンディング装置で半導体チップ表面の一領域を画像認識し、位置合わせを行っている。
図４は、チップ中心付近に画像認識領域を有する従来の半導体装置の平面図であり、一例としてｎチャネル型ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)の場合を示す。
半導体チップ１００を構成する半導体基板ＳＢの一主面には、複数の金属層が設けられる。第１金属層１１１は、半導体チップの最外周に設けられ、その内側に第２金属層が設けられる。第２金属層１１２は、ＭＯＳＦＥＴのソース電極１１７およびゲートパッド電極１１８を構成する。
ソース電極１１７およびゲートパッド電極１１８上にはそれぞれ窒化膜などの絶縁膜（不図示）が設けられ、破線丸印で示すボンディング領域１３０が開口される。ボンディング領域１３０には外部接続手段となるボンディングワイヤの一端が固着する。
半導体チップの外周端の基板ＳＢ表面にはｎ＋型不純物を拡散して基板ＳＢ端部における反転層の形成を防止するアニュラー（不図示）が設けられる。アニュラー上には、第１金属層による環状のシールドメタル１１９が設けられる。
ＭＯＳＦＥＴのセル１１５はソース電極１１７下方の一点鎖線の素子領域１２０に設けられる。各セルの構造は既知のものであるので詳細な図示は省略するが、簡単に説明すると以下の通りである。
ｎ＋型シリコン半導体基板の上にｎ−型半導体層を積層してドレイン領域とした基板ＳＢの表面にｐ型チャネル層を設け、ｐ型チャネル層を貫通するトレンチを設ける。トレンチ内壁を酸化膜で覆い、トレンチ内に不純物がドープされたポリシリコンを埋設してゲート電極を構成する。ポリシリコンは基板ＳＢに引き出されてゲート引き出し部となり、素子領域１２０の外周を囲むように延在する。
トレンチに隣接したチャネル層表面にはｎ＋型不純物を拡散したソース領域が設けられ、ソース領域間のチャネル層表面にはｐ＋型不純物を拡散したボディ領域が設けられる。トレンチで囲まれた領域にセル１１５が形成される。
ゲート電極上は層間絶縁膜で被覆され、その上に素子領域１２０全体を覆うソース電極１１７が設けられる。ソース電極１１７は、層間絶縁膜間のコンタクトホールを介して、ソース領域およびボディ領域とコンタクトする。
半導体チップの例えばコーナー部の基板ＳＢ表面には、ソース−ゲート間の保護ダイオードが設けられるなどし、その上にゲートパッド電極１１８が設けられる。ゲートパッド電極１１８から延在するゲート配線１１８ｗは、ゲート引き出し部と重畳してコンタクトし、これによりゲートパッド電極１１８と素子領域１２０のゲート電極が接続される。
このような半導体チップをリードフレーム等に実装する場合は、ダイシング後の半導体チップの裏面をフレームの実装領域（ヘッダー）に固着し、ボンディング領域１３０に例えばボンディングワイヤの一端を固着して他端をフレームのリードに接続する。
図５を参照してボンディング装置による従来の半導体チップ１００の位置決めを説明する。
半導体チップ１００の組立工程において、個別にダイシングされた半導体チップ１００はリードフレームのヘッダーに固着され、ボンディング領域１３０に外部接続手段（例えばボンディングワイヤ）が固着される。
ボンディング領域１３０にボンディングワイヤを固着する際には、ボンディング装置で半導体チップ１００表面の画像認識を行う。画像認識は、例えば半導体チップ１００表面の画像認識を行うための領域（画像認識領域）ＩＭの金属層の有無を白黒の認識パターンとし、これをボンディング装置の画像認識部のパターンとマッチングさせる。これにより、半導体チップ１００の位置決めを行っている。
画像認識を一点で行うには、半導体チップ１００の中心付近を画像認識領域ＩＭとすることが望ましい。このため、従来では図５（Ａ）の如く半導体チップ１００の中心付近の丸印部分に画像認識領域ＩＭが設けられていた。
詳細は以下の通りである。半導体チップ１００の表面の電極は既述の如くソース電極１１７とゲートパッド電極１１８であり、これらは隣接して配置される。従ってチップ中心付近において、これらを所望の距離ｄで離間した領域を形成することにより、ソース電極１１７およびゲートパッド電極１１８間に金属層が配置されない領域を確保して、この領域とソース電極１１７およびゲートパッド電極１１８によるパターンを認識パターンとする画像認識領域ＩＭを形成していた。
しかし半導体チップ１００上の一点で画像認識をした場合、図５（Ｂ）の如く、基準となるＸ軸またはＹ軸に対して、半導体チップ１００のエッジＥが傾く角度ずれを認識しにくい。具体的には、半導体チップ１００のエッジＥが例えばＸ軸に平行な直線となす角度を角度ずれ量Δθとすると、所定の角度ずれ量Δθの許容範囲（例えば±３°）を大きくする必要があるが、その場合ボンディングの精度が劣るため、ボンディング不良が多くなる問題がある。
また、認識パターンは、画像認識が可能な程度に明確に形成する必要があり、金属層が配置されない領域ＮＭの面積をある程度大きく確保する必要がある。例えば、図５では、画像認識領域ＩＭのソース電極１１７をＬ字形状とし、これと対向するゲートパッド電極１１８を円形のボンディング領域１３０に沿った曲線形状とすることにより、ソース電極１１７に沿って平行にゲートパッド電極１１８が配置される他の領域よりも金属層の配置されない領域を大きくし（例えば最も離間した領域で距離ｄが１０μｍ程度）、所定の面積を確保している。
しかし、半導体チップ１００の小型化に伴いボンディング領域１３０の位置が近接した場合、ボンディング領域１３０間には最低限確保しなければならない距離ｄｂの制約があるため、半導体チップ１００の中央で金属層が配置されない領域ＮＭを大きく確保することが困難となる問題もある。
本発明はかかる課題に鑑みてなされ、第１に、１つの半導体チップを構成する半導体基板と、該半導体基板の最外端を囲む第１金属層と、該第１金属層の内周と対向して配置され外部接続手段のボンディング領域を有する第２金属層と、を具備する半導体装置であって、前記半導体基板の辺に沿って前記第２金属層が延在する領域は該第２金属層と前記第１金属層を第１の距離で離間して配置し、前記半導体基板の対角線上の２つのコーナー部に、前記第１金属層と前記第２金属層が前記第１の距離より大きい第２の距離で離間したボンディング装置の画像認識領域を設けたことにより解決するものである。
第１に、動作上の無効領域となる半導体基板（半導体チップ）の対角線上の２つのコーナー部に、画像認識領域を設けることにより、２点で画像認識を行うことができ、半導体基板の中心部分の１点で画像認識を行う場合と比較して、角度ずれ量Δθの補正が容易になる。すなわち、チップ上の２点で画像認識を行うことにより、認識精度が向上するので、ダイボンド時にチップの角度ずれが発生しても、画像認識によりボンディングの位置を合わせることができる。従来の如く１点で画像認識を行うと、ボンディングの位置合わせの精度が劣り、ボンディング不良が多く発生していたが、本実施形態によればこの不良を低減できる。
第２に、画像認識領域の認識パターンは、半導体装置の必要構成要素である金属層（例えばＭＯＳＦＥＴの、コーナー部のシールドメタルとゲートパッド電極およびシールドメタルとゲート配線、またはシールドメタルとソース電極）を用いるため、認識パターン用の要素を別途設けることなく、角度ずれ量Δθの補正が容易になる。
第３に、半導体チップの中心付近に認識パターンを設ける必要がないため、半導体チップの表面で隣接する金属層（例えばソース電極とゲートパッド電極）を略一定の間隔で近接して配置できる。従って、ボンディング領域間に必要な距離Ｂｄの限界まで、金属層（例えばソース電極とゲートパッド電極）を近接でき、半導体チップを小型化できる。また、チップサイズを同等に確保する場合には、半導体チップの中央で金属層が配置されなかった領域に例えばソース電極を拡張できるので、素子領域を拡大することができる。
本発明の実施形態を説明するための平面図である。 本発明の実施形態を説明するための平面図である。 本発明の他の実施形態を説明するための平面図である。 従来技術を説明するための平面図である。 従来技術を説明するための平面図である。
図１から図３を参照して、本発明の半導体装置の実施の形態を、ｎチャネル型のトレンチ構造のＭＯＳＦＥＴを素子領域に形成する場合を例に詳細に説明する。
半導体装置１０は、半導体基板ＳＢと、第１金属層１１と、第２金属層１２と、を具備する。
半導体基板ＳＢは、１つの半導体チップを構成し、その一主面に第１金属層１１と第２金属層１２が配置される。
第１金属層１１および第２金属層１２はいずれも、例えばアルミニウム（Ａｌ）層などの金属層を所望の形状にパターンニングしたものである。第１金属層１１は、半導体基板ＳＢの最外端を囲む環状に設けられ、いずれの電位も印加されない金属層であり、本実施形態（ＭＯＳＦＥＴ）の場合はシールドメタル１９である。
半導体基板ＳＢの外周端には基板ＳＢの反転層の形成を防止するため高濃度のｎ型不純物領域（アニュラー：不図示）が設けられており、シールドメタル１９はアニュラーの上に設けられこれとコンタクトする。
第２金属層１２は、第１金属層１１の内周と対向して配置され、一点鎖線で示す素子領域２０に電位を印加する金属層である。第２金属層１２は、隣接する第１電極と第２電極を含み、それぞれの電極は破線丸印の如く外部接続手段のボンディング領域３０を有する。具体的には、第２金属層１２によってソース電極１７とゲートパッド電極１８が設けられる。また第２金属層１２によって配線などが設けられてもよく、本実施形態では、ゲートパッド電極１８に接続するゲート配線１８ｗが第２金属層１２によって形成される。
ソース電極１７下方には、素子領域２０が設けられる。素子領域２０には、ＭＯＳＦＥＴを構成する多数のトランジスタセル１５が配列されている。素子領域２０の外周には、高濃度のｐ型不純物領域であるガードリング（不図示）が配置される。また素子領域２０の外周の基板表面には、ゲート引き出し部（不図示）が配置される。ゲート引き出し部は例えば環状に配置され、ゲート配線１８ｗの少なくとも一部と重畳してこれとコンタクトする。ゲート引き出し部によってＭＯＳＦＥＴのゲート電極とゲート配線１８ｗおよびゲートパッド電極１８が接続される。ゲートパッド電極１８の下方には、ゲート−ソース間の保護ダイオードが配置されてもよく、その場合ゲート引き出し部は保護ダイオードを介してゲートパッド電極１８と接続する。
素子領域２０に配置されるトランジスタセル１５は既知の構成であり、図示は省略して簡単に説明する。
ｎ＋型シリコン半導体基板上にｎ−型半導体層（例えばエピタキシャル層）を設けた基板ＳＢをドレイン領域とし、その表面にｐ型不純物領域であるチャネル層を設ける。チャネル層の外側には、チャネル層の端部と接してこれを囲む高濃度のｐ型不純物領域であるガードリングを設ける。
トレンチは、チャネル層を貫通してｎ−型半導体層まで達する深さに設けられる。トレンチは、一般的にはｎ−型半導体層表面において格子状またはストライプ状にパターニングされる。トレンチ内壁にはゲート絶縁膜（酸化膜）を設け、不純物がドープされたポリシリコンなどの導電材料を埋め込んでゲート電極を設ける。
ソース領域は、ゲート電極と隣り合うチャネル層表面に設けられた高濃度のｎ型不純物領域であり、素子領域２０上を覆うソース電極１７とコンタクトする。また、隣接するソース領域間のチャネル層表面および素子領域２０外周のチャネル層表面には、高濃度のｐ型不純物領域であるボディ領域を設け、基板の電位を安定化させる。これにより隣接するトレンチで囲まれた部分が１つのトランジスタセル１５となり、これが多数個集まってＭＯＳＦＥＴの素子領域２０を構成する。
ゲート電極に埋設したポリシリコンを基板ＳＢの端部で基板ＳＢ表面に引き出してゲート引き出し部が設けられる。また、基板ＳＢの他の主面（裏面）にはドレイン電極（不図示）が設けられる。
本実施形態では、半導体基板ＳＢの対角線上の２つのコーナー部に、ボンディング装置の画像認識領域ＩＭが設けられる。以下これについて説明する。
図２を参照して、半導体基板ＳＢのエッジＥ１、Ｅ２に沿って第２金属層１２（ここではゲートパッド電極１８またはゲート配線１８ｗ）が延在する領域（すなわち半導体基板ＳＢのコーナー部を除く領域）では、第２金属層１２と、第１金属層１１（シールドメタル１９）が第１の距離ｄ１で離間して配置される。
半導体基板ＳＢの対角線上の２つのコーナー部においては、第１金属層１１と第２金属層１２が第１の距離ｄ１より大きい第２の距離ｄ２で離間するように、第１金属層１１および第２金属層１２をパターンニングする。より詳細には、第１金属層１１は、内側の垂直方向のエッジＥ３と水平方向のエッジＥ４を延在してこれらが略垂直に交わるように直線的にパターンニングされる。
尚、略垂直とは、エッジＥ３とエッジＥ４を延長した実際の交点ではなく、電界集中を緩和するために常識的な範囲の曲率を有する曲線部をもって垂直に近い状態で交わっていることをいう。
金属層１２は、金属層１２のエッジＥ５、Ｅ６を延在した交点Ｃより内側に端部が位置する、小さい曲率の曲線状にパターンニングされる。あるいは、エッジＥ５の端点Ｔ１とエッジＥ６の端点Ｔ２を直線的に結ぶ形状にパターンニングしてもよい。ただし、いずれのパターンであっても、電解集中を防ぐために、垂直な交点にはある程度の曲率をもつ曲線部を形成する。
これにより、コーナー部において内周がＬ字状にパターンニングされた第１金属層１１と、第１金属層１１との対向面が円弧状に形成された第２金属層１２が、第１の距離ｄ１より大きい第２の距離ｄ２で離間され、これらの両金属層と金属層が配置されない領域ＮＭを認識パターンとする画像認識領域ＩＭが形成される。画像認識領域ＩＭは、半導体チップとして動作に寄与しない無効領域に形成される。
尚、第２の距離ｄ２は、第１金属層１１と第２金属層１２が最も離間した部分として図示しているが、認識パターンとしては所定の面積を有する領域が必要である。つまり両金属層が第２の距離ｄ２で離間した領域を含んで、両金属層が第１の距離ｄ１より大きく離間する所定の面積を有する領域が本実施形態の画像認識領域ＩＭである。図２においては、端点Ｔ１およびＴ２から交点Ｃに向かう領域において、第１金属層１１と第２金属層１２の離間距離が第１の距離ｄ１より大きくなる。一例として第１の距離ｄ１が約３μｍ、第２の距離ｄ２が約１０μｍであり、画像認識領域ＩＭにおける金属層が配置されない領域ＮＭの面積は２００μｍ２程度である。
画像認識領域ＩＭは別の対角線上の２つのコーナー部に設けられてもよい。図１では４つのコーナー部の全てが同様の認識パターンを有しているが、少なくとも１つの対角線上の２つのコーナー部の第１金属層１１と第２金属層１２によって認識パターンが形成されればよい。
ソース電極１７とゲートパッド電極１８の隣接部では、これらの対向面は第２の距離ｄ２より小さい第３の距離ｄ３（例えば３μｍ程度）で離間される。尚、第３の距離ｄ３は、ここでは第１の距離ｄ１と同等であるが、異なる距離であってもよい。特に、従来では認識パターンを形成するために、Ｌ字上にパターンニングされていた半導体基板ＳＢの中心付近のソース電極１７は、ゲートパッド電極１８の円弧に沿って円弧状にパターンニングされ、対向面の距離は、いずれも等距離（第３の距離ｄ３）となる。つまり、ソース電極１７とゲートパッド電極１８は隣接部の全てにおいて可能な限り近接して配置することができる。
図３は、第２金属層１２としてソース電極１７（第２金属層１２）と、シールドメタル１９（第１金属層１１）で認識パターンが形成される場合の一例を示す。
図１では、ゲート配線１８ｗとゲート引き出し部が完全に重畳し、ゲート配線１８ｗとゲート引き出し部によってゲート電極とゲートパッド電極１８が接続する場合を示した。しかしこれに限らず、図３の如く、ゲート引き出し部１３を環状に設けてゲート電極とゲートパッド電極１８を接続し、ゲート引き出し部１３の一部の上のみにゲート配線１８ｗが設けられてもよい。尚、この場合ゲート引き出し部１３は絶縁膜を介してソース電極１７下方に延在している。
このような場合、チップコーナー部においてソース電極１７とシールドメタル１９が対向する。シールドメタル１９の内周をＬ字状にパターンニングし、これと対向するソース電極１７を円弧状にパターンニングして、第２の距離ｄ２で離間することにより、コーナー部のソース電極及びシールドメタルを認識パターンとした画像認識領域ＩＭを設けることができる。
図１の半導体装置（半導体チップ）を支持基板に実装する半導体装置の製造方法は、以下の通りである。
半導体チップ裏面（ドレイン電極）をリードフレームの所望の領域（ヘッダー）に、導電材料により固着する。
次に、ボンディング装置の画像認識部において、半導体チップ１０の表面の２つの画像認識領域ＩＭの認識パターンと、画像認識部のパターンとマッチングさせる。
その後、ボンディング装置で画像認識の許容範囲(レベル)を設定し、角度ずれ量Δθの補正を行う。そして、ボンディング箇所の位置決めを行う。このとき、半導体チップ１０上の２点で画像認識を行うことにより認識精度が向上するので、ダイボンド時に半導体チップ１０の角度ずれが発生した場合であっても、画像認識によりボンディングの位置を合わせることができる。
次に半導体チップのボンディング領域に、ボンディングワイヤやボンディングリボンなどの一端を固着し、他端をリードに固着する。その後、例えばトランスファモールド工程において半導体チップとリードフレームを樹脂層で一体に被覆・支持する。
以上、本実施形態ではＭＯＳＦＥＴの場合を例に説明したが、これに限らず、導電型を逆にしたＭＯＳＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、バイポーラトランジスタ、ダイオードなどであっても同様に実施でき、同様の効果が得られる。
１１ 第１金属層
１２ 第２金属層
１３ ゲート引き出し部
１５ セル
１７ ソース電極
１８ ゲートパッド電極
１８ｗ ゲート配線
１９ シールドメタル
２０ 素子領域
３０ ボンディング領域
１１１ 第１金属層
１１２ 第２金属層
１１５ セル
１１７ ソース電極
１１８ ゲートパッド電極
１１８ｗ ゲート配線
１１９ シールドメタル
１２０ 素子領域
１３０ ボンディング領域

Claims (6)

  1. １つの半導体チップを構成する半導体基板と、
    該半導体基板の最外端を囲む第１金属層と、
    該第１金属層の内周と対向して配置され外部接続手段のボンディング領域を有する第２金属層と、を具備する半導体装置であって、
    前記半導体基板の辺に沿って前記第２金属層が延在する領域は該第２金属層と前記第１金属層を第１の距離で離間して配置し、
    前記半導体基板の対角線上の２つのコーナー部に、前記第１金属層と前記第２金属層が前記第１の距離より大きい第２の距離で離間したボンディング装置の画像認識領域を設けたことを特徴とする半導体装置。
  2. 前記第２金属層は、隣接する第１電極と第２電極を含み、該第１電極と第２電極の対向面は、前記第２の距離より小さい距離で離間されることを特徴とする請求項１に記載の半導体装置。
  3. 前記画像認識領域の前記第２金属層は曲線状に形成されることを特徴とする請求項２に記載の半導体装置。
  4. 前記第１金属層にはいずれの電位も印加されないことを特徴とする請求項３に記載の半導体装置。
  5. 半導体チップを支持基板に実装する半導体装置の製造方法であって、
    前記半導体チップは、半導体基板と、該半導体基板の最外端を囲む第１金属層と、該第１金属層の内周と対向して配置されボンディング領域を有する第２金属層とを備え、
    前記半導体基板の辺に沿って前記第２金属層が延在する領域は該第２金属層と前記第１金属層を第１の距離で離間して配置し、前記半導体基板の対角線上の２つのコーナー部に、前記第１金属層と前記第２金属層が前記第１の距離より大きい第２の距離で離間したボンディング装置の画像認識領域を有してなり、
    該半導体チップの裏面を前記支持基板に固着する工程と、
    前記半導体チップの表面の前記画像認識領域をボンディング装置で画像認識して位置合わせを行う工程と、
    前記ボンディング領域に外部接続手段の一端を固着し、他端を前記支持基板に固着する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  6. 前記外部接続手段はボンディングワイヤ又はボンディングリボンであることを特徴とする請求項５に記載の半導体装置の製造方法。
JP2009129360A 2009-05-28 2009-05-28 半導体装置および半導体装置の製造方法 Pending JP2010278242A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009129360A JP2010278242A (ja) 2009-05-28 2009-05-28 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009129360A JP2010278242A (ja) 2009-05-28 2009-05-28 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010278242A true JP2010278242A (ja) 2010-12-09

Family

ID=43424935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009129360A Pending JP2010278242A (ja) 2009-05-28 2009-05-28 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010278242A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113140623A (zh) * 2020-01-19 2021-07-20 珠海格力电器股份有限公司 功率半导体芯片、制造装置以及制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113140623A (zh) * 2020-01-19 2021-07-20 珠海格力电器股份有限公司 功率半导体芯片、制造装置以及制造方法

Similar Documents

Publication Publication Date Title
CN106463540B (zh) 半导体装置
JP5205856B2 (ja) 電力用半導体素子
KR100749230B1 (ko) 반도체 장치
JP2011171552A (ja) 半導体装置およびその製造方法
JP2007324261A (ja) 半導体装置
JP2007042817A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP2006310508A (ja) 半導体装置およびその製造方法
JP6872951B2 (ja) 半導体装置及びその製造方法
JP2018093135A (ja) 半導体装置及びその製造方法
JP2012244071A (ja) 絶縁ゲート型半導体装置
JP2010205761A (ja) 半導体装置およびその製造方法
US9214522B2 (en) Production method of semiconductor device, semiconductor wafer, and semiconductor device
US10903354B2 (en) Semiconductor device
JP2010278242A (ja) 半導体装置および半導体装置の製造方法
JP5520024B2 (ja) 半導体装置、及びその製造方法
US9166029B2 (en) Method for manufacturing semiconductor device
TWI574405B (zh) Silicon carbide semiconductor device, method for manufacturing silicon carbide semiconductor device, and design method of silicon carbide semiconductor device
JP5123622B2 (ja) 半導体装置及びその製造方法
JP2012160601A (ja) 半導体装置の製造方法
JP2006216596A (ja) 半導体装置およびその製造方法
JP2009004707A (ja) 絶縁ゲート型半導体装置
JP2004031386A (ja) 半導体装置
JP7431079B2 (ja) 半導体装置及び半導体装置の製造方法
CN110391226B (zh) 半导体器件
JP5082133B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110613