JP5123622B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5123622B2 JP5123622B2 JP2007237447A JP2007237447A JP5123622B2 JP 5123622 B2 JP5123622 B2 JP 5123622B2 JP 2007237447 A JP2007237447 A JP 2007237447A JP 2007237447 A JP2007237447 A JP 2007237447A JP 5123622 B2 JP5123622 B2 JP 5123622B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- insulating film
- gate
- inclined surface
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
前記トレンチの一部を平面視で幅方向に挟んだ両側に配置され順テーパであるフィールド傾斜面を備え、前記ゲート絶縁膜より厚いフィールド絶縁膜と、
前記ゲート電極に接続し、前記トレンチの両側の前記フィールド傾斜面の上に配置されているゲート引き出し電極とを有し、
前記トレンチは、側面の上部に、順テーパのトレンチ傾斜面を備え、
前記トレンチ傾斜面は、前記フィールド傾斜面の下方に後退し、
前記トレンチ傾斜面の上に前記ゲート絶縁膜が設けられ、
前記トレンチの前記一部の上方において、前記ゲート絶縁膜と前記フィールド絶縁膜とが接していることを特徴とする。
順テーパであるフィールド傾斜面が前記トレンチの一部が形成される領域を平面視で挟んで互いに対向するように複数に分割した、前記ゲート絶縁膜より厚いフィールド絶縁膜を、前記半導体基板上に形成し、
前記トレンチが形成される領域が露出し、対向する前記フィールド傾斜面が露出するように、前記半導体基板上にマスク膜を形成し、
前記マスク膜と対向する前記フィールド傾斜面とをマスクに、前記半導体基板をエッチングし、前記トレンチを形成し、
前記トレンチに面している前記マスク膜の端面と前記フィールド傾斜面とをエッチングにより後退させ、半導体基板のトレンチの肩部を露出させ、
前記マスク膜と対向する前記フィールド傾斜面とをマスクに、前記肩部をエッチングして、前記トレンチの側面の上部に、順テーパのトレンチ傾斜面を形成し、
前記トレンチの内面を熱酸化することで、前記トレンチの前記トレンチ傾斜面を含んだ内面にゲート絶縁膜を形成すると共に、前記トレンチ傾斜面を前記フィールド傾斜面の下方に後退させて、前記トレンチの上方において前記ゲート絶縁膜と前記フィールド絶縁膜とを接続させ、
前記トレンチ内に埋め込まれるゲート電極を形成するとともに、前記フィールド傾斜面上に前記ゲート電極に接続するようにゲート引き出し電極を形成し、
前記トレンチの前記一部の上方において、前記ゲート絶縁膜と前記フィールド絶縁膜とを接しさせたことを特徴とする。
フィールド絶縁膜9は、トレンチ7によって、第1厚膜絶縁膜9aと、トレンチ7毎に設けられた複数の第2厚膜絶縁膜9bとに分割されている。また、フィールド絶縁膜9は、トレンチ7を横切って、トレンチ7の両側に配置されていると見ることもできる。
トレンチ7の側面の上部には、順テーパのトレンチ傾斜面7aが設けられている。そして、このトレンチ傾斜面7aの上にも前記ゲート絶縁膜8が設けられている。このことにより、ゲート絶縁膜8も、トレンチ7の上部において順テーパ形状になっている。トレンチ7の間口を広げることができるので、ゲート電極10の上面の断面積を拡大することができる。また、ゲート電極10を容易に埋め込むことが可能になる。
次に、図6(a)(b)(c)に示すように、トレンチ7(図1(a)等参照)形成時のマスク材となるマスク膜14を成膜する。マスク膜14としては、700℃〜800℃程度の温度でのCVD法により、0.5μm厚の酸化シリコン膜を成膜する。
2 n+型半導体層(ドレイン領域)
3 n−型半導体層(ドレイン(ドリフト)領域)
4 p型半導体(ウェル)領域
5 p型半導体(チャネル)領域
6 n+型半導体(ソース)領域
7 トレンチ
7a トレンチ傾斜面
7b トレンチの肩部
8 ゲート絶縁膜
9 厚膜絶縁膜(フィールド絶縁膜)
9a 第1厚膜絶縁膜
9b 第2厚膜絶縁膜
9c フィールド傾斜面
10 ゲート電極
10a ゲート引き出し電極
11 層間絶縁膜
12a、12b 接続孔(コンタクトホール)
13a ゲート配線
13b エミッタ電極
13c コレクタ電極
14 マスク膜
15 半導体基板
20 半導体装置
20a アクティブ領域
20b ゲート引出領域
20c FLR領域
Claims (6)
- 半導体基板に形成されたトレンチの内面を覆うゲート絶縁膜と、前記トレンチに埋め込まれたゲート電極とを有する半導体装置において、
前記トレンチの一部を平面視で幅方向に挟んだ両側に配置され順テーパであるフィールド傾斜面を備え、前記ゲート絶縁膜より厚いフィールド絶縁膜と、
前記ゲート電極に接続し、前記トレンチの両側の前記フィールド傾斜面の上に配置されているゲート引き出し電極とを有し、
前記トレンチは、側面の上部に、順テーパのトレンチ傾斜面を備え、
前記トレンチ傾斜面は、前記フィールド傾斜面の下方に後退し、
前記トレンチ傾斜面の上に前記ゲート絶縁膜が設けられ、
前記トレンチの前記一部の上方において、前記ゲート絶縁膜と前記フィールド絶縁膜とが接していることを特徴とする半導体装置。 - 前記ゲート引き出し電極の端部が、前記フィールド絶縁膜の上に設けられていることを特徴とする請求項1に記載の半導体装置。
- 前記半導体基板は、シリコン(Si)基板であり、
前記半導体基板の前記トレンチの形成された主面の面方位は、(100)であり、
前記トレンチの主たる側壁面は、(100)面と(110)面の少なくともどちらか一方であることを特徴とする請求項1又は請求項2に記載の半導体装置。 - 前記ゲート引き出し電極と、前記ゲート電極とは、一体に形成されていることを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体装置。
- 前記トレンチと前記ゲート絶縁膜と前記ゲート電極は、アクティブ領域とゲート引出領域とにわたって形成され、
前記ゲート引出領域には、
前記トレンチの前記一部が設けられるとともに、
前記フィールド絶縁膜と前記ゲート引き出し電極が設けられ、
前記アクティブ領域には、
前記ゲート絶縁膜に接するように、前記トレンチの深さ方向に、浅い方から順に、前記半導体基板内に、ソース領域、チャネル領域、ドリフト領域を有するとともに、
前記半導体基板の前記トレンチの形成された主面にエミッタ電極が設けられ、さらに、
前記半導体基板の前記主面の裏面にコレクタ電極が設けられていることを特徴とする請求項1乃至請求項4のいずれか1項に記載の半導体装置。 - 半導体基板にトレンチを形成し、内面をゲート絶縁膜で覆った前記トレンチにゲート電極を埋め込む半導体装置の製造方法において、
順テーパであるフィールド傾斜面が前記トレンチの一部が形成される領域を平面視で挟んで互いに対向するように複数に分割した、前記ゲート絶縁膜より厚いフィールド絶縁膜を、前記半導体基板上に形成し、
前記トレンチが形成される領域が露出し、対向する前記フィールド傾斜面が露出するように、前記半導体基板上にマスク膜を形成し、
前記マスク膜と対向する前記フィールド傾斜面とをマスクに、前記半導体基板をエッチングし、前記トレンチを形成し、
前記トレンチに面している前記マスク膜の端面と前記フィールド傾斜面とをエッチングにより後退させ、半導体基板のトレンチの肩部を露出させ、
前記マスク膜と対向する前記フィールド傾斜面とをマスクに、前記肩部をエッチングして、前記トレンチの側面の上部に、順テーパのトレンチ傾斜面を形成し、
前記トレンチの内面を熱酸化することで、前記トレンチの前記トレンチ傾斜面を含んだ内面にゲート絶縁膜を形成すると共に、前記トレンチ傾斜面を前記フィールド傾斜面の下方に後退させて、前記トレンチの上方において前記ゲート絶縁膜と前記フィールド絶縁膜とを接続させ、
前記トレンチ内に埋め込まれるゲート電極を形成するとともに、前記フィールド傾斜面上に前記ゲート電極に接続するようにゲート引き出し電極を形成し、
前記トレンチの前記一部の上方において、前記ゲート絶縁膜と前記フィールド絶縁膜とを接しさせたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007237447A JP5123622B2 (ja) | 2007-09-13 | 2007-09-13 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007237447A JP5123622B2 (ja) | 2007-09-13 | 2007-09-13 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009071009A JP2009071009A (ja) | 2009-04-02 |
JP5123622B2 true JP5123622B2 (ja) | 2013-01-23 |
Family
ID=40606964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007237447A Active JP5123622B2 (ja) | 2007-09-13 | 2007-09-13 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5123622B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013232533A (ja) | 2012-04-27 | 2013-11-14 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
CN107527800B (zh) * | 2016-06-22 | 2021-05-11 | 无锡华润上华科技有限公司 | 沟槽栅极结构及其制造方法 |
CN114335170A (zh) * | 2020-09-30 | 2022-04-12 | 苏州东微半导体股份有限公司 | 半导体功率器件 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02122628A (ja) * | 1988-11-01 | 1990-05-10 | Fujitsu Ltd | 半導体装置の製造方法 |
JP3490857B2 (ja) * | 1996-11-25 | 2004-01-26 | 三洋電機株式会社 | 半導体装置及び半導体装置の製造方法 |
JP3502531B2 (ja) * | 1997-08-28 | 2004-03-02 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
TW523816B (en) * | 2000-06-16 | 2003-03-11 | Gen Semiconductor Inc | Semiconductor trench device with enhanced gate oxide integrity structure |
-
2007
- 2007-09-13 JP JP2007237447A patent/JP5123622B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009071009A (ja) | 2009-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11257944B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
US10374047B2 (en) | Semiconductor device and manufacturing method thereof | |
US7585732B2 (en) | Insulated gate type semiconductor device and method for fabricating the same | |
JP4829473B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP6666671B2 (ja) | 半導体装置 | |
US10361266B2 (en) | Semiconductor device | |
JP5147341B2 (ja) | 半導体装置 | |
CN107910267B (zh) | 功率半导体器件及其制造方法 | |
CN108695392B (zh) | 半导体装置以及其制造方法 | |
US11094790B2 (en) | Silicon carbide semiconductor device | |
JP2012009545A (ja) | 半導体装置の製造方法 | |
US9178055B2 (en) | Semiconductor device | |
US10439027B2 (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
US20080073710A1 (en) | Semiconductor device with a vertical MOSFET and method for manufacturing the same | |
US10236368B2 (en) | Semiconductor device and method for manufacturing the same | |
JP4051971B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5123622B2 (ja) | 半導体装置及びその製造方法 | |
WO2016027721A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5385567B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR100940643B1 (ko) | 반도체 소자의 제조방법 | |
CN111834448A (zh) | 碳化硅半导体装置 | |
US9543427B2 (en) | Semiconductor device and method for fabricating the same | |
JP2012160601A (ja) | 半導体装置の製造方法 | |
JP6900535B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4419381B2 (ja) | 半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5123622 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |