TW201735139A - 半導體裝置及半導體裝置的製造方法 - Google Patents

半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201735139A
TW201735139A TW105137098A TW105137098A TW201735139A TW 201735139 A TW201735139 A TW 201735139A TW 105137098 A TW105137098 A TW 105137098A TW 105137098 A TW105137098 A TW 105137098A TW 201735139 A TW201735139 A TW 201735139A
Authority
TW
Taiwan
Prior art keywords
film
region
mark
semiconductor
planned
Prior art date
Application number
TW105137098A
Other languages
English (en)
Other versions
TWI661475B (zh
Inventor
成田勝俊
Original Assignee
豐田自動車股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 豐田自動車股份有限公司 filed Critical 豐田自動車股份有限公司
Publication of TW201735139A publication Critical patent/TW201735139A/zh
Application granted granted Critical
Publication of TWI661475B publication Critical patent/TWI661475B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

一種半導體裝置的製造方法，包含：在半導體晶圓的表面上，形成標記，該標記的至少一部份係被配置在計劃周邊區，該計劃周邊區係定位在予以形成半導體元件的個別計劃元件區四周；使用該標記，在計劃元件區中，形成該半導體元件；在形成該半導體元件後，形成延伸跨越包含該表面中之計劃元件區或計劃周邊區的範圍的膜，藉以用該膜覆蓋該標記的至少一部份；及在形成該膜後，沿著切片區切割該半導體晶圓，該切片區係位在該計劃周邊區四周。

Description

半導體裝置及半導體裝置的製造方法
本發明關係於半導體裝置及半導體裝置的製造方法。
在製造半導體裝置中，在多數半導體裝置被一體形成在單一半導體晶圓中之後，該半導體晶圓被沿著切片區切割，以將多數半導體裝置由單一半導體晶圓細分為個別單片。通常，對準標記與其他標記被應用至切片區中。此類型的標記被架構為可光學讀取，並被用於在單一半導體晶圓中形成半導體元件的處理中。例如，對準標記係使用作為定位參考的標記，並且，根據讀取對準標記的位置，處理裝置(例如，曝光遮罩)係被相對於該半導體晶圓作定位。在日本專利申請公開號2014-126414案中，描述有使用對準標記的半導體裝置的製造方法。
在切片中，通常使用切片刀片。以切片刀片切割半導體晶圓可能造成碎屑並對半導體晶圓的切割表面造成裂痕(即，半導體基板的外周邊表面分開成個別單片)。更明確地說，如果在切片區有標記存在，則切片刀片與標記接觸，使得標記的切割碎片可能對切片刀片造成阻塞。因此，高應力會被施加至半導體基板的標記附近，並可能會在半導體基板的該位置造成裂痕。半導體基板的此等裂痕在以下係被稱為由標記造成的裂痕。由標記造成的裂痕的發生似乎造成在後續處理中，標記由該半導體基板脫落，並且，這些脫落標記變成大的外來物質，可能造成缺陷。
本發明提供一種技術，用以即使在切片中造成來自標記所引起的裂痕，仍能防止標記在後續處理中從半導體基板掉落，藉以防止由於標記的脫落而產生大的外來物質。
本發明的第一態樣提供半導體裝置的製造方法。依據第一態樣的半導體裝置的製造方法包含：在半導體晶圓的表面上形成標記，該標記包含與半導體晶圓的材料不同的材料，標記的至少一部份係被配置在該表面的計劃周邊區中的範圍內，該計劃周邊區位於予以形成半導體元件的個別計劃元件區四周；在形成標記後，使用標記在該計劃元件區中形成半導體元件；在形成半導體後，形成延伸跨越包含該表面中之計劃元件區或計劃周邊區的範圍的膜，藉以用該膜覆蓋該標記的至少一部份；及在形成該 膜後，沿著切片區切割該半導體晶圓，該切片區係位在該計劃周邊區四周。
在上述製造方法中，在切片之前，所述標記被覆蓋以保護膜或電極膜。因此，即使在切片中造成標記所引起的裂痕，此標記仍為該保護膜所保持，藉以防止標記自半導體基板掉落。對於架構該半導體基板的半導體材料而言，似乎更不會對樹脂材料或金屬材料造成裂痕。因此，即使由標記引發對半導體基板造成裂痕，仍很難設想此裂痕會行進到保護膜或金屬膜，並與保護膜或電極膜一起掉落。透過此手段，即使在切片中造成由標記所引發的裂痕，各個標記仍能防止由半導體基板掉落，變成在後續處理中的大的外來物質。
在第一態樣中，切割半導體晶圓可以包含根據該標記指定半導體元件配置的一個位置。
在第一態樣中，形成該膜可以包含：跨越由計劃元件區延伸入計劃周邊區之範圍形成該膜。
在第一態樣中，該膜可以包含由樹脂材料形成的保護膜與由金屬材料形成的電極膜之至少之一。
在第一態樣中，在形成該膜中，至少該保護膜可以被形成。
在上述態樣中，形成該膜可以包含：形成樹脂材料膜，構成該保護膜的該樹脂材料膜在該半導體晶圓的該表面中跨越由該計劃元件區延伸，經該計劃周邊區通過該切片區的範圍；及在該樹脂材料膜被形成後，移除位 在該切片區中的該樹脂材料膜的至少一部份。
在第一態樣中，該樹脂材料可以為聚醯亞胺。
在依據第一態樣的製造方法可以包含：在形成該標記前，決定在該半導體晶圓中的該計劃元件區、該計劃周邊區、及該切片區。
本發明之第二態樣提供一半導體裝置。依據第二態樣的半導體裝置包含：半導體基板，包含：其中形成半導體元件的元件區、及定位在該元件區四周的周邊區；配置在位於該半導體基板的表面中的該周邊區中的範圍內的標記，該標記包含與該半導體基板的材料不同之材料；及延伸於包含在該表面中的該周邊區的範圍內的膜，以覆蓋該標記的至少一部份。
在依據第二態樣的半導體裝置中，各個位於周邊區的標記被覆蓋有保護膜或電極膜。依據此架構，即使在切片中由標記引發造成對半導體基板的裂痕，該標記仍被防止自該半導體基板掉落。透過此方法，在使用半導體裝置的製品的製造處理中，有可能可以防止自該半導體基板掉落的各個標記例如變成大的外來物質。
在第二態樣中，該膜可以定位在該表面中跨越由該元件區延伸入該周邊區的範圍內。
在第二態樣中，該膜可以由樹脂材料作成。
在以上態樣中，該膜可以由聚醯亞胺作成。
在第二態樣中，該膜可以由金屬材料作成的 電極膜。
6‧‧‧周邊區
8‧‧‧元件區
10‧‧‧半導體裝置
12‧‧‧半導體基板
12a‧‧‧上基板表面
12b‧‧‧下基板表面
12e‧‧‧外周邊表面
14‧‧‧第一電極膜
16‧‧‧第二電極膜
18‧‧‧上表面電極
19‧‧‧保護材料膜
20‧‧‧保護膜
21‧‧‧內周邊緣
22‧‧‧層間絕緣膜
24‧‧‧接觸孔
26‧‧‧下表面電極
32‧‧‧集極區
34‧‧‧緩衝器區
36‧‧‧漂移區
38‧‧‧主體區
40‧‧‧射極區
42‧‧‧溝渠
44‧‧‧閘極絕緣膜
46‧‧‧閘極電極
50‧‧‧標記
70‧‧‧半導體晶圓
70a‧‧‧上表面
70b‧‧‧下表面
74‧‧‧切片區
76‧‧‧計劃周邊區
78‧‧‧計劃元件區
90‧‧‧光學設備
92‧‧‧遮罩
92a‧‧‧開口
94‧‧‧切片刀片
110‧‧‧半導體裝置
210‧‧‧半導體裝置
本發明之例示實施例之特性、優點及技術與工業重要性將參考附圖說明如下，附圖中相同符號表示相同元件，及其中：圖1為實施例之半導體裝置10的平面圖；圖2為沿著圖1的線II-II所取的剖面圖；圖3為圖2的部份III的放大圖；圖4為圖2的部份IV的放大圖；圖5為一示意圖，顯示對半導體裝置10的半導體基板12造成大裂痕C；圖6為一示意圖，顯示對半導體裝置10的半導體基板12造成一小裂痕C；圖7為有關一決定處理的圖，其示意顯示在半導體晶圓70中決定的計劃元件區78、計劃周邊區76、及切片區74，並為了清楚顯示將計劃元件區78顯示較實際為小；圖8為圖7中之部份VIII的放大圖；圖9為有關於標記形成處理的圖，顯示標記50被形成在半導體晶圓70的計劃周邊區76中；圖10為沿著圖9之線X-X所取的剖面圖；圖11為有關於元件形成處理的圖，示意顯示標記50被讀出及半導體元件被形成在計劃元件區78中；圖12為有關於膜形成處理的圖，顯示保護膜材料的 膜19被形成在半導體晶圓70的上表面70a上；圖13為有關於移除處理的圖，顯示保護膜材料(即形成的保護膜20)的膜19，其位在切片區74所在的部份被移除；圖14為有關切片處理的圖，顯示沿著切片區74切割之半導體晶圓70(即半導體裝置10被分成個別單片)；圖15為顯示另一實施例之半導體裝置110的主要部份的圖；及圖16為顯示另一實施例之半導體裝置210的主要部份的圖。
參考附圖，將描述一實施例之半導體裝置10。半導體裝置10為一類型的功率半導體裝置，並係用於電氣電源供應電路，電流可以透過該電路流至例如馬達的負載。如圖1及2所示，半導體裝置10包含半導體基板12、上表面電極18、保護膜20、及下表面電極26。上表面電極18與保護膜20係位於半導體基板12的上表面12a(以下稱為上基板表面12a)側。下表面電極26係位於半導體基板12的下表面12b(以下稱為下基板表面12b)側。雖然在圖中未示出，但包含閘極墊的多數信號墊係設在上基板表面12a側上。應注意的是，為了方便解釋，上基板表面12a與下基板表面12b係被表示，以用以區分在半導體基板12的相對側上的兩個面。於此，當半 導體裝置10被使用時，在此所稱為上基板表面12a與下基板表面12b並不是永遠都是在垂直方向中之半導體裝置10的上表面與下表面。
半導體基板12為包含半導體材料的基板，並可以藉由使用矽(Si)或碳化矽(SiC)所構成。半導體基板12包含元件區8與周邊區6。元件區8為形成有多數半導體元件以及主要為電流可以流動於上表面電極18與下表面電極26間的區域。除了電流流動於上表面電極18與下表面電極26間的區域(主區域)外，元件區8也可以具有防元件崩潰結構配置於主區域四周。周邊區6係為位於元件區8的周邊以及位於半導體基板12的元件區8與外周邊表面12e間的區域。圖1的虛線A表示在元件區8與周邊區6間的邊界表面的位置。形成在元件區8內的半導體元件並不限於特定類型半導體元件。這些半導體元件可以為功率電晶體元件或功率二極體元件，例如IGBT(絕緣閘極雙極性電晶體)及MOSFET(金屬氧化物半導體場效電晶體)。上述半導體元件也可以為功率電晶體元件與功率二極體元件的組合，例如，逆向導通IGBT。
如圖1至圖3所示，上表面電極18包含第一電極膜14及第二電極膜16。第一電極膜14為設在上基板表面12a上，以電連接至元件區8。第一電極膜14可以藉由使用金屬材料加以架構，金屬材料的例子可以包含鋁(Al)、主要包含鋁的鋁合金或類似物。第二電極膜 16也可以使用金屬材料加以架構，及金屬材料的例子可以包含鎳(Ni)、主要包含鎳的合金或類似物。下表面電極26也可以使用金屬材料架構，及金屬材料的例子也可以包含鋁合金或類似物。有關於上表面電極18，下表面電極26也可以被以鎳的金屬層或其他材料覆蓋。上述說明只是例子，上表面電極18與下表面電極26的架構並不限於特定架構。
保護膜20包含具有電絕緣的樹脂材料(高分子化合物)。保護膜20具有確保半導體裝置10的崩落不掉下來的功能，及例如保護半導體裝置10作實體接觸的功能。例如，本實施例之保護膜20係藉由使用聚醯亞胺組成。在這些樹脂材料中，聚醯亞胺具有更優良抗熱性及較高機械強度，因此，聚醯亞胺係為組成該保護膜20的優良材料。保護膜20為沿著上基板表面12a的周邊緣設置成框形狀。保護膜20的部份(內部份)係位於第一電極膜14上，及保護膜20的內周邊緣21在第一電極膜14中界定一開口。第一電極膜14係透過保護膜20的內周邊緣21所界定的開口電連接至第二電極膜16。保護膜20並不只設到元件區8，同時，也設在由元件區8延伸入周邊區6的範圍中。
如圖3所示，在本實施例之半導體裝置10中，IGBT被形成在元件區8中。參考圖3，將描述元件區8的結構(即，IGBT的結構)。以下所述之結構只是一例子，並不想要用以限定形成在元件區8中的半導體元 件的結構。元件區8由下基板表面12b側向上基板表面12a側，依序包含集極區32、緩衝器區34、漂移區36、主體區38及射極區40。多數溝渠42係以帶狀形式被形成在元件區8中的上基板表面12a中，並且，閘極電極46係被配置於個別溝渠42中。
集極區32為p型區，並曝露至下基板表面12b。集極區32具有足夠高雜質濃度，並被電連接至下表面電極26。緩衝器區34係為n型區，並係位於集極區32與漂移區36之間。漂移區36為n型區，並係位於緩衝器區34與主體區38之間。漂移區36具有較緩衝器區34的雜質濃度為低的雜質濃度。主體區38為p型區，並係位於上基板表面12a與漂移區36之間。主體區38具有較集極區32的雜質濃度為低之雜質濃度。主體區38被曝露至上基板表面12a，及在其曝露表面部份(也稱為接觸區)中的雜質濃度被增加至與集極區32一樣高的雜質濃度。因此，主體區38被電連接至在上基板表面12a上的上表面電極18。射極區40為n型區，並被曝露至上基板表面12a。射極區40係被主體區38從漂移區36分開。射極區40具有較漂移區36的雜質濃度為高的雜質濃度，並被電連接至在上基板表面12a上的上表面電極18。
閘極電極46包含導電材料，並可以例如包含多晶矽。各個溝渠42的下端到達漂移區36。個別溝渠42延伸於圖3中的垂直方向。閘極絕緣膜44係被設於各個溝渠42的內表面與各個閘極電極46之間。閘極絕緣膜 44係藉由使用電絕緣材料加以架構，並可以包含例如氧化矽(SiO2)。各個閘極電極46透過各個閘極絕緣膜44與漂移區36、主體區38及射極區40相對。
層間絕緣膜22係被設在該上基板表面12a上。各個層間絕緣膜22將各個閘極電極46由上表面電極18電絕隔開。各個層間絕緣膜22係被設置，以對應於各個溝渠42的開口，以覆蓋各個閘極電極46，並界定各個接觸孔24。各個接觸孔24係被形成於不存在層間絕緣膜22的範圍中並曝露位於兩相鄰溝渠42間的上基板表面12a。透過此作法，主體區38與射極區40透過各個接觸孔24電連接至上表面電極18。如前所述，元件區8具有IGBT結構，並能操作為常閉型功率電晶體，其供給並切斷由下表面電極26流向上表面電極18的電流。
參考圖4、圖5及圖6，將描述半導體基板12的周邊區6的架構。如圖4所示，其中在半導體基板12的周邊區6中的上基板表面12a上，設有至少一標記50。標記50包含與半導體基板12材料不同的材料。標記50係被架構以具有特定形狀、圖案及顏色的至少一者，並可以被光學讀取。標記50為例如對準標記，並為在半導體裝置10的製造處理中的光學設備(例如攝影機)所讀取，及一處理裝置(例如，曝光遮罩)係根據該讀取位置相對於半導體晶圓作定位。標記50並不限於對準標記，並可以包含用於半導體裝置10的製造處理中的各種標記。標記50係被用於半導體裝置10的製造處理中，並 且在半導體裝置10中並沒有特定功能。通常，在半導體基板12的周邊區6中，可以存在有多重標記50。殘留在半導體裝置10中之標記50可以包含一些標記，其部份係在切片處理中被損壞。
如圖4所示，標記50的一部份係被覆蓋以由元件區8延伸的保護膜20。明確地說，保護膜20係定位於由元件區8延伸入周邊區6的範圍中，以覆蓋部份的標記50。保護膜20也可以覆蓋整個標記50。如果多數標記50出現在半導體裝置10的話，則可以架構以一起混合整個被保護膜20覆蓋的標記50與部份為保護膜20所覆蓋的標記50。另外，並不必要以保護膜20覆蓋所有標記50，例如，一些位於半導體基板12的外周邊表面12e外的標記50可以不被以保護膜20覆蓋。
雖然如圖14所示之加以隨後詳述，在半導體裝置10的製造處理中，一體形成有多數半導體裝置10的半導體晶圓70係在切片處理中被切割成多數個別單片。在切片處理中，通常使用切片刀片94。切片刀片94係為碟片型旋轉刀片，並具有其中黏著有例如鑽石磨粒的磨粒的結構。在切片處理中，可能對半導體基板12的外周邊表面12e造成碎片或裂痕。尤其，如果標記50係出現在周邊區6中時，切片刀片94接觸標記50，標記50的切割碎片可能阻塞切片刀片94。因此，如圖5及圖6所示，對標記50附近的半導體基板12造成高應力，使得裂痕C可能發生在半導體基板12的該位置。隨後，在標記 50附近的半導體基板12中造成的裂痕C被稱為由標記50造成的裂痕C。如果由標記50造成的裂痕C發生，則標記50可能自半導體基板12掉落，及掉落碎片可能變成大的外來物質，而在後續處理中造成缺陷。
為了應付上述問題，在本實施例的半導體裝置10中，標記50的至少一部份係被覆蓋以保護膜20。因此，如圖5所示，即使由標記50造成的裂痕C發生，標記50仍能為保護膜20所保持，藉以防止標記50自半導體基板12掉落。更明確地說，保護膜20包含樹脂材料，並因此保護膜20相較於半導體基板12更不會造成裂痕。這可以歸因於若干因素，例如，樹脂材料的韌性係優於半導體材料的韌性。因此，即使在半導體基板12中造成裂痕C，仍很難設想此裂痕C進行至保護膜20，及標記50一起與保護膜20掉落。更明確地說，本實施例之保護膜20包含聚醯亞胺，其具有高機械強度(拉伸強度)。因此，更難設想裂痕C進行至保護膜20。如圖6所示，如果由標記50所造成的裂痕C相當小，則標記50的未覆蓋保護膜20的部份可能自半導體基板12掉落。然而，相較於整個標記50掉落的情況，只有產生小的外來物質，這對後續處理只造成小影響。
參考圖7至14，將描述半導體裝置10的製造方法。在以下說明中，只將解釋主要處理與處置。因此，如有必要半導體裝置10的製造方法可以包含未於以下說明中描述的一或多個處理。首先，執行決定處理。如圖7 與圖8所示，在此決定處理中，在半導體裝置10的製造中所用的半導體晶圓70係被決定有計劃元件區78、計劃周邊區76、及切片區74。各個計劃元件區78為隨後將在其中形成有半導體裝置10的元件區8及半導體元件的區域。各個計劃周邊區76為各個半導體裝置10的周邊區6與標記或多數標記50將被形成在其中的區域。切片區74為一區域，其在後續切片處理中將被切掉，並且，在完成的產品的各個半導體裝置10中將不再存在。各個計劃周邊區76係位於各個計劃元件區78四周，及切片區74係位於各個計劃周邊區76四周。這表示切片區74係位在各個計劃周邊區76的外部。切片區74係為以格狀形式延伸的區域，及計劃元件區78與計劃周邊區76兩者均位於為切片區74所分區的各個個別區域中。
隨後，準備半導體晶圓70，並執行標記形式處理。在此標記形成處理中，如圖9及圖10所示，一或更多標記50被形成在半導體晶圓70的上表面70a。標記50係被形成在各個計劃周邊區76中。取決於其目的，各個標記50可以具有各個形狀、圖案及顏色。形成標記50的方法並不限於特定一種。雖然架構各個標記50的材料並不限於特定一種，但可以使用例如與架構半導體晶圓70材料不同的材料，例如金屬材料的材料。標記50的一部份可以配置於切片區74中。如果有必要，一或更多標記50也可以配置於位於切片區74中的上表面70a上。雖然未於圖式中顯示，但如果有必要，對準標記或其他也可 以應用於半導體晶圓70的下表面70b上。
隨後，執行元件形成處理。在此元件形成處理中，如圖11所示，半導體元件係被形成在半導體晶圓70的各個計劃元件區78中(見圖3)。在此形成半導體元件的處理中，執行了將導電雜質引入各個計劃元件區78的離子佈植、活化在半導體晶圓70中的導電雜質的退火處理、在半導體晶圓70的上表面70a上形成層間絕緣膜22的處置，及其他處理。在元件形成處理中，各個處置係被執行的同時，一或更多標記50係被光學設備90所讀取。例如，在離子佈植中，多數標記50(對準標記)係被讀取，及曝光遮罩及其他的定位係根據標記50的位置加以執行。如圖11所示之箭頭群B係示意說明對各個計劃元件區78施加的各種處置，並不是想要顯示一特定處置而已。隨後，第一電極膜14係被形成在半導體晶圓70的上表面70a上。
隨後，執行膜形成處理。在膜形成處理中，如圖12所示，架構保護膜20的樹脂材料膜19(以下稱保護材料膜19)係被形成在半導體晶圓70的上表面70a上。明確地說，在本實施例中，保護材料膜19係使用聚醯亞胺加以形成。保護材料膜19係被形成跨越由計劃元件區78延伸到計劃周邊區76通過切片區74的範圍。透過此方法，所有標記50係整個被覆蓋以保護材料膜19。在此步驟中，所有標記50已經完成其角色，後續將不再用到標記50。
然後執行移除處理。如圖13所示的移除處理中，位於切片區74上的保護材料膜19的部份被移除。執行移除處理的方法並不限定於特定一種。例如，在切片區74上形成具有開口92a的遮罩92，然後，執行濕式蝕刻，藉以選擇性移除位在切片區74上的保護材料膜19的部份。在此時，位於各個計劃周邊區76上的保護材料膜19的一部份也被移除，但各個標記50的至少一部份仍維持被覆蓋有保護材料膜19。在此移除處理中，位於各個計劃元件區78上的保護材料膜19的一部份也被移除，藉以形成具有各個內周邊緣21的框形的保護膜20。明確地說，膜形成處理與移除處理架構了保護膜形成處理，以形成半導體裝置10的保護膜20。隨後，執行形成上表面電極18的第二電極膜16與下表面電極26的處理。
隨後，執行切片處理。如圖14所示，半導體晶圓70係沿著切片區74切割，以分開成為個別單片，這係為多數半導體裝置10。如前所述，在切片處理中，使用切片刀片94，並可能對半導體基板12的外周邊表面12e造成由標記50所引發的裂痕C(見圖5及圖6)。然而，至少一部份的標記50係為保護膜20所覆蓋。因此，即使發生由標記50引發的裂痕C，標記50仍為保護膜20所保持，因此，標記50被防止在後續處理中由半導體基板12掉落。
在以上製造方法中，在半導體元件使用標記50形成後，標記50係被覆蓋以保護膜20。明確地說，在 標記50被覆蓋有保護膜20時，標記50即已完成其角色。因此，即使標記50被覆蓋以保護膜20，也不會因為此覆蓋而造成其他的不便。
在上述製造方法中，標記50係被覆蓋有各個半導體裝置10的架構元件的保護膜20。明確地說，並不需要額外元件來覆蓋標記50。因此，相較於傳統製造方法，只需要改變形成保護膜20的範圍，因此，避免了半導體裝置10的製造處理的複雜度。
在上述製造方法中，各個標記50的至少一部份係被配置於位在各個計劃元件區78與切片區74間的各個計劃周邊區76中。因此，有可能以保護膜20覆蓋各個標記50的至少一部份，而不令保護膜20覆蓋在切片區74上。透過此方法，有可能防止切片刀片94於切片處理中與保護膜20接觸。也可以設想如果切片刀片94接觸保護膜20，對切片刀片94造成阻塞，使得切片效能劣化(例如，經常發生碎片與裂痕C)。然而，依據上述製造方法，有可能避免此問題。
如上所述，特定例子已經詳細解釋，及這些例子只是例示性，並不想要限定它們至於本案中所述之技術。例如，並不必要將保護膜20配置在由各個計劃元件區78延伸入各個計劃周邊區76的範圍中，只要各個標記50被防止由半導體基板12掉落即可。換句話說，保護膜20可以只配置在計劃元件區78與計劃周邊區76之一的範圍中即可。
如圖15所示，在另一實施例之半導體裝置110中，各個位在周邊區6中之標記50的至少一部份可以被覆蓋以第一電極膜14，而不是保護膜20。第一電極膜14係位在半導體基板12的上基板表面12a中跨越由元件區8延伸入周邊區6的範圍，以覆蓋各個標記50的至少一部份。因為第一電極膜14包含金屬材料，所以相較於半導體基板12似乎較不會造成裂痕。這可以歸因於若干因素，例如，金屬材料相較於半導體材料有優良韌性。在半導體裝置10的製造方法中，第一電極膜14係被形成跨越在半導體晶圓70的上表面70a中由計劃元件區78延伸入計劃周邊區76的範圍，以覆蓋各個標記50的至少一部份。再者，在另一實施例中，位於周邊區6中的各個標記50的至少一部份可以覆蓋以第二電極膜16或由元件區8延伸的另一材料，以替代保護膜20或第一電極膜14。藉由以半導體裝置110的架構元件覆蓋各個標記50的至少一部份，有可能防止標記50掉落，而不必有複雜的半導體裝置110的結構與其製造方法。半導體裝置110的架構可以應用至沒有保護膜20的半導體裝置中。
如於圖16所示，在另一實施例之半導體裝置210中，位於周邊區6中的各個標記50的至少一部份可以被覆蓋以第一電極膜14及保護膜20兩者。在此半導體裝置210中，第一電極膜14與保護膜20兩者係位於半導體基板12的上基板表面12a中的跨越由元件區8延伸入周邊區6的範圍，以及這些膜覆蓋了各個標記50的至少 一部份。在半導體裝置210的製造方法中，第一電極膜14與保護膜20兩者均配置位於半導體晶圓70的上表面70a中的跨越由計劃元件區78延伸入計劃周邊區76的範圍，以覆蓋各個標記50的至少一部份。在另一實施例中，位於各個周邊區6中的各個標記50的至少一部份可以被覆蓋以第二電極膜16或由元件區8延伸的另一電極膜與保護膜20。
以下，將列出由本說明書的揭示內容所取得的技術特徵。下述的技術特徵係個別獨立技術特徵，其可以獨自或透過各種組合展現技術用途。
於本說明書揭露之半導體裝置10的製造方法，包含：決定處理用以在半導體晶圓70中，決定：計劃元件區78、在計劃元件區78四周的計劃周邊區76、及在計劃周邊區76四周的切片區74；標記形成處理，用以在決定處理後，在半導體晶圓70的上表面70a中，在位於計劃周邊區76中的範圍內形成標記50，該等標記50包含與半導體晶圓70的材料不同的材料；元件形成處理，用以在標記形成處理後，使用標記50，在個別計劃元件區78中，形成半導體元件；膜形成處理，用以在元件形成處理後，形成包含樹脂材料的保護膜20及包含金屬材料的電極膜14、16的至少之一，以位於跨越位於在半導體晶圓70的上表面70a中的由計劃元件區78延伸至計劃周邊區76的範圍，以覆蓋各個標記50的至少一部份；及在膜形成處理後，沿著切片區74切割半導體晶圓 70的切片處理。
在上述製造方法中，在膜形成處理中，較佳地形成至少該保護膜20。依據此架構，有可能製造半導體裝置10，各個半導體裝置10具有半導體基板12的周邊區6係為具有電絕緣特性的保護膜20所保護。
在上述製造方法中，膜形成處理可以包含：膜形成處理，用以形成樹脂材料膜19，以在半導體晶圓70的上表面70a中，架構保護膜20跨越由計劃元件區78延伸，經計劃周邊區76到切片區74的範圍；及移除處理，用以在膜形成處理後，移除位於切片區74上的樹脂材料的膜19的部份。依據此架構，在切片處理中，並沒有保護膜20出現在切片區74中，因此，有可能避免由於在切片刀片94與保護膜20間的接觸，而造成之切片刀片94的阻塞，並防止由於此阻塞造成的切片效率的劣化。
在上述製造方法中，架構保護膜20的樹脂材料可以為聚醯亞胺。聚醯亞胺相較於其他樹脂材料具有較高機械強度(拉伸強度)。因此，即使由標記50引起的裂痕C被造成，此裂痕C的更進一步至保護膜20係被進一步抑制，因此，更確保防止標記在後續處理中掉落。
10‧‧‧半導體裝置
12‧‧‧半導體基板
12e‧‧‧外周邊表面
20‧‧‧保護膜
26‧‧‧下表面電極
50‧‧‧標記
70‧‧‧半導體晶圓
74‧‧‧切片區
76‧‧‧計劃周邊區
78‧‧‧計劃元件區
94‧‧‧切片刀片

Claims (13)

  1. 一種半導體裝置的製造方法，該製造方法特徵在於包含：(a)在半導體晶圓的表面上形成標記，該標記包含與該半導體晶圓的材料不同的材料，該標記的至少一部份被配置在位於該表面的計劃周邊區內的範圍中，該計劃周邊區位在予以形成半導體元件的個別計劃元件區四周；(b)在步驟(a)後，使用該標記在該計劃元件區中形成該半導體元件；(c)在步驟(b)後，形成延伸跨越包含在該表面內的該計劃元件區或該計劃周邊區的範圍的膜，藉以用該膜覆蓋該標記的至少一部份；及(d)在步驟(c)後，沿著切片區切割該半導體晶圓，該切片區係位在該計劃周邊區四周。
  2. 如申請專利範圍第1項之製造方法，其中該步驟(d)包含根據該標記指明該半導體元件被配置的位置。
  3. 如申請專利範圍第1項之製造方法，其中該步驟(c)包含跨越由該計劃元件區延伸入該計劃周邊區的該範圍形成該膜。
  4. 如申請專利範圍第1項之製造方法，其中該膜包含由樹脂材料形成之保護膜與由金屬材料形成的電極膜的至少之一。
  5. 如申請專利範圍第4項之製造方法，其中在該步驟(c)中，至少形成該保護膜。
  6. 如申請專利範圍第5項之製造方法，其中該步驟(c)包含：形成該樹脂材料的膜，構成該保護膜的該樹脂材料的該膜在該半導體晶圓的該表面中跨越由該計劃元件區延伸，經該計劃周邊區通過該切片區的範圍；及在該樹脂材料的該膜被形成後，移除位於在該切片區中的該樹脂材料的該膜的一部份。
  7. 如申請專利範圍第5或6項之製造方法，其中該樹脂材料為聚醯亞胺。
  8. 如申請專利範圍第1項之製造方法，其中更包含(e)在該步驟(a)之前，決定在該半導體晶圓中的該計劃元件區、該計劃周邊區、及該切片區。
  9. 一種半導體裝置，包含：半導體基板，包含：其中形成有半導體元件的元件區，及位在該元件區四周的周邊區；標記，配置位在該半導體基板的表面內的該周邊區內的範圍內，該標記包含與該半導體基板的材料不同之材料；及延伸於包含在該表面中的該周邊區的範圍中的膜，藉以覆蓋該標記的至少一部份。
  10. 如申請專利範圍第9項之半導體裝置，其中該膜係位在跨越該表面中由該元件區延伸入該周邊區的範圍。
  11. 如申請專利範圍第9或10項之半導體裝置，其中該膜由樹脂材料作成。
  12. 如申請專利範圍第11項之半導體裝置，其中該膜 係由聚醯亞胺作成。
  13. 如申請專利範圍第9或10項之半導體裝置，其中該膜係由金屬材料作成的電極膜。
TW105137098A 2015-11-19 2016-11-14 半導體裝置及半導體裝置的製造方法 TWI661475B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015227078A JP6358240B2 (ja) 2015-11-19 2015-11-19 半導体装置及び半導体装置の製造方法
JP2015-227078 2015-11-19

Publications (2)

Publication Number Publication Date
TW201735139A true TW201735139A (zh) 2017-10-01
TWI661475B TWI661475B (zh) 2019-06-01

Family

ID=58693704

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105137098A TWI661475B (zh) 2015-11-19 2016-11-14 半導體裝置及半導體裝置的製造方法

Country Status (5)

Country Link
US (1) US10297520B2 (zh)
JP (1) JP6358240B2 (zh)
CN (1) CN106920774B (zh)
DE (1) DE102016121733A1 (zh)
TW (1) TWI661475B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019054172A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置
JP6677232B2 (ja) * 2017-09-29 2020-04-08 日亜化学工業株式会社 発光装置の製造方法
JP6999233B2 (ja) * 2018-03-20 2022-01-18 三菱電機株式会社 半導体装置
JP7282450B2 (ja) * 2019-02-05 2023-05-29 株式会社ディスコ パッケージ基板の加工方法
WO2020208990A1 (ja) * 2019-04-08 2020-10-15 住友電気工業株式会社 半導体装置
JP2022024547A (ja) * 2020-07-28 2022-02-09 株式会社ソシオネクスト 半導体装置の製造方法、半導体パッケージ及び半導体パッケージの製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2710935B2 (ja) * 1987-08-08 1998-02-10 三菱電機株式会社 半導体装置
US5017512A (en) * 1989-07-27 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Wafer having a dicing area having a step region covered with a conductive layer and method of manufacturing the same
JP2000040773A (ja) * 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
JP3065309B1 (ja) * 1999-03-11 2000-07-17 沖電気工業株式会社 半導体装置の製造方法
US6888260B2 (en) * 2003-04-17 2005-05-03 Infineon Technologies Aktiengesellschaft Alignment or overlay marks for semiconductor processing
KR100495920B1 (ko) * 2003-06-25 2005-06-17 주식회사 하이닉스반도체 반도체 장치의 웨이퍼 정렬용 정렬 마크
JP2005101181A (ja) 2003-09-24 2005-04-14 Matsushita Electric Ind Co Ltd 半導体装置のおよびその製造方法
JP4257844B2 (ja) * 2003-11-04 2009-04-22 パナソニック株式会社 半導体装置およびその製造方法
JP3866710B2 (ja) * 2003-12-24 2007-01-10 エルピーダメモリ株式会社 半導体ウェーハ及びそのダイシング方法
JP4377300B2 (ja) * 2004-06-22 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体ウエハおよび半導体装置の製造方法
JP5326282B2 (ja) * 2008-01-10 2013-10-30 富士通セミコンダクター株式会社 半導体装置とその製造方法、及び露光用マスク
CN101645392A (zh) * 2008-08-06 2010-02-10 新加坡商通益科技股份有限公司台湾分公司 在绝缘层上覆硅基板中形成对准标记的方法
ATE554643T1 (de) * 2009-08-05 2012-05-15 Abb Research Ltd Verdampfer und kühlkreis
JP5589576B2 (ja) * 2010-06-10 2014-09-17 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体基板
DE102011004921A1 (de) * 2011-03-01 2012-09-06 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Halbleiterbauelement mit einer Chipumrandung mit einer integrierten Justiermarke
US8987058B2 (en) * 2013-03-12 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for wafer separation
US9682539B2 (en) * 2012-07-30 2017-06-20 Erich Thallner Substrate composite, method and device for bonding of substrates
US8822141B1 (en) * 2013-03-05 2014-09-02 International Business Machines Corporation Front side wafer ID processing
US8987922B2 (en) * 2013-03-11 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for wafer level packaging
US9318386B2 (en) * 2013-07-17 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment methods in die sawing process
US9633882B2 (en) * 2015-09-29 2017-04-25 Globalfoundries Singapore Pte. Ltd. Integrated circuits with alignment marks and methods of producing the same

Also Published As

Publication number Publication date
US10297520B2 (en) 2019-05-21
JP6358240B2 (ja) 2018-07-18
JP2017098345A (ja) 2017-06-01
US20170148700A1 (en) 2017-05-25
TWI661475B (zh) 2019-06-01
CN106920774A (zh) 2017-07-04
DE102016121733A1 (de) 2017-05-24
CN106920774B (zh) 2021-10-19

Similar Documents

Publication Publication Date Title
TWI661475B (zh) 半導體裝置及半導體裝置的製造方法
JP5914060B2 (ja) 炭化珪素半導体装置の製造方法
KR102571505B1 (ko) 반도체 장치
CN107078061B (zh) 半导体装置的制造方法
JP2007194469A (ja) 半導体装置の製造方法
WO2009088081A1 (ja) 半導体装置及びその製造方法
US10468358B2 (en) Semiconductor device with metal layer along a step portion
US20160020156A1 (en) Method for manufacturing silicon carbide semiconductor device
JP2008053363A (ja) 半導体基板およびその製造方法
US20210069926A1 (en) Crystal cutting method, method of manufacturing sic semiconductor device, and sic semiconductor device
JP2011138856A (ja) 半導体装置の製造方法及び半導体装置
CN107403756A (zh) 半导体器件以及用于形成多个半导体器件的方法
JP2009295628A (ja) 半導体装置の製造方法
TW201711097A (zh) 半導體裝置之製造方法
JP6958732B2 (ja) 半導体装置の製造方法
JP2007049066A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
JP2008053559A (ja) 半導体装置およびその製造方法
CN115360172A (zh) 碳化硅半导体装置的制造方法
TW201611188A (zh) 半導體裝置及其製造方法
JP2017028056A (ja) 半導体装置の製造方法
JP7131155B2 (ja) 半導体装置
JP2021097090A (ja) 半導体装置の製造方法
JP5770245B2 (ja) 半導体装置
JP2012064715A (ja) 半導体ウエファ、半導体回路、及び半導体回路製造方法