JP2007294729A - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP2007294729A JP2007294729A JP2006121862A JP2006121862A JP2007294729A JP 2007294729 A JP2007294729 A JP 2007294729A JP 2006121862 A JP2006121862 A JP 2006121862A JP 2006121862 A JP2006121862 A JP 2006121862A JP 2007294729 A JP2007294729 A JP 2007294729A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor package
- semiconductor
- groove
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dicing (AREA)
Abstract
【課題】半導体からなる基板の切断面にチッピングなどの欠陥を生じさせること無く、かつ簡易な工程によって製造可能な半導体パッケージおよびその製造方法を提供する。
【解決手段】第1基板11の切断に適したチッピングを生じさせないブレードを用いて第1基板11の側面領域15aを形成した後、この第1基板11の側面領域15aよりも外側を通る、第2基板12が切断可能なブレードを用いて、接合部13から第2基板12までを切断する。これにより、第2基板12が切断可能なブレード、即ち、第1基板11に対してはチッピングが生じる虞のあるブレードは、第1基板11の側面領域15aには接触しないで接合部13から第2基板12までを切断することができる。よって、第1基板11の側面領域15aに、チッピングなどの微細な加工傷が殆ど無い半導体パッケージ10を得ることができる。
【選択図】図1
【解決手段】第1基板11の切断に適したチッピングを生じさせないブレードを用いて第1基板11の側面領域15aを形成した後、この第1基板11の側面領域15aよりも外側を通る、第2基板12が切断可能なブレードを用いて、接合部13から第2基板12までを切断する。これにより、第2基板12が切断可能なブレード、即ち、第1基板11に対してはチッピングが生じる虞のあるブレードは、第1基板11の側面領域15aには接触しないで接合部13から第2基板12までを切断することができる。よって、第1基板11の側面領域15aに、チッピングなどの微細な加工傷が殆ど無い半導体パッケージ10を得ることができる。
【選択図】図1
Description
本発明は、半導体からなる基板にガラスからなる基板を貼り合わせた半導体パッケージの製造方法に関する。
例えば、デバイス備えた半導体基板にガラス基板を貼り合わせた半導体パッケージの製造においては、シリコンウェハーなど半導体基板の一面にデバイスを多数形成した後、樹脂などの接合部を介して半導体基板とガラス基板と貼り合わせ、ダイシングラインを切断することにより、個々の半導体パッケージを切り出している(ダイシング工程)。
従来、こうしたダイシング工程では、例えばレジンブレードなどを用いて半導体基板からガラス基板まで、1つのダイシングラインを1回で切断する方法で行われてきた。しかし、半導体基板からガラス基板までを1回で切断する方法では、半導体基板よりも硬いガラス基板の切断に合わせてブレードを選択することになるため、半導体基板の切断面(側面)にはチッピングと称される微細な加工傷が多数生じてしまう。こうした多数のチッピングの発生は、デバイスの特性に悪影響を及ぼす虞がある。
このため、例えば特許文献1では、2種類のブレードを使用して、1つのダイシングラインを2回に分けて切断する方法が記載されている。即ち、半導体基板の切断に適したブレードを使用して、半導体基板側を上にして半導体基板を切断した後、ガラス基板の切断に適したブレードを使用して、ガラス基板側を上にしてガラス基板を切断することにより、半導体基板の切断面にチッピングが発生することを抑制するものである。
特開平7−183255号公報
しかしながら、上述したような従来の半導体パッケージのダイシング方法では、半導体基板の切断後にガラス基板をダイシングシートから剥離させ、半導体パッケージを裏返し、半導体基板をダイシングシートに固定してからガラス基板を切断するという複雑で手間のかかる工程が必要となり、生産性の面で課題がある。また、こうした、複雑な工程の途中でハンドリングの際に半導体基板が割れてしまう虞も多い。さらに、ダイシングラインを切断した後は、半導体基板側がダイシングシートに固定された状態になるので、小片化された半導体パッケージをピックアップすることが困難であるという課題もある。
また、上述したような従来の半導体パッケージのダイシング方法では、ガラス基板を切断する際には、ガラス基板を上にして半導体基板をダイシングシートに固定した状態となるので、切断時に発生するガラスの切り粉が飛散しやすく、半導体基板が汚染されてしまう虞がある。特に、半導体基板にCCDなどの極めてデリケートなデバイスが形成されている場合、こうしたガラス基板から生じたガラスの切り粉の飛散は、デバイスの損傷など重大な障害につながる虞がある。
さらに、上述したような従来の半導体パッケージのダイシング方法では、途中で半導体パッケージを裏返して2回で切断するため、半導体基板側をダイシングシートに固定した時と、ガラス基板側をダイシングシートに固定した時とで全体の高さが微妙に変化し、ブレードの高さ設定が難しく、ブレードの高さが高すぎるために完全に切断できないといった不具合を生じる虞がある。
本発明は上記事情に鑑みてなされたもので、半導体からなる基板の切断面にチッピングなどの欠陥を生じさせること無く、かつ簡易な工程によって製造可能な半導体パッケージおよびその製造方法を提供することを目的とする。
本発明の請求項1に係る半導体パッケージは、半導体からなる第1基板と、ガラスからなる第2基板とを接合部を介して重ねた構造を有する半導体パッケージであって、
前記半導体パッケージの端部の側断面は、前記接合部の近傍において変曲点をもち、前記側断面は前記変曲点を境にして、前記第1基板の側面領域よりも前記第2基板の側面領域のほうが外側になるように形成されていることを特徴とする。
本発明の請求項2に係る半導体パッケージは、請求項1において、前記第1基板の前記接合部と接する面にはデバイスが配されるとともに、前記第1基板には、前記第1基板を貫通して前記デバイスと電気的に接続される貫通電極と、前記貫通電極と電気的に接続されるバンプとがさらに配されていることを特徴とする。
本発明の請求項3に係る半導体パッケージの製造方法は、半導体からなる第1基板の一面と、ガラスからなる第2基板の一面とを接合部を介して接合する工程と、前記第1基板のダイシングラインを挟んだ両側に、前記第1基板の他面から一面に向けて非貫通の第1の溝及び第2の溝を形成する工程と、前記第1の溝及び第2の溝の少なくとも一部と重なり、前記第1基板の他面から前記第2基板の他面まで達する第3の溝を形成してダイシングする工程とを備えたことを特徴とする。
前記半導体パッケージの端部の側断面は、前記接合部の近傍において変曲点をもち、前記側断面は前記変曲点を境にして、前記第1基板の側面領域よりも前記第2基板の側面領域のほうが外側になるように形成されていることを特徴とする。
本発明の請求項2に係る半導体パッケージは、請求項1において、前記第1基板の前記接合部と接する面にはデバイスが配されるとともに、前記第1基板には、前記第1基板を貫通して前記デバイスと電気的に接続される貫通電極と、前記貫通電極と電気的に接続されるバンプとがさらに配されていることを特徴とする。
本発明の請求項3に係る半導体パッケージの製造方法は、半導体からなる第1基板の一面と、ガラスからなる第2基板の一面とを接合部を介して接合する工程と、前記第1基板のダイシングラインを挟んだ両側に、前記第1基板の他面から一面に向けて非貫通の第1の溝及び第2の溝を形成する工程と、前記第1の溝及び第2の溝の少なくとも一部と重なり、前記第1基板の他面から前記第2基板の他面まで達する第3の溝を形成してダイシングする工程とを備えたことを特徴とする。
本発明の半導体パッケージによれば、側面は変曲点を境にして第1基板の側面領域よりも第2基板の側面領域のほうが外側になるように形成されているので、第2基板の切断に適したブレード、即ち、第1基板に対してはチッピングが生じる虞のあるブレードは、第1基板の側面領域には接触しないで接合部から第2基板までを切断することができる。よって、第1基板の側面領域に、チッピングなどの微細な加工傷が無い半導体パッケージを得ることができる。
以下、本発明に係る半導体パッケージの実施形態を図面に基づいて説明するが、本発明はこれらの実施形態に限定されるものではない。
図1は、本発明の半導体パッケージの一例を示す説明図である。半導体パッケージ10は、半導体からなる第1基板11、ガラスからなる第2基板12、および第1基板11と第2基板12とを接合する接合部13を有する。こうした半導体パッケージ10は、例えば、ガラス板が貼り合わされた1枚の半導体ウェハを、ダイシングラインで切断してダイシング(小片化)することで形成されるものである。
このような構成の半導体パッケージの端部Eをなす側面15は、ダイシングラインの切断によって形成される。側面15は、その断面(側断面)において、接合部13の近傍に変曲点15cをもつ。そして、この側面15は、変曲点15cを境にして、第1基板11の側面領域15aよりも第2基板12の側面領域15bのほうが外側になるように形成されている。
半導体パッケージ10の側面15を上述したように形成することによって、第1基板11の側面領域15aにチッピングが発生することを防止できる。即ち、第1基板11の切断に適したチッピングを生じさせないブレードを用いて第1基板11の側面領域15aを形成した後、この第1基板11の側面領域15aよりも外側を通る、第2基板12が切断可能なブレードを用いて、接合部13から第2基板12までを切断する。
これにより、第2基板12が切断可能なブレード、即ち、第1基板11に対してはチッピングが生じる虞のあるブレードは、第1基板11の側面領域15aには接触しないで接合部13から第2基板12までを切断することができる。よって、第1基板11の側面領域15aに、チッピングなどの微細な加工傷が殆ど無い半導体パッケージ10を得ることができる。
なお、こうした半導体パッケージの端部は、図2に示すように、変曲点を含む領域が接合部まで達していても良い。即ち、半導体パッケージ20の側面25は、側面25の断面(側断面)における変曲点25cを含む変曲領域が第1基板21の側面領域25aから接合部23に渡って形成されている。そして、第1基板21の側面領域25aよりも第2基板22の側面領域25bのほうが外側になるように形成されている。こうした構成であっても、第1基板21に対してチッピングが生じる虞のあるブレードは、第1基板21の側面領域25aには接触しないで接合部23から第2基板22まで切断できるので、第1基板21の側面領域25aに、チッピングなどの微細な加工傷が無い半導体パッケージ20を得ることができる。
第1基板21は、例えば、シリコンウェハを小片化したものであればよい。また、接合部23は、半導体とガラスとを接合可能な材料、例えば、接着樹脂(エポキシ系、アクレート系、アクリル系、シリコーン系など)、はんだ合金(Au―Sn系,Sn―Pb系,Au−Si系など)、低融点ガラス(軟化点:450℃以下)などを用いればよい。第2基板22は、ガラス材料、例えばホウケイ酸ガラス(パイレックス(登録商標)、テンパックス(登録商標)など)、石英ガラスなどを用いればよい。
図3は、ダイシングラインで切断して小片化された、本発明の半導体パッケージの側面および従来の半導体パッケージの側面をSEMで撮影したものである。本発明の半導体パッケージの側面を示す図3(a)では、第1基板(半導体基板)の側面には、50μm以上のチッピングは発生していない。一方、従来の半導体パッケージの側面を示す図3(b)では、第1基板(半導体基板)の側面には、50μm以上のチッピングが生じていることが分かる。
図4は、本発明の半導体パッケージの別な実施形態を示す断面図である。この実施形態の半導体パッケージ30では、半導体からなる第1基板31が接合部33と接する面、すなわち接合部33を介して第2基板32に対向する1面(接合部面)31aに、例えばCCDなどのデバイス36が形成されている。そして、第1基板31の他面31bには、デバイス36の引出電極を成すバンプ37が形成されている。また、第1基板31には、こうしたデバイス36とバンプ37とを電気的に接続する貫通電極38および導電層39が形成されている。
このような半導体パッケージ30においても、側面35は、接合部33の近傍において変曲点35cをもち、こうした変曲点35cを境にして、第1基板31の側面領域35aよりも第2基板32の側面領域35bのほうが外側になるように形成されるので、第1基板31に対してチッピングが生じる虞のある第2基板32の切断用のブレードは、第1基板31の側面領域35aには接触しない。よって、デバイス36の性能に影響を及ぼす虞のあるチッピングなどの微細な加工傷は、デバイス36が形成された第1基板31の側面領域35aには殆ど存在せず、デバイス36の性能低下や不具合の発生を防止できる。
次に、本発明の半導体パッケージの製造方法を、図5,図6に示す断面図を用いて説明する。本発明の半導体パッケージの製造にあたっては、まず、図5(a)に示すように、半導体からなる第1基板41を用意する。なお、第1基板41は、図7(a)に示すように、例えば、円盤状のシリコンウェーハであればよい。また、図5,図6は、図7(b)に示す破線で示された円Rの部分を拡大して説明するものである。
次に、図5(b)に示すように、こうした第1基板41の一面41aとガラスからなる第2基板42の一面42aとを接合層43を介して接合する。接合層43は、切断により小片化された半導体パッケージを形成するダイシングラインDに沿って形成されていれば良い(図7(a),(b)参照)。ダイシングラインDは、例えば、第1基板41に多数配列されたデバイスどうしの間に形成されればよい。こうしたダイシングラインDによって、小片化された半導体パッケージ40が形成される。
こうして、接合層43を介して接合された第1基板41と第2基板42からなる半導体パッケージ40は、ダイシングマシン(図示せず)のワークテーブルに、ダイシングシート51を介して貼着される(図5(c)参照)。
そして、図6(a)に示すように、第1基板41の他面41bから一面41aに向けて、非貫通の第1の溝52および第2の溝53が形成される。第1の溝52および第2の溝53は、ダイシングラインDを挟んで、互い所定の間隔を開けて形成されれば良い。
こうした第1の溝52および第2の溝53は、図8(a)に示すように、幅W1が20〜100μm程度のメタルブレード55を用いて、刃先が第1基板41の一面41aまで達しない程度の深さに形成すればよい。この時、第1の溝52および第2の溝53のダイシングラインから遠いほうの側面どうしの幅W3が、後述する第3の溝54の形成に使用されるレジンブレード56の幅W2よりも広くなるように設定されれば良い。こうしたメタルブレード55は、シリコンなどの半導体の切断に適しており、第1基板41の側面領域55aとなる面にチッピングなどの加工傷をつけることなく、第1の溝52や第2の溝53を形成することができる。
次に、図6(b)に示すように、ダイシングラインDに第3の溝54を形成することで、半導体パッケージ40をダイシングラインDで切断して、小片化された半導体パッケージを得る。この第3の溝54は、図8(b)に示すように、幅W2が100〜300μm程度のレジンブレード56を用いて、第1基板41の他面41bから第2の溝53の他面53bまで貫通し、また、第1の溝52および第2の溝53の少なくとも一部と重なるように形成されればよい。
第3の溝54を形成するレジンブレード56は、ガラスなどの硬い材料の切断に適しており、シリコンなどの半導体の切断ではチッピングなどの加工傷をつける虞がある。しかし、上述した本発明の半導体パッケージの製造方法によれば、メタルブレード55などを用いて形成されたチッピングなどが無い第1基板41の側面領域45aには、第3の溝53の形成時に用いられるレジンブレード56が当たることがないので、ダイシングラインDで切断して小片化された半導体パッケージ40を形成する際に、第1基板41の側面領域45aにチッピングのない半導体パッケージ40を得ることが可能になる。
また、本発明の半導体パッケージの製造方法によれば、第1の基板41と第2の基板42を、それぞれ異なるブレードを用いて溝を形成する際に、工程の途中で半導体パッケージをダイシングシートから剥離させ、半導体パッケージを裏返し、再びダイシングシートに固定するといった複雑で手間のかかる工程が不要となり、生産性の向上を図ることができる。そして、こうした半導体パッケージを小片化する際の剥離、反転、再貼着などが不要なため、複雑な工程でのハンドリングによる半導体パッケージの損傷も防止できる。
特に、第1基板41の他面41b側にバンプなどの突起物が形成されている場合、半導体パッケージを裏返して第1基板41の他面41b側をダイシングシートに貼着すると、バンプの存在によって半導体パッケージが安定してダイシングシートに固定されず、溝が正確に形成されない虞があるが、本発明の半導体パッケージの製造方法によれば、第1基板41の他面41b側をダイシングシートに貼着させる必要が無いので、第1基板41の他面41b側にバンプなどの突起物が形成されていても、安定して半導体パッケージをダイシングシートに固定でき、正確な位置と深さで第1の溝52、第2の溝53、および第3の溝54を形成することができる。
また、第3の溝53の形成、即ちダイシングラインでの切断完了時には、ガラスからなる第2基板42側がダイシングシート51に固定された状態になるので、小片化された半導体パッケージ40を容易に、かつ破損させること無くピックアップすることができる。
また、本発明の半導体パッケージの製造方法によれば、ガラスからなる第2基板42に第3の溝53を形成して切断する際に、この第2基板41をダイシングシート51に固定した状態で行うので、切断時に発生するガラスの切り粉などの第2基板41の切断粉が飛散して半導体からなる第1基板が汚染されることがない。特に、第1基板41にCCDなどのデバイスが形成されている場合、こうしたガラスの切り粉の飛散による汚染は、デバイスの性能低下や不具合の発生の原因となるが、第2基板41をダイシングシート51に固定した状態で第3の溝53を形成して切断することにより、デバイスの性能低下や不具合の発生を防止することができる。
さらに、本発明では、工程の途中で半導体パッケージをダイシングシートから剥離させ、半導体パッケージを裏返し、再びダイシングシートに固定する必要が無いので、反転による全体の高さの変化がなく、ブレードの高さを容易に設定できる。これにより、正確な深さで第1の溝52、第2の溝53、および第3の溝54を形成して、容易に半導体パッケージを小片化することができる。
10…半導体パッケージ、11…第1基板、12…第2基板、13…接合部、15…側面、15c…変曲点、37…バンプ、38…貫通電極、D…ダイシングライン。
Claims (3)
- 半導体からなる第1基板と、ガラスからなる第2基板とを接合部を介して重ねた構造を有する半導体パッケージであって、
前記半導体パッケージの端部の側断面は、前記接合部の近傍において変曲点をもち、前記側断面は前記変曲点を境にして、前記第1基板の側面領域よりも前記第2基板の側面領域のほうが外側になるように形成されていることを特徴とする半導体パッケージ。 - 前記第1基板の前記接合部と接する面にはデバイスが配されるとともに、前記第1基板には、前記第1基板を貫通して前記デバイスと電気的に接続される貫通電極と、前記貫通電極と電気的に接続されるバンプとがさらに配されていることを特徴とする請求項1に記載の半導体パッケージ。
- 半導体からなる第1基板の一面と、ガラスからなる第2基板の一面とを接合部を介して接合する工程と、前記第1基板のダイシングラインを挟んだ両側に、前記第1基板の他面から一面に向けて非貫通の第1の溝及び第2の溝を形成する工程と、前記第1の溝及び第2の溝の少なくとも一部と重なり、前記第1基板の他面から前記第2基板の他面まで達する第3の溝を形成してダイシングする工程とを備えたことを特徴とする半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006121862A JP2007294729A (ja) | 2006-04-26 | 2006-04-26 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006121862A JP2007294729A (ja) | 2006-04-26 | 2006-04-26 | 半導体パッケージの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007294729A true JP2007294729A (ja) | 2007-11-08 |
Family
ID=38765036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006121862A Pending JP2007294729A (ja) | 2006-04-26 | 2006-04-26 | 半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007294729A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015204314A (ja) * | 2014-04-11 | 2015-11-16 | 株式会社ディスコ | 積層基板の加工方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62105446A (ja) * | 1985-10-31 | 1987-05-15 | Sharp Corp | 半導体装置の製造方法 |
JPH1070094A (ja) * | 1996-08-26 | 1998-03-10 | Denso Corp | 半導体センサウェハの切断方法 |
JP2001284291A (ja) * | 2000-03-31 | 2001-10-12 | Toyoda Gosei Co Ltd | 半導体ウエハーのチップ分割方法 |
JP2002231659A (ja) * | 2001-02-05 | 2002-08-16 | Hitachi Ltd | 半導体装置の製造方法 |
JP2004120001A (ja) * | 2004-01-26 | 2004-04-15 | Oki Electric Ind Co Ltd | 半導体装置,半導体装置の製造方法及び、半導体装置の検査方法 |
-
2006
- 2006-04-26 JP JP2006121862A patent/JP2007294729A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62105446A (ja) * | 1985-10-31 | 1987-05-15 | Sharp Corp | 半導体装置の製造方法 |
JPH1070094A (ja) * | 1996-08-26 | 1998-03-10 | Denso Corp | 半導体センサウェハの切断方法 |
JP2001284291A (ja) * | 2000-03-31 | 2001-10-12 | Toyoda Gosei Co Ltd | 半導体ウエハーのチップ分割方法 |
JP2002231659A (ja) * | 2001-02-05 | 2002-08-16 | Hitachi Ltd | 半導体装置の製造方法 |
JP2004120001A (ja) * | 2004-01-26 | 2004-04-15 | Oki Electric Ind Co Ltd | 半導体装置,半導体装置の製造方法及び、半導体装置の検査方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015204314A (ja) * | 2014-04-11 | 2015-11-16 | 株式会社ディスコ | 積層基板の加工方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7405137B2 (en) | Method of dicing a semiconductor substrate into a plurality of semiconductor chips by forming two cutting grooves on one substrate surface and forming one cutting groove on an opposite substrate surface that overlaps the two cutting grooves | |
JP4769429B2 (ja) | 半導体装置の製造方法 | |
JP2008028325A (ja) | 半導体装置の製造方法 | |
JPH03204954A (ja) | 半導体装置の製造方法 | |
JP2009099838A (ja) | 半導体装置およびその製造方法 | |
JP4495916B2 (ja) | 半導体チップの製造方法 | |
JP2007096115A (ja) | 半導体装置の製造方法 | |
JP2005167024A (ja) | 半導体装置及びその製造方法 | |
TWI722227B (zh) | 貫通電極基板及安裝基板 | |
US20080233714A1 (en) | Method for fabricating semiconductor device | |
US20080203511A1 (en) | Sensor-type semiconductor package and method for fabricating the same | |
JP2013135198A (ja) | 半導体装置の製造方法 | |
JP2015041781A (ja) | イメージセンサ用ウエハ積層体の分断方法及び分断装置 | |
JP2007294729A (ja) | 半導体パッケージの製造方法 | |
TWI293474B (en) | A wafer dicting process for optical electronic packing | |
JP2009130271A (ja) | 半導体装置とその製造方法 | |
TW201541605A (zh) | 堆疊式封裝件及其製法 | |
JP2001168139A (ja) | 半導体装置およびそれを用いた接合構造 | |
JP2022034898A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2010135565A (ja) | 半導体装置及びその製造方法 | |
JP2006294688A (ja) | 半導体装置およびその製造方法 | |
JP4485314B2 (ja) | 半導体素子の製造方法 | |
JP4144553B2 (ja) | 半導体装置の製造方法 | |
JP7237464B2 (ja) | 半導体装置の製造方法 | |
CN116207182B (zh) | 芯片制备方法及电子器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20081127 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110719 |