JP2013008861A - 半導体装置、その製造方法及び製造装置 - Google Patents

半導体装置、その製造方法及び製造装置 Download PDF

Info

Publication number
JP2013008861A
JP2013008861A JP2011140847A JP2011140847A JP2013008861A JP 2013008861 A JP2013008861 A JP 2013008861A JP 2011140847 A JP2011140847 A JP 2011140847A JP 2011140847 A JP2011140847 A JP 2011140847A JP 2013008861 A JP2013008861 A JP 2013008861A
Authority
JP
Japan
Prior art keywords
semiconductor chip
adhesive layer
mpa
elastic modulus
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011140847A
Other languages
English (en)
Other versions
JP5547132B2 (ja
Inventor
Nobuhito Suzutani
信人 鈴谷
Atsushi Yoshimura
淳 芳村
Hideko Mukoda
秀子 向田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011140847A priority Critical patent/JP5547132B2/ja
Priority to US13/421,126 priority patent/US8633602B2/en
Publication of JP2013008861A publication Critical patent/JP2013008861A/ja
Application granted granted Critical
Publication of JP5547132B2 publication Critical patent/JP5547132B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

【課題】チップ積層モールド封止型半導体装置のモールド樹脂内に含まれるフィラーによる半導体チップ表面の損傷を防止する。
【解決手段】実施形態の半導体装置の製造方法は、第１の半導体チップ２上に接着剤層５を介して第２の半導体チップ３を積層し接着する工程（ａ）と、次式（１）のｙの値が７０以下となるように、接着剤層の弾性率、そのヒケ量、保護膜の厚さ、その弾性率［ＭＰａ］の少なくとも１つを調整する工程（ｂ）と、工程（ｂ）の後に、第１及び第２の半導体チップをフィラー１０ａ入りモールド樹脂１０で封止する工程（ｃ）とを含む。ｙ＝７４．７−８２．７ａ１＋２７３．２ａ２−９８８２ａ３＋６５．８ａ４…（１）（ａ１は接着剤層の弾性率［ＭＰａ］の対数、ａ２は接着剤層のヒケ量［ｍｍ］、ａ３は第１の半導体チップ表面の保護膜の厚さ［ｍｍ］、ａ４は第１の半導体チップ表面の保護膜の弾性率［ＭＰａ］の対数を示す。）
【選択図】図１

Description

本発明の実施形態は、半導体装置、並びに、その製造方法及び製造装置に関する。
従来、複数の半導体チップを積層しモールド樹脂で封止したチップ積層モールド封止型半導体装置においては、その製造過程で、モールド樹脂内に含まれるフィラーが、下段の半導体チップと上段の半導体チップの間、これらを接着する接着剤層の周囲の隙間に押し込まれ、下段の半導体チップ、特にその表面の保護膜下のパッシベーション膜を損傷させる、いわゆるフィラーアタックが発生することがあった。
すなわち、上記半導体装置は、一般に、半導体ウエハの裏面に液状樹脂やダイアタッチメントフィルム（ＤＡＦ）等により接着剤層を形成した後、半導体チップに個片化し、得られた接着剤層付きの半導体チップを基板あるいは半導体チップ上に積層し、その後、モールド樹脂で封止することにより製造されている。このような方法では、半導体ウエハを半導体チップに個片化する際、裏面に形成した接着剤層の外縁部が機械的に破損する等して半導体チップの側壁より内側に退ける「ヒケ」を生ずることがある。この「ヒケ」が半導体チップ上に積層した際、上記フィラーが押し込まれる隙間となり、フィラーアタックが発生する要因となっていた。
特開２０１０−１１８６６９号公報
本発明の目的は、接着剤層に「ヒケ」のある半導体チップを用いて製造されるチップ積層モールド封止型半導体装置において、モールド樹脂内に含まれるフィラーによる半導体チップ表面の損傷を容易に防止することができ、製品の品質及び製造歩留まりを向上させることができる半導体装置、その製造方法、及び製造装置を提供することにある。
実施形態の半導体装置の製造方法は、第１の半導体チップ上に接着剤層を介して第２の半導体チップを積層し接着する工程（ａ）と、次式（１）で求められるｙの値が７０以下となるように、前記接着剤層の弾性率［ＭＰａ］、前記接着剤層のヒケ量［ｍｍ］、前記第１の半導体チップ表面の保護膜の厚さ［ｍｍ］、及び前記第１の半導体チップ表面の保護膜の弾性率［ＭＰａ］の少なくとも１つを調整する工程（ｂ）と、前記工程（ｂ）の後に、前記第１及び第２の半導体チップをフィラー入りモールド樹脂で封止する工程（ｃ）とを含む。
ｙ＝７４．７−８２．７ａ１＋２７３．２ａ２−９８８２ａ３＋６５．８ａ４
…（１）
（ここで、
ａ１は、前記接着剤層の弾性率［ＭＰａ］の対数、
ａ２は、前記接着剤層のヒケ量［ｍｍ］、
ａ３は、前記第１の半導体チップ表面の保護膜の厚さ［ｍｍ］、
ａ４は、前記第１の半導体チップ表面の保護膜の弾性率［ＭＰａ］の対数
を示す。）
実施形態の半導体装置の製造装置は、第１の半導体チップと、前記第１の半導体チップ上に接着剤層を介して積層された第２の半導体チップと、前記第１及び第２の半導体チップを封止するフィラー入りモールド樹脂とを備えた半導体装置の製造装置であって、次式（１）で求められるｙの値が７０以下となるように、前記接着剤層の弾性率［ＭＰａ］、前記接着剤層のヒケ量［ｍｍ］、前記第１の半導体チップ表面の保護膜の厚さ［ｍｍ］、及び前記第１の半導体チップ表面の保護膜の弾性率［ＭＰａ］の少なくとも１つを調整する調整部を備える。
実施形態の半導体装置は、第１の半導体チップと、前記第１の半導体チップ上に接着剤層を介して積層された第２の半導体チップと、前記第１及び第２の半導体チップを封止するフィラー入りモールド樹脂とを備え、次式（１）で求められるｙの値が７０以下である。
ｙ＝７４．７−８２．７ａ１＋２７３．２ａ２−９８８２ａ３＋６５．８ａ４
…（１）
（ここで、
ａ１は、前記接着剤層の弾性率［ＭＰａ］の対数、
ａ２は、前記接着剤層のヒケ量［ｍｍ］、
ａ３は、前記第１の半導体チップ表面の保護膜の厚さ［ｍｍ］、
ａ４は、前記第１の半導体チップ表面の保護膜の弾性率［ＭＰａ］の対数
を示す。）
実施形態による半導体装置の製造過程を示す概略断面図である。 実施形態におけるシミュレーションモデルを示す断面図である。 図２に示すシミュレーションモデルにおけるフィラー近傍の応力分布の一例を示す図である。 実施例１におけるｙ（フィラー直下の半導体チップの表面応力）の等高線図である。 実施例２におけるｙ（フィラー直下の半導体チップの表面応力）の等高線図である。
以下、図面を参照して、実施形態を説明する。なお、以下の図面の記載において、同一要素または同一機能を有する要素には同一符号を付しており、重複する説明を省略する。
図１は、一実施形態の半導体装置の製造方法により製造される過程にある半導体装置を示す断面図である。なお、本実施形態においては、チップ積層モールド封止型半導体装置として、半導体チップが２段積層される２段積層型半導体装置を形成する場合を説明するが、積層する半導体チップの数は特に限定されるものではない。
本実施形態においては、まず、基板１上に第１の半導体チップ２及び第２の半導体チップ３を順に積層する。第１の半導体チップ２及び第２の半導体チップ３には半導体素子が形成され、その表面には保護膜が形成されている。また、第１の半導体チップ２及び第２の半導体チップ３の各裏面にはそれぞれ接着剤層４、５が予め形成されており、基板１と第１の半導体チップ２は接着剤層４を介して接合され、第１の半導体チップ２と第２の半導体チップ３は接着剤層５を介して接合される。各接着剤層４、５には、半導体ウエハから半導体チップ２、３を個片化した過程で「ヒケ」が生じており、したがって、各接着剤４、５の周囲には隙間６、７が生じている。
次いで、基板１上の電極と第１の半導体チップ２上の電極、第１の半導体チップ２の電極と第２の半導体チップ３の電極をボンディングワイヤ８によって電気的に接続する。この後、これらをモールド用金型９に収容し、金型７内にモールド樹脂１０として、フィラー１０ａ入りのエポキシ樹脂等の熱硬化性樹脂を注入して、金型９内を一定の圧力で保圧しながら加熱し、モールド樹脂１０を硬化させる。
従来は、このモールド樹脂１０を注入し硬化させる過程で、第１の半導体チップ２と第２の半導体チップ３の間に介在する接着剤層５の周囲に生じた隙間７にモールド樹脂１０内のフィラー１０ａが押し込まれて、第１の半導体チップ２表面の保護膜下パッシベーション膜を損傷させるフィラーアタックが生じることがあった。
しかし、本実施形態においては、モールド樹脂８の注入に先立って、次式（１）で求められるｙの値が７０以下となるように、接着剤層５の弾性率［ＭＰａ］、接着剤層５のヒケ量［ｍｍ］、第１の半導体チップ２表面の保護膜の厚さ［ｍｍ］、及び第１の半導体チップ２表面の保護膜の弾性率［ＭＰａ］の少なくとも１つが調整されているため、従来のようにフィラーアタックが生じることはない。
ｙ＝７４．７−８２．７ａ１＋２７３．２ａ２−９８８２ａ３＋６５．８ａ４
…（１）
（ここで、
ａ１は、接着剤層５の弾性率［ＭＰａ］の対数、
ａ２は、接着剤層５のヒケ量［ｍｍ］、
ａ３は、第１の半導体チップ表面２の保護膜の厚さ［ｍｍ］、
ａ４は、第１の半導体チップ２表面の保護膜の弾性率［ＭＰａ］の対数
を示す。）
なお、ここで、接着剤層５のヒケ量ａ２は、第２の半導体チップ３の側壁面から接着剤層５の端部までの距離の最大値をいう。
本実施形態において、上記式（１）で求められるｙの値が７０以下となるように、接着剤層５の弾性率［ＭＰａ］、接着剤層５のヒケ量［ｍｍ］、第１の半導体チップ２表面の保護膜の厚さ［ｍｍ］、及び第１の半導体チップ２表面の保護膜の弾性率［ＭＰａ］の少なくとも１つを調整することにより、フィラーアタックを防止することができるのは、本発明者らが行った実験等により導かれたものである。以下、詳細に説明する。
上記チップ積層モールド封止型半導体装置の製造過程で、モールド樹脂１０内のフィラー１０ａにより第１の半導体チップ２の表面の保護膜下パッシベーション膜に損傷が生じる、すなわちフィラーアタックが発生するのは、モールド樹脂１０による封止時、フィラー１０ａ直下の保護膜下パッシベーション膜にかかる応力が、しきい値を超えて保護膜を損傷させるからである。したがって、フィラー１０ａ直下の保護膜下パッシベーション膜にかかる応力と、半導体装置の設計因子（寸法、構成材料の物性値等）の関係がわかれば、適切な設計や製造を行うことで、フィラーアタックの発生を抑え、高い歩留まりで半導体装置の製造が可能になるはずである。
そこで、フィラー１０直下の保護膜下パッシベーション膜にかかる応力と、半導体装置の設計因子の関係を明確にするため、有限要素法による応力解析を行った。
図２に、シミュレーションモデルを示す。モデルは、第１（１段目）の半導体チップ２（厚さ８０μｍ、弾性率１６６．７ＧＰａ）、第２（２段目）の半導体チップ３（厚さ５０μｍ、弾性率１６６．７ＧＰａ）、接着剤層５（厚さ１０μｍ、ヒケ２０μｍ、弾性率１０ＭＰａ）、及び球状フィラー１０ａ（直径１０μｍ）からなり、球状フィラー１０ａは接着剤層５のヒケの端部から１０μｍに位置する。また、１段目半導体チップ２の表面の保護膜２ａは、弾性率３ＧＰａ、厚さ３μｍである。このようなモデルに対し、図２の矢印に示すように一様に圧力１０ＭＰａをかけ、１段目半導体チップ２のフィラー１０ａ直下の保護膜２ａ下の半導体チップ２表面にかかる応力を算出した。図３に、解析結果の一例（保圧時のフィラー近傍の応力分布）を示す。
なお、実際に起こっている不良はパッシベーション膜の破壊であるが、パッシベーション膜は非常に薄い。したがって、本モデルでは簡略化のためにパッシベーション膜を省略した。本実験では、フィラー１０ａ直下の１段目半導体チップ２の表面にかかる応力によって、フィラーアタック、すなわちパッシベーション膜破壊に至るしきい値を判断した。
次に、評価因子を（ｉ）接着剤層弾性率、（ii）接着剤層ヒケ量、（iii）２段目半導体チップの厚さ、及び（iｖ）１段目半導体チップの厚さの４因子とし、各３水準、Ｌ８１直交表に基づく要因実験を実施した。結果は表１に示した通りで、分散分析の結果、フィラー直下の半導体チップ表面にかかる応力の低減には、（ｉ）接着剤層弾性率は高い方が有利であり、（ii）接着剤層ヒケ量が小さい方が有利であり、（iii）２段目半導体チップの厚さは薄い方が有利であり、（iｖ）１段目半導体チップの厚さによる有意差はないことがわかった。
Figure 2013008861
次に、評価因子を（ｖ）保護膜の厚さ、（vi）保護膜の弾性率、及び（vii）上記（ｉ）〜（iｖ）因子の実験結果に基づく半導体装置の設計条件の３因子とし、（ｖ）２水準、（vi）及び（vii）各３水準によるＬ１８直交表に基づく要因実験を実施した。（vii）の３水準は、Ｂｅｓｔ（表１のＮｏ．５７）、Ｍｅｄｉｕｍ（表１のＮｏ．４１）、Ｗｏｒｓｔ（表１のＮｏ．２５）である。結果は表２に示した通りで、分散分析の結果、フィラー直下の半導体チップ表面にかかる応力の低減には、（ｖ）保護膜の厚さは厚い方が有利であり、（vi）保護膜の弾性率は小さい方が有利であり、また、（vii）の因子はＷｏｒｓｔであるほど（ｖ）及び（vi）の効果が大きいことがわかった。
Figure 2013008861
以上の実験結果に基づき、（iii）２段目半導体チップの厚さを１００μｍ、（iｖ）１段目半導体チップの厚さを８０μｍに固定し、上記（ｉ）、（ii）、（ｖ）及び（vi）を評価因子とし、各３水準によるＬ８１直交表に基づく要因実験を実施した。各因子の３水準は下記の通りである。
（ｉ）接着剤層弾性率：１０，５０，３００［ＭＰａ］
（ii）接着剤層ヒケ量：０．０２，０．１，０．２［ｍｍ］
（ｖ）保護膜の厚さ：０．００５，０．００６５，０．０１［ｍｍ］
（vi）保護膜の弾性率：５００，１０００，３０００［ＭＰａ］
結果は表３に示した通りで、分散分析の結果、各因子について先の実験結果と同様の効果を示した。
Figure 2013008861
 また、結果を回帰分析することにより、フィラー直下の半導体チップ表面にかかる応力ｙ［ＭＰａ］は、関数：
ｙ＝ｆ（ａ１，ａ２，ａ３，ａ４）
で表わすことができる。ここで、ａ１は、接着剤層の弾性率［ＭＰａ］の対数、ａ２は、接着剤層のヒケ量［ｍｍ］、ａ３は、１番目の半導体チップ表面の保護膜の厚さ［ｍｍ］、ａ４は、１段目の半導体チップ表面の保護膜の弾性率［ＭＰａ］の対数である。
重回帰による回帰分析の結果を下記に示す。
ｙ＝７４．７−８２．７ａ１＋２７３．２ａ２−９８８２ａ３＋６５．８ａ４
…（１）
このＲ２は８９．４％である。また、ａ１、ａ２、ａ３及びａ４は、それぞれ１．００≦ａ１≦２．４８、０．０２≦ａ１≦０．２、０．００５≦ａ１≦０．０１、及び２．７０≦ａ１≦３．４８である。
次に、フィラー直下の半導体チップ表面にかかる応力のフィラーアタックが起こるしきい値を求める実験を行った。
実験は、１段目の半導体チップ上に２段目の半導体チップを積層する際の接着剤層の硬化時間を変えることによって、接着剤層の弾性率の異なる５種の半導体装置（例１〜例５）を作製し、フィラーアタックの発生を調べた。
なお、１段目の半導体チップとして、表面にポリイミド樹脂からなる厚さ５μｍ、弾性率３ＧＰａの保護膜を備えた厚さ７０μｍの半導体チップを用い、２段目の半導体チップとして厚さ５５μｍの半導体チップを用いた。また、接着剤層は、液状熱硬化性樹脂であるエポキシ樹脂をスクリーン印刷により厚さ１０μｍに塗布し乾燥させて形成した。接着剤層のヒケ（最大値）はいずれも６５μｍであった。さらに、モールド樹脂には封止用エポキシ樹脂を用い、保圧条件８ＭＰａで加熱硬化させた。結果は表４に示した通りで、接着剤層の弾性率が９２ＭＰａ以上あればフィラーアタックが発生しないことがわかる。なお、接着剤層の弾性率が２０ＭＰａでフィラーアタックが発生していないが、これは硬化が不完全なために接着剤層端部にフィレットが形成され、ヒケがなくなったことによるものである。また、接着剤層の弾性率が２３８ＭＰａでフィラーアタックが発生しているが、これは１段目の半導体チップ裏面の接着剤層と基板間に４．７μｍ高さの非密着部（隙間）があり、この隙間で半導体チップが変形した結果、フィラーが１段目の半導体チップ表面を損傷させたものと考えられる。
Figure 2013008861
上記実験結果に基づき、上記実験条件をシミュレーションモデルで再現し、有限要素法による応力解析を行った。すなわち、シミュレーションモデルは、１段目半導体チップ（厚さ７０μｍ、弾性率１６６．７ＧＰａ）、２段目半導体チップ３（厚さ５５μｍ、弾性率１６６．７ＧＰａ）、接着剤層（厚さ１０μｍ、ヒケ６５μｍ、弾性率９２ＭＰａ）、球状フィラー（直径１０μｍ）である。また、球状フィラーは接着剤層のヒケの端部から１０μｍに位置し、１段目半導体チップ表面の保護膜は弾性率３ＧＰa、厚さ５μｍである。さらに、保圧条件は８ＭＰａである。
解析の結果、フィラー直下の半導体チップ表面にかかる応力は７０ＭＰａであった。
以上の結果から、上記式（１）のｙの値が７０以上であれば、フィラーアタックの発生を防止することができるということができる。
すなわち、第１の半導体チップ上に接着剤層を介して第２の半導体チップを積層し、これらの半導体チップをフィラー入りモールド樹脂で封止した構造のチップ積層モールド封止型半導体装置において、フィラー直下の半導体チップ表面にかかる応力ｙ［ＭＰａ］は、接着剤層の弾性率［ＭＰａ］の対数ａ１、接着剤層５のヒケ量［ｍｍ］ａ２、第１の半導体チップ表面２の保護膜の厚さ［ｍｍ］ａ３、及び第１の半導体チップ２表面の保護膜の弾性率［ＭＰａ］の対数ａ４の関数として表すことができ（但し、ａ１、ａ２、ａ３及びａ４は、それぞれ、１．００≦ａ１≦２．４８、０．０２≦ａ１≦０．２、０．００５≦ａ１≦０．０１、及び２．７０≦ａ１≦３．４８である。）、かつ、ｙ≦７０であればフィラーアタックが発生することがない。
以上説明したように、本発明の実施形態によれば、前述した式（１）に基づいて、フィラーアタックの生じない条件に調整して製造するので、接着剤層に「ヒケ」のある半導体チップを用いて製造されるチップ積層モールド封止型半導体装置において、フィラーアタックの発生を確実に防止することができる。しかも、調整は、接着剤層の弾性率、半導体チップの保護膜の厚さ及び弾性率で行うことができるので、高価な特殊な材料を用いたり、複雑な製造工程を用いたりする必要はなく、容易にかつ経済的に実施可能である。
また、接着剤層や保護膜の材料が変更されても容易に対応でき、フィラーアタックのない高品質の半導体装置を歩留まり良く、かつ安価に製造することができる。
以上、本発明の一実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
次に本発明の実施例を説明する。
実施例１
１段目の半導体チップとして、表面に厚さ０．００５ｍｍ、弾性率３０００（＝１０３．４８）ＭＰａのポリイミド樹脂からなる保護膜が形成された半導体チップを用いて、図１に示したような、２段積層型の半導体装置を製造した。
製造にあたって、前述した式（１）に基づいて、図４に示す、ａ３＝０．００５，ａ４＝３．４８のときのｙの等高線図（Ｘ軸：ａ１（接着剤層弾性率の対数）、Ｙ軸：ａ２（接着剤層ヒケ量））を作成した。等高線図の黒点線で囲った範囲がｙ≦７０の範囲である。
２段目の半導体チップとして用いる半導体チップの裏面に形成された接着剤層のヒケ量が０．０５ｍｍであったことから、黒点線で囲った範囲内で接着剤層のヒケ量が０．０５ｍｍであるａ１の範囲を求め、接着剤層の弾性率の対数がその範囲、具体的には２．４８（弾性率３００ＭＰａ）（図４中、点Ａ）になるように硬化条件を調整して、半導体装置を製造した。
製造された半導体装置にフィラーアタックはなく、良好な特性を有していた。この半導体装置におけるｙ及びａ１〜ａ４の値は次の通りである。
ａ１＝２．４８（接着剤の弾性率３００ＭＰａ）
ａ２＝０．０５（接着剤のヒケ量０．０５ｍｍ）
ａ１＝０．００５（保護膜の厚さ０．００５ｍｍ）
ａ２＝３．４８（保護膜の弾性率３０００ＭＰａ）
ｙ＝６２．９（フィラー直下の半導体チップの表面応力）
実施例２
１段目の半導体ウエハとして、表面に厚さ０．０１ｍｍ、弾性率３０００（＝１０３．４８）ＭＰａのポリイミド樹脂からなる保護膜が形成された半導体チップを用いて、図１に示したような、２段積層型の半導体装置を製造した。
製造にあたって、前述した式（１）に基づいて、図５に示す、ａ３＝０．０１，ａ４＝３．４８のときのｙの等高線図（Ｘ軸：ａ１（接着剤層弾性率の対数）、Ｙ軸：ａ２（接着剤層ヒケ量））を作成した。等高線図の黒点線で囲った範囲がｙ≦７０の範囲である。
２段目の半導体チップとして用いる半導体チップの裏面に形成された接着剤層のヒケ量が０．１ｍｍであったことから、黒点線で囲った範囲内で接着剤層のヒケ量が０．１ｍｍであるａ１の範囲を求め、接着剤層の弾性率の対数がその範囲、具体的には２．００（弾性率２００ＭＰａ）（図５中、点Ｂ）になるように硬化条件を調整して、半導体装置を製造した。
製造された半導体装置にフィラーアタックは認められなかった。この半導体装置におけるｙ及びａ１〜ａ４の値は次の通りである。
ａ１＝２．００（接着剤の弾性率１００ＭＰａ）
ａ２＝０．１（接着剤のヒケ量０．１ｍｍ）
ａ１＝０．０１（保護膜の厚さ０．０１ｍｍ）
ａ２＝３．４８（保護膜の弾性率３０００ＭＰａ）
ｙ＝６６．６（フィラー直下の半導体チップの表面応力）
１…基板、２…第１（１段目）の半導体チップ、３…第２（２段目）の半導体チップ、４、５…接着剤層、９…モールド用金型、１０…モールド樹脂、１０ａ…フィラー。

Claims (5)

  1. 第１の半導体チップ上に接着剤層を介して第２の半導体チップを積層し接着する工程（ａ）と、
    次式（１）で求められるｙの値が７０以下となるように、前記接着剤層の弾性率［ＭＰａ］、前記接着剤層のヒケ量［ｍｍ］、前記第１の半導体チップ表面の保護膜の厚さ［ｍｍ］、及び前記第１の半導体チップ表面の保護膜の弾性率［ＭＰａ］の少なくとも１つを調整する工程（ｂ）と、
    前記工程（ｂ）の後に、前記第１及び第２の半導体チップをフィラー入りモールド樹脂で封止する工程（ｃ）と
    を含むことを特徴とする半導体装置の製造方法。
    ｙ＝７４．７−８２．７ａ１＋２７３．２ａ２−９８８２ａ３＋６５．８ａ４
    …（１）
    （ここで、
    ａ１は、前記接着剤層の弾性率［ＭＰａ］の対数、
    ａ２は、前記接着剤層のヒケ量［ｍｍ］、
    ａ３は、前記第１の半導体チップ表面の保護膜の厚さ［ｍｍ］、
    ａ４は、前記第１の半導体チップ表面の保護膜の弾性率［ＭＰａ］の対数
    を示す。）
  2. 前記ａ１、ａ２、ａ３及びａ４が、それぞれ、１．００≦ａ１≦２．４８、０．０２≦ａ２≦０．２、０．００５≦ａ３≦０．０１、及び２．７０≦ａ４≦３．４８であることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記工程（ｂ）は、前記接着剤層の弾性率［ＭＰａ］を調整することを含む請求項１または２記載の半導体装置の製造方法。
  4. 第１の半導体チップと、前記第１の半導体チップ上に接着剤層を介して積層された第２の半導体チップと、前記第１及び第２の半導体チップを封止するフィラー入りモールド樹脂とを備えた半導体装置の製造装置であって、
    次式（１）で求められるｙの値が７０以下となるように、前記接着剤層の弾性率［ＭＰａ］、前記接着剤層のヒケ量［ｍｍ］、前記第１の半導体チップ表面の保護膜の厚さ［ｍｍ］、及び前記第１の半導体チップ表面の保護膜の弾性率［ＭＰａ］の少なくとも１つを調整する調整部を備えることを特徴とする半導体装置の製造装置。
    ｙ＝７４．７−８２．７ａ１＋２７３．２ａ２−９８８２ａ３＋６５．８ａ４
    …（１）
    （ここで、
    ａ１は、前記接着剤層の弾性率［ＭＰａ］の対数、
    ａ２は、前記接着剤層のヒケ量［ｍｍ］、
    ａ３は、前記第１の半導体チップ表面の保護膜の厚さ［ｍｍ］、
    ａ４は、前記第１の半導体チップ表面の保護膜の弾性率［ＭＰａ］の対数
    を示す。）
  5. 第１の半導体チップと、前記第１の半導体チップ上に接着剤層を介して積層された第２の半導体チップと、前記第１及び第２の半導体チップを封止するフィラー入りモールド樹脂とを備える半導体装置であって、
    次式（１）で求められるｙの値が７０以下であることを特徴とする半導体装置。
    ｙ＝７４．７−８２．７ａ１＋２７３．２ａ２−９８８２ａ３＋６５．８ａ４
    …（１）
    （ここで、
    ａ１は、前記接着剤層の弾性率［ＭＰａ］の対数、
    ａ２は、前記接着剤層のヒケ量［ｍｍ］、
    ａ３は、前記第１の半導体チップ表面の保護膜の厚さ［ｍｍ］、
    ａ４は、前記第１の半導体チップ表面の保護膜の弾性率［ＭＰａ］の対数
    を示す。）
JP2011140847A 2011-06-24 2011-06-24 半導体装置、その製造方法及び製造装置 Active JP5547132B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011140847A JP5547132B2 (ja) 2011-06-24 2011-06-24 半導体装置、その製造方法及び製造装置
US13/421,126 US8633602B2 (en) 2011-06-24 2012-03-15 Semiconductor device, and method and apparatus for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011140847A JP5547132B2 (ja) 2011-06-24 2011-06-24 半導体装置、その製造方法及び製造装置

Publications (2)

Publication Number Publication Date
JP2013008861A true JP2013008861A (ja) 2013-01-10
JP5547132B2 JP5547132B2 (ja) 2014-07-09

Family

ID=47361113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011140847A Active JP5547132B2 (ja) 2011-06-24 2011-06-24 半導体装置、その製造方法及び製造装置

Country Status (2)

Country Link
US (1) US8633602B2 (ja)
JP (1) JP5547132B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102420589B1 (ko) * 2017-12-04 2022-07-13 삼성전자주식회사 히트 싱크를 가지는 반도체 패키지
DE102018109013A1 (de) * 2018-04-17 2019-10-17 Infineon Technologies Ag Formmasse und halbleiter-package mit formmasse
KR102465207B1 (ko) * 2018-09-19 2022-11-09 삼성디스플레이 주식회사 보호 필름 및 그것을 포함하는 전자 기기

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001154365A (ja) * 1999-11-30 2001-06-08 Hitachi Chemical Dupont Microsystems Ltd 感光性樹脂組成物、パターンの製造法及び電子部品
WO2006101199A1 (ja) * 2005-03-24 2006-09-28 Sumitomo Bakelite Company, Ltd. エリア実装型半導体装置並びにそれに用いるダイボンド用樹脂組成物、及び封止用樹脂組成物
JP2007214306A (ja) * 2006-02-09 2007-08-23 Denso Corp 半導体装置
JP2007250886A (ja) * 2006-03-16 2007-09-27 Toshiba Corp 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313365A (en) * 1992-06-30 1994-05-17 Motorola, Inc. Encapsulated electronic package
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
US6833287B1 (en) * 2003-06-16 2004-12-21 St Assembly Test Services Inc. System for semiconductor package with stacked dies
TWM266543U (en) * 2004-10-28 2005-06-01 Advanced Semiconductor Eng Multi-chip stack package
JP5080551B2 (ja) 2009-12-24 2012-11-21 ラピスセミコンダクタ株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001154365A (ja) * 1999-11-30 2001-06-08 Hitachi Chemical Dupont Microsystems Ltd 感光性樹脂組成物、パターンの製造法及び電子部品
WO2006101199A1 (ja) * 2005-03-24 2006-09-28 Sumitomo Bakelite Company, Ltd. エリア実装型半導体装置並びにそれに用いるダイボンド用樹脂組成物、及び封止用樹脂組成物
JP2007214306A (ja) * 2006-02-09 2007-08-23 Denso Corp 半導体装置
JP2007250886A (ja) * 2006-03-16 2007-09-27 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP5547132B2 (ja) 2014-07-09
US20120326339A1 (en) 2012-12-27
US8633602B2 (en) 2014-01-21

Similar Documents

Publication Publication Date Title
US8896111B2 (en) Semiconductor device and method for manufacturing the same
TWI656972B (zh) 脫模膜及密封體之製造方法
TWI303870B (en) Structure and mtehod for packaging a chip
US7947530B2 (en) Method of manufacturing wafer level package including coating and removing resin over the dicing lines
TW201545848A (zh) 半導體元件安裝用封裝件之製造方法及脫模膜
US20200203188A1 (en) Chip packaging method and package structure
JP5547132B2 (ja) 半導体装置、その製造方法及び製造装置
US20150035202A1 (en) Manufacturing method of molded article
CN101471307B (zh) 半导体封装体及其制造方法
US10128169B1 (en) Package with backside protective layer during molding to prevent mold flashing failure
JP6093163B2 (ja) 中空構造を有する装置の製造方法及び検査方法
US20140217613A1 (en) Integrated device and fabrication process thereof
JP2008078555A (ja) 半導体装置およびその製造方法
US9972509B2 (en) Anti-plasma adhesive tape and manufacturing method
US20200203296A1 (en) Chip packaging method and package structure
JP6266350B2 (ja) 電子部品およびその製造方法
JP2013153007A (ja) 電子部品およびその製造方法
US9806034B1 (en) Semiconductor device with protected sidewalls and methods of manufacturing thereof
CN103219296A (zh) 用于半导体封装的多功能膜及其制造方法
JP6422296B2 (ja) 電子部品およびその製造方法
TW202242052A (zh) 封裝製程覆膜及其使用方法
KR20080014302A (ko) 섬유 강화 폴리머를 사용하는 다이 부착 방법
KR101035209B1 (ko) 방열판을 포함하는 아이씨 카드의 충진제 플래쉬 방지방법
JP2006066486A (ja) 樹脂封止型
Xian et al. Dicing die attach challenges at multi die stack packages

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140514

R151 Written notification of patent or utility model registration

Ref document number: 5547132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350