CN101038891B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN101038891B
CN101038891B CN2007100883391A CN200710088339A CN101038891B CN 101038891 B CN101038891 B CN 101038891B CN 2007100883391 A CN2007100883391 A CN 2007100883391A CN 200710088339 A CN200710088339 A CN 200710088339A CN 101038891 B CN101038891 B CN 101038891B
Authority
CN
China
Prior art keywords
bond layer
semiconductor element
semiconductor
cutting
cutter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007100883391A
Other languages
English (en)
Other versions
CN101038891A (zh
Inventor
芳村淳
大久保忠宣
大西茂尊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101038891A publication Critical patent/CN101038891A/zh
Application granted granted Critical
Publication of CN101038891B publication Critical patent/CN101038891B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)

Abstract

在半导体晶片的背面层叠厚度超过25μm的粘接剂层和切割带。使用切入深度到达粘接剂层的第1刀具，一起切割半导体晶片和粘接剂层的一部分。使用切入深度到达切割带而且宽度小于第1刀具的第2刀具，一起切割粘接剂层和切割带的一部分。从切割带上拾取和粘接剂层一起将半导体晶片切割为单体的半导体元件，并粘接在其他半导体元件、电路基体材料等上。

Description

半导体装置的制造方法
对相关申请的交叉引用
本发明以在2006年3月16日提出申请的第2006-073141号日本专利申请为基础并对其主张优先权，并且该原专利申请的全部内容作为参考文献被包含于此。
技术领域
本发明涉及半导体装置的制造方法。
背景技术
为了实现半导体装置的小型化、高密度化安装等，在一个封装内层叠密封多个半导体元件的堆叠式多芯片封装正在得到应用。在堆叠式多芯片封装中，多个半导体元件夹着粘接剂层依次层叠在布线基板上。各个半导体元件的电极焊盘通过接合引线与布线基板的电极部电连接。通过利用密封树脂封装这种层叠体，构成堆叠式多芯片封装。
在堆叠式多芯片封装中，在层叠相同形状的各个半导体元件、下段侧大于上段侧的半导体元件等时，下段侧半导体元件的接合引线有可能与上段侧半导体元件接触。为此，防止因接合引线的接触产生绝缘不良、短路等非常重要。因此，将粘接半导体元件之间的粘接剂层的厚度加厚到50～150μm，通过将下段侧半导体元件的接合引线取入粘接剂层内，防止与上段侧半导体元件接触(参照日本专利特开2001-308262号公报、日本专利特开2004-072009号公报)。
在制作上段侧半导体元件时，依次在半导体晶片的背面粘贴粘接剂薄膜和切割带，然后对应元件区域将半导体晶片切割成为单体。单体半导体元件被从切割带上拾取，使用背面的粘接剂薄膜作为粘接剂层粘接在下段侧半导体元件上。在切割厚度小于等于85μm的薄型半导体晶片时，为了抑制半导体元件的切屑(崩刀)而适用分步切割(参照日本专利特开平5-74932号公报)。分步切割通过利用第1轴的切割刀具切割至半导体晶片的中途后，利用第2轴的切割刀具切入切割带来实施。
在使用厚度为10～25μm的普通粘接剂薄膜时，粘接剂薄膜不会给半导体晶片的切割带来不良影响。但是，在适用赋予了隔离功能的较厚的粘接剂薄膜时，粘接剂产生在切断时变形、有切屑混入、甚至由于切削热量(约80℃)而收缩的问题。这将成为半导体元件的拾取不良的原因。具体地讲，由于粘接剂薄膜收缩，在拾取时在半导体元件产生裂纹、破裂等，致使多个半导体元件被粘连着拾取，从而产生元件不良。
发明内容
本发明的一个方式涉及的层叠式半导体装置的制造方法，其特征在于，包括：在具有多个元件区域的半导体晶片的背面，依次层叠厚度超过25μm的粘接剂层和切割带的工序；第1切割工序，使用切入深度到达所述粘接剂层的第1刀具，对应所述多个元件区域和所述粘接剂层的一部分一起切割所述半导体晶片；第2切割工序，使用切入深度到达所述切割带而且宽度小于所述第1刀具的第2刀具，和所述切割带的一部分一起切割所述粘接剂层；从所述切割带上拾取在所述第1和第2切割工序中和所述粘接剂层一起切割所述半导体晶片从而单体化的半导体元件的工序；将所述拾取的半导体元件夹着形成于其背面的所述粘接剂层粘接在装置构成基体材料(device constructing base)上的工序。
本发明的其他方式涉及的层叠式半导体装置的制造方法，其特征在于，包括：在具有多个元件区域的半导体晶片的背面，依次层叠厚度超过25μm的粘接剂层和切割带的工序；第1切割工序，使用切入深度到达所述半导体晶片内部的第1刀具，对应所述多个元件区域切割所述半导体晶片的一部分；第2切割工序，使用切入深度到达所述粘接剂层而且宽度小于所述第1刀具的第2刀具，和所述粘接剂层的一部分一起切割所述半导体晶片；第3切割工序，使用切入深度到达所述切割带而且宽度小于所述第2刀具的第3刀具，和所述切割带的一部分一起切割所述粘接剂层；从所述切割带上拾取在所述第1、第2和第3切割工序中和所述粘接剂层一起将所述半导体晶片切割为单体的半导体元件的工序；将所述拾取的半导体元件夹着形成于其背面的所述粘接剂层粘接在装置构成基体材料(deviceconstructing base)上的工序。
附图说明
图1是表示利用实施方式的制造方法制造的半导体装置的结构的剖面图。
图2是表示图1所示半导体装置的变形例的剖面图。
图3A、图3B和图3C是表示第1实施方式的半导体装置的制造工序的剖面图。
图4是表示在第1实施方式中适用的粘接剂层的固化前常温弹性率和切割工序中的毛刺(毛口)长度的关系的一例的图。
图5A、图5B和图5C是表示第2实施方式的半导体装置的制造工序的剖面图。
具体实施方式
以下参照附图说明用于实施本发明的方式。图1是表示利用本发明的实施方式的制造方法制作的堆叠式多芯片结构的层叠式半导体装置的结构的剖面图。该图所示的层叠式半导体装置1具有安装元件用的电路基体材料2。电路基体材料2只要是具有半导体元件的安装部和电路部的基体材料既可。作为电路基体材料2，可以使用在绝缘基板、半导体基板等的表面和内部作为电路部形成布线网的布线基板，或者像引线框那样将元件安装部和电路部一体化的基板等。
图1所示的层叠式半导体装置1具有布线基板2作为安装元件用的电路基体材料。构成布线基板2的基板可以适用树脂基板、陶瓷基板、玻璃基板等绝缘基板，或者半导体基板等，包括各种材料的基板。作为适用树脂基板的布线基板，可以列举普通的多层覆铜层叠板(多层印刷布线板)等。在布线基板2的下表面侧设有焊锡凸块等外部连接端子3。
在布线基板2的上表面侧设有元件安装部2a。在元件安装部2a的周围设有通过布线网(未图示)与外部连接端子3电连接的连接焊盘4。连接焊盘4发挥连接部的作用，且成为引线接合部。在布线基板2的元件安装部2a上，夹着第1粘接剂层6粘接着第1半导体元件5。第1粘接剂层6一般使用芯片接合材料。设于第1半导体元件5的上表面侧的第1电极焊盘(电极部)5a，通过第1接合引线7与布线基板2的连接焊盘4电连接。
在第1半导体元件5上夹着第2粘接剂层9粘接着第2半导体元件8。第2半导体元件8例如具有与第1半导体元件5大致相同或比其大的形状。第2粘接剂层9的至少一部分在第2半导体元件8粘接时的加热温度(粘接时温度)下软化或熔融，将第1接合引线7中与第1半导体元件5的连接侧端部(元件侧端部)取入第2粘接剂层9内部，从而粘接第1半导体元件5和第2半导体元件8。
第1接合引线7的元件侧端部被埋入第2粘接剂层9内。在图1所示的层叠式半导体装置1中，第1接合引线7基于第2粘接剂层9的厚度从第2半导体元件8的下表面离开。由此，可以抑制由于第1接合引线7和第2半导体元件8的接触而产生绝缘不良、短路等。第2粘接剂层9还具有作为隔离层的作用，为了实现该作用，第2粘接剂层9适用厚度超过25μm的绝缘树脂层。
如果第2粘接剂层9的厚度小于等于25μm，则第1接合引线7有可能与第2半导体元件8接触，容易产生绝缘不良、短路等。虽然也与第1接合引线7的直径有关，但优选第2粘接剂层9的厚度大于等于50μm，更优选大于等于70μm。作为第1接合引线7的直径为25μm时的具体示例，可以列举厚度为75μm、85μm等的粘接剂层9。如果第2粘接剂层9的厚度过厚，将妨碍层叠式半导体装置1变薄，所以优选第2粘接剂层9的厚度小于等于150μm。
优选在粘接时良好地取入第1接合引线7的一部分后，第2粘接剂层9在粘接时温度下的粘度(粘接时粘度)大于等于1kPa·s小于100kPa·s。如果第2粘接剂层9的粘接时粘度小于1kPa·s则过软，粘接剂有可能从元件端面溢出。如果第2粘接剂层9的粘接时粘度大于等于100kPa·s，则有可能使第1接合引线7产生变形、连接不良等。因此，更优选第2粘接剂层9的粘接时粘度在1～50kPa·s的范围内，最优选在1～20kPa·s的范围内。
图1所示基于第2粘接剂层9的厚度抑制第1接合引线7和第2半导体元件8的接触。也可以适用图2所示的第2粘接剂层9，其层叠了在第2半导体元件8的粘接时温度下软化或熔融的第1树脂层9a和在第2半导体元件8的粘接时温度下维持层形状的第2树脂层9b。第1和第2树脂层9a、9b均利用绝缘树脂构成。第1树脂层9a形成于第1半导体元件5侧，作为第2半导体元件8的粘接层发挥作用。第2树脂层9b形成于第2半导体元件8侧，作为防止第1接合引线7和第2半导体元件8接触的绝缘层发挥作用。
第1接合引线7的元件侧端部被埋入第1树脂层(粘接层)9a内。通过在第2半导体元件8侧形成在第2半导体元件8的粘接时温度下维持层形状的第2树脂层(绝缘层)9b，可以更加可靠地防止因第1接合引线7和第2半导体元件8的接触而产生绝缘不良、短路等。第1半导体元件5和第2半导体元件8自身可以通过第1树脂层9a实现良好的粘接。双层结构的粘接剂层9例如通过层叠粘接时粘度不同的树脂片、或依次涂覆绝缘树脂组合物而形成。
在具有双层结构的粘接剂层9中，优选第2树脂层(绝缘层)9b的粘接时粘度大于等于100kPa·s。如果第2树脂层9b的粘接时粘度小于100kPa·s，则不能充分发挥防止第1接合引线7接触的作用。所以更优选第2树脂层9b的粘接时粘度大于等于200kPa·s。但是，如果粘度过大，则有损作为粘接剂层的作用，所以优选第2树脂层9b的粘接时粘度小于等于1000kPa·s。第1树脂层(粘接层)9a的粘接时粘度如上面所述，优选大于等于1kPa·s小于100kPa·s。
第2粘接剂层9通过预先在半导体晶片的背面粘贴粘接剂片或者涂覆粘接剂树脂组合物后将其与半导体晶片一起切割而形成。在适用双层结构的粘接剂层9时，例如，层叠在粘接时温度下维持层形状的绝缘树脂片(粘接时粘度大于等于100kPa·s的第2树脂片)、和粘接剂片(粘接时粘度大于等于1kPa·s小于100kPa·s的第1树脂片)，将其粘贴在半导体晶片的背面。通过使涂覆相同绝缘树脂组合物时的层形成时的干燥温度、干燥时间等不同，也能够获得第1树脂层(粘接层)9a和第2树脂层(绝缘层)9b的双层结构的粘接剂片、粘接剂层9等。
在将第2粘接剂层9(在双层结构时也包括绝缘层9b)与半导体晶片一起切割时，优选第2粘接剂层9的固化前的常温弹性率在100～3000MPa的范围内。通过适用这种第2粘接剂层9，能够以良好的再现性抑制后述的切割工序中的半导体晶片的切屑。也可以将第2粘接剂层9冷却切割时的弹性率调整在100～3000MPa的范围内。无论哪种情况，都可以通过将第2粘接剂层9的切割时的弹性率设在100～3000MPa的范围内，抑制半导体晶片的切屑。
构成第2粘接剂层9的绝缘树脂例如使用环氧树脂那样的热固化性树脂。热固化性树脂的粘接时粘度和固化前的常温弹性率，可以利用热固化性树脂的组分(树脂组分、填充物等的添加物组分)、粘接工序中的加热温度等进行调整。在适用双层结构的粘接剂层9时，绝缘层9b也可以利用与粘接层9a相同或不同的绝缘树脂构成。作为绝缘层9b的构成材料，可以列举环氧树脂、聚酰亚胺树脂、硅树脂、丙烯树脂等热固化性树脂，使用粘接时温度下的粘度大于粘接层9a的绝缘树脂。
夹着第2粘接剂层9粘接在第1半导体元件5上的第2半导体元件8，具有第2电极焊盘(电极部)8a。第2电极焊盘8a通过第2接合引线10与布线基板2的连接焊盘4电连接。层叠在布线基板2上的第1和第2半导体元件5、8，例如被利用环氧树脂那样的密封树脂11密封着。利用这些各个构成要素构成堆叠式多芯片封装结构的层叠式半导体装置1。
在图1和图2中说明了层叠两个半导体元件5、8的结构，但半导体元件的层叠数量不限于此。半导体元件的层叠数量也可以是三层或三层以上。另外，层叠式半导体装置的方式不限于上述的堆叠式多芯片封装，也可以是使用引线框作为元件安装用电路基体材料2的半导体封装(TSOP等)。
该实施方式的层叠式半导体装置1按照以下所述制造。首先，使用第1粘接剂层6将第1半导体元件5粘接在布线基板2上。然后，实施引线接合工序，利用第1接合引线7使布线基板2的连接焊盘4和第1半导体元件5的电极焊盘5a电连接。使用第2粘接剂层9将第2半导体元件8粘接在第1半导体元件5上。关于第1实施方式的第2半导体元件8的形成工序和粘接工序，参照图3A～图3C进行具体说明。
在实施第2半导体元件8的粘接工序时，在第2半导体元件8的背面形成第2粘接剂层9。第2粘接剂层9作为粘接剂片的粘贴层、粘接剂树脂组合物的涂覆层等，预先形成在第2半导体元件8的分割之前的半导体晶片的背面上。如图3A所示，在具有相当于第2半导体元件8的多个元件区域的半导体晶片21的背面，通过粘贴粘接剂片或者涂覆粘接剂树脂组合物，来形成将要成为第2粘接剂层9的粘接剂层22。另外，在该状态下将粘接剂层22粘贴在切割带23上。
这样，在半导体晶片21的背面依次层叠粘接剂层22和切割带23。切割带23和粘接剂层22的粘接使用例如含有厚约1～30μm的紫外线固化型树脂层的粘接层24。含有紫外线固化型树脂层的粘接层24可以在切割(刀具切割)工序之前预先固化，但未必局限于此。根据粘接剂层22和切割带23的组合，也可以省略粘接层24自身。
然后，对应各个元件区域一起切割粘接剂层22和半导体晶片21，制造具有已单体化的第2粘接剂层9的第2半导体元件8。此处，半导体晶片21的切割使用双轴结构的刀具切割装置.双轴结构的刀具切割装置构成为使分别安装在两个旋转轴上的两个刀具按照同一轨迹行进。先行的第1轴的刀具使用切入深度到达粘接剂层22的一部分的金刚石刀具等。后方的第2轴的刀具使用切入深度到达切割带23的一部分的金刚石刀具等。
如图3B所示，利用第1轴的刀具25一起切割半导体晶片21和粘接剂层22的一部分。第1轴的刀具25将半导体晶片21切割为单体，并且只切割粘接剂层22的一部分。在采用第1轴的刀具25的第1切割工序中，粘接剂层22未被完全切割，其一部分仍处于未切割状态。第1切割工序中的粘接剂层22的未切割部(剩余部)的厚度依赖于粘接剂层22的原厚度、硬度等(切割时的常温弹性率)，半导体晶片21的厚度、及其偏差等，但是优选小于等于20μm。更优选粘接剂层22的剩余部的厚度大于等于3μm小于等于20μm。
然后，如图3C所示，利用第2轴的刀具26一起切割粘接剂层22和切割带23的一部分。第2轴安装了宽度(刀刃厚度)小于第1轴的刀具25的刀具26，以便可以在第1轴的刀具25的切割痕迹内侧跟随。第2轴的刀具26将粘接剂层22切割为单体，并且切割切割带23的一部分。在采用第2轴的刀具26的第2切割工序中，通过切割切割带23的一部分，已单体化的第2半导体元件8维持仍保持在切割带23上的状态。仍保持在切割带23上的第2半导体元件8在该状态下被输送到拾取工序。
利用第1轴的刀具25切割到粘接剂层22的一部分，再利用第2轴的刀具26将其与切割带23的一部分一起切割，由此在适用了厚度超过25μm的粘接剂层22时，也能够将粘接剂层22完好地分割为单体。在以往的分步切割中，产生切割时的变形、切割屑的混入、由于切削热量等造成的粘接剂层收缩这些切割不良，但是根据本实施方式，可以抑制切割不良的产生。因此，可以抑制后面的拾取工序中产生第2半导体元件8的拾取不良、元件不良等。
组合了采用第1轴的刀具25的第1工序和采用第2轴的刀具26的第2工序的切割工序，在适用厚度超过25μm的粘接剂层22时可以有效发挥作用。特别是在粘接剂层22的厚度超过50μm时、甚至超过70μm时，在以往的切割工序中粘接剂层22容易产生熔敷不良等，所以第1实施方式的切割工序比较有效。第1实施方式的切割工序也可以适用于厚度小于等于25μm的粘接剂层，但在以往的切割工序中也能够不产生熔敷不良地进行切割，所以利用第1轴的刀具25切割到粘接剂层22的一部分的必要性降低。在粘接剂层22具有绝缘层9a和粘接层9b的双层结构时，粘接剂层22的厚度表示绝缘层9a和粘接层9b的合计厚度。
在第1实施方式中，利用第1轴的刀具25将半导体晶片21切割为单体。在只利用第1轴的刀具25切割厚度小于等于85μm的较薄的半导体晶片21时，在切割时有会较易产生切屑。针对这一点，使用固化前的常温弹性率(切割时的弹性率)在100～3000MPa范围内的粘接剂层22比较有效。关于粘接剂层22的切割时的弹性率，通过在切割时进行冷却，可以抑制在100～3000MPa的范围内。
如果采用切割时的弹性率大于等于100MPa的粘接剂层22，在利用第1轴的刀具25从半导体晶片21连续切割粘接剂层22的一部分时，粘接剂层22的硬度抵挡第1轴的刀具25，从而可以抑制半导体晶片21产生切屑。但是，如果粘接剂层22过硬，则第1轴的刀具25的切割效率降低，作为粘接剂的功能降低，所以优选粘接剂层22的切割时的弹性率小于等于3000MPa。
图4表示粘接剂层22的常温弹性率和已单体化半导体元件的元件端部的毛刺长度的关系的一例。如图4所示，通过控制粘接剂层22的切割时的弹性率，可以抑制切屑和因其产生的毛刺。如果粘接剂层22的弹性率超过3000MPa，则作为粘接剂层22的功能降低。因此，更优选粘接剂层22的常温弹性率在500～1200MPa的范围内。
然后，使用吸附爪等从切割带23上拾取已单体化的第2半导体元件(8)。在第2半导体元件8的背面形成有已单体化的第2粘接剂层9。第2粘接剂层9能够利用上述的双轴结构的刀具切割装置可靠地单体化，所以能够抑制因第2粘接剂层9的切割不良而产生拾取不良、元件不良等。即，可以稳定地拾取背面形成有第2粘接剂层9的第2半导体元件8，所以能够提高拾取工序的成品率、可靠性等。
被从切割带23上拾取的第2半导体元件8，夹着背面的第2粘接剂层9粘接在第1半导体元件5上。此处，主要叙述将第2半导体元件8粘接在第1半导体元件5上的情况。通过切割工序单体化的半导体元件也可以粘接在布线基板、引线框等电路基体材料上。第1实施方式的切割工序适用于使用了厚度超过25μm的粘接剂层的半导体晶片。切割后的半导体元件可以利用背面的粘接剂层，粘接在其他半导体元件、包括电路基体材料等的半导体装置的构成基体材料(装置构成基体材料)上。
第2半导体元件8的粘接工序按照下面所述实施。粘接了第1半导体元件5的布线基板2被放置在安装载物台上。背面侧形成有第2粘接剂层9的第2半导体元件8被保持在吸附爪等安装工具上。将保持在安装工具上的第2半导体元件8的位置对准第1半导体元件5后使其下降，将第2粘接剂层9按压在第1半导体元件5上。此时，使用安装载物台和安装工具至少一方加热第2粘接剂层9。
第2粘接剂层9具有可以在其内部埋入第1接合引线7的元件侧端部的厚度，而且具有基于粘接时粘度(大于等于1kPa·s小于100kPa·s)保持第1和第2半导体元件5、8之间的间隔的作用。由此，抑制第1接合引线7与第2半导体元件8接触。在这种状态下，继续加热第2粘接剂层9使其热固化，从而可以抑制第1接合引线7与第2半导体元件8接触，同时在第1半导体元件5上层叠与其相同或比其大的第2半导体元件8。
在第2半导体元件8的下表面设置绝缘层9b时，使第1接合引线7积极抵接绝缘层9b，从而可以使第1接合引线7在布线基板2侧变形。由此，可以实现一并做到更薄型化和提高了可靠性的堆叠式多芯片封装结构的半导体装置1。第1半导体元件5和第2半导体元件8之间的距离，可以通过在第1半导体元件5的不用于连接的电极焊盘(非接触焊盘)上形成包括金属材料、树脂材料等的间柱凸块来保持。
然后，对第2半导体元件8实施引线接合工序，利用第2接合引线10使布线基板2的连接焊盘4和第2半导体元件8的电极焊盘8a电连接。另外，利用密封树脂11将第1和第2半导体元件5、8与第1和第2接合引线7、10等一起封装，由此制造图1和图2所示的层叠式半导体装置1。
在第1实施方式的制造方法中，可以提高第2半导体元件8的切割成品率、拾取成功率等，所以能够高效率且高成品率地制造层叠式半导体装置1。
表1表示变更半导体晶片的切割条件时的拾取成功率和切屑量(最大切屑长度)的测定结果。表1所示的各个示例，在厚度为60μm的半导体晶片的背面粘接厚度为85μm的粘接剂层和厚度为100μm的切割带(DC带)，使用双轴结构的刀具切割装置将其切割。粘接剂层和切割带的粘接使用厚度为10μm的紫外线固化型粘接层。第1轴的刀具使用粒度为#4000、刀刃厚度为30μm的金刚石刀具。第2轴的刀具使用粒度为#3500、刀刃厚度为25μm的金刚石刀具。
在实施例1中，使用常温弹性率为1000MPa的粘接剂，利用第1轴的刀具将其切割为剩余厚度10μm，利用第2轴的刀具将其切割为单体。实施例2设定为使使用第1轴的刀具时的粘接剂层的剩余厚度为65μm。在实施例3中，使用常温弹性率为100MPa的粘接剂，在切割时将其冷却为弹性率500MPa，除此以外的条件与实施例1相同，进行了切割。实施例4在切割时不冷却，除此以外的条件与实施例3相同。在比较例1中，把第1轴的刀具的切入深度设在半导体晶片的厚度之内，利用第2轴的刀具将其与粘接剂层一起切割为单体。在比较例2中，只使用第1轴的刀具进行了切割。
表1
Figure S07188339120070326D000111
Figure S07188339120070326D000121
根据表1可知，实施例1～4的各个切割工序与比较例1～2相比，拾取成功率提高。由于具有使用第1轴的刀具时的粘接剂层的剩余厚度过厚时拾取成功率略微降低的趋势，所以优选粘接剂层的剩余厚度小于等于20μm。但是，如果粘接剂层的剩余厚度的设定值过小，则切割工序的稳定性降低，所以优选粘接剂层的剩余厚度大于等于3μm。由于具有粘接剂层的常温弹性率过低时切屑量增大的趋势，所以优选粘接剂层的常温弹性率在100～3000MPa的范围内。粘接剂层的弹性率在切割时进行冷却控制，也能够发挥相同的效果。
下面，参照图5A～图5C说明第2实施方式的半导体装置的制造工序。第2实施方式的半导体装置的制造方法与第1实施方式相同，适用于图1和图2所示的层叠式半导体装置1的制造工序中的第2半导体元件8的形成工序和粘接工序。但是，第2实施方式的制造方法不限于此，也可以适用于包括下述工序的各种半导体装置的制造工序，即，一起切割厚度超过25μm的粘接剂层和半导体晶片的工序，和将在切割工序单体化的半导体元件粘接在其他半导体元件、电路基体材料等装置构成基体材料上的工序。
在第2实施方式的制造工序中，第1半导体元件5 的粘接工序、引线接合工序等与第1实施方式相同，在半导体晶片21的背面依次层叠粘接剂层22和切割带23的工序也相同。如第1实施方式中所述，在具有相当于第2半导体元件8的多个元件区域的半导体晶片21的背面，粘贴粘接剂片或者涂覆粘接剂树脂组合物，由此形成粘接剂层22。另外，在该状态下粘贴在切割带23上。
然后，对应各个元件区域一起切割粘接剂层22和半导体晶片21，制造具有已单体化的第2粘接剂层9的第2半导体元件8。此处，半导体晶片21的切割使用三轴结构的刀具切割装置。先行的第1轴的刀具使用切入深度小于半导体晶片21的厚度的金刚石刀具等。中间第2轴的刀具使用切入深度到达粘接剂层22的一部分的金刚石刀具等。后方的第3轴的刀具使用切入深度到达切割带23的一部分的金刚石刀具等。
在第2实施方式的切割工序中，首先如图5A所示，利用第1轴的刀具31切割半导体晶片21的一部分。第1轴的刀具31只切割半导体晶片21的一部分。在采用第1轴的刀具31的第1切割工序中，半导体晶片21未被完全切割，其一部分仍保留未切割状态。第1切割工序中的半导体晶片21的未切割部(剩余部)的厚度依赖于半导体晶片21的厚度等，但是优选小于等于10μm。更优选半导体晶片21的未切割部的厚度大于等于1μm小于等于10μm。
然后，如图5B所示，利用第2轴的刀具32一起切割半导体晶片21和粘接剂层22的一部分。第2轴安装了宽度(刀刃厚度)小于等于第1轴的刀具31的刀具32，以便可以在第1轴的刀具31的切割痕迹内侧跟随。第2轴的刀具32将半导体晶片21切割为单体，并且只切割粘接剂层22的一部分。在采用第2轴的刀具32的第2切割工序中，粘接剂层22未被完全切割，其一部分仍保留未切割状态。第2切割工序中的粘接剂层22的未切割部(剩余部)的厚度依赖于粘接剂层22的原厚度、切割时的常温弹性率等，但是优选小于等于20μm。更优选粘接剂层22的未切割部的厚度大于等于3μm小于等于20μm。
如图5C所示，利用第3轴的刀具33一起切割粘接剂层22和切割带23的一部分。第3轴安装了宽度(刀刃厚度)小于等于第2轴的刀具32的刀具33，以便可以在第1轴和第2轴的刀具31、32的切割痕迹内侧跟随。第3轴的刀具33将粘接剂层22切割为单体，并且切割切割带23的一部分。在第3切割工序中只切割切割带23的一部分，由此已单体化的第2半导体元件8维持仍保持在切割带23上的状态，并在该状态下被输送到拾取工序。
如上所述，利用第1轴的刀具31只切割半导体晶片21的一部分，并且利用第2轴的刀具32将半导体晶片21切割为单体，一起切割到粘接剂层22的一部分，再利用第3轴的刀具33将其与切割带23的一部分一起切割为单体，由此在适用了例如厚度超过25μm的粘接剂层22时，也能够可靠地使粘接剂层22成为单体。另外，可以抑制半导体晶片21的切屑。因此，可以抑制产生粘接剂层22的切割不良，抑制产生拾取不良、元件不良等。
使用了三轴结构的刀具切割装置的切割工序，在适用厚度超过25μm的粘接剂层22时可以有效发挥作用。特别是在粘接剂层22的厚度超过50μm时、甚至超过70μm时，在以往的切割工序中粘接剂层22容易产生熔敷不良等，所以第2实施方式的切割工序比较有效。粘接剂层22的常温弹性率(切割时的弹性率)进行与第1实施方式相同的控制比较有效，但不限于此。通过利用第1轴的刀具31和第2轴的刀具32依次切割半导体晶片21，可以抑制切屑的产生。因此，也可以适用固化前的常温弹性率小于等于100MPa的粘接剂层22。
然后，与第1实施方式相同，通过实施第2半导体元件8的拾取工序、向第1半导体元件5上的粘接工序、与第2半导体元件8的引线接合工序、使用密封树脂11的密封工序等，来制造图1和图2所示的层叠式半导体装置1。第2半导体元件8在第1半导体元件5上的粘接工序与第1实施方式相同，将接合引线7的一部分取入第2粘接剂层9内并安装。第2粘接剂层9也可以是绝缘层9a和粘接层9b的双层结构。
根据第2实施方式的制造方法，可以提高第2半导体元件8的切割成品率和拾取成功率。因此，可以高效率且高成品率地制造层叠式半导体装置1。另外，利用第1轴的刀具抑制半导体元件的切屑，所以能够减少对粘接剂层的制约。但是，切割效率、切割精度等是双轴结构的刀具切割装置较高，从这一点考虑，第1实施方式比第2实施方式有利。
另外，本发明不限于上述的各个实施方式，也可以适用于层叠多个半导体元件并安装在电路基体材料上的各种层叠式半导体装置的制造工序，以及包括使用厚度超过25μm的粘接剂层将半导体元件粘接在其他半导体元件和电路基体材料等装置构成基体材料上的工序的半导体装置的制造工序。这样的半导体装置的制造方法也包含于本发明中。并且，本发明的实施方式可以在本发明的技术构思范围内进行扩展或变更，这种扩展、变更后的实施方式也包含于本发明的技术范围中。

Claims (20)

1.一种半导体装置的制造方法，其特征在于，包括：
在具有多个元件区域的半导体晶片的背面，依次层叠厚度超过25μm的粘接剂层和切割带的工序；
第1切割工序，使用切入深度到达所述粘接剂层的第1刀具，对应所述多个元件区域和所述粘接剂层的一部分一起切割所述半导体晶片；
第2切割工序，使用切入深度到达所述切割带而且宽度小于所述第1刀具的第2刀具，和所述切割带的一部分一起切割所述粘接剂层；
从所述切割带上拾取在所述第1和第2切割工序中和所述粘接剂层一起切割所述半导体晶片从而单体化的半导体元件的工序；
将所述拾取的半导体元件夹着形成于其背面的所述粘接剂层粘接在装置构成基体材料上的工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述粘接剂层具有大于等于100MPa小于等于3000MPa的范围内的常温弹性率。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，在切割时冷却所述粘接剂层，以使所述粘接剂层的切割时的弹性率在大于等于100MPa小于等于3000MPa的范围内。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述粘接剂层的厚度在大于等于50μm小于等于150μm的范围内。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于，使所述第1刀具对所述粘接剂层的未切割部的厚度在小于等于20μm的范围内。
6.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述装置构成基体材料是电路基体材料或其他半导体元件。
7.根据权利要求1所述的半导体装置的制造方法，其特征在于，进一步包括：
在电路基体材料上粘接第1半导体元件作为所述装置构成基体材料的工序；
使所述电路基体材料的连接部和所述第1半导体元件的电极部通过第1接合引线电连接的工序；
在所述第1半导体元件上夹着所述粘接剂层粘接作为第2半导体元件的所述半导体元件的工序。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于，将所述第1接合引线的与所述第1半导体元件的连接侧端部埋入所述粘接剂层内。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于，所述粘接剂层具有在所述第2半导体元件的粘接时温度下软化或熔融的绝缘树脂层，基于所述粘接剂层的厚度使所述第1接合引线离开所述第2半导体元件的下表面。
10.根据权利要求8所述的半导体装置的制造方法，其特征在于，所述粘接剂层具有：配置在所述第1半导体元件侧，在所述第2半导体元件的粘接时温度下软化或熔融的第1绝缘树脂层；和配置在所述第2半导体元件侧，在所述第2半导体元件的粘接时温度下维持层形状的第2绝缘树脂层；其中，将所述第1接合引线的所述端部埋入所述第1绝缘树脂层内。
11.一种半导体装置的制造方法，其特征在于，包括：
在具有多个元件区域的半导体晶片的背面，依次层叠厚度超过25μm的粘接剂层和切割带的工序；
第1切割工序，使用切入深度到达所述半导体晶片内部的第1刀具，对应所述多个元件区域切割所述半导体晶片的一部分；
第2切割工序，使用切入深度到达所述粘接剂层而且宽度小于所述第1刀具的第2刀具，和所述粘接剂层的一部分一起切割所述半导体晶片；
第3切割工序，使用切入深度到达所述切割带而且宽度小于所述第2刀具的第3刀具，和所述切割带的一部分一起切割所述粘接剂层；
从所述切割带上拾取在所述第1、第2和第3切割工序中和所述粘接剂层一起将所述半导体晶片切割为单体的半导体元件的工序；
将所述拾取的半导体元件夹着形成于其背面的所述粘接剂层粘接在装置构成基体材料上的工序。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于，所述粘接剂层具有大于等于100MPa小于等于3000MPa的范围内的常温弹性率。
13.根据权利要求11所述的半导体装置的制造方法，其特征在于，所述粘接剂层的厚度在大于等于50μm小于等于150μm的范围内。
14.根据权利要求11所述的半导体装置的制造方法，其特征在于，使基于所述第1刀具的所述半导体晶片的未切割部的厚度在小于等于10μm的范围内。
15.根据权利要求11所述的半导体装置的制造方法，其特征在于，使所述第2刀具对所述粘接剂层的未切割部的厚度在小于等于20μm的范围内。
16.根据权利要求11所述的半导体装置的制造方法，其特征在于，所述装置构成基体材料是电路基体材料或其他半导体元件。
17.根据权利要求11所述的半导体装置的制造方法，其特征在于，进一步包括：
在电路基体材料上粘接第1半导体元件作为所述装置构成基体材料的工序；
使所述电路基体材料的连接部和所述第1半导体元件的电极部通过第1接合引线电连接的工序；
在所述第1半导体元件上夹着所述粘接剂层粘接作为第2半导体元件的所述半导体元件的工序。
18.根据权利要求17所述的半导体装置的制造方法，其特征在于，将所述第1接合引线的与所述第1半导体元件的连接侧端部埋入所述粘接剂层内。
19.根据权利要求18所述的半导体装置的制造方法，其特征在于，所述粘接剂层具有在所述第2半导体元件的粘接时温度下软化或熔融的绝缘树脂层，基于所述粘接剂层的厚度使所述第1接合引线离开所述第2半导体元件的下表面。
20.根据权利要求18所述的半导体装置的制造方法，其特征在于，所述粘接剂层具有：配置在所述第1半导体元件侧，在所述第2半导体元件的粘接时温度下软化或熔融的第1绝缘树脂层；和配置在所述第2半导体元件侧，在所述第2半导体元件的粘接时温度下维持层形状的第2绝缘树脂层；其中，将所述第1接合引线的所述端部埋入所述第1绝缘树脂层内。
CN2007100883391A 2006-03-16 2007-03-16 半导体装置的制造方法 Active CN101038891B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006073141A JP4719042B2 (ja) 2006-03-16 2006-03-16 半導体装置の製造方法
JP073141/2006 2006-03-16

Publications (2)

Publication Number Publication Date
CN101038891A CN101038891A (zh) 2007-09-19
CN101038891B true CN101038891B (zh) 2010-08-25

Family

ID=38518374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100883391A Active CN101038891B (zh) 2006-03-16 2007-03-16 半导体装置的制造方法

Country Status (5)

Country Link
US (2) US7736999B2 (zh)
JP (1) JP4719042B2 (zh)
KR (1) KR100870288B1 (zh)
CN (1) CN101038891B (zh)
TW (1) TW200739755A (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4719042B2 (ja) * 2006-03-16 2011-07-06 株式会社東芝 半導体装置の製造方法
CN102148179B (zh) * 2006-06-23 2012-05-30 日立化成工业株式会社 粘结薄膜的使用方法
KR100809701B1 (ko) * 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
JP5122893B2 (ja) * 2007-09-14 2013-01-16 株式会社ディスコ デバイスの製造方法
KR101047923B1 (ko) * 2007-12-27 2011-07-08 주식회사 엘지화학 버 특성 및 신뢰성이 우수한 다이싱 다이 본딩 필름 및반도체 장치
JP5356791B2 (ja) * 2008-12-11 2013-12-04 株式会社ディスコ 積層製品の製造方法
JP2011060807A (ja) * 2009-09-07 2011-03-24 Renesas Electronics Corp 導電性接合層付き半導体チップ及びその製造方法、並びに半導体装置の製造方法
JP5453032B2 (ja) * 2009-09-28 2014-03-26 積水化学工業株式会社 接着剤層付き半導体チップの製造方法
CN102598339A (zh) * 2009-10-29 2012-07-18 住友化学株式会社 有机薄膜太阳能电池模块的制造方法
JP5771969B2 (ja) * 2010-01-21 2015-09-02 日立化成株式会社 半導体ウェハ加工用接着フィルム
JP5333368B2 (ja) * 2010-07-13 2013-11-06 株式会社豊田自動織機 放熱部材付き半導体装置
JP5781794B2 (ja) * 2011-03-11 2015-09-24 積水化学工業株式会社 接着剤層付き半導体チップ及び半導体装置の製造方法
US20120275088A1 (en) * 2011-04-27 2012-11-01 Huang Wayne W Multi-layer adhesive assemblies for electronic devices
US8647966B2 (en) * 2011-06-09 2014-02-11 National Semiconductor Corporation Method and apparatus for dicing die attach film on a semiconductor wafer
JP5547132B2 (ja) * 2011-06-24 2014-07-09 株式会社東芝 半導体装置、その製造方法及び製造装置
JP2013069814A (ja) * 2011-09-21 2013-04-18 Renesas Electronics Corp 半導体装置の製造方法
FR2980996B1 (fr) * 2011-10-05 2013-12-27 Commissariat Energie Atomique Procede de realisation d'une operation mecanique dans une structure comportant deux couches de rigidites differentes
JP5918664B2 (ja) * 2012-09-10 2016-05-18 株式会社東芝 積層型半導体装置の製造方法
CN103050771B (zh) * 2012-12-28 2016-03-02 东莞市康庄电路有限公司 小额支付手机天线手撕位的加工治具
JP2015005636A (ja) * 2013-06-21 2015-01-08 日東電工株式会社 ダイシング・ダイボンディングフィルム
JP6504750B2 (ja) * 2014-05-07 2019-04-24 株式会社ディスコ ウェーハの加工方法
US10181460B2 (en) 2015-03-30 2019-01-15 Toray Engineering Co., Ltd. Method for manufacturing semiconductor device, semiconductor mounting device, and memory device manufactured by method for manufacturing semiconductor device
JP7096766B2 (ja) * 2016-08-31 2022-07-06 リンテック株式会社 半導体装置の製造方法
US10535554B2 (en) * 2016-12-14 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor die having edge with multiple gradients and method for forming the same
JP2019050338A (ja) * 2017-09-12 2019-03-28 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法、撮像装置、並びに電子機器
JP2019149472A (ja) * 2018-02-27 2019-09-05 株式会社東芝 半導体装置及びダイシング方法
JP2021044435A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574932A (ja) 1991-09-17 1993-03-26 Fujitsu Ltd 半導体ウエハのダイシング方法
JP3195236B2 (ja) * 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ，半導体装置及び製造方法
JP2001308262A (ja) 2000-04-26 2001-11-02 Mitsubishi Electric Corp 樹脂封止ｂｇａ型半導体装置
JP2001345287A (ja) * 2000-05-31 2001-12-14 Hitachi Ltd 半導体装置の製造方法
JP2003031526A (ja) 2001-07-16 2003-01-31 Mitsumi Electric Co Ltd モジュールの製造方法及びモジュール
JP3760378B2 (ja) * 2001-09-14 2006-03-29 株式会社村田製作所 端面反射型表面波装置及びその製造方法
JP2003158096A (ja) 2001-11-26 2003-05-30 Hitachi Ltd 半導体装置の製造方法
WO2003056613A1 (en) * 2001-12-25 2003-07-10 Hitachi, Ltd. Semiconductor device and method for fabricating the same
JP3912223B2 (ja) 2002-08-09 2007-05-09 富士通株式会社 半導体装置及びその製造方法
JP4123027B2 (ja) 2003-03-31 2008-07-23 セイコーエプソン株式会社 半導体装置の製造方法
JP4383768B2 (ja) * 2003-04-23 2009-12-16 スリーエム イノベイティブ プロパティズ カンパニー 封止用フィルム接着剤、封止用フィルム積層体及び封止方法
TWI318649B (en) * 2003-06-06 2009-12-21 Hitachi Chemical Co Ltd Sticking sheep, connecting sheet unified with dicing tape,and fabricating method of semiconductor device
JP2005142399A (ja) 2003-11-07 2005-06-02 Tokyo Seimitsu Co Ltd ダイシング方法
JP2005243947A (ja) 2004-02-26 2005-09-08 Sumitomo Electric Ind Ltd 半導体装置の製造方法、及び半導体装置
US20050205981A1 (en) 2004-03-18 2005-09-22 Kabushiki Kaisha Toshiba Stacked electronic part
TWI294904B (en) * 2004-05-11 2008-03-21 Hitachi Chemical Co Ltd Adhesive film, lead frame with adhesive film, and semiconductor device using same
CN101295710B (zh) 2004-05-20 2011-04-06 株式会社东芝 半导体器件
US7629695B2 (en) 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
JP4677758B2 (ja) * 2004-10-14 2011-04-27 日立化成工業株式会社 ダイボンドダイシングシート及びその製造方法、並びに、半導体装置の製造方法
TW200727446A (en) 2005-03-28 2007-07-16 Toshiba Kk Stack type semiconductor device manufacturing method and stack type electronic component manufacturing method
JP4719042B2 (ja) * 2006-03-16 2011-07-06 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
TW200739755A (en) 2007-10-16
US20070218586A1 (en) 2007-09-20
TWI340415B (zh) 2011-04-11
US7736999B2 (en) 2010-06-15
KR20070094495A (ko) 2007-09-20
US20100207252A1 (en) 2010-08-19
CN101038891A (zh) 2007-09-19
JP4719042B2 (ja) 2011-07-06
JP2007250886A (ja) 2007-09-27
US8039364B2 (en) 2011-10-18
KR100870288B1 (ko) 2008-11-25

Similar Documents

Publication Publication Date Title
CN101038891B (zh) 半导体装置的制造方法
TWI501378B (zh) 積層型半導體裝置及其製造方法
KR100923596B1 (ko) 적층형 반도체 장치
CN104428890B (zh) 半导体装置及其制造方法
KR100333384B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조방법
CN103022021A (zh) 半导体装置及其制造方法
US9029199B2 (en) Method for manufacturing semiconductor device
US20150262975A1 (en) Manufacturing method of semiconductor device and semiconductor device
US20050140023A1 (en) Method of manufacturing a semiconductor device
CN100440464C (zh) 层叠型半导体器件以及层叠型电子部件的制造方法
JP4621595B2 (ja) 半導体装置の製造方法
TWI382521B (zh) Semiconductor device manufacturing method and semiconductor device
CN104022117A (zh) 半导体装置及其制造方法
JP2010016291A (ja) 配線基板及び半導体装置の製造方法
JP2000260817A (ja) 半導体装置およびその製造方法
JP2000114280A (ja) 接着材フィルムおよびそれを用いた半導体装置
JP2004063936A (ja) 面実装構造体の形成方法、面実装構造体、および封止樹脂フィルム
JP5571045B2 (ja) 積層型半導体装置
TWI240392B (en) Process for packaging and stacking multiple chips with the same size
JP2004349281A (ja) モジュール基板の製造方法
TW200531229A (en) Substrate strip for flip chip package
JP2008053505A (ja) 半導体装置
KR20050059710A (ko) 반도체패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170807

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220105

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.