JP5781794B2 - 接着剤層付き半導体チップ及び半導体装置の製造方法 - Google Patents
接着剤層付き半導体チップ及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5781794B2 JP5781794B2 JP2011053849A JP2011053849A JP5781794B2 JP 5781794 B2 JP5781794 B2 JP 5781794B2 JP 2011053849 A JP2011053849 A JP 2011053849A JP 2011053849 A JP2011053849 A JP 2011053849A JP 5781794 B2 JP5781794 B2 JP 5781794B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive layer
- semiconductor chip
- wiring
- viscosity
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Die Bonding (AREA)
Description
第1,第2の接着剤層3,4は、例えば、熱硬化性樹脂と熱硬化剤とを含む硬化性組成物により形成することができる。熱硬化性樹脂と熱硬化剤とは、第1,第2の接着剤層の粘度(溶融粘度)が適切な値を示すように適宜選択して用いられる。
上記熱硬化性樹脂としては、例えばエポキシ樹脂及びポリウレタン樹脂等が挙げられる。なかでも、エポキシ樹脂が好ましい。上記熱硬化性樹脂は1種のみが用いられてもよく、2種以上が併用されてもよい。
第1の接着剤層の粘度を比較的高くするために、第1の接着剤層を構成する硬化性組成物は、重量平均分子量が1万以上であるエポキシ基含有アクリル樹脂を含むことが好ましい。上記エポキシ基含有アクリル樹脂の使用により硬化物の機械的強度、耐熱性及び可撓性が高くなる。
上記熱硬化剤としては、例えば、トリアルキルテトラヒドロ無水フタル酸等の加熱硬化型酸無水物系硬化剤、フェノール系硬化剤、アミン系硬化剤及びジシアンジアミド等の潜在性硬化剤、並びにカチオン系触媒型硬化剤等が挙げられる。上記熱硬化剤は、1種のみが用いられてもよく、2種以上が併用されてもよい。
上記硬化性組成物は、必要に応じて、ゴム粒子、熱可塑性樹脂、密着性向上剤、pH調整剤、イオン捕捉剤、粘度調整剤、揺変性付与剤、酸化防止剤、熱安定剤、光安定剤、紫外線吸収剤、着色剤、脱水剤、難燃剤、帯電防止剤、防黴剤、防腐剤及び溶剤等の各種添加剤を含んでいてもよい。
(1)第1の接着剤層を形成するための第1の硬化性組成物の調製
フェノキシ系エポキシ樹脂(三菱化学社製「1004F」)15重量部と、ジシクロペンタジエン系固形エポキシ樹脂(DIC社製「HP−7200HH」)20重量部と、ビスフェノールA型液状エポキシ樹脂(DIC社製「EXA−850CRP」)30重量部と、酸無水物系硬化剤(三菱化学社製「YH−309」)35重量部と、イミダゾール系硬化促進剤(四国化成社製「2MAOK−PW」)3重量部と、エポキシ基含有アクリル樹脂であるマープルーフG−2050M(日油社製、重量平均分子量Mw20万)35重量部と、アミノシランカップリング剤(チッソ社製「S320」)1重量部と、表面疎水化ヒュームドシリカ(トクヤマ社製「MT−10」)5重量部とを配合し、配合物を得た。得られた配合物をメチルエチルケトン(MEK)に固形分50重量%となるように添加し、攪拌し、第1の接着剤層を形成するための第1の硬化性組成物を得た。
EXA−7200HH(DIC社製、ジシクロペンタジエン型エポキシ樹脂)70重量部と、HP−4032D(DIC社製、ナフタレン型エポキシ樹脂)15重量部と、エポキシ基含有アクリル樹脂であるマープルーフG−2050M(日油社製、重量平均分子量Mw20万)15重量部と、YH−309(三菱化学社製、酸無水物系硬化剤)38重量部と、2MAOK−PW(四国化成社製、イミダゾール)8重量部と、S320(チッソ社製、アミノシラン)2重量部と、MT−10(トクヤマ社製、表面疎水化ヒュームドシリカ)4重量部とを配合し、配合物を得た。得られた配合物をメチルエチルケトン(MEK)に固形分60重量%となるように添加し、攪拌し、第2の接着剤層を形成するための第2の硬化性組成物を得た。
離型処理された50μmPETフィルム(ポリエチレンテレフタレートフィルム)上に、第1の硬化性組成物を塗工し、100℃のオーブン内で3分間乾燥して、厚み10μmの第1の接着剤層(第1の粘接着剤層)を形成した。同様にして離型処理された50μmPETフィルム上に、第2の硬化性組成物を塗工し、100℃のオーブン内で5分間乾燥して、厚み120μmの第2の接着剤層(第2の粘接着剤層)を形成した。次に、第1の接着剤層と第2の接着剤層とをラミネートして、一体シートを作製した。その後、得られた一体シートを第2の半導体チップ(厚み70μm、10mm×10mm)の下面に第1の接着剤層側が接するように60℃でラミネートして貼り付け、接着剤層付き半導体チップを作製した。
図2に示す半導体装置を作製するために、図2に示す積層構造体(接着剤層付き半導体チップの積層前)を用意した。この積層構造体では、厚み20μmの接着剤層で接着固定された第1の半導体チップ(40μm厚み、2mm×2mm)の上面から配線が立ち上がっており、該配線(Auボンディングワイヤー)の半導体チップの上面からの高さは50μm、基板の上面からの高さは110μmであった。この積層構造体上に、接着剤層付き半導体チップを100℃に加熱して第2の接着剤層側から、該第2の接着剤層に第1の半導体チップと配線の全領域とを埋め込むように、5Nの圧力で積層した。次に、100℃で1時間、更に150℃で1時間加熱して第1,第2の接着剤層を硬化させて、第2の接着剤層の硬化物層により、第1の半導体チップと配線の全領域とを封止して、半導体装置を得た。この半導体装置を20個作製した。
離型処理された50μmPETフィルム上に、実施例1で得られた第1の硬化性組成物を塗工し、100℃のオーブン内で5分間乾燥して、厚み130μmの単層の接着剤層を形成した。次に、得られた単層の接着剤層を第2の半導体チップの下面に60℃でラミネートして貼り付け、接着剤層付き半導体チップを作製した。
離型処理された50μmPETフィルム上に、実施例1で得られた第2の硬化性組成物を塗工し、100℃のオーブン内で5分間乾燥して、厚み130μmの単層の接着剤層を形成した。次に、得られた単層の接着剤層を第2の半導体チップの下面に60℃でラミネートして貼り付け、接着剤層付き半導体チップを作製した。
実施例1で得られた接着剤層付き半導体チップを用意した。
(1)粘度の評価
レオメーター(レオロジカ インスツルメント AB社製「VAR」)を用いて、直径20mmパラレルプレート、周波数1Hz、歪み0.1%、40℃〜200℃及び昇温速度5℃/分の条件で、第1,第2の接着剤層(第1,第2の硬化性組成物)の粘度を測定した。下記の表1に、80〜120℃における粘度の最低値及び最高値と、実施例1,2の積層工程での積層時のダイボンディング温度である100℃における粘度とを示した。
得られた20個の半導体装置において、配線に上層の第2の半導体チップが接触しているか否かを評価した。配線の接触の有無を下記の判定基準で判定した。
○:20個の半導体装置の全てで、配線の接触がない
△:20個の半導体装置中、1個の半導体装置において、配線の接触がある
×:20個の半導体装置中、2個以上の半導体装置において、配線の接触がある
実施例で得られた20個の半導体装置において、第1の接着剤層に配線が埋め込まれているか否かを、断面研磨を行った後に光学顕微鏡にて観察した。第1の接着剤層に配線が埋め込まれていない場合を「○」、第1の接着剤層に配線が埋め込まれている場合を「×」と判定した。
第1の半導体チップと第2の半導体チップとの間に存在している硬化した第1,第2の接着剤層の合計の厚み、すなわち第1,第2の半導体チップの間隔を、(3)の断面研磨サンプルを用いて計測し、下記の判定基準で判定した。
○:間隔が60μm以上
△:間隔が50μm超えて60μm未満
×:間隔が50μm以下
得られた20個の半導体装置において、接着剤層に埋め込まれた配線の周囲にボイドがあるか否かを、超音波探傷装置(SAT)によりボイド観察した。ボイドの有無を下記の判定基準で判定した。
○:20個の半導体装置の全てで、ボイドがない(ボイド面積10%未満)
△:20個の半導体装置中、1個の半導体装置においてボイドがある
×:20個の半導体装置中、2個以上の半導体装置において、ボイドがある
1A,1B…接着剤層付き半導体チップ
2…第2の半導体チップ
2a…下面
2b…上面
2c…電気接続端子
3…第1の接着剤層
3A,3B…硬化した第1の接着剤層
3a…第1の表面
3b…第2の表面
4…第2の接着剤層
4A,4B…硬化した第2の接着剤層
4a…第1の表面
4b…第2の表面
11…半導体装置
12…積層構造体
12a…上面
13…電子部品
13a…上面
13b,13c…第1,第2の電気接続端子
14…接着剤層
15…第1の半導体チップ
15a…上面
15b…電気接続端子
16,17…配線
21…半導体装置
22…積層構造体
22a…上面
23…電子部品
23a…上面
23b,23c…第1,第2の電気接続端子
24…接着剤層
25…第1の半導体チップ
25a…上面
25b…電気接続端子
26,27…配線
26a…埋め込まれた部分
26b…埋め込まれていない部分
Claims (7)
- 電子部品と該電子部品上に配置された第1の半導体チップとを有し、かつ該第1の半導体チップの上面に設けられた電気接続端子から配線が引き出されている積層構造体上に、前記配線の少なくとも一部の領域を接着剤層に埋め込むように積層される接着剤層付き半導体チップであって、
第2の半導体チップと、
前記第2の半導体チップの片面に積層された第1の接着剤層と、
前記第1の接着剤層の前記第2の半導体チップ側とは反対の表面に積層された第2の接着剤層とを備え、
前記第1の接着剤層の積層時のダイボンディング温度における粘度が、前記第2の接着剤層の積層時のダイボンディング温度における粘度よりも同じ温度で高く、
前記第1の接着剤層の積層時のダイボンディング温度における粘度が5000Pa・s以上、30000Pa・s以下であり、前記第2の接着剤層の積層時のダイボンディング温度における粘度が100Pa・s以上、5000Pa・s以下である、接着剤層付き半導体チップ。 - 前記第1の接着剤層の積層時のダイボンディング温度における粘度が、前記第2の接着剤層の積層時のダイボンディング温度における粘度よりも同じ温度で3000Pa・s以上高い、請求項1に記載の接着剤層付き半導体チップ。
- 前記積層構造体上に、前記第1の半導体チップと前記配線の少なくとも一部の領域とを接着剤層に埋め込むようにかつ前記第1の半導体チップの上面と側面とに接着剤層が接するように積層される接着剤層付き半導体チップである、請求項1又は2に記載の接着剤層付き半導体チップ。
- 電子部品と該電子部品上に配置された第1の半導体チップとを有し、かつ該第1の半導体チップの上面に設けられた電気接続端子から配線が引き出されている積層構造体と、
第2の半導体チップと、該第2の半導体チップの片面に積層された第1の接着剤層と、該第1の接着剤層の前記第2の半導体チップ側とは反対の表面に積層された第2の接着剤層とを備える接着剤層付き半導体チップとを用意し、
前記積層構造体上に、前記接着剤層付き半導体チップを加熱して前記第2の接着剤層側から、該第2の接着剤層に前記配線の少なくとも一部の領域を埋め込むように積層する積層工程と、
前記第1,第2の接着剤層を硬化させて、該第2の接着剤層の硬化物層により、前記配線の少なくとも一部の領域を封止する封止工程とを備え、
前記積層工程において、前記配線の少なくとも一部の領域を埋め込む際の前記第1の接着剤層の粘度を、前記第2の接着剤層の粘度よりも高くし、
前記接着剤層付き半導体チップとして、前記第1の接着剤層の積層時のダイボンディング温度における粘度が5000Pa・s以上、30000Pa・s以下であり、前記第2の接着剤層の積層時のダイボンディング温度における粘度が100Pa・s以上、5000Pa・s以下である接着剤層付き半導体チップを用いる、半導体装置の製造方法。 - 前記接着剤層付き半導体チップとして、前記第1の接着剤層の積層時のダイボンディング温度における粘度が、前記第2の接着剤層の積層時のダイボンディング温度における粘度よりも同じ温度で3000Pa・s以上高い接着剤層付き半導体チップを用いる、請求項4に記載の半導体装置の製造方法。
- 前記積層工程において、前記第1の接着剤層に前記配線を埋め込まない、請求項4又は5に記載の半導体装置の製造方法。
- 前記積層工程において、前記積層構造体上に、前記接着剤層付き半導体チップを加熱して前記第2の接着剤層側から、該第2の接着剤層に前記第1の半導体チップと前記配線の少なくとも一部の領域とを埋め込むようにかつ前記第1の半導体チップの上面と側面とに接着剤層が接するように積層し、
前記封止工程において、前記第1,第2の接着剤層を硬化させて、該第2の接着剤層の硬化物層により、前記第1の半導体チップと前記配線の少なくとも一部の領域とを封止する、請求項4〜6のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011053849A JP5781794B2 (ja) | 2011-03-11 | 2011-03-11 | 接着剤層付き半導体チップ及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011053849A JP5781794B2 (ja) | 2011-03-11 | 2011-03-11 | 接着剤層付き半導体チップ及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012191027A JP2012191027A (ja) | 2012-10-04 |
JP5781794B2 true JP5781794B2 (ja) | 2015-09-24 |
Family
ID=47083864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011053849A Expired - Fee Related JP5781794B2 (ja) | 2011-03-11 | 2011-03-11 | 接着剤層付き半導体チップ及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5781794B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102116987B1 (ko) | 2013-10-15 | 2020-05-29 | 삼성전자 주식회사 | 반도체 패키지 |
SG11202011196SA (en) * | 2018-05-15 | 2020-12-30 | Showa Denko Materials Co Ltd | Semiconductor device, thermosetting resin composition used for production thereof, and dicing die bonding integrated tape |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005327789A (ja) * | 2004-05-12 | 2005-11-24 | Sharp Corp | ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法 |
JP2006128169A (ja) * | 2004-10-26 | 2006-05-18 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
JP2007035865A (ja) * | 2005-07-26 | 2007-02-08 | Toshiba Corp | 半導体パッケージとその製造方法 |
JP2007242684A (ja) * | 2006-03-06 | 2007-09-20 | Disco Abrasive Syst Ltd | 積層型半導体装置及びデバイスの積層方法 |
JP4719042B2 (ja) * | 2006-03-16 | 2011-07-06 | 株式会社東芝 | 半導体装置の製造方法 |
JP4950777B2 (ja) * | 2007-06-20 | 2012-06-13 | 積水化学工業株式会社 | 接着シート、ダイシングダイボンディングテープ及び半導体装置の製造方法 |
-
2011
- 2011-03-11 JP JP2011053849A patent/JP5781794B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012191027A (ja) | 2012-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101023241B1 (ko) | 반도체용 접착제 조성물 및 이를 이용한 접착 필름 | |
KR101141493B1 (ko) | 반도체소자 접착필름 형성용 수지 바니시, 반도체소자 접착필름, 및 반도체장치 | |
JP5137538B2 (ja) | 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法 | |
KR101002488B1 (ko) | 공-연속 상 분리 구조를 가지는 반도체 다이 접착제 조성물 및 이로부터 제조된 접착제 필름 | |
US20110084413A1 (en) | Thermosetting die-bonding film | |
JP3617417B2 (ja) | 接着剤、接着部材、接着部材を備えた半導体搭載用配線基板及びこれを用いた半導体装置 | |
JPWO2009001492A1 (ja) | 接着フィルムおよびこれを用いた半導体装置 | |
TW200811262A (en) | Adhesive sheet, and connecting structure for circuit member and semiconductor device which use the adhesive sheet | |
JPWO2008105169A1 (ja) | 半導体用接着フィルムおよびそれを用いた半導体装置 | |
JP2008111092A (ja) | 回路接続材料及びそれを用いた接続構造体 | |
TWI455152B (zh) | 電路連接用接著膜及其用途、電路連接構造體及其製造方法、以及電路構件的連接方法 | |
KR101104224B1 (ko) | 유-무기 하이브리드 접착제 | |
JP4374395B1 (ja) | 接着フィルム | |
JP5346166B2 (ja) | 電子部品用接着剤 | |
JP4729130B2 (ja) | 電子部品用接着剤 | |
TWI745485B (zh) | 接著膜、切晶黏晶膜、半導體裝置之製造方法及半導體裝置 | |
JP5126960B2 (ja) | 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法 | |
JP5781794B2 (ja) | 接着剤層付き半導体チップ及び半導体装置の製造方法 | |
JP5754072B2 (ja) | 粘接着剤組成物、回路部材接続用粘接着剤シート及び半導体装置の製造方法 | |
EP3992262A1 (en) | Adhesive composition, coverlay film comprising same, and printed circuit board | |
TWI554162B (zh) | 電路連接用接著膜及其用途、電路連接構造體及其製造方法、以及電路構件的連接方法 | |
TW201945423A (zh) | 底部填充材、及使用其之半導體裝置之製造方法 | |
JP2010135587A (ja) | 半導体デバイス | |
JP4556472B2 (ja) | 接着剤、接着部材、接着部材を備えた半導体搭載用配線基板及びこれを用いた半導体装置 | |
JP6482748B2 (ja) | 接着部材及び電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150623 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150716 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5781794 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |