JP3096721U - 積層構造を有するパッケージ構造 - Google Patents

積層構造を有するパッケージ構造

Info

Publication number
JP3096721U
JP3096721U JP2003001133U JP2003001133U JP3096721U JP 3096721 U JP3096721 U JP 3096721U JP 2003001133 U JP2003001133 U JP 2003001133U JP 2003001133 U JP2003001133 U JP 2003001133U JP 3096721 U JP3096721 U JP 3096721U
Authority
JP
Japan
Prior art keywords
chip
lower chip
substrate
package
laminated structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003001133U
Other languages
English (en)
Inventor
彭▲い▼良
呉凱強
Original Assignee
立衛科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立衛科技股▲ふん▼有限公司 filed Critical 立衛科技股▲ふん▼有限公司
Priority to JP2003001133U priority Critical patent/JP3096721U/ja
Application granted granted Critical
Publication of JP3096721U publication Critical patent/JP3096721U/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 架空ワイヤボンディングによる結晶割れ（Di
e Crack）の問題を解決し、上チップのサイズ及び配設
方向を適宜に調整し、基盤上の配線の長さを縮小して電
気的機能を強化する積層構造を有するパッケージ構造を
提供する。 【解決手段】 基板１０上面に設けられる下チップ１２
と、該下チップの上に設けられる上チップ１４と、該上
チップの架空部分の下方であって、且つ該下チップの両
側辺の該基板上面の位置に設けられ、また、ダミーチッ
プ４２，４４の厚さが該下チップの厚さに相当するダミ
ーチップと、該上、下チップが露出した表面の長手方向
の両側辺に沿って設けられる複数のボンディングパッド
２２，２４とを具えてなる。

Description

【考案の詳細な説明】
【０００１】
【考案の属する技術分野】
本考案は、集積回路パッケージに関し、特に、積層構造を有するパッケージ(s tacked chip size/scale package、stacked CSP)のチップ積層構造の改良に関す る。
【０００２】
【従来の技術】
集積回路パッケージにおける積層構造を有するパッケージ、あるいはマルチチ ップパッケージ（multi-chip package、MCP）と称されるチップ積層構造を図１ 、図２に開示する。基板（１０）は、上面に下チップ（１２）及び上チップ（１ ４）を設け、各層間を粘着剤（１６）、（１８）で粘著し、ワイヤ（２０）で上 チップ（１４）と下チップ（１２）上のボンディングパッド（２２）、（２４） (Bonding Pad)を基板（１０）上の接点（２６）に接続し、該基板（１０）の下 方に複数のボンディングボール（２８）を形成する。
【０００３】 従来の技術においては、下層チップのサイズがどれも、上層チップのサイズより 大きく、基板の配置が制限された。また、図３に開示するように、上層チップの サイズが下層チップのサイズより大きい場合、基板の配線が最も短くされ、上チ ップ（１４）と下チップ（１２）のボンディングパッドが同一方向で配列し、且 つ、上チップ（１４）のボンディングパッドの設けられていない両側辺の方向だ け、下方のチップのサイズより大きくすることができた。しかし、ボンディング パッド（３０）（３２）（３４）（３６）は架空であるためワイヤボンディング (Wire Bonding)ができなかった。これは、積層式チップパッケージのチップの厚 さが相当に薄いため、架空ワイヤボンディングをした場合、必ず結晶割れ(Die C rack)が発生する。これにより既存チップが設計上広く応用されることはなく、 場合によっては、基板の配置上の難しさで上チップの方向を調整できなかった。
【０００４】
【考案が解決しようとする課題】 この考案は、架空ワイヤボンディングによる結晶割れ（Die Crack）の問題を 解決し、上チップのサイズ及び配設方向を適宜に調整し、基盤上の配線の長さを 縮小して電気的機能を強化することができる積層構造を有するパッケージ構造を 提供することを課題とする。
【０００５】
【課題を解決するための手段】
そこで、本考案者は従来の技術に見られる欠点に鑑みて鋭意研究を重ねた結果 、基板上面に設けられる下チップと、該下チップの上に設けられる上チップと、 該上チップの架空部分の下方で、且つ該下チップの両側辺の該基板上面に設けら れ、厚さが該下チップの厚さに相当するダミーチップと、該上、下チップが露出 した表面の長手方向の両側辺に沿って設けられる複数のボンディングパッドとを 具えてなる積層構造を有するパッケージ構造の構造によって課題を解決できる点 に着眼し、かかる知見に基づいて本考案を完成させた。
【０００６】 以下この考案について具体的に説明する。 請求項１に記載する積層構造を有するパッケージの構造は、基板上面に設けられ る下チップと、該下チップの上に設けられる上チップと、該上チップの架空部分 の下方で、且つ該下チップの両側辺の該基板上面に設けられ、厚さが該下チップ の厚さに相当するダミーチップと、該上、下チップの露出した表面の長手方向の 両側辺に沿って設けられる複数のボンディングパッドとによってなる。
【０００７】 請求項２に記載する積層構造を有するパッケージ構造は、請求項１における上 チップに設けられるボンディングパッドが、該下チップのボンディングパッドと 、同一方向で平行に配設される。
【０００８】 請求項３に記載する積層構造を有するパッケージ構造は、請求項１または２にお けるダミーチップと該下チップとの間に隙間が形成される。
【０００９】 請求項４に記載する積層構造を有するパッケージ構造は、請求項１、２または３ におけるダミーチップと該下チップとのサイズの総計が、該上チップのサイズよ り大きくなる。
【００１０】 請求項５に記載する積層構造を有するパッケージ構造は,請求項１、２、３また は４における上、下チップが粘着剤によって接着される。
【００１１】
【考案の実施の形態】
この考案は、架空ワイヤボンディングによる結晶割れ（Die Crack）の問題を解 決し、上チップのサイズ及び配設方向を適宜に調整し、基盤上の配線の長さを縮 小して電気機能を強化することができる積層構造有するパッケージ構造を提供す るものであって、基板上面に設けられる下チップと、該下チップの上に設けられ る上チップと、該上チップの架空部分の下方で、且つ該下チップの両側辺の該基 板上面に設けられ、厚さが該下チップの厚さに相当するダミーチップと、該上、 下チップの露出した表面の長手方向の両側辺に沿って設けられる複数のボンディ ングパッドとを具えて構成される。 かかる積層構造を有するパッケージ構造の構造と特徴を詳述するために具体的な 実施例を挙げ、図示を参照にして以下に説明する。
【００１２】
【実施例】
図４に開示するように、積層構造を有するパッケージ構造（４０）は、基盤（１ ０）上に下チップ（１２）及び上チップ（１４）が積み重ねられ、各層の間が粘 着剤によって粘着される。また、該粘着剤は、銀ペーストでもよい。該上チップ （１４）と該下チップ（１２）には、複数のボンディングパッド（２２）、（２ ４）が具えられ、また、該上チップ（１４）の長手方向の長さは、下チップ（１ ２）の同方向の長さより長く、上チップ（１４）のボンディングパッド（２２） の設けられていない両端縁部が下チップ（１２）のボンディングパッド（２４） を設けていない両側辺を超えるため、該上チップに対応する下チップの両側面の 領域が架空状態になる。複数のボンディングパッド（２２）（２４）は、上チッ プ（１４）の長手方向の両側辺に沿って設けられるとともに、下チップ（１２） には、上チップ（１４）のボンディングパッド（２２）を設ける両側辺に平衡す る両側変に沿って設けられ、かつ、それぞれの側辺に沿って互いに平行するよう 配設される。
【００１３】 チップの架空ワイヤボンディングによる結晶割れの問題を解消するため、ワイヤ ボンディングの支持用に、該上チップ（１４）の両側面の架空領域の下方であっ て、且つ、該下チップ（１２）の両側辺の基板（１０）上に、それぞれダミーチ ップ（４２）（４４）が配設される。該ダミーチップ（４２）（４４）の厚さは 、該下チップ（１２）の厚さに等しく、また、該ダミーチップ（４２）（４４） と該下チップ（１２）とのサイズの総計は、該上チップ（１４）のサイズより大 きい。該ダミーチップ（４２）（４４）と該下チップ（１２）の間には、熱膨張 ／収縮効果の減少させる効果を具え、かつ、溢れた銀ペーストを収納するための 隙間（４６）を形成し、パッケージ全体の信頼性を強化する。
【００１４】 該ダミーチップ（４２）（４４）と該下チップ（１２）との間にサイズ公差が存 在すれば、導電しないペーストやダイ接着膜(Die Attach Film)の流動性と靭性 を利用して補償するため、上チップが傾斜する問題が発生することがない。本考 案は、２層チップの積層技術に応用できることだけでなく、３層以上或いはマル チチップセットの積層パッケージにも応用できる。
【００１５】 本考案は、ワイヤボンディングの支持用に、上チップの架空部分の下に少なくと も一つのダミーチップを設けて架空ワイヤボンディングによる結晶割れの問題を 防止する。また、本考案は、上チップが下チップより大きいとき、ワイヤボンデ ィングできないという従来の問題を徹底的に解消するだけでなく、上チップのサ イズを、基板配置の需要にあわせて、適宜に調整して、電気的機能を強化するた め基板上の配線の長さを減らすことができる。
【００１６】 以上はこの考案の好ましい実施例であって、この考案の実施の範囲を限定するも のではない。よって、当業者のなし得る修正、もしくは変更であって、この考案 の精神の下においてなされ、この考案に対して均等の効果を有するものは、いず れもこの考案の実用新案登録請求の範囲に属するものとする。
【００１７】
【考案の効果】
基板上面に設けられた上チップの下方、下チップのボンディングパッドが設け られていない両側辺下方の位置にダミーチップを形成し、架空ワイヤボンディン グによる結晶割れの問題を防止し、上チップのサイズを調整して電気的機能を強 化する効果を有する。
【００１８】
【図面の簡単な説明】
【図１】 従来の積層構造を有するパッケージ構造の断
面図である。
【図２】 従来の積層構造を有するパッケージ構造の平
面図である。
【図３】 従来のチップの架空ワイヤボンディングの平
面図である。
【図４】 この考案の積層構造を有するパッケージ構造
の平面図である。
【符号の説明】
１０ 基板 １２ 下チップ １４ 上チップ １６ 粘着剤 １８ 粘着剤 ２０ ワイヤ ２２ ボンディングパッド ２４ ボンディングパッド ２６ 接点 ２８ ボンディングボール ３０ ボンディングパッド ３２ ボンディングパッド ３４ ボンディングパッド ３６ ボンディングパッド ４０ パッケージ構造 ４２ ダミーチップ ４４ ダミーチップ ４６ 隙間

Claims (5)

    【実用新案登録請求の範囲】
  1. 【請求項１】 基板上面に設けられる下チップと、 該下チップの上に設けられる少なくとも１つ以上の上チ
    ップと、 該上チップの架空部分の下方で、且つ該下チップの両側
    辺の該基板上面に設けられ、また、厚さが該下チップの
    厚さに相当する少なくとも１つ以上のダミーチップと、 該上、下チップの露出した表面の長手方向の両側辺に沿
    って設けられる複数のボンディングパッドとによってな
    ることを特徴とする積層構造を有するパッケージ構造。
  2. 【請求項２】 前記上チップに設けるボンディングパッ
    ドは、該下チップのボンディングパッドと、同一方向で
    平行に配設されることを特徴とする請求項1に記載の積
    層構造を有するパッケージ構造。
  3. 【請求項３】 前記ダミーチップと該下チップとの間に
    隙間が形成されることを特徴とする請求項１または２に
    記載の積層構造を有するパッケージ構造。
  4. 【請求項４】 前記ダミーチップと該下チップとのサイ
    ズの総計を該上チップのサイズより大きくすることを特
    徴とする請求項１、２または３に記載の積層構造を有す
    るパッケージ構造。
  5. 【請求項５】 前記上、下チップは、粘着剤によって接
    着されることを特徴とする請求項1、２、３または４に
    記載の積層構造を有するパッケージ構造。
JP2003001133U 2003-03-06 2003-03-06 積層構造を有するパッケージ構造 Expired - Lifetime JP3096721U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003001133U JP3096721U (ja) 2003-03-06 2003-03-06 積層構造を有するパッケージ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003001133U JP3096721U (ja) 2003-03-06 2003-03-06 積層構造を有するパッケージ構造

Publications (1)

Publication Number Publication Date
JP3096721U true JP3096721U (ja) 2003-10-03

Family

ID=43250580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003001133U Expired - Lifetime JP3096721U (ja) 2003-03-06 2003-03-06 積層構造を有するパッケージ構造

Country Status (1)

Country Link
JP (1) JP3096721U (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014042165A1 (ja) * 2012-09-14 2014-03-20 ピーエスフォー ルクスコ エスエイアールエル 半導体装置および半導体装置の製造方法
WO2017163612A1 (ja) * 2016-03-24 2017-09-28 株式会社日立製作所 パワー半導体モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014042165A1 (ja) * 2012-09-14 2014-03-20 ピーエスフォー ルクスコ エスエイアールエル 半導体装置および半導体装置の製造方法
US11049845B2 (en) 2012-09-14 2021-06-29 Longitude Licensing Limited Semiconductor device having wires connecting connection pads
WO2017163612A1 (ja) * 2016-03-24 2017-09-28 株式会社日立製作所 パワー半導体モジュール
JPWO2017163612A1 (ja) * 2016-03-24 2018-09-27 株式会社日立製作所 パワー半導体モジュール

Similar Documents

Publication Publication Date Title
US8072768B2 (en) Multilayer printed circuit board structure comprising an integrated electrical component, and production method therefor
TW497376B (en) Dual-die semiconductor package using lead as die pad
TWI226110B (en) Package with stacked substrates
KR100574223B1 (ko) 멀티칩 패키지 및 그 제조방법
US20120043668A1 (en) Stacked semiconductor chips with thermal management
TW201034151A (en) Leadless integrated circuit package having high density contacts and manufacturing method
TW200818351A (en) Semiconductor device
TWI378545B (en) Chip stacked package having single-sided pads on chips
JP4545917B2 (ja) 電子回路モジュールの薄型相互接続構造及び接続方法
JP3096721U (ja) 積層構造を有するパッケージ構造
TW200903662A (en) Multichip stack structure and method for fabricating the same
US20060163745A1 (en) Semiconductor device
TWI322492B (en) Stacked semiconductor package having flexible circuit board therein
TWI492344B (zh) 半導體封裝件及其製法
KR100585140B1 (ko) 와이어 본딩 장치 및 이를 이용한 반도체 패키지의 와이어본딩 방법
TW200837922A (en) Multi-chip stack package efficiently using a chip attached area on a substrate and its applications
JP5233339B2 (ja) 半導体装置及び半導体装置の製造方法
JPH06216526A (ja) 薄膜多層配線基板
WO2024066124A1 (en) Chip packaging method and chip packaging structure
US20240105532A1 (en) Chip packaging method and chip packaging structure
TW200917456A (en) Assembly including plural chips stacked as building blocks
TWI360217B (en) Stacked packaging module and method for manufactur
JP5233338B2 (ja) 半導体装置及び半導体装置の製造方法
JP2587722Y2 (ja) 半導体装置
TWI295843B (en) A heat block for wire bonding of the multi chips

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R323113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 6