JPH04137691A - 回路基板 - Google Patents

回路基板

Info

Publication number
JPH04137691A
JPH04137691A JP25947790A JP25947790A JPH04137691A JP H04137691 A JPH04137691 A JP H04137691A JP 25947790 A JP25947790 A JP 25947790A JP 25947790 A JP25947790 A JP 25947790A JP H04137691 A JPH04137691 A JP H04137691A
Authority
JP
Japan
Prior art keywords
circuit board
board body
region
hole conductor
face bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25947790A
Other languages
English (en)
Inventor
Kunifumi Komiya
小宮 邦文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Lighting and Technology Corp
Original Assignee
Toshiba Lighting and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Lighting and Technology Corp filed Critical Toshiba Lighting and Technology Corp
Priority to JP25947790A priority Critical patent/JPH04137691A/ja
Publication of JPH04137691A publication Critical patent/JPH04137691A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は回路基板に係り、特に半導体チップなどの電子
部品の面実装用回路基板に関する。
(従来の技術) たとえばセラミック回路基板の一主面に、半導体チップ
などの能動素子(電子部品)やチップコンデンサーなど
の受動素子(電子部品)を、いわゆる面実装して成る実
装回路装置(実装回路基板)は、回路機構のコンパクト
化などの点から多くの関心を寄せられている。しかして
、上記面実装回路装置の構成には、たとえば次のように
構成された回路基板が使用されている。すなわち、主面
に所要の電子部品、たとえば半導体チップを面実装する
領域およびこの半導体チップと電気的に接続される信号
用配線もしくはマイクロストリップラインなどを備える
一方、他主面ないし内層に接地層(GND)が配設され
かつ、前記信号用配線の一部がこの接地層(GND)に
接続した構成の回路基板が使用されている。なお、この
回路基板構成において、他主面にいわゆる放熱体(ヒー
トシンク)を一体的に配設することも知られている。
(発明が解決しようとする課題) 上記構成の回路基板は、面実装用として広く実用に供さ
れているが、なお次のような不都合な問題がある。すな
わち、能動素子や受動素子などの電子部品を実装して構
成した面実装回路装置は、その動作過程において必然的
に発熱を伴い、周囲温度が上昇した状態で動作すること
になる。このため所要の機能を十分に果たし得ない場合
がしばしばあり、特に高周波用実装回路や高密度実装回
路装置の場合など、こうした傾向が顕著に現われる。
このような問題に対して、たとえば半導体チップをフェ
ースダウンで面実装する構成においては、主面の信号配
線(配線パターン)の幅を広くするなどして、放熱し易
くすることも試みられているが、これは配線数の低減化
ないし回路基板の大形化を必然的に招来することになっ
て、回路機構のコンパクト化という高密度面実装回路装
置本来の目的・機能が低減される。
本発明は上記事情に対処してなされたもので、常に良好
な放熱性を呈するとともに、所要のシールド効果を有し
た高周波用高密度面実装回路装置の構成に適する回路基
板の提供を目的とする。
[発明の構成コ (課題を解決するための手段) 本発明に係る回路基板は、−主面に少なくとも電子部品
を面実装する領域を備えた回路基板本体と、前記回路基
板本体の面実装する領域に貫通して分散形設された複数
のスルーホール導体領域と、少なくとも前記スルーホー
ル導体領域に対応する回路基板本体の他主面側に一体的
に配設された導体層とを具備して成ることを特徴とする
(作用) 上記構成によれば、電子部品を面実装する領域に、裏面
側に達するように複数のスルーホール導体領域が貫挿的
に分散形設されているため、このスルーホール導体領域
群を介して実装された電子部品の動作に伴う発熱が放熱
される。しかも前記スルーホール導体領域群は他主面(
裏面)側に、一体的に配設された導体層(GND)と接
続しているのでシールド効果を呈するとともに、さらに
実装した電子部品をたえとば樹脂でモールドないしコー
トする際、実装電子部品の下面に残存し易いエアーの放
出も可能となる。かくして、本発明に係る回路基板によ
れば、信頼性の高い面実装回路装置の構成が可能となる
(実施例) 以下添付の図面を参照して本発明の詳細な説明する。
第1図および第2図は、本発明に係る回路基板の一構成
例の要部を斜視的に(第1図)、また断面的に(第2図
)にそれぞれ示したもので、1は一主面に少なくとも電
子部品2、たとえば半導体チップをフェースダウンに面
実装する領域3を備えた、たとえばセラミック系の回路
基板本体である。しかして、前記回路基板本体1の面実
装する領域3には、面実装される半導体チップ2のフェ
ースボンドに対応するフェースボンド用半田バンブ4が
設けられており、またこのフェースボンド用半田バンブ
4に一端が連接した信号配線(導体パターン)が、回路
基板本体1の一主面上に配設されている。
さらに、前記回路基板本体1の面実装する領域3内、つ
まり前記フェースボンド用半田バンブ4で囲繞去れた領
域内には、回路基板本体1の他生面(裏面)に達する複
数のスルーホール導体領域6が、貫通して分散形設され
るとともに、この他主面には、前記少なくとも一部のス
ルーホール導体領域6と接続する導体層7が一体的に配
設された構成を成している。
上記構成の本発明に係る回路基板は、たとえば次のよう
にして製造し得る。すなわち、予定される面実装領域内
に、所要の貫通孔(スルーホール)を予め穿設したアル
ミナ基板を用意し、この基板の一主面に、たとえば導電
ペーストをスクリーン印刷し、所要の信号配線部5を形
成する一方、前記貫通孔(スルーホール)の導通領域6
形成内壁面およびアルミナ基板の導体層7を形成する他
主面に導電ペーストを塗着して焼成することによって得
られる。なお、この回路基板の製造ないし構成は、いわ
ゆる多層型であってもよく、また所要の貫通孔(スルー
ホール)を予め穿設したグリーンシートを要すれば積層
して焼成した後、たとえば蒸着法や化学メツキ法などに
よって、前記信号配線5、スルーホール導通領域6およ
び導体層7を形成する手段によっても製造し得る。
第3図は本発明に係る回路基板において、たとえば電界
効果型トランジスターの面実装に適するよう構成された
例の要部を斜視的に示したものである。この構成例の場
合は、回路基板本体1の一主面に設けたゲート電極に接
続する信号配線5aと、ドレイン電極に接続する信号配
線5bとの間にGNDパターン7aをさらに配設し、こ
のGNDパターン7aを他主面の導体層7とスルーホー
ル導体領域6で接続した構成を成すもので、アイソレー
ションの向上とともに放熱効果およびシールドの効果も
併せて高めることができる。図において4は電界効果型
トランジスターのフェースダウンボンド用半田バンプで
ある。
なお、上記ではセラミック系回路基板について例示した
が、セラミック系に限られるものでなく、たとえばガラ
ス−エポキシ樹脂系などの樹脂系回路基板であってもよ
い。また、裏面(他主面)の導体層(GND)は、全面
に配設してもよいが、少なくとも一主面の電子部品か実
装される領域に対応する領域に配設するだけでも充分で
あり、この導体層(GND)は裏面(他主面)側に内層
させた構成としてもよい。さらに、放熱性をよくするた
め、裏面(他主面)の導体層(GND)面に、いわゆる
ヒートシンクを一体的に配設した構成としてもよい。
また、上記では半導体チップをフェースダウンで実装す
る使用例について説明したが、いわゆるワイヤボンディ
ングによって実装する場合などにも使用できる。つまり
、電子部品の形態もチップ型などに限定されないし、そ
の実装手段もフェースダウンに限定されるものではない
[発明の効果] 上記説明したように、本発明に係る回路基板は、−主面
の電子部品か実装される領域、すなわち遊びの領域に、
両面間を貫通してスルーホール導体領域が分散形設され
ており、しかもそのスルーホール導体領域の少なくとも
一部が、他主面側に一体的に配設された接地層(GND
)を成す導体層に接続した構成を成している。このため
、所用の電子部品を面実装して構成した実装回路装置に
おいては、実装電子部品の動作による発熱が、前記スル
ーホール導体領域を介して他主面(裏面、)側に、容易
かつ確実に放散されるとともに、前記実装電子部品につ
いてのシールド効果も上げられる。したがって、構成さ
れた実装回路装置は、所定の機能を安定した状態で、常
に保持・発揮し得ることになり、信頼性の高い実装回路
装置として機能する。
【図面の簡単な説明】
第1図は本発明に係る回路基板の構成例の要部を示す斜
視図、第2図は第1図に図示した回路基板の断面図、第
3図は本発明に係る回路基板の他の構成例の要部を示す
斜視図である。 1・・・・・・回路基板本体 2・・・・・・電子部品 3・・・・・・面実装領域 4・・・・・・半田バンプ 5・・・・・・信号配線(導体パターン)5a・・・・
・・ゲート電極に接続する信号配線5b・・・・・・ド
レイン電極に接続する信号配線6・・・・・・スルーホ
ール導体領域 7・・・・・・導体層(GND)

Claims (1)

  1. 【特許請求の範囲】  一主面に少なくとも電子部品を面実装する領域を備え
    た回路基板本体と、 前記回路基板本体の面実装する領域に貫通して分散形設
    された複数のスルーホール導体領域と、少なくとも前記
    スルーホール導体領域に対応する回路基板本体の他主面
    側に一体的に配設された導体層とを具備して成ることを
    特徴とする回路基板。
JP25947790A 1990-09-28 1990-09-28 回路基板 Pending JPH04137691A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25947790A JPH04137691A (ja) 1990-09-28 1990-09-28 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25947790A JPH04137691A (ja) 1990-09-28 1990-09-28 回路基板

Publications (1)

Publication Number Publication Date
JPH04137691A true JPH04137691A (ja) 1992-05-12

Family

ID=17334625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25947790A Pending JPH04137691A (ja) 1990-09-28 1990-09-28 回路基板

Country Status (1)

Country Link
JP (1) JPH04137691A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7606038B2 (en) 2006-09-20 2009-10-20 Sumitomo Wiring Systems, Ltd. Method for producing a printed circuit board with a heat radiating structure and a printed circuit board with a heat radiating structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7606038B2 (en) 2006-09-20 2009-10-20 Sumitomo Wiring Systems, Ltd. Method for producing a printed circuit board with a heat radiating structure and a printed circuit board with a heat radiating structure

Similar Documents

Publication Publication Date Title
KR100378511B1 (ko) 집적회로용볼그리드어레이패키지
KR100458832B1 (ko) 리드리스 칩 캐리어의 설계 및 구조
US5668406A (en) Semiconductor device having shielding structure made of electrically conductive paste
SG92715A1 (en) Electronic package for electronic components and method of making same
US20020158335A1 (en) High performance, low cost microelectronic circuit package with interposer
US20040021210A1 (en) Semiconductor packaging apparatus
JP2003110084A (ja) 半導体装置
KR19980024956A (ko) 반도체 패키지 및 반도체 실장 부품
JP2005150748A (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
US6395995B1 (en) Apparatus for coupling integrated circuit packages to bonding pads having vias
TW202006900A (zh) 半導體裝置
JPS63307768A (ja) 半導体搭載用多層回路板
JP4010881B2 (ja) 半導体モジュール構造
JP2001127237A (ja) 高周波モジュール
US6414850B1 (en) Method and apparatus for decoupling ball grid array devices
US11690173B2 (en) Circuit board structure
JP2000323610A (ja) フィルムキャリア型半導体装置
JP3081786B2 (ja) 高周波半導体装置
JPH04137691A (ja) 回路基板
JP2002164658A (ja) モジュール基板
JP2001148457A (ja) 高周波用半導体装置
JP3093278B2 (ja) 向上したパッド設計による電子パッケージ
KR20000028873A (ko) 집적 회로 어셈블리 및 집적 회로 어셈블리 형성 방법
JPH09237855A (ja) セラミックス多層配線基板
JP3074077B2 (ja) 半導体パッケージ