JP2007208003A

JP2007208003A - 高周波回路チップの実装構造

Info

Publication number: JP2007208003A
Application number: JP2006025097A
Authority: JP
Inventors: Naonori Uda; 尚典宇田; Tetsuya Katayama; 哲也片山
Original assignee: Denso Corp; Toyota Central R&D Labs Inc
Current assignee: Denso Corp; Toyota Central R&D Labs Inc
Priority date: 2006-02-01
Filing date: 2006-02-01
Publication date: 2007-08-16
Anticipated expiration: 2026-02-01
Also published as: JP4680076B2

Abstract

【課題】グランド層を有する高周波回路チップを実装するための誘電体基板がグランド板を有することに起因する、高周波の漏れを抑制する。
【解決手段】実装構造１０００は、高周波回路チップ１００が誘電体基板２００の表面に載置された構成である。高周波回路チップ１００は、シリコン基板１０表面にグランド層１５、ＳｉＯ₂層１６、マイクロストリップ導体１７を形成している。誘電体基板２００は、グランド板２１が全面に形成された板状の誘電体層２０−１と、板状の誘電体層２０−２の積層構造であり、各々複数個のビア２２−１及び２２−２が形成されている。複数個のビア２２−１は、線路２３−１にて電気的に接続されており、複数個のビア２２−２は、線路２３−２にて電気的に接続されている。この格子戸構造はｚ軸方向に周期λ／２で配置されている。
【選択図】図１

Description

本発明は高周波回路を形成した高周波回路チップを誘電体基板に実装する構造に関する。本発明はミリ波以上の周波数を扱う高周波回路チップを実装する場合、実装後においても設計特性が得られるようにするための対策に関する発明である。本発明はチップの有するグランド層と誘電体基板裏面に設けられたグランド層とにより、平行平板モードの伝搬を回避するものである。

高周波回路において、不要な電磁波の漏れを抑制するために、例えば下記特許文献１及び２では、筐体に金属突起等を周期的に配置する技術が開示されている。導体の周期構造が遮断周波数を有することについては、例えば非特許文献１に記載されている。

近年、シリコン基板にグランド層（接地層）と絶縁層とを設けてＳｉＧｅ領域に回路を形成し、回路内の伝送線路をマイクロストリップ線路とする技術が開発され、ミリ波領域で使用可能であることが示された（非特許文献２）。非特許文献３にもある通り、マイクロストリップ線路において、高周波は、純粋なＴＥＭ波として伝送されるのではなく、導波路のハイブリッドモードで伝送される。ＴＥＭ波であれば、特性インピーダンスが定義でき、これをマッチングさせることで設計が行われる。導波路の場合のインピーダンスは波動インピーダンスで定義される。
特開平１１−４０６８９号公報特許第３５８９１３７号公報川村光男、昭晃堂、「マイクロ波基礎工学」１１３−１２６頁 Hao Li, Hans-Martin Rein, "Millimeter-wave VCOs with wide tuning range and low phase noise, fully integrated in a SiGe bipolar production technology," IEEE J. Solid-State Circuits, vol. 38, pp. 184-191, Feb. 2003 小西良弘、総合電子出版社、「マイクロ波回路の基礎とその応用、５３−６０頁

非特許文献２の高周波回路チップを説明するため、高周波回路チップをマイクロストリップ線路のみを形成したチップに簡略化して、それを誘電体基板に実装した構造を図１１に示す。図１１は、マイクロストリップ線路の伝搬方向（ｘ軸方向）と垂直な断面図である。シリコン基板１０表面に、アルミニウム等の金属から成るグランド層１５を形成し、その上にＳｉＯ₂層１６を形成し、その上にマイクロストリップ導体１７を形成している。ＳｉＯ₂層１６を介してマイクロストリップ導体１７とグランド層１５とでマイクロストリップ線路ＭＳＬが構成される。高周波回路チップ１００は実質的にマイクロストリップ線路のみを有する回路であるが、後述のシミュレーションを実施するために簡略化して説明するものである。

高周波回路チップ１００は、マイクロストリップ線路ＭＳＬが形成する電磁界が非絶縁材料であるＳｉ基板１０に進入することを防ぎ、エネルギーロスを低減している。しかし、所望の設計特性を有する高周波チップ１００を、誘電体２９とその裏面にグランド板２１を設けた誘電体基板９００に実装した、図１１の実装構造９０００は、設計特性が発揮できない場合がある。

これを、図１２で説明する。図１２は、図１の実装構造９０００に、金属筐体の蓋部４０を組み合わせた実装構造９５００の、マイクロストリップ線路の伝搬方向に平行な断面図である。平板状の誘電体２９を用意し、その裏面全体にグランド板２１を設け、高周波回路チップ１００を誘電体２９の上面略中央に載置する。これに対し、左側に線路２７Ｌを、右側に線路２７Ｒを設けて、各々ボンディングワイヤ３０Ｌと３０Ｒで接続するものである。ここで、線路２７Ｌと線路２７Ｒの高さ（ｚ方向）を高周波回路チップ１００のマイクロストリップ導体１７の高さと等しくするため、線路２７Ｌと線路２７Ｒは誘電体２９の上に積層した誘電体層２Ｌと２Ｒの上に各々設けている。尚、誘電体２９と誘電体層２Ｌ及び２Ｒとの間には、各々上部グランド板２６Ｌと２６Ｒとを設け、誘電体２９に多数設けたビア２５Ｌ及び２５Ｒによりグランド板２１と電気的に接続する。上部グランド板２６Ｌと２６Ｒは、線路２７Ｌと線路２７Ｒに対応して必要な形状に形成される。また、各々複数個のビア２５Ｌ及び２５Ｒは、各々上部グランド板２６Ｌと２６Ｒの形状に対応して、必要な密度に形成される。尚、金属筐体の蓋部４０には、特許文献１及び２に記載された、金属突起４１を複数個周期的に設けて、チップ上部の不要な電磁波の漏れを遮断する。

図１２の実装構造９５００においては、金属筐体の蓋部４０とグランド板２１との間で形成される平行平板導波路による電磁波の漏れ（マイクロストリップ線路ＭＳＬの伝送損失）は、周期的に設けられる複数個の金属突起４１を適切に設計することにより排除できる。しかし、ＳｉＧｅタイプの高周波回路チップ１００がその表層付近にグランド層１５を有するため、当該グランド層１５と誘電体２９裏面のグランド板２１との間で形成される平行平板導波路による電磁波の漏れ（マイクロストリップ線路ＭＳＬの伝送損失）は、金属突起４１を複数個周期的に設けることでは排除できない。

グランド層１５とグランド板２１との間で形成される平行平板導波路による伝送損失をシミュレーションした。図１３のように、ｘ軸に平行にマイクロストリップ導体１７を配置し、誘電体２Ｌ上の信号線路２７Ｌとボンディングワイヤ３０Ｌで接続し、同様に、誘電体２Ｒ上の信号線路２７Ｒとボンディングワイヤ３０Ｒで接続する構成とした。高周波回路チップ１００のシリコン基板１０略中央部のｘｙ平面に平行な面（図１１でＡ−Ａ’と示した切断面）の電磁界分布を図１４に示す（７２ＧＨｚ）。高周波回路チップ１００の位置に４つの腹を有し、各々がｙ軸方向に高周波回路チップ１００の外部まで延びた電磁波の漏れが生じていることが理解できる。即ち、図１１及び図１２の実装構造においては、マイクロストリップ線路ＭＳＬを形成するマイクロストリップ導体１７とグランド層１５との間のみでなく、高周波回路チップ１００のグランド層１５と、誘電体基板９００のグランド板２１との間で形成される平行平板導波路による電磁波の漏れ（マイクロストリップ線路ＭＳＬの伝送損失）が生じている。図１５に伝搬特性を示す。７２ＧＨｚで効率よく伝送しているが、図１４の電界分布から、これは本来の伝送路ではなく、平行平板導波路を伝わったことが分かる。

本発明は上記の課題を解決するために成されたものであり、その目的は、グランド層を有する高周波回路チップを実装するための誘電体基板がグランド板を有することに起因する、高周波の漏れを抑制することである。

請求項１に係る発明は、半導体基板に高周波回路が形成された高周波回路チップを誘電体基板上に実装する構造において、前記高周波回路チップは、信号線路を構成するグランド層を有し、前記高周波回路チップを実装するための下部構成に、外部グランドに接続された導体の周期構造を設けたことを特徴とする高周波回路チップの実装構造である。

請求項２に係る発明は、請求項１に記載の高周波回路チップの実装構造において、前記導体の周期構造の各単位構造は、立設された柱状部を有することを特徴とする。請求項３に係る発明は、請求項１に記載の高周波回路チップの実装構造において、前記導体の周期構造の各単位構造は、立設された柱状部とそれらを連結する線路とから成る格子戸構造を有することを特徴とする。請求項４に係る発明は、請求項２又は請求項３に記載の高周波回路チップの実装構造において、前記立設された柱状部は、誘電体基板に設けられた孔部に導体を充填したビアにより形成されており、当該誘電体基板下部に設けられたグランド板と導通されていることを特徴とする。

請求項５に係る発明は、前記導体の周期構造は、漏れを抑制すべき電磁波の波長の１／２の周期で配設されていることを特徴とする。

請求項６に係る発明は、請求項１乃至請求項５のいずれか１項に記載の高周波回路チップの実装構造において、前記高周波回路チップの外部と接続するための信号線路端と、それと接続されるべき前記誘電体基板に設けられた信号線路端とに対応して、それら２つの信号線路端を結ぶ領域を囲んだ外枠状部を有する上部グランド板が誘電体基板に設けられていることを特徴とする。

請求項７に係る発明は、請求項１乃至請求項６のいずれか１項に記載の高周波回路チップの実装構造において、前記高周波回路チップの外部と接続するための端子と、前記誘電体基板に設けられた端子とを接続するボンディングワイヤ下部の、前記高周波回路チップ周端と前記誘電体基板周端との間には、誘電体が充填されていることを特徴とする。

高周波回路チップのグランド層の下部に設けられた上記周期構造により、不必要な伝搬経路に、所望の周波数でハンドギャップを形成し、電波の進入及び伝搬を防ぐことができる。同時に、伝搬させたい高周波回路チップ上の本来の経路に対しては、マッチングを行ない、伝搬し易い状態にする。これにより、本来の経路に信号が伝搬できるようになる（請求項１乃至５）。

高周波回路チップの信号線路と誘電体基板の信号線路との接続部が、例えば空隙を有しており、ワイヤボンディングにより接続されるなどの不連続が著しい場合、接続部で電磁波が放出される。これは、誘電体基板に外枠状部を有するグランド層を設けることで、電磁波の放出を防ぐことができる（請求項６）。

ミリ波のような高周波では、マイクロストリップ線路やコープレーナ線路は、完全なＴＥＭ波ではない。非特許文献３にも示された通り導波路的な伝搬（ハイブリッド）を含むものである。ＴＥＭ波の伝搬については、インピーダンスマッチングにより容易にマッチング設計できる。また、導波路的な伝搬（ハイブリッド）に対しては、波動インピーダンスをマッチングすると効率よく伝搬できる。波動としての不連続をなくすため、チップと基板との空隙に誘電体を充填すると良い（請求項７）。

以上の通り、不必要な経路を電波が伝搬することを防ぐ。これにより、高周波回路チップを製造した段階では得られるはずの設計特性が、実装後に得られなくなるという不都合を防ぐことができる。

例えば、高周波回路チップがｘｙ平面に平行なグランド層を有する場合、その上に形成されるストリップ導体もｘｙ平面に平行となる。この場合、「周期構造」は、当該グランド層の下部に位置する誘電体実装基板に設けられ、特に、ｚ軸方向に立設された壁状、格子戸状、柱状、錘状その他の導体から成る構造物を周期的に配設すると良い。導体から成る周期構造は、例えば上部に設けられる高周波回路チップの伝送線路に対応してその下部となるよう、例えば誘電体基板上面又はその内部に設けられる。当該高周波回路チップの伝送線路の伝送方向に対して、周期的に設けることが望ましい。

導体から成る周期構造は、例えば誘電体層に孔部を形成し、その孔部の内部に導体を充填すると良い。或いは誘電体層表面に周期的な図形を形成する。誘電体層を複数層とし、各層に孔部を設けて導体を充填し、層間においてそれらのビアを連結するよう導体の線路を形成しても良い。導体から成る周期構造は、立設された壁状としても良く、ビアと水平方向で、遮断すべき電磁波の進行方向に垂直な線路により形成される格子戸状としても良い。ビアを密（例えば伝送波長λの１／４の間隔）に配置することで、格子戸状に形成された導体が、所望の周波数に対し導体の壁とみなせるようになる。

本発明は、上面付近にグランド層を有する高周波回路チップの実装構造に有効である。特に、シリコン基板を用い、ＳｉＧｅにより回路素子を形成した高周波回路チップの実装構造に特に有効である。

図１は本発明の具体的な一実施例に係る実装構造１０００の構造示す断面図である。図示したように、紙面に垂直で手前方向にｘ軸、紙面内右方向にｙ軸、上方向にｚ軸をとる。図１の実装構造１０００は、高周波回路チップ１００が誘電体基板２００の表面に載置された構成である。高周波回路チップ１００は、シリコン基板１０表面に、アルミニウム等の金属から成るグランド層１５を形成し、その上にＳｉＯ₂層１６を形成し、その上にマイクロストリップ導体１７を形成している。ＳｉＯ₂層１６を介してマイクロストリップ導体１７とグランド層１５とでマイクロストリップ線路ＭＳＬが構成される。以上の構成は図１１と同様であり、以下のシミュレーションを簡易にするための、簡略化された構成である。

図１の実装構造１０００の特徴は誘電体基板２００の構成にある。誘電体基板２００は、グランド板２１が全面に形成された板状の誘電体層２０−１と、板状の誘電体層２０−２の積層構造であり、誘電体層２０−１及び２０−２には各々複数個のビア２２−１及び２２−２が形成されている。複数個のビア２２−１は、誘電体層２０−１の表面に形成された線路２３−１にて電気的に接続されており、複数個のビア２２−２は、誘電体層２０−２の表面に形成された線路２３−２にて電気的に接続されている。複数個のビア２２−１及び２２−２並びに線路２３−１及び線路２３−２のみを抜き出すと、図２の様な構成になる。複数個のビア２２−１及び２２−２並びに線路２３−１及び線路２３−２は、全部で４つの格子戸状の導体（以下、格子戸構造２２と言う。）を形成しており、それらはｘ軸に垂直な面を形成し、ｘ軸方向に周期λ／２で配置されている。各格子戸構造２２は、図２では省略した、ｘｙ面に平行なグランド板２１に接続されて立設された４つのビア２２−１、それらをｙ軸方向に連結する１本の線路２３−１、その上に立設された４つのビア２２−２、それらをｙ軸方向に連結する１本の線路２３−２から構成される。このような構成は、グランド板２１とビア２２−１と線路２３−１を形成した誘電体層２０−１と、ビア２２−２と線路２３−２を形成した誘電体層２０−２とを別個に用意し、それらを積層することで簡単に形成することができる。また、１つの格子戸構造２２内の隣り合うビア２２−１（又は２２−２）は、λ／４周期で形成されている。

図１の誘電体基板２００を有する実装構造１０００を、図１２のような金属筐体の蓋部４０と複数個の突起４１と組み合わせた実装構造１５００を図３に示す。図１２との違いは、ビア２５Ｒと２５Ｌのみを有する誘電体２９の代わりに、ビア２５Ｒと２５Ｌと、格子戸構造２２を有する誘電体２０としたものである。尚、誘電体２０は、正しくは誘電体２０−１及び２０−２の２重層であるが、合わせて１層として表現した。

図４．Ａは本発明の第１のシミュレーションである（７６．５ＧＨｚ）。図１のＡＡ’と示した面内の電界分布を示している。図４．Ｂのように格子戸周期構造がチップ下に形成されている。図より、マイクロストリップ線路ＭＳＬ下に図１３で示したような伝播するパターンや、反射波の存在によってできる定在波ができていないことがわかる。即ち、本発明の導体の周期構造（周期λ／２で４枚形成された格子戸構造２２）により、高周波回路チップ１００内部への電磁界の進入を防ぐことができる。

図４では、高周波回路チップ１００の幅に合わせて誘電体基板２００を構成した。この際、シミュレーションにより、高周波回路チップ１００のグランド層１５と、誘電体基板１００のグランド板２１との間を電波が通ることを防ぐことをできていた。しかし、図４のように高周波回路チップ１００の側壁付近に強い電界があることがわかった。このように、高周波回路チップ１００の幅に合わせて、導体の周期構造を有する誘電体基板２００を構成すると、高周波回路チップ１００の側面から信号が迂回するようなルートが形成されることが理解できる。この対策を実施例２として図５及び図６にその構成を示す。図５は全体の形状の半分を示している。図５に示すように、格子戸構造２２をｙ軸方向に延ばす。本実施例では、グランド電位の筐体側壁に接続した。また、図６のように、誘電体層２Ｌ（及び２Ｒ）表面の信号線路２７Ｌ（２７Ｒ）と高周波回路チップ１００のマイクロストリップ導体１７との接続部付近で、上部グランド板２６Ｌ（２６Ｒ）の形状を、電磁界を閉じ込める構造とした。当該構造は、図６のように、上部グランド板２６Ｌの、信号線路２７Ｌ接続端近傍に対応する２６Ｌｈと、高周波回路チップ１００下に形成されている、格子戸構造２２を形成する線路２３−２の相対部の両側において、導体２６Ｌｒと、導体２６Ｌｌを設けて、上部グランド板２６Ｌと線路２３−２を接続し、外枠状の導体部を形成するものである。

図５の構成である、格子戸構造２２のｙ軸方向延長と接続端におけるグランド板２６Ｌ及び２６Ｒの外枠状部形成によるシミュレーションを図７に示す。図７のように、電界は閉じ込められ、図４で見られた、高周波回路チップ１００側面からの漏れが抑制されたことがわかる。図８は図５の伝送特性のシミュレーション結果である。図８から、図５の構成により、７７ＧＨｚ付近で良好な特性を示していることが理解できる。

上記実施例２の構造では、図８のように、反射量が１０ｄＢを越えない帯域が狭いという問題がある。そこで、図９のように、高周波回路チップ１００と誘電体層２Ｌ（２Ｒ）との間隙に誘電率５．７の材料５０Ｌ（５０Ｒ）を充填した。この誘電率は、高周波回路チップ１００のシリコン基板１０の誘電率と誘電体層２Ｌの誘電率との幾何平均の値である。図１０はこの時の特性である。シリコン基板１０の誘電率と誘電体層２Ｌの誘電率との幾何平均の誘電率を有する誘電体を充填することにより、接続部の容量が増し、周波数特性のピークは低いほうに移動しているが、帯域は２倍以上に広がっていることがわかる。ミリ波のような極めて高い周波数では、マイクロストリップ線路は表面波を伴っている（非特許文献３）。この表面波は、導波管的なモードを含むため、波動としての不連続があると反射しやすい。このため、誘電体を充填してこれを防ぐことで、より信号を伝搬しやすくしている。実際の作製においては、高周波回路チップ１００を誘電体基板２００に接着する材料が、それらのｘ軸方向の不連続部分である隙間にはみ出ることを利用することができる。即ち、当該接着材料として、誘電率が、高周波回路チップ１００の基板の誘電率と誘電体層２Ｌの誘電率の幾何平均若しくはそれに近いものを用いれば良い。

本発明の具体的な一実施例に係る実装構造１０００の構成を示す断面図。実施例１における格子戸構造２２の周期構造を示す斜視図。本発明の具体的な一実施例に係る実装構造１５００の構成を示す断面図。実施例１の実装構造１０００のシミュレーション結果を示す斜視図。実施例２の実装構造２０００のシミュレーション時の構成を示す斜視図。実施例２の実装構造２０００の、信号線路２７Ｌ下の上部グランド板２６Ｌの形状を示す平面図。実施例２の実装構造２０００のシミュレーション結果を示す斜視図。実施例２の実装構造２０００の伝搬路特性のシミュレーション結果を示すグラフ図。実施例３の実装構造３０００のシミュレーション時の構成を示す斜視図。実施例３の実装構造３０００の伝搬路特性のシミュレーション結果を示すグラフ図。従来の実装構造９０００の構成を示す断面図。従来の実装構造９５００の構成を示す断面図。従来の実装構造９０００のシミュレーション時の構成を示す斜視図。従来の実装構造９０００のシミュレーション結果を示す斜視図。従来の実装構造９０００の伝搬路特性のシミュレーション結果を示すグラフ図。

符号の説明

１０００：実装構造
１００：高周波回路チップ
１０：シリコン基板
１５：Ａｌから成るグランド層
１６：ＳｉＯ₂から成る絶縁層
１７：Ａｌから成るマイクロストリップ導体
２００：格子戸構造の導体の周期構造を設けた誘電体基板
２０−１、２０−２：誘電体層
２１：グランド板
２２−１、２２−２：格子戸構造を形成するビア
２３−１、２３−２：格子戸構造を形成する線路
２Ｌ、２Ｒ：誘電体層
２５Ｌ、２５Ｒ：ビア
２６Ｌ、２６Ｒ：上部グランド板
２７Ｌ、２７Ｒ：信号線路
３０Ｌ、３０Ｒ：ボンディングワイヤ
４０：金属筐体の蓋部
４１：金属突起
５０：誘電体（樹脂接着剤）

Claims

半導体基板に高周波回路が形成された高周波回路チップを誘電体基板上に実装する構造において、
前記高周波回路チップは、信号線路を構成するグランド層を有し、
前記高周波回路チップを実装するための下部構成に、外部グランドに接続された導体の周期構造を設けたことを特徴とする高周波回路チップの実装構造。
前記導体の周期構造の各単位構造は、立設された柱状部を有することを特徴とする請求項１に記載の高周波回路チップの実装構造。
前記導体の周期構造の各単位構造は、立設された柱状部とそれらを連結する線路とから成る格子戸構造を有することを特徴とする請求項１に記載の高周波回路チップの実装構造。
前記立設された柱状部は、誘電体基板に設けられた孔部に導体を充填したビアにより形成されており、当該誘電体基板下部に設けられたグランド板と導通されていることを特徴とする請求項２又は請求項３に記載の高周波回路チップの実装構造。
前記導体の周期構造は、漏れを抑制すべき電磁波の波長の１／２の周期で配設されていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の高周波回路チップの実装構造。
前記高周波回路チップの外部と接続するための信号線路端と、それと接続されるべき前記誘電体基板に設けられた信号線路端とに対応して、それら２つの信号線路端を結ぶ領域を囲んだ外枠状部を有する上部グランド板が誘電体基板に設けられていることを特徴とする請求項１乃至請求項５のいずれか１項に記載の高周波回路チップの実装構造。
前記高周波回路チップの外部と接続するための端子と、前記誘電体基板に設けられた端子とを接続するボンディングワイヤ下部の、前記高周波回路チップ周端と前記誘電体基板周端との間には、誘電体が充填されていることを特徴とする請求項１乃至請求項６のいずれか１項に記載の高周波回路チップの実装構造。