JP2023044194A - 導波路 - Google Patents

導波路 Download PDF

Info

Publication number
JP2023044194A
JP2023044194A JP2021152096A JP2021152096A JP2023044194A JP 2023044194 A JP2023044194 A JP 2023044194A JP 2021152096 A JP2021152096 A JP 2021152096A JP 2021152096 A JP2021152096 A JP 2021152096A JP 2023044194 A JP2023044194 A JP 2023044194A
Authority
JP
Japan
Prior art keywords
waveguide
vias
opening
comparative example
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021152096A
Other languages
English (en)
Inventor
健 高橋
Takeshi Takahashi
智洋 村田
Tomohiro Murata
浩二 滝波
Koji Takinami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2021152096A priority Critical patent/JP2023044194A/ja
Priority to PCT/JP2022/015658 priority patent/WO2023042466A1/ja
Priority to CN202280062164.XA priority patent/CN118104066A/zh
Publication of JP2023044194A publication Critical patent/JP2023044194A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/02Bends; Corners; Twists
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/12Hollow waveguides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/04Coupling devices of the waveguide type with variable factor of coupling

Landscapes

  • Waveguides (AREA)

Abstract

【課題】高周波帯における導体損による損失を低減することができる導波路を提供すること。【解決手段】本開示の一実施例に係る導波路は、第1誘電体層と、第1開口を有する複数の第1導体層とが積層された第1積層基板と、前記第1導体層の間を電気的に接続する複数の第1貫通ビアが、前記第1積層基板の面内方向において、前記導波路を伝搬させる電磁波の半波長以下の間隔で直線的に配列された第1貫通ビア群と、前記第1導体層の間を電気的に接続する複数の第2貫通ビアが、前記面内方向において、前記間隔で直線的に配列された第2貫通ビア群と、を備え、前記導波路は、前記複数の第1貫通ビア及び前記複数の第2貫通ビア以外の貫通ビアを備えず、前記第1貫通ビア群と前記第2貫通ビア群とは、前記面内方向において、前記第1積層基板の厚み方向に伝搬する信号の電界の方向と直交する方向に配置され、前記第1開口を挟んで対向して配置されている。【選択図】図1

Description

本開示は、導波路に関する。
誘電体基板上で高周波信号を伝送する手段として、マイクロストリップ線路が利用されることが多い。しかしながら、ミリ波、テラヘルツ波等の周波数帯においては、高周波固有の現象である表皮効果及び界面凹凸の影響により、導体損による伝送損失が大きくなる。
このような伝送損失を低減するために、例えば非特許文献1に開示されているように、導体配線を有することなく誘電体基板内を電磁波が伝搬する導波路構造が、損失が小さい伝送路として利用されることがある。
誘電体基板内に形成される導波路構造として、電気的に接地された配線層を天板及び底板として、また、天板と底板とをつなぐビアを両脇に並べて側壁とする基板面内の導波路構造が一般的である。
このような導波路構造における基板厚み方向への導波路として、例えば特許文献1に開示されているように、開口を有する銅箔を、厚み方向にλe/2(λe:伝送される信号の実効波長)以下の間隔で積層し、開口の周囲にビアを配置する構造がある。
このように開口の周囲にビアを配置する理由は、4辺を金属壁で囲われた金属導波管構造に近づけ、内部を伝搬する電磁波の漏洩を確実に抑制する効果を期待するためである。
特開2001-156510号公報
M. Bozzi, L. Perregrini, K. Wu, "Modeling of Losses in Substrate Integrated Waveguide by Boundary Integral-Resonant Mode Expansion Method", 2008 IEEE MTT-S International Microwave Symposium Digest (2008), pp.515-518
しかしながら、特許文献1に記載の技術では、100GHz以上のような高周波帯においては、周囲の貫通導体に流れる電流によって導体損による損失がより顕著になる傾向がある。
本開示の非限定的な実施例は、高周波帯における導体損による損失を低減することができる導波路の提供に資する。
本開示の一実施例に係る導波路は、第1誘電体層と、第1開口を有する複数の第1導体層とが積層された第1積層基板と、前記第1導体層の間を電気的に接続する複数の第1貫通ビアが、前記第1積層基板の面内方向において、前記導波路を伝搬させる電磁波の半波長以下の間隔で直線的に配列された第1貫通ビア群と、前記第1導体層の間を電気的に接続する複数の第2貫通ビアが、前記第1積層基板の面内方向において、前記間隔で直線的に配列された第2貫通ビア群と、を備え、前記導波路は、前記複数の第1貫通ビア及び前記複数の第2貫通ビア以外の貫通ビアを備えず、前記第1貫通ビア群と前記第2貫通ビア群とは、前記第1積層基板の面内方向において、前記第1積層基板の厚み方向に伝搬する信号の電界の方向と直交する方向に配置され、前記第1開口を挟んで対向して配置されている。
本開示によれば、高周波帯における導体損による損失を低減することができる。
本開示の一実施例における更なる利点及び効果は、明細書及び図面から明らかにされる。かかる利点及び/又は効果は、いくつかの実施形態並びに明細書及び図面に記載された特徴によってそれぞれ提供されるが、1つ又はそれ以上の同一の特徴を得るために必ずしも全てが提供される必要はない。
本開示の実施の形態1の実施例1に係る導波路を示す斜視図 実施例1に係る導波路のA-A’断面図 実施例1に係る導波路のB-B’断面図 Z軸正方向から見たときの実施例1に係る導波路を示す平面図 Z軸正方向から見たときの実施例1に係る導波路における電界を示す図 比較例1に係る導波路を示す斜視図 比較例2に係る導波路を示す斜視図 実施例1に係る導波路、比較例1に係る導波路及び比較例2に係る導波路の通過特性シミュレーション結果を示す図 実施例1に係る導波路及び比較例1に係る導波路の通過特性シミュレーション結果を示す図 実施例1に係る導波路及び比較例1に係る導波路の導体損失シミュレーション結果を示す図 実施例1に係る導波路及び比較例1に係る導波路の別の導体損失シミュレーション結果を示す図 実施例1に係る導波路及び比較例1に係る導波路のさらに別の導体損失シミュレーション結果を示す図 Z軸正方向から見たときの実施の形態1の実施例2に係る導波路を示す平面図 Z軸正方向から見たときの比較例3に係る導波路を示す平面図 実施例2に係る導波路及び比較例3に係る導波路の通過特性シミュレーション結果を示す図 Z軸正方向から見たときの実施の形態1の実施例3に係る導波路を示す平面図 Z軸正方向から見たときの実施の形態1の実施例4に係る導波路を示す平面図 Z軸正方向から見たときの実施の形態1の実施例5に係る導波路を示す平面図 Z軸正方向から見たときの実施の形態1の実施例6に係る導波路を示す平面図 Z軸正方向から見たときの実施の形態1の実施例7に係る導波路を示す平面図 本開示の実施の形態2に係る導波路を示す斜視図 実施の形態2に係る導波路のC-C’断面図 本開示の実施の形態3の実施例8に係る導波路を示す斜視図 本開示の実施の形態3の実施例9に係る導波路を示す斜視図 図4における開口端部とビア端との間隔を変化させたS11に関する電磁界シミュレーションの結果を示す図 図4における開口端部とビア端との間隔を変化させた図25における300GHzのリターンロスを示す図
以下、図面を適宜参照して、本開示の実施の形態について、詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
なお、添付図面及び以下の説明は、当業者が本開示を十分に理解するために、提供されるのであって、これらにより特許請求の範囲に記載の主題を限定することは意図されていない。
(実施の形態1)
以下、図1~図20を参照して、実施の形態1について説明する。
[実施例1]
<導波路の構成>
図1は、本開示の実施の形態1の実施例1に係る導波路10を示す斜視図であり、図2は、同導波路10のA-A’断面図であり、図3は、同導波路10のB-B’断面図である。図4は、図1のZ軸正方向から見たときの同導波路10を示す平面図であり、図5は、Z軸正方向から見たときの同導波路10における電界を示す図である。
図1~図3に示すように、導波路10は、導体層の一例である銅箔層12と誘電体層11とを少なくとも1回積層させることにより形成された積層基板15と、複数のビア13と、を備える。導波路10が形成されている積層基板15の両面(上面及び下面)には、銅箔層12が形成されている。複数のビア(貫通ビア)13は、少なくとも2つの銅箔層12間を電気的に接続し、誘電体層11及び銅箔層12を貫通するように形成されている。なお、誘電体層11の代わりに半導体層が用いられてもよい。
図1、図4及び図5に示すように、積層基板15に形成された各銅箔層12は、長方形形状を有する開口14を有し、基板厚み方向(図1のZ軸に平行な方向)に積層されている。
このような構成により、導波路10は、基板内で基板厚み方向へ電磁波を伝搬させる(信号を伝送(伝搬)する)ことができる。
ここで、誘電体層11の厚さは、導波路10で伝送される電磁波の波長をλとすると、λe/2以下とすることが望ましい。
図1、図4及び図5に示すように、積層された銅箔層12同士を電気的に接続するビア13は、誘電体層11及び銅箔層12の面内方向(基板面内方向、例えば、図1のXY平面)において、λe/2以下の間隔で開口14の長辺(図1のX軸に平行)近傍に直線的に配置(配列)されている。ここで、近傍とは、図4に示す長辺(開口端部)からビア端までの間隔dがλ/12以下であることが望ましい。これらの図では、一例として、1つの長辺の近傍に3つずつである6つのビア13を示しているが、ビア13の数は6つに限定されない。これらの図では、基板面内方向において、ビアの間隔は、等間隔であるが、λe/2以下であれば、不等間隔であってもよい。
図25を参照すると、横軸が周波数を表し、縦軸がSパラメータ(Scattering parameters)のうちS11(反射)を表す、図4における開口端部とビア端との間隔dを変化させたS11に関する電磁界シミュレーションの結果が示されている。間隔dは、0、λ/50、λ/25、λ/16.7、λ/12.5、λ/10と変化させた。ここで、反射による損失が大きい場合、透過が小さくなる。
図26を参照すると、横軸が間隔dとして距離(波長比)を表し、縦軸がリターンロスを表す、図25における300GHzのリターンロスが示されている。リターンロスの閾値を10dBとした場合、λ/10では閾値以下であるため、本実施の形態では、λ/12以下を近傍とした。
導波路10に電力を入力すると、図5に示すように、開口14の短辺(図1のY軸に平行)方向に電界51が生じ、誘電体層11及び銅箔層12の積層方向に信号を伝送することができる。
ここで、図5の上側にある第1のビア群と図5の下側にある第2のビア群とは、基板面内方向において、基板厚み方向に伝搬する信号の電界51の方向と直交する方向に配置され、開口14を挟んで対向して配置されている(図5のZ方向)。あるいは、ビア13は、基板面内方向において、基板厚み方向に伝搬する信号の電界51の方向に直交する開口14の2つの直線分(この例では長方形の長辺)を延ばした2つの直線に沿って配列されていると表現されてもよい。
なお、導波路10に電力を入力した場合、開口の形状によらず、開口の短手方向に電界が生じる。
[比較例1]
図6は、従来例(比較例1)に係る導波路を示す斜視図である。なお、比較例1において、実施例1と同じ要素には同じ符号を付している。
実施例1に係る導波路10と比較例1に係る導波路との違いは、比較例1に係る導波路では、開口14の短辺近傍にもビア13が配置されている点である。図6では、1つの短辺に1つずつである2つのビア13が、開口14の短辺近傍に配置されている。
[比較例2]
図7は、比較例2に係る導波路を示す斜視図である。なお、比較例2において、実施例1と同じ要素には同じ符号を付している。
実施例1に係る導波路10と比較例2に係る導波路との違いは、比較例2に係る導波路では、開口14の短辺方向にビア13が配置されている点である。図7では、1つの短辺に3つずつである6つのビア13が、開口14の短辺方向に配置されている。
[比較結果1]
本発明者らは、有限積分法を用いた電磁界シミュレーションによって、実施例1に係る導波路10、比較例1に係る導波路及び比較例2に係る導波路の通過特性及び導体損失を解析して比較した。
図8は、実施例1に係る導波路10、比較例1に係る導波路及び比較例2に係る導波路の通過特性シミュレーション結果を示す図である。図8において、横軸は周波数(単位:GHz)を表し、縦軸は通過特性を示すSパラメータであるS21の値(単位:dB)を表す。
図8から、比較例2に係る導波路の通過特性は、実施例1に係る導波路10及び比較例1に係る導波路の通過特性と比較して悪いことがわかる。このため、比較例2に係る導波路は、損失が大きく、信号が通過しにくいことが分かる。
一方、実施例1に係る導波路10の通過特性と比較例1に係る導波路の通過特性とは、図8ではそれほど差がないように見える。
図9は、図8から縦軸のスケールを変更した、実施例1に係る導波路及び比較例1に係る導波路の通過特性シミュレーション結果を示す図である。図9において、横軸は周波数(単位:GHz)を表し、縦軸はS21の値(単位:dB)を表す。
図9から、実施例1に係る導波路10の方が、S21の値が大きく、損失が小さいことがわかる。このため、通過特性の観点では、実施例1に係る導波路10は、比較例1に係る導波路と比較して良いことが分かる。
図10は、実施例1に係る導波路10及び比較例1に係る導波路の導体損失シミュレーション結果を示す図である。詳細には、図10は、0.5Wの電力を入力した場合の300GHzにおける損失成分のうち導体損失を抽出したシミュレーション結果を示している。図10において、縦軸は導体損(単位:W)を表す。
図10から、300GHzにおいて、実施例1に係る導波路10の導体損失は、比較例1に係る導波路の導体損失より小さく、実施例1に係る導波路10では、導体損失を抑制できていることが分かる。なお、導体損失の観点でも、実施例に係る導波路10は、比較例1に係る導波路と比較して良いことが分かる。
図11は、実施例1に係る導波路10及び比較例1に係る導波路の別の導体損失シミュレーション結果を示す図である。詳細には、図10は、0.5Wの電力を入力した場合の200GHzにおける損失成分のうち導体損失を抽出したシミュレーション結果を示している。図11において、縦軸は導体損(単位:W)を表す。
図11から、200GHzにおいても、実施例1に係る導波路10の導体損失は、比較例1に係る導波路の導体損失より小さく、実施例1に係る導波路10では、導体損失を抑制できていることが分かる。なお、200GHzにおける導体損失の観点でも、実施例に係る導波路10は、比較例1に係る導波路と比較して良いことが分かる。
図12は、実施例1に係る導波路10及び比較例1に係る導波路のさらに別の導体損失シミュレーション結果を示す図である。詳細には、図12は、0.5Wの電力を入力した場合の100GHzにおける損失成分のうち導体損失を抽出したシミュレーション結果を示している。図12において、縦軸は導体損(単位:W)を表す。
図12から、100GHzにおいても、実施例1に係る導波路10の導体損失は、比較例1に係る導波路の導体損失より小さく、実施例1に係る導波路10では、導体損失を抑制できていることが分かる。なお、100GHzにおける導体損失の観点でも、実施例に係る導波路10は、比較例1に係る導波路と比較して良いことが分かる。
図10~図12に示すように周波数が高いほど導体損失が大きくなる理由は、表皮効果によって等価的な抵抗率が高くなるからである。
以上、実施例1に係る導波路10の構成は、100GHz以上の周波数で有効であることが分かる。これは、実施例1に係る導波路10の構成により、導波路10周囲を流れる電流の総量が減るからである。
次に、ビア13の総数を揃えた場合における実施の形態1に係る実施例2及び比較例3について検討する。
[実施例2]
図13は、Z軸正方向から見たときの実施の形態1の実施例2に係る導波路10を示す平面図である。なお、実施例2において、実施例1と同じ要素には同じ符号を付している。実施例1に係る導波路10と実施例2に係る導波路10との違いは、実施例2に係る導波路10では、長辺を延ばした直線に沿って4つずつビア13を配置させている点である。
[比較例3]
図14は、Z軸正方向から見たときの比較例3に係る別の導波路を示す平面図である。なお、比較例3において、実施例1と同じ要素には同じ符号を付している。実施例2に係る導波路10と比較例3に係る導波路10との違いは、実施例2に係る導波路10の2つの長辺の両端に配置された2つのビア13をそれぞれ、2つの短辺の近傍に配置させている点である。
[比較結果2]
上記と同様に、本発明者らは、有限積分法を用いた電磁界シミュレーションによって、実施例2に係る導波路10及び比較例3に係る導波路の通過特性を解析して比較した。
図15は、実施例2に係る導波路10及び比較例3に係る導波路の通過特性シミュレーション結果を示す図である。図15において、横軸は周波数(単位:GHz)を表し、縦軸はS21の値(単位:dB)を表す。
図15から、実施例2に係る導波路10の方が、S21の値が大きく、損失が小さいので、実施例2に係る導波路10が、比較例3に係る導波路と比較して良いことが分かる。
このように、ビア13の総数が同じ場合でも、開口14の長辺方向にビアを配列させた方が、損失が小さくなっていることから、損失の低減は、ビア13の配列方向による効果であることが分かる。
なお、上記において、開口14の形状は、図4等に示すように長方形である例を説明したが、本開示はこれに限定されない。例えば、開口14の形状は、図16に示すように台形(実施例3)であってもよいし、図17に示すように平行四辺形(実施例4)であってもよいし、図18に示すように六角形(実施例5)であってもよいし、図19に示すように内角に鈍角を含む任意の多角形(実施例6)であってもよい。さらに、例えば、開口14の形状は、図20に示すように頂点を有しない任意の形状(実施例7)であってもよい。これらの実施例3~7において、Y軸に平行な方向に電界が生じ、誘電体層11及び銅箔層12の積層方向に信号を伝送することができる。
ここで、これらの図の上側にある第1のビア群とこれらの図の下側にある第2のビア群とは、基板面内方向において、基板厚み方向に伝搬する信号の電界の方向と直交する方向に配置され、開口14を挟んで対向して配置されている。あるいは、ビア13は、基板面内方向において、基板厚み方向に伝搬する信号の電界の方向に直交する開口14の2つの直線分(これらの例ではX軸方向に伸びる2つの直線分)を延ばした2つの直線に沿って配列されていると表現されてもよい。
実施例3~7は、このような構成を有することにより、実施例1及び2と同様の効果を奏することができる。
(実施の形態2)
以下、図21及び図22を参照して、本開示の実施の形態2について説明する。なお、以下では、実施の形態1と同じ要素には同じ符号を付し、実施の形態1と異なる点について説明する。
<導波路の構成>
図21は、本開示の実施の形態2に係る導波路20を示す斜視図であり、図22は、同導波路20のC-C’断面図である。
導波路20は、実施の形態1に係る導波路10とポスト壁導波路215とを備える。図21に示すように、導波路10とポスト壁導波路215とは、L字型に形成されており、導波路20は、L字型導波路と呼ばれてもよい。なお、ポスト壁導波路215は、導波路10の上部に接続されてもよいし、導波路10の下部に接続されてもよい。
ポスト壁導波路215は、誘電体層211と、銅箔層212と、複数のビア213と、を備える。
ポスト壁導波路215の下面の銅箔層212、誘電体層211、及び、ポスト壁導波路215の上面の銅箔層212が順に積層されて、積層基板が形成されている。
複数のビア213は、銅箔層212間を電気的に接続し、誘電体層211及び銅箔層212を貫通するように形成されている。複数のビア213は、λe/2以下の間隔で配列され、2つの側壁を形成する。
このように、ポスト壁導波路215が形成されている積層基板の両面(上面及び下面)に形成された銅箔層212及びビア213により電磁波の閉じ込めを行うことで、基板内で複数のビア213の配列方向(基板水平方向)へ電磁波を伝搬させる(信号を伝送する)ことができる。
図22に示すように、ポスト壁導波路215は、接続部開口221を介して、導波路10に接続される。図22のZ軸方向から見て開口14が接続部開口221を包含するようにし、接続部開口221の面積を開口14の面積より小さくすることで、電磁波の反射を抑えることができ、インピーダンス整合を取ることができる。なお、接続部開口221の形状と開口14の形状とは、相似形であることが望ましい。
導波路20は、基板厚み方向へ信号を伝送する導波路10と開口214を介して基板水平方向へ信号を伝送するポスト壁導波路215とを組み合わせることにより形成されるため、信号の伝送方向を基板内で90度変換することが可能となる。
(実施の形態3)
以下、図23及び図24を参照して、本開示の実施の形態3について説明する。なお、以下では、実施の形態1と同じ要素には同じ符号を付し、実施の形態1と異なる点について説明する。
<導波路の構成>
[実施例8]
図23は、本開示の実施の形態3の実施例8に係る導波路30を示す斜視図である。
導波路30は、実施の形態1に係る導波路10と導体(以下、キャビティ)231とを備える。キャビティ231は、長方形形状を有する開口232を有する。キャビティ231は、導波路10の上部に接続されてもよいし、導波路10の下部に接続されてもよい。
開口232には、誘電体が充填されてもよいし、空気が充填されてもよい。開口232の面積は開口14の面積より大きく、図23のZ軸方向から見て開口232が開口14を包含し、開口232を介して電波の送受信が可能になる。このため、導波路30は、アンテナとして利用されてよい。なお、開口14の形状と開口232の形状とは相似形である必要はない。例えば、開口14の縦横比と開口232の縦横比とは、異なっていてもよい。
[実施例9]
図24は、本開示の実施の形態3の実施例9に係る導波路30を示す斜視図である。
図23及び図24から分かるように、導波路30は、キャビティ231を、実施例1に係る導波路10と同様に形成された、誘電体層241と銅箔層242とビア243とを有する積層基板に置き換えることにより形成されてよい。なお、図24では、従来例(比較例1)と同様に、開口の周囲全体にビア243が設けられる例を示しているが、図示される短辺に沿ったビア243、例えば、電界に平行な直線に沿って配置されるビア243は、設けられなくてもよい。
実施例9でも、開口232の面積は開口14の面積より大きく、図24のZ軸方向から見て開口232が開口14を包含し、開口232を介して電波の送受信が可能になる。このため、この導波路30も、アンテナとして利用されてよい。なお、この場合も、開口14の形状と開口232の形状とは相似形である必要はない。例えば、開口14の縦横比と開口232の縦横比とは、異なっていてもよい。
(実施の形態における効果)
本開示の実施の形態における導波路(導波路10)は、第1誘電体層(誘電体層11)と、第1開口(開口14)を有する複数の第1導体層(銅箔層12)とが積層された第1積層基板(積層基板15)と、第1導体層の間を電気的に接続する複数の第1貫通ビア(ビア13)が、第1積層基板の面内方向において、導波路を伝搬させる電磁波の半波長以下の間隔で直線的に配列された第1貫通ビア群と、第1導体層の間を電気的に接続する複数の第2貫通ビア(ビア13)が、第1積層基板の面内方向において、上記間隔で直線的に配列された第2貫通ビア群と、を備え、導波路は、複数の第1貫通ビア及び複数の第2貫通ビア以外の貫通ビアを備えず、第1貫通ビア群と第2貫通ビア群とは、第1積層基板の面内方向において、第1積層基板の厚み方向に伝搬する信号の電界の方向に直交する方向に配置され、第1開口を挟んで対向して配置されている。この構成により、導波路周囲を流れる電流の総量が減るので、高周波帯における導体損による損失を低減することができる。また、開口の周囲全体にビアを配置する従来の技術と比較して、ビアの数が減るので、基板の製造コストを低減することができる。
本開示の実施の形態における導波路(導波路30)は、上記導波路(導波路10)と、第2誘電体層(誘電体層241)と、第2開口を有する複数の第2導体層(銅箔層242)とが積層され、第2開口の周囲に設けられ第2導体層の間を電気的に接続する複数の貫通ビア(ビア243)を有する、上記導波路の上面又は下面に接続された第2積層基板と、を備え、第2開口の面積は、第1開口の面積より大きい。この構成により、第2開口を介して電波の送受信が可能になるので、導波路をアンテナとして利用することができる。
本開示の実施の形態における導波路(導波路30)は、上記導波路(導波路10)と、第3開口(開口232)を有し、上記導波路の上面又は下面に接続された導体(導体231)と、を備え、第3開口の面積は、第1開口の面積より大きい。この構成により、第3開口を介して電波の送受信が可能になるので、導波路をアンテナとして利用することができる。
本開示の実施の形態におけるL字型導波路(導波路20)は、上記導波路(導波路10)と、接続部開口(接続部開口221)を有し、接続部開口を介して上記導波路の上面又は下面に接続されたポスト壁導波路(ポスト壁導波路215)と、を備え、接続部開口の面積は、第1開口の面積より小さい。この構成により、インピーダンス整合を取ることができ、信号の伝送方向を基板内で90度変換することができる。
以上、図面を参照しながら実施の形態について説明したが、本開示はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された範疇において、各種の変更例または修正例に想到し得ることは明らかである。そのような変更例または修正例についても、本開示の技術的範囲に属するものと了解される。また、本開示の趣旨を逸脱しない範囲において、実施の形態における各構成要素は任意に組み合わされてよい。
本開示は、高周波信号を伝送する導波路に有用である。
10 導波路
11 誘電体層
12 銅箔層
13 ビア
14 開口
15 積層基板
51 電界
20 導波路
211 誘電体層
212 銅箔層
213 ビア
214 開口
215 ポスト壁導波路
221 接続部開口
30 導波路
231 導体
232 開口
241 誘電体層
242 銅箔層
243 ビア

Claims (8)

  1. 導波路であって、
    第1誘電体層と、第1開口を有する複数の第1導体層とが積層された第1積層基板と、
    前記第1導体層の間を電気的に接続する複数の第1貫通ビアが、前記第1積層基板の面内方向において、前記導波路を伝搬させる電磁波の半波長以下の間隔で直線的に配列された第1貫通ビア群と、
    前記第1導体層の間を電気的に接続する複数の第2貫通ビアが、前記第1積層基板の面内方向において、前記間隔で直線的に配列された第2貫通ビア群と、
    を備え、
    前記導波路は、前記複数の第1貫通ビア及び前記複数の第2貫通ビア以外の貫通ビアを備えず、
    前記第1貫通ビア群と前記第2貫通ビア群とは、前記第1積層基板の面内方向において、前記第1積層基板の厚み方向に伝搬する信号の電界の方向と直交する方向に配置され、前記第1開口を挟んで対向して配置されている、
    導波路。
  2. 前記複数の第1貫通ビア及び前記複数の第2貫通ビアのうちの少なくとも一方は、前記第1積層基板の面内方向において等間隔で配列されている、
    請求項1に記載の導波路。
  3. 前記複数の第1貫通ビア及び前記複数の第2貫通ビアのうちの少なくとも一方は、前記第1積層基板の面内方向において不等間隔で配列されている、
    請求項1に記載の導波路。
  4. 前記第1開口の形状は長方形であり、
    前記複数の第1貫通ビアは、前記長方形の一方の長辺を延ばした直線に沿って配列されており、前記複数の第2貫通ビアは、前記長方形の他方の長辺を延ばした直線に沿って配列されている、
    請求項1乃至3のうちのいずれか1項に記載の導波路。
  5. 請求項1乃至4のうちのいずれか1項に記載の導波路と、
    第2誘電体層と、第2開口を有する複数の第2導体層とが積層され、前記第2開口の周囲に設けられ前記第2導体層の間を電気的に接続する複数の貫通ビアを有する、前記導波路の上面又は下面に接続された第2積層基板と、
    を備え、
    前記第2開口の面積は、前記第1開口の面積より大きい、
    導波路。
  6. 請求項1乃至4のうちのいずれか1項に記載の導波路と、
    第3開口を有し、前記導波路の上面又は下面に接続された導体と、
    を備え、
    前記第3開口の面積は、前記第1開口の面積より大きい、
    導波路。
  7. 請求項1乃至4のうちのいずれか1項に記載の導波路と、
    接続部開口を有し、前記接続部開口を介して前記導波路の上面又は下面に接続されたポスト壁導波路と、
    を備え、
    前記接続部開口の面積は、前記第1開口の面積より小さい、
    L字型導波路。
  8. 前記接続部開口の形状と前記第1開口の形状とは、相似形である、
    請求項7に記載のL字型導波路。
JP2021152096A 2021-09-17 2021-09-17 導波路 Pending JP2023044194A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021152096A JP2023044194A (ja) 2021-09-17 2021-09-17 導波路
PCT/JP2022/015658 WO2023042466A1 (ja) 2021-09-17 2022-03-29 導波路
CN202280062164.XA CN118104066A (zh) 2021-09-17 2022-03-29 波导

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021152096A JP2023044194A (ja) 2021-09-17 2021-09-17 導波路

Publications (1)

Publication Number Publication Date
JP2023044194A true JP2023044194A (ja) 2023-03-30

Family

ID=85601966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021152096A Pending JP2023044194A (ja) 2021-09-17 2021-09-17 導波路

Country Status (3)

Country Link
JP (1) JP2023044194A (ja)
CN (1) CN118104066A (ja)
WO (1) WO2023042466A1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3347607B2 (ja) * 1996-10-31 2002-11-20 京セラ株式会社 積層型導波管線路
JP3464116B2 (ja) * 1997-04-22 2003-11-05 京セラ株式会社 高周波用伝送線路の結合構造およびそれを具備する多層配線基板
JP4199395B2 (ja) * 1999-11-30 2008-12-17 京セラ株式会社 積層型マジックt

Also Published As

Publication number Publication date
CN118104066A (zh) 2024-05-28
WO2023042466A1 (ja) 2023-03-23

Similar Documents

Publication Publication Date Title
US7884682B2 (en) Waveguide to microstrip transducer having a ridge waveguide and an impedance matching box
US6674347B1 (en) Multi-layer substrate suppressing an unwanted transmission mode
JP4833026B2 (ja) 導波管の接続構造
US6441471B1 (en) Wiring substrate for high frequency applications
US20100182105A1 (en) Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals
JP6013298B2 (ja) 高周波伝送線路
US9214715B2 (en) Hybrid coupler device having plural transmission line structures with unwound-rewound geometry
US9716305B2 (en) Balun
JP2015056719A (ja) 多層配線基板
JP6211835B2 (ja) 高周波伝送線路
US10971792B2 (en) First and second dielectric waveguides disposed in respective multi-layer substrates which are connected by a connection structure having choke structures therein
JP2015050679A (ja) 高周波伝送線路
WO2023042466A1 (ja) 導波路
JP6742942B2 (ja) 基板集積導波管
JP6013296B2 (ja) 高周波伝送線路
JP5964785B2 (ja) 高周波伝送線路
JP2002100901A (ja) 多層平面型導波路
EP3379643B1 (en) Multilayer substrate and radar device
JP4680076B2 (ja) 高周波回路チップの実装構造
WO2023228456A1 (ja) モード変換構造
JP7077137B2 (ja) 伝送線路およびコネクタ
WO2023119706A1 (ja) 伝送線路
JP2009094752A (ja) 高周波伝送線路
WO2020235054A1 (ja) 変換器およびアンテナ装置
JP6491080B2 (ja) 多層配線基板