JP6839030B2 - 集積回路 - Google Patents

集積回路 Download PDF

Info

Publication number
JP6839030B2
JP6839030B2 JP2017096239A JP2017096239A JP6839030B2 JP 6839030 B2 JP6839030 B2 JP 6839030B2 JP 2017096239 A JP2017096239 A JP 2017096239A JP 2017096239 A JP2017096239 A JP 2017096239A JP 6839030 B2 JP6839030 B2 JP 6839030B2
Authority
JP
Japan
Prior art keywords
line
substrate
metal layer
signal
siw
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017096239A
Other languages
English (en)
Other versions
JP2018195901A (ja
Inventor
裕史 濱田
裕史 濱田
照男 徐
照男 徐
信 矢板
信 矢板
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2017096239A priority Critical patent/JP6839030B2/ja
Publication of JP2018195901A publication Critical patent/JP2018195901A/ja
Application granted granted Critical
Publication of JP6839030B2 publication Critical patent/JP6839030B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Waveguides (AREA)

Description

本発明は、高周波電気信号を扱う集積回路技術、特に、複数の伝送線路を積層した構造を有する集積回路に関するものである。
高周波電気信号を取り扱う電子回路では、高周波電気信号の媒体として、マイクロストリップ線路やコプレーナ線路といった伝送線路が用いられる。これらの伝送線路は、同軸線路のような疑似TEM(Transverse ElectroMagnetic)モードを伝搬可能な線路形態を集積回路上に形成したものである。近年、これらの伝送線路とは別に、基板集積導波管(Substrate Integrated Waveguide:SIW)と呼ばれる伝送線路も提案されている(非特許文献1)。
SIWは、誘電体もしくは半導体から成る基板上に集積回路プロセスを用いて形成される導波管様の伝送線路である。SIWは、非特許文献1に記載のように、基板の上面および下面に形成された金属層により電磁波の上下方向の閉じ込めを行い、基板貫通ビア(Through Substrate Via:TSV)により電磁波の横方向の閉じ込めを行うことで、金属導波管と同一の伝搬モード(TE10モード等)を基板内に形成することを可能としている。
一般に、マイクロストリップ線路やコプレーナ線路等の、TEMモードを伝搬可能な伝送線路は、同軸線路同様の低域通過特性を有するため、100GHz以下の電気信号の伝送でよく用いられる。逆に、SIWは、金属導波管同様に高域通過特性を有し、高周波帯で伝搬損失が小さいため、ミリ波帯、とくに100GHz以上の周波数帯での応用も期待される。また、マイクロストリップ線路、コプレーナ線路、SIWといった伝送線路は、モノリシック集積マイクロ波回路(Monolithic Microwave Integrated Circuit:MMIC)への応用を考えた場合、整合回路等で用いられる4分の1波長線路の物理的な大きさが、信号周波数の向上(すなわち波長の短縮)と共に小さくなる。このため、これらの伝送線路を採用することで集積回路そのものの大きさも小さくすることができ、信号の高周波化によって回路素子そのものの小型化が期待できる。
上記のように、高周波電気信号を取り扱う電子回路では、マイクロストリップ線路、コプレーナ線路、SIWといった様々な伝送線路が用いられてきた。大規模な集積回路を実現する場合、伝送線路の交差部分は必ず生じる。低周波帯では、交差部分の影響は非常に少ないが、100GHzを超えるような非常に高い周波数帯では、交差部分に起因する電気的な特性変化を無視することが出来なくなる。この特性変化は、伝送線路間の僅かな容量や相互インダクタンスの影響により生じる。これらによって互いに交差する伝送線路間の僅かな容量や相互インダクタンスの影響も受け易くなり、伝送線路間の電気的なアイソレーション確保が難しくなるという問題が生じる。
伝送線路間のアイソレーション確保が困難な場合、独立に設計した回路同士が電気的に結合し、相互に影響を及ぼし合い、設計どおりの動作が得られないことになる。また、アンプ等の利得を有する素子を設計する場合、伝送線路の交差部分を介して、周辺回路に接続される他の伝送線路へと電磁波が漏洩し、周辺回路とのアイソレーションが確保できなくなる。この電磁波の漏洩により、意図しないフィードバックループが構成され、発振等の不安定動作が誘起されることもある。したがって、電気的なアイソレーションの確保は電子回路を設計精度よく実現するために必須の事項である。
アイソレーションは、信号の周波数が高くなればなるほど顕著な問題となる。その理由は、伝送線路の交差部分に存在する僅かな寄生容量や寄生相互インダクタンスの影響が高周波化に伴い顕著になるからである。信号の高周波化に伴ってアイソレーションが顕著な問題となることを、計算によって定量的に説明する。
図28に、薄膜マイクロストリップ(Thin-Film Microstrip:TFMS)線路の交差線路を形成した例を示す。TFMS線路は、誘電体100と、誘電体100の下面に形成されたグランド金属層(不図示)と、誘電体100の上面に形成された信号線金属層101〜103とからなる。なお、図28では、構成を分かり易くするため、信号線金属層101,102の下層の誘電体100中に形成される信号線金属層103を実線で記載している。
グランド金属層および信号線金属層101〜103の導電率を2×107S/m、誘電体100の誘電率を2.7としている。また、誘電体100の厚さを5.5μmとした。また、グランド金属層の厚さを0.7μm、信号線金属層101〜103の厚さを2.4μmとした。TFMS線路の特性インピーダンスが50Ωになるように線路の寸法を調節している。
図28に示すように、信号線金属層101(第1の伝送線路)と信号線金属層102(第2の伝送線路)とが交差している。この交差部分の直流的な信号の絶縁を確保し、信号線金属層102によって分断される信号線金属層101を繋ぐために、信号線金属層103が形成されている。この計算例では、信号線金属層103を、信号線金属層101,102よりもグランド金属層に近い位置に配置している。信号線金属層103と信号線金属層101,102との高さ方向の間隔は1μmである。信号線金属層101と信号線金属層103との間は、誘電体100中に形成されたビア104によって電気的に接続されている。
図28に示したような直交する交差線路の場合、フリンジの容量を無視すれば、線路の交差による電気的な特性変動は交差部分に形成される平行平板容量によって説明される。図28の例では、交差部分の面積は80μm2であるから、交差容量は、0.7fFと計算される。このような僅かな容量でも、信号の高周波化に伴って交差部分のインピーダンスが低下するため、影響が大きくなる。例えば、信号の周波数が300GHzになると、交差部分のインピーダンスは750Ωとなり、TFMS線路の特性インピーダンス50Ωに対して無視できない大きさになる。このため、第1の伝送線路と第2の伝送線路間のアイソレーションが低下する。
図28の計算モデルにおいて、アイソレーション(第1の伝送線路のポート1から第2の伝送線路のポート4への結合特性)を計算した結果を図29に示す。図29によると、300GHzではアイソレーションは15dBしか確保できていないことが判る。この値は、集積回路の品種によっては許容できない。例えば、利得が15dB以上のアンプを設計する場合、交差線路を介してアンプの入出力が結合していた場合には、フィードバックループが形成されアンプの発振を招く。
図30に、コプレーナ線路(CoPlanar Waveguide:CPW)の交差線路を形成した例を示す。CPWは、誘電体200と、誘電体200の上面に形成された信号線金属層201,202,203と、信号線金属層201,202の周囲の誘電体200上に形成された上面グランド金属層204と、誘電体200中に形成されたグランド金属層207とからなる。なお、図28と同様に、図30では、信号線金属層201,202の下層の誘電体200中に形成される信号線金属層203を実線で記載している。
図28の場合と同様に、グランド金属層および信号線金属層201〜203の導電率を2×107S/m、誘電体200の誘電率を2.7、誘電体200の厚さを5.5μm、グランド金属層の厚さを0.7μm、信号線金属層201〜203の厚さを2.4μmとした。また、CPWの特性インピーダンスが50Ωになるように線路の寸法を調節している。
図28の場合と同様に、信号線金属層201(第1の伝送線路)と信号線金属層202(第2の伝送線路)とが交差している。信号線金属層202によって分断される信号線金属層201を繋ぐために、信号線金属層203が形成されている。信号線金属層203と信号線金属層201,202との高さ方向の間隔は1μmである。信号線金属層201と信号線金属層203との間は、誘電体200中に形成されたビア205によって電気的に接続されている。また、4つの上面グランド金属層204を同電位にするため、上面グランド金属層204とグランド金属層207との間が、誘電体200中に形成されたビア206によって電気的に接続されている。
図30の計算モデルにおいて、アイソレーション(第1の伝送線路のポート1から第2の伝送線路のポート4への結合特性)を計算した結果を図31に示す。図31によると、CPWの場合においても信号の高周波化に伴いアイソレーションが劣化し、300GHzにおいては12dB程度しかアイソレーションが確保できていないことが判る。
上記の計算では、伝送線路の交差角度が90°の場合について伝送線路間のアイソレーションを計算したが、交差角度が0°に近づくにつれて、より問題は顕著になる。その理由は、伝送線路の交差部分の面積が増えることによる交差容量の増加だけでなく、交差部分の寄生相互インダクタンスの影響も無視できなくなるからである。相互インダクタンスは、並んで配置された2つの伝送線路間の電気力線の交錯から生じる。伝送線路の交差角度が90°の場合には2つの伝送線路間の電気力線の交錯は最も小さくなる。一方、交差角度が0°になると、伝送線路間の電気力線の交錯は最も大きくなり、相互インダクタンスは最も大きくなる。
このように、従来の高周波回路では、信号の高周波化に伴い、伝送線路の交差部分におけるアイソレーションの確保が困難になるという課題があった。この課題に対して、従来は抜本的な解決手段は提示されてこなかった。アイソレーション劣化の原因である伝送線路間の容量や相互インダクタンスは、伝送線路間の距離を十分にとることにより低減できる。容量は伝送線路間の距離の一乗に反比例して小さくなり、相互インダクタンスは伝送線路間の距離の二乗に反比例して小さくなるからである。したがって、例えば、交差部分の伝送線路間の距離を大きくとることにより、アイソレーションを確保できる。
しかしながら、伝送線路間の距離を大きくとる手法では、結果として、伝送線路間に存在する絶縁膜(誘電体)を非常に分厚く形成する必要がある。通常の集積回路プロセスを用いる場合、このような厚膜の形成は一般には難しい。また、分厚い絶縁膜を用いる場合、伝送線路の特性インピーダンスが高くなってしまうため、通常用いられる50Ωの伝送線路を形成することが非常に難しくなってしまう。
したがって、従来の高周波回路では、伝送線路の交差を避けたレイアウトを採用することが一般的であった。そのため、伝送線路を長く引き回すことが必要となり、結果として回路規模が増大してしまう。前記のように、信号の高周波化に伴い、4分の1波長線路等の個別素子は縮小されるものの、伝送線路の交差を避けて配置しなければならないという制約があるため、回路のレイアウトが煩雑になり、高周波化による利点の一つである回路素子の小型化を享受できない。
D.Deslandes,et al.,"Integrated microstrip and rectangular waveguide in planar form",IEEE MICROWAVE AND WIRELESS COMPONENTS LETTERS,Vol.11,No.2,2001
本発明は、上記の課題を解決するために、伝送線路間のアイソレーションを確保した状態で複数の伝送線路を積層することが可能な集積回路を提供することを目的とする。
本発明の集積回路は、基板に形成された基板集積導波管と、前記基板集積導波管と重なるように前記基板に形成されたコプレーナ線路とを備え、前記基板集積導波管は、前記基板の第1の面に形成された第1の金属層と、前記第1の面の反対側の、前記基板の第2の面に形成された第2の金属層と、電磁波の伝搬方向に沿って2列に並ぶように前記基板に周期的に形成され、前記第1の金属層と前記第2の金属層とを接続する複数の基板貫通ビアとから構成され、前記コプレーナ線路は、前記基板の第1の面の、前記第1の金属層で囲まれた領域に形成された信号線路と、グランド導体となる前記第1の金属層とから構成され、前記コプレーナ線路の信号伝搬方向に沿って前記信号線路の両外側の位置に形成された前記第1の金属層を接続するように、前記基板中もしくは前記信号線路の上に周期的に形成された複数の第3の金属層をさらに備え、前記コプレーナ線路の信号伝搬方向に沿った前記第3の金属層の間隔は、前記基板集積導波管を伝搬する電磁波の伝送線路内波長の4分の1よりも小さい値に設定されていることを特徴とするものである。
また、本発明の集積回路の1構成例は、前記基板集積導波管と重なるように前記基板に形成された、能動素子および受動素子のうち少なくとも一方の素子をさらに備え、前記コプレーナ線路の少なくとも一部は、前記素子によって構成される回路の間を接続することを特徴とするものである。
本発明によれば、第1の伝送線路と第2の伝送線路間のアイソレーションを確保した状態で第1の伝送線路と第2の伝送線路とを積層することが可能となる。その結果、本発明では、伝送線路のレイアウトの自由度を向上させることができ、集積回路の小型化を実現することができる。また、本発明では、回路の小型化によって量産時の生産効率が向上するため、集積回路のコストを削減することができる。
図1は、本発明の集積回路の構成を示す斜視図である。 図2は、本発明の第1の実施例に係る集積回路の構成を示す斜視図である。 図3は、本発明の第1の実施例に係る集積回路の構成を示す断面図である。 図4は、図2、図3の集積回路のアイソレーションの計算結果を示す図である。 図5は、本発明の第1の実施例に係る集積回路の別の構成を示す斜視図である。 図6は、本発明の第1の実施例に係る集積回路の別の構成を示す断面図である。 図7は、図5、図6の集積回路のアイソレーションの計算結果を示す図である。 図8は、本発明の第2の実施例に係る集積回路の構成を示す斜視図である。 図9は、本発明の第2の実施例に係る集積回路の一部を拡大した斜視図である。 図10は、本発明の第2の実施例に係る集積回路の構成を示す断面図である。 図11は、図8〜図10の集積回路のアイソレーションの計算結果を示す図である。 図12は、本発明の第2の実施例に係る集積回路の別の構成を示す斜視図である。 図13は、本発明の第2の実施例に係る集積回路の別の構成を示す断面図である。 図14は、図12、図13の集積回路のアイソレーションの計算結果を示す図である。 図15は、本発明の第2の実施例に係る集積回路の別の構成を示す断面図である。 図16は、ブランチラインカプラの構成を示す回路図である。 図17は、ブランチラインカプラ単体での計算モデルを示す斜視図である。 図18は、ブランチラインカプラ単体での電力分配特性の計算結果を示す図である。 図19は、ブランチラインカプラ単体での位相特性の計算結果を示す図である。 図20は、ブランチラインカプラにTFMS線路の交差線路を導入した場合の計算モデルを示す斜視図である。 図21は、ブランチラインカプラにTFMS線路の交差線路を導入した場合の電力分配特性の計算結果を示す図である。 図22は、ブランチラインカプラにTFMS線路の交差線路を導入した場合の位相特性の計算結果を示す図である。 図23は、本発明の第3の実施例に係る集積回路の構成を示す斜視図である。 図24は、本発明の第3の実施例に係る集積回路の構成を示す断面図である。 図25は、本発明の第3の実施例に係る集積回路のブランチラインカプラの電力分配特性の計算結果を示す図である。 図26は、本発明の第3の実施例に係る集積回路のブランチラインカプラの位相特性の計算結果を示す図である。 図27は、本発明の第3の実施例に係る集積回路の基板集積導波管の通過特性の計算結果を示す図である。 図28は、薄膜マイクロストリップ線路の計算モデルを示す斜視図である。 図29は、図28の計算モデルのアイソレーションの計算結果を示す図である。 図30は、コプレーナ線路の計算モデルを示す斜視図である。 図31は、図30の計算モデルのアイソレーションの計算結果を示す図である。
[発明の原理]
本発明の原理を説明する。本発明は、マイクロストリップ線路やコプレーナ線路等の、TEMモードを伝搬させる伝送線路の直下に、別の伝送線路であるSIWを備えることを特徴とする。図1は本発明の集積回路の構成を示す斜視図である。以下、本発明により、上記で述べた信号線路の交差部分におけるアイソレーション劣化の問題が解決される理由を説明する。アイソレーションの劣化は、信号線路間に生じる交差容量および相互インダクタンスが原因であった。交差容量および相互インダクタンスは、2つ以上の信号線路間にまたがる電気力線および磁力線が存在する(すなわち、電磁気的な相互作用が存在する)場合には必ず生じる。
そこで、信号線路間の電磁気的な相互作用を遮断する構成を用いることができれば、交差容量および相互インダクタンスを排除することができ、信号線路間のアイソレーションが確保される。電磁気学によれば、一方の信号線路の周囲を金属で囲うことができれば、静電遮蔽によって、他方の信号線路から生じる電気力線はすべて囲いに用いた金属で終端されるため、信号線路間の結合は完全に排除可能である。しかしながら、このように一部の信号線路の周りを完全に囲うような配線構造を一般の集積回路プロセスを用いて実現することは難しい。
ここで、SIWの構造に着目すると、SIWのような導波管構造は、周囲を金属壁で囲われているため、静電遮蔽の効果によって伝搬モードは周囲の金属壁から漏れ出ることは無い。また、SIWの周囲に別の信号線路を配置したとしても、周囲の信号線路から生じる電気力線はSIWを構成する金属壁によって終端される。すなわち、SIWと周囲の信号線路とは、完全にアイソレーションを確保できる。このような性質を用いれば、上記で述べた信号線路の交差部分のアイソレーション劣化の問題を完全に解決することができる。
図1の例では、SIWからなる第1の伝送線路11の上層に、マイクロストリップ線路またはコプレーナ線路からなる第2の伝送線路10を配置している。第2の伝送線路10は、誘電体または半導体からなる基板12の第1の面に信号線路13を形成したものである。一方、第1の伝送線路11は、基板12と、基板12の第1の面の側に形成された上面金属層(不図示)と、基板12の第1の面と反対側の第2の面に形成された下面金属層14と、電磁波伝搬方向に沿って2列に並ぶように周期的に配置され、上面金属層と下面金属層14とを接続する複数のTSV15とから構成される。以下、基板の第1の面および第2の面をそれぞれ「上面」および「下面」という。
こうして、本発明では、第2の伝送線路10の下層にSIWからなる第1の伝送線路11を配置することにより、第1、第2の伝送線路間のアイソレーションが完全に確保された状態で複数の伝送線路を積層することができる。
[第1の実施例]
次に、本発明の第1の実施例について説明する。図2は本発明の第1の実施例に係る集積回路の構成を示す斜視図、図3(A)は図2の集積回路のA−A線断面図、図3(B)は図2の集積回路のB−B線断面図である。なお、図2では、後述する金属層24の上に形成される誘電体22の記載を省略している。本実施例は、SIW21(第1の伝送線路)の上層にTFMS線路20(第2の伝送線路)を配置した形態であり、TFMS線路20の信号伝搬方向とSIW21の信号伝搬方向の交差角度を90°とした形態である。
TFMS線路20は、誘電体22と、誘電体22の上面に形成された金属からなる信号線路23と、誘電体22の下面(後述する基板25の上面)に形成されたグランド導体となる金属層24(第1の金属層)とから構成される。SIW21は、金属層24と、誘電体または半導体からなる基板25と、基板25の下面に形成された金属層26(第2の金属層)と、SIW21の信号伝搬方向に沿って2列に並ぶように基板25中に周期的に配置され、金属層24と金属層26とを電気的に接続する複数のTSV27とから構成される。なお、図2の例では、TFMS線路20の上面を覆うように上部クラッド28を記載しているが、上部クラッド28は本発明の必須の構成要件ではない。
本実施例では、SIW21の上側の金属層24を、TFMS線路20のグランド導体として使用している。このような構造を形成するには、基板25上に形成した金属層24の上に誘電体22を形成し、さらに誘電体22の上に信号線路23を選択的に形成すればよい。TFMS線路20の信号線路23とSIW21とは、共用する金属層24で絶縁されている。このため、上記の発明の原理で述べたように、TFMS線路20とSIW21とはアイソレーションが確保される。
本実施例の効果を定量的に議論するために、図2、図3に示す計算モデルを用いた場合について説明し、上記で述べた伝送線路の交差部分に起因する特性劣化が改善されることを示す。ここでは、金属層24,26および信号線路23の導電率を2×107S/m、誘電体22の誘電率を2.7としている。また、誘電体22の厚さを5.5μm、金属層24,26の厚さを0.7μm、信号線路23の厚さを2.4μmとした。また、基板25の誘電率を12.4、基板25の厚さを50μm、TSV27の直径を40μm、TSV27の信号伝搬方向の間隔を50μm、SIW21の信号伝搬方向と直交する方向の幅を180μmとした。TFMS線路20の特性インピーダンスは50Ωとした。また、SIW21の信号伝搬方向に沿った長さを480μmとし、TFMS線路20の信号伝搬方向に沿った長さを330μmとした。
図2、図3に示した計算モデルにおいて、SIW21とTFMS線路20間のアイソレーション(電力通過特性)を計算した結果を図4に示す。本実施例では、図2に示すようにSIW21の一端をポート1、SIW21の他端をポート2、信号線路23の一端をポート3、信号線路23の他端をポート4として、ポート1からポート4への電力通過特性を計算している。本実施例のアイソレーションは70dB以上で、非常に良好な値が得られている。本実施例では、TFMS線路同士を交差させた場合の図29と比較して、300GHzにおいて、60dB程度のアイソレーションの改善効果が得られていることが判る。
本実施例によってSIW21とTFMS線路20間のアイソレーションが改善する理由は、上記の発明の原理で述べたように、SIW21が静電遮蔽効果を有することを利用しており、原理的にSIW21とTFMS線路20との間で電気力線の交錯が存在しないからである。
ここで、何故アイソレーションが無限大になり得ないかを説明しておく。アイソレーションが無限大になり得ない理由は、SIW21の上面を形成する金属層24(TFMS線路20のグランド導体を形成する金属層)の導電率および厚さと、伝搬する電磁波の表皮の厚さとの関係から説明できる。一般に、金属遮蔽面内に侵入する電磁波のエバネッセント部分の表皮の厚さtは、エバネッセント波の振幅が1/eになる厚さで定義され、下記の式であらわされる。
t=(2/σμω)1/2 ・・・(1)
ここで、σは金属の導電率、μは透磁率、ωは電磁波の各周波数である。本実施例の場合、表皮の厚さtはおよそ0.6nmと計算される。この値は、金属層24の厚さ0.7μmよりも十分小さいものの、ゼロではない。このため、金属層24を表側から裏側に貫通する電磁波成分が僅かに存在する。この電磁波成分によって、TFMS線路20とSIW21とは非常に弱い相互作用を有する。この相互作用が原因となってSIW21とTFMS線路20間のアイソレーションは劣化するのである。以上が、図4においてアイソレーションが無限大にならない理由である。
図2、図3では、TFMS線路20の信号伝搬方向とSIW21の信号伝搬方向の交差角度が90°の場合を示したが、TFMS線路20とSIW21の延伸方向が同一の場合(即ち、交差角度が0°の場合)において、TFMS線路20とSIW21の両者が相互作用を持つ距離が最も長くなり、アイソレーションが劣化することが予想される。
以下、交差角度が0°の場合について説明する。図5は本実施例に係る集積回路の別の構成を示す斜視図、図6(A)は図5の集積回路のA−A線断面図、図6(B)は図5の集積回路のB−B線断面図であり、図2、図3と同様の構成には同一の符号を付してある。図5、図6に示した計算モデルにおいて、SIW21とTFMS線路20間のアイソレーション(SIW21のポート1からTFMS線路20のポート4への電力通過特性)を計算した結果を図7に示す。材料の導電率、誘電率、厚さ、長さ、幅、特性インピーダンス等の設計パラメータは図2、図3の構成と同一の値に設定した。
図7からわかるように、交差角度が90°の場合と比較してSIW21とTFMS線路20間のアイソレーションは低下するが、それでも40dBという十分大きな値が確保できていることが判る。通常の応用では、図5、図6のように意図してアイソレーションが低下するように、非常に長い距離にわたってTFMS線路20とSIW21とを平行配置することは無いことが予想される。したがって、実際に回路素子に本実施例を適用する場合には、本実施例によって非常に大きなアイソレーションを確保できることは明らかである。
[第2の実施例]
次に、本発明の第2の実施例について説明する。図8は本発明の第2の実施例に係る集積回路の構成を示す斜視図、図9は図8の集積回路のCPWの部分を拡大した斜視図、図10(A)は図8の集積回路のA−A線断面図、図10(B)は図8の集積回路のB−B線断面図である。なお、図9では、構成を分かり易くするため、基板中に形成されるエアブリッジ38を実線で記載している。本実施例は、SIW31(第1の伝送線路)の上層にCPW30(第2の伝送線路)を配置した形態であり、CPW30の信号伝搬方向とSIW31の信号伝搬方向の交差角度を90°とした形態である。
CPW30は、誘電体または半導体からなる基板32と、基板32の上面に形成された金属からなる信号線路33と、信号線路33の周囲の基板32の上面に形成されたグランド導体となる金属層34(第1の金属層)とから構成される。SIW31は、基板32と、金属層34と、基板32の下面に形成された金属層35(第2の金属層)と、SIW31の信号伝搬方向に沿って2列に並ぶように基板32中に周期的に配置され、金属層34と金属層35とを電気的に接続する複数のTSV36とから構成される。なお、図8の例では、信号線路33および金属層34の上面を覆うように上部クラッド37を記載しているが、上部クラッド37は本発明の必須の構成要件ではない。
本実施例では、SIW31の上側の金属層34を、CPW30のグランド導体として使用している。したがって、CPW30の中心の信号線路33と左右に配置される金属層34との間には間隙が存在する。そのため、CPW30の信号伝搬方向とSIW31の信号伝搬方向とが交差する場合には間隙を介してSIW31の伝搬モードとCPW30の伝搬モードの結合が生じ、CPW30とSIW31間のアイソレーションが劣化する。すなわち、SIW31の伝搬モードから見たとき、CPW30の信号線路33と金属層34とに間隙が存在することは、SIW31の上面を形成する金属層に間隙が生じ、電気的な不連続点が発生することに相当する。このため、間隙からSIW31に閉じ込められていた電磁波が漏れ出し、アイソレーションが劣化する。
そこで、本実施例では、図9、図10(A)に示すように、CPW30の信号線路33の左右に配置される金属層34同士を同電位にするためのエアブリッジ38(第3の金属層)を、CPW30の伝搬モードが伝搬する方向(信号伝搬方向)に沿って基板32中に十分な密度で配置する。金属からなるエアブリッジ38は、基板32中に形成されるビア39によって左右の金属層34と電気的に接続される。エアブリッジ38を設けることにより、信号線路33と金属層34との間隙によって生じていた電気的な不連続が解消されるため、SIW31とCPW30間のアイソレーションを確保することができる。
なお、CPW30の信号伝搬方向に沿った複数のエアブリッジ38の配置間隔は、SIW31を伝搬する伝搬モードの伝送線路内波長の4分の1よりも小さい値に設定すればよい。こうすることにより、SIW31から見たときに、SIW31の上面の金属層がほぼ隙間なく形成されているように見える。
本実施例の有効性を示すために、図8〜図10に示す計算モデルにおいてCPW30とSIW31間のアイソレーションの計算を行った。ここでは、金属層34,35および信号線路33の導電率を2×107S/m、金属層34,35の厚さを0.7μm、信号線路33の厚さを2.4μmとした。また、基板32の誘電率を12.4、基板32の厚さを50μm、TSV36の直径を40μm、TSV36の信号伝搬方向の間隔を50μm、SIW31の信号伝搬方向と直交する方向の幅を180μmとした。CPW30の特性インピーダンスは50Ωとした。このような設計パラメータによって決まるSIW31の伝搬モードの伝送線路内波長は300GHzにおいて360μmと計算される。そこで、CPW30の信号伝搬方向に沿ったエアブリッジ38の間隔を、360μmの4分の1波長である90μmよりも十分に小さい8μmとした。また、SIW31の信号伝搬方向に沿った長さを480μmとし、CPW30の信号伝搬方向に沿った長さを330μmとした。
図8〜図10に示した計算モデルにおいて、SIW31とCPW30間のアイソレーション(電力通過特性)を計算した結果を図11に示す。本実施例では、図8に示すようにSIW31の一端をポート1、SIW31の他端をポート2、信号線路33の一端をポート3、信号線路33の他端をポート4として、ポート1からポート4への電力通過特性を計算している。本実施例のアイソレーションは30dB以上で、良好なアイソレーションが確保されていることが判る。本実施例では、CPW同士を交差させた場合の図31と比較して、15dB程度のアイソレーションの改善効果が得られていることが判る。
次に、CPW30の信号伝搬方向とSIW31の信号伝搬方向の交差角度が0°の場合について説明する。図12は本実施例に係る集積回路の別の構成を示す斜視図、図13(A)は図12の集積回路のA−A線断面図、図13(B)は図12の集積回路のB−B線断面図であり、図8〜図10と同様の構成には同一の符号を付してある。図12、図13に示した計算モデルにおいて、SIW31とCPW30間のアイソレーション(SIW31のポート1からCPW30のポート4への電力通過特性)を計算した結果を図14に示す。材料の導電率、誘電率、厚さ、長さ、幅、特性インピーダンス等の設計パラメータは図8〜図10の構成と同一の値に設定した。
図14から判るように、交差角度が90°の場合と比較してSIW31とCPW30間のアイソレーションは低下するが、それでもアイソレーションは20dB確保できている。このように、本実施例では、大きなアイソレーションを確保することができる。
本実施例では、エアブリッジ38(第3の金属層)を基板32中に形成したが、これに限るものではなく、信号線路33上の空中に形成するようにしてもよい。エアブリッジ38を信号線路33上に形成する場合の図10(A)に対応する断面図を図15(A)に示し、図13(A)に対応する断面図を図15(B)に示す。
[第3の実施例]
次に、本発明の第3の実施例について説明する。本実施例では、SIWの上層に受動機能回路を配置した例を説明する。第1、第2の実施例で述べたように、本発明を利用することにより、第2の伝送線路(TFMS線路またはCPW)と、第2の伝送線路の下層に配置される第1の伝送線路(SIW)とは、第2の伝送線路と第1の伝送線路の交差角度がいかなる値であっても、大きなアイソレーションを確保することができる。
そこで、信号の分岐や合波、曲げといった複雑な機能・形状を有する受動機能回路と、SIWとを積層することが可能となる。ここでは、受動機能回路として、図16に示すようなブランチラインカプラ40を採用した場合について説明する。ブランチラインカプラ40は、図16に示すように、4つの4分の1波長線路41(第2の伝送線路)を梯子状に配置して組み合わせ、各々の線路41の特性インピーダンスを適切に設定したものである。
これにより、ブランチラインカプラ40は、ポート1に入力された信号を、ポート2およびポート3に等電力分配出力し、かつ、ポート2およびポート3に出力する信号の位相差を90°(もしくは270°)とすることができる。このブランチラインカプラ40は、バランスアンプやバランス変調器、イメージリジェクションミキサ等の、等分配かつ90°位相差がついた信号を用いる回路によく適用される受動機能回路である。
本実施例の効果を説明するために、まず、ブランチラインカプラ単体での設計例を示し、次にブランチラインカプラとTFMS線路とを交差させた場合の特性劣化を示し、さらにブランチラインカプラとSIWとを積層した本実施例の場合の特性について説明する。
図17に、ブランチラインカプラ単体での計算モデルを示す。ここでは、ブランチラインカプラ40の4つの4分の1波長線路41としてTFMS線路を用いた。ブランチラインカプラ40の設計中心波長は310GHzとした。第1の実施例と同様に、TFMS線路は、誘電体と、誘電体の上面に形成された金属からなる信号線路43と、誘電体の下面(基板42の上面)に形成されたグランド導体となる金属層44とから構成される。なお、図17では、信号線路43と金属層44との間に形成される誘電体の記載を省略している。金属層44および信号線路43の導電率を2×107S/m、誘電体の誘電率を2.7としている。また、誘電体の厚さを5.5μmとした。
図17に示した計算モデルにおいて、ポート1からポート2への電力分配特性(振幅特性)およびポート1からポート4への電力分配特性(振幅特性)を計算した結果を図18に示し、入力信号と出力信号の位相差(ポート1とポート4の位相差)を計算した結果を図19に示す。ここでは、図17に示すようにブランチラインカプラ40の4端子をポート1〜ポート4として電力分配特性および位相特性を計算している。図18の170は図17のポート1からポート2への電力分配特性を示し、171はポート1からポート4への電力分配特性を示している。
図18、図19によると、310GHzにおいて電力は等分配、入力信号と出力信号の位相差は270°となっており、図17に示したブランチラインカプラ40は90°ハイブリッド回路として動作していることが判る。また、280〜320GHzにおいて、電力分配誤差は±0.5dB以下、位相差は270°±5°以下である。
図17に示したブランチラインカプラ40の対向する2つの4分の1波長線路41に、図20に示すように、TFMS線路を交差させた場合の計算モデルを考える。TFMS線路50は、誘電体と、誘電体の上面に形成された金属からなる信号線路51と、誘電体の下面(基板42の上面)に形成された金属層44とから構成される。図17の場合と同様に、図20では、信号線路51と金属層44との間に形成される誘電体の記載を省略している。TFMS線路50の特性インピーダンスは50Ωである。ブランチラインカプラ40の信号線路43によって分断される信号線路51を繋ぐために、図28の場合と同様に、誘電体中に信号線金属層52が形成されている。
ここでは、信号線路43と信号線路51の交差部分の交差容量が可能な限り小さくなるようにレイアウトしており、平行平板モデルで計算される交差容量は僅か0.13fFである。このような僅かな容量でも、300GHz帯のような極めて高い周波数帯では無視することができないため、ブランチラインカプラ40の回路特性に大きな影響を及ぼす。
図20に示した計算モデルにおいて、ポート3からポート4への電力分配特性(振幅特性)およびポート3からポート6への電力分配特性(振幅特性)を計算した結果を図21に示し、入力信号と出力信号の位相差(ポート3とポート6の位相差)を計算した結果を図22に示す。図21の210は図20のポート3からポート4への電力分配特性を示し、211はポート3からポート6への電力分配特性を示している。
図18と比較して、ブランチラインカプラ40の電力分配特性は大幅に変化し、中心周波数である310GHzでの分配誤差が2.4dBと非常に大きくなってしまっていることが判る。また、280〜340GHzにわたって分配誤差は1.2dB以上と、等分配特性が全く得られなくなっていることも判る。さらに、入力信号と出力信号の位相差を図19と比較すれば、分配出力の位相差は280〜340GHzにわたって11°以上と、位相特性も大幅に劣化していることが判る。図21、図22の結果は、300GHz帯のような極めて周波数の高い領域では、非常に僅かな線路間の交差容量によって特性が容易に劣化してしまい、回路素子間のアイソレーション確保が非常に困難であることを示している。
最後に、本発明を適用した計算例を示す。図23は本実施例に係る集積回路の構成を示す斜視図、図24(A)は図23の集積回路のA−A線断面図、図24(B)は図23の集積回路のB−B線断面図である。なお、図23では、後述する金属層47の上に形成される誘電体46の記載を省略している。
ブランチラインカプラ40aを構成する4つの4分の1波長線路41(第2の伝送線路)は、それぞれ誘電体46と、誘電体46の上面に形成された金属からなる信号線路43と、誘電体46の下面(後述する基板48の上面)に形成されたグランド導体となる金属層47(第1の金属層)とから構成される。SIW45は、金属層47と、誘電体または半導体からなる基板48と、基板48の下面に形成された金属層49(第2の金属層)と、SIW45の信号伝搬方向に沿って2列に並ぶように基板48中に周期的に配置され、金属層47と金属層49とを電気的に接続する複数のTSV53とから構成される。なお、図23の例では、ブランチラインカプラ40aの上面を覆うように上部クラッド54を記載しているが、上部クラッド54は本発明の必須の構成要件ではない。
金属層47,49および信号線路43の導電率を2×107S/m、誘電体46の誘電率を2.7としている。また、誘電体46の厚さを5.5μmとした。また、基板48の誘電率を12.4、基板48の厚さを50μm、TSV53の直径を40μm、TSV53の信号伝搬方向の間隔を50μm、SIW45の信号伝搬方向と直交する方向の幅を180μmとした。
図23、図24に示した計算モデルにおいて、ポート3からポート4への電力分配特性(振幅特性)およびポート3からポート6への電力分配特性(振幅特性)を計算した結果を図25に示し、入力信号と出力信号の位相差(ポート3とポート6の位相差)を計算した結果を図26に示す。本実施例では、図23に示すように、SIW45の一端をポート1、SIW45の他端をポート2、ブランチラインカプラ40aの4端子をポート3〜ポート6として電力分配特性および位相特性を計算している。図25の240は図23のポート3からポート4への電力分配特性を示し、241はポート3からポート6への電力分配特性を示している。なお、ブランチラインカプラ40aの特性の分析方法は、例えば文献「J.Reed,G.J.Wheeler,“A Method of Analysis of Symmetrical Four-Port Networks”,IRE Transactions on Microwave Theory and Techniques,Volume:4,Issue:4,October 1956」に開示されている。
ブランチラインカプラ40aの電力分配特性、位相特性共に、図18、図19とほぼ同じ良好な特性が得られていることが判る。280〜320GHzにおいて、電力分配誤差は±0.5dB以下、位相差は270°±5°以下である。本実施例によれば、図20に示した構成と比較して、大幅に特性の改善が得られていることが判る。
また、SIW45のポート1からポート2への通過特性の計算結果を図27に示す。図27によれば、280〜340GHzにおいて通過損失0.8dB以下と、非常に良好な特性が得られていることが判る。SIW45の通過特性が良好な理由は、SIW45の上部に配置されるブランチラインカプラ40aがSIW45から見て遮蔽されているために、ブランチラインカプラ40aがSIW45を伝搬する電磁波の伝搬モードの障害になり得ないためである。
このように、カプラのような、複数の伝送線路の分岐部および合流部を含む回路素子の直下にSIWがあるにも関わらず、SIWがカプラの特性にほとんど影響を与えない理由は、第1、第2の実施例で説明したように、本発明では、SIWと他の伝送線路の交差角度がいかなる角度であっても、SIWと他の伝送線路間のアイソレーションを高く確保できるためである。
なお、上記では、本発明の有効性を説明するためにSIWおよびTFMS線路の寸法を指定して計算を行った結果を説明したが、本発明の効果は上記の発明の原理で述べたようにSIWが静電遮蔽構造を有することにより得られるものである。したがって、上記以外の設計パラメータを用いて計算しても、同様の改善結果が得られることは明白である。
本発明を用いれば、信号の高周波化に伴って回路間のアイソレーションが劣化するという課題を解決することができる。従来は、高周波化に伴って4分の1波長線路等が小型化するにもかかわらず、アイソレーションを確保するために回路間の距離を大きくとる必要があり、結果として高周波化しても集積回路を小型化できないという問題があった。本発明は、この問題を解決することができるため、従来よりも集積回路を小型化できるという効果を有する。回路の小型化によって量産時の生産効率が向上するため、本発明は、集積回路のコストを削減することができる。
[第4の実施例]
本発明の第4の実施例として、SIWの上層に、トランジスタ等の能動素子、および抵抗、容量、インダクタ等の受動素子のうち少なくとも一方の素子を含む回路を配置した例を説明する。第1〜第3の実施例で説明したように、本発明では、複雑な回路構成を有する受動機能回路の特性を劣化させることなくSIWとの積層構造を実現することが可能である。この議論は、受動機能回路に、トランジスタ等の能動素子、および抵抗、容量、インダクタ等の受動素子を含めても全く同様に成り立つ。すなわち、基板上に形成した回路の間の接続に上記の第2の伝送線路(マイクロストリップ線路またはCPW)が使用されていれば、本発明を適用可能である。本発明を適用することにより、アンプやミキサ、発振器といった回路同士を接続して集積回路を構成する際に、それらの機能回路を接続する伝送線路に往々にして発生する交差部分による特性劣化を改善することができる。
また、従来技術においては伝送線路の交差による特性劣化を避けるために、交差を避けるように伝送線路を長く引き回して配置することがあり、これによって伝送線路の損失が増大し、集積回路の特性が劣化するという問題があった。また、集積回路そのもののサイズも大きくなってしまうという問題があった。本発明を用いることによって伝送線路間のアイソレーションを容易に確保したまま伝送線路の交差を実現することができるため、伝送線路のレイアウトの自由度を向上させることができ、集積回路の特性改善および小型化を実現することができる。
本発明は、高周波電気信号を扱う回路技術に適用することができる。
10…第2の伝送線路、11…第1の伝送線路、12,25,32,48…基板、13,23,33,43…信号線路、14,24,26,34,35,47,49…金属層、15,27,36,53…基板貫通ビア、20…薄膜マイクロストリップ線路、21,31,45…基板集積導波管、22,46…誘電体、28,37,54…上部クラッド30…コプレーナ線路、38…エアブリッジ、39…ビア、40a…ブランチラインカプラ、41…4分の1波長線路。

Claims (2)

  1. 基板に形成された基板集積導波管と、
    前記基板集積導波管と重なるように前記基板に形成されたコプレーナ線路とを備え、
    前記基板集積導波管は、
    前記基板の第1の面に形成された第1の金属層と、
    前記第1の面の反対側の、前記基板の第2の面に形成された第2の金属層と、
    電磁波の伝搬方向に沿って2列に並ぶように前記基板に周期的に形成され、前記第1の金属層と前記第2の金属層とを接続する複数の基板貫通ビアとから構成され
    前記コプレーナ線路は、
    前記基板の第1の面の、前記第1の金属層で囲まれた領域に形成された信号線路と、
    グランド導体となる前記第1の金属層とから構成され、
    前記コプレーナ線路の信号伝搬方向に沿って前記信号線路の両外側の位置に形成された前記第1の金属層を接続するように、前記基板中もしくは前記信号線路の上に周期的に形成された複数の第3の金属層をさらに備え、
    前記コプレーナ線路の信号伝搬方向に沿った前記第3の金属層の間隔は、前記基板集積導波管を伝搬する電磁波の伝送線路内波長の4分の1よりも小さい値に設定されていることを特徴とする集積回路。
  2. 請求項記載の集積回路において、
    前記基板集積導波管と重なるように前記基板に形成された、能動素子および受動素子のうち少なくとも一方の素子をさらに備え、
    前記コプレーナ線路の少なくとも一部は、前記素子によって構成される回路の間を接続することを特徴とする集積回路。
JP2017096239A 2017-05-15 2017-05-15 集積回路 Active JP6839030B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017096239A JP6839030B2 (ja) 2017-05-15 2017-05-15 集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017096239A JP6839030B2 (ja) 2017-05-15 2017-05-15 集積回路

Publications (2)

Publication Number Publication Date
JP2018195901A JP2018195901A (ja) 2018-12-06
JP6839030B2 true JP6839030B2 (ja) 2021-03-03

Family

ID=64571775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017096239A Active JP6839030B2 (ja) 2017-05-15 2017-05-15 集積回路

Country Status (1)

Country Link
JP (1) JP6839030B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114156623B (zh) * 2021-11-03 2022-08-26 杭州电子科技大学 微波毫米波双频带独立设计的高频比定向耦合器

Also Published As

Publication number Publication date
JP2018195901A (ja) 2018-12-06

Similar Documents

Publication Publication Date Title
Gruszczynski et al. Design of compensated coupled-stripline 3-dB directional couplers, phase shifters, and magic-T's—Part I: Single-section coupled-line circuits
US7884682B2 (en) Waveguide to microstrip transducer having a ridge waveguide and an impedance matching box
US7042309B2 (en) Phase inverter and coupler assembly
US7084715B2 (en) Coupling device
US9214715B2 (en) Hybrid coupler device having plural transmission line structures with unwound-rewound geometry
JPH06350313A (ja) 方向性結合器
JPS6035804A (ja) サスペンデツトマイクロストリツプ回路
JP2000101301A (ja) 高周波回路装置および通信装置
JP6211835B2 (ja) 高周波伝送線路
JP6839030B2 (ja) 集積回路
JP2015050679A (ja) 高周波伝送線路
US10147992B2 (en) Planar via-less crossover having coplanar waveguide configurations and stub layers
JP6633261B2 (ja) 誘電体フィルタ、アレーアンテナ装置
JP5713197B2 (ja) バラン
JP7160191B2 (ja) インピーダンス変換器
Moghaddam et al. 180 hybrid using a novel planar balun on suspended substrate for beam forming network applications
JP4680076B2 (ja) 高周波回路チップの実装構造
WO2023042466A1 (ja) 導波路
JP2012039449A (ja) 高周波回路
JP6907916B2 (ja) 高周波回路
US9160052B2 (en) Lange coupler and fabrication method
KR100760193B1 (ko) 분기 선로가 구비된 다층형 브로드사이드 커플러
JP2011024198A (ja) 高周波回路チップを実装した電子装置
Yu et al. A Broadband 220-GHz Converter From Rectangular Waveguide TE $ _ {10} $ Mode to SIW TE $ _ {20} $ Mode for Terahertz Planar Integration
JP2009094752A (ja) 高周波伝送線路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210212

R150 Certificate of patent or registration of utility model

Ref document number: 6839030

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150