JPWO2004107830A1 - プリント回路基板用コンパクトビア伝送路およびその設計方法 - Google Patents

プリント回路基板用コンパクトビア伝送路およびその設計方法 Download PDF

Info

Publication number
JPWO2004107830A1
JPWO2004107830A1 JP2005506593A JP2005506593A JPWO2004107830A1 JP WO2004107830 A1 JPWO2004107830 A1 JP WO2004107830A1 JP 2005506593 A JP2005506593 A JP 2005506593A JP 2005506593 A JP2005506593 A JP 2005506593A JP WO2004107830 A1 JPWO2004107830 A1 JP WO2004107830A1
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
transmission line
compact
via transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005506593A
Other languages
English (en)
Other versions
JP4652230B2 (ja
Inventor
タラス クシュタ
タラス クシュタ
薫 成田
薫 成田
貴範 佐伯
貴範 佐伯
伴行 金子
伴行 金子
遠矢 弘和
弘和 遠矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Publication of JPWO2004107830A1 publication Critical patent/JPWO2004107830A1/ja
Application granted granted Critical
Publication of JP4652230B2 publication Critical patent/JP4652230B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/06Coaxial lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09618Via fence, i.e. one-dimensional array of vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718Clearance holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

好適な特性インピーダンスを有し、多層プリント回路基板を含むプリント回路基板を小型化するとともに、このプリント回路基板に実装されたビア伝送路の周波数範囲を拡大することが可能なプリント回路基板用コンパクトピア伝送路およびその設計方法を提供する。コンパクトピア伝送路の内側導体層の境界を形成し信号用ビアホールを構成する中心導体(101)と、この中心導体の周囲に配置され外側導体層の境界を形成する複数のグランドビアホール(102)と、プリント回路基板導体層からなる複数の導体プレートとを有し、さらにコンパクトビア伝送路の内側導体層の境界と外側導体層の境界との間に構造パラメータ調整用ビアホール(103)を設け、信号ビアホールを伝搬する信号が他の信号と高周波信号帯域においてクロストークしないように電気的に分離する。

Description

本発明はプリント回路基板用コンパクトビア伝送路およびその設計方法に関し、特にビア伝送路を構成する構造パラメータ調整用ビアホールを充填した充填用媒体の構造パラメータが、プリント回路基板を構成する絶縁層の構造パラメータと異なる小型化したプリント回路基板用コンパクトビア伝送路およびその設計方法に関する。
本発明に関する現時点での技術水準をより十分に説明する目的で、本願で引用され或いは特定される特許、特許出願、特許公報、科学論文等の全てを、ここに、参照することでそれらの全ての説明を組入れる。
プリント回路基板の内部接続部は、デジタルデバイスおよび通信用デバイスの高速化および実装密度の向上にとって非常に重要であり、これらのデバイスの電気的特性に大きな影響を及ぼす。多層基板を含むプリント回路基板において、従来からローコストで、かつグランド、電源、信号をそれぞれ供給し絶縁層により相互に絶縁された多数の導体層を相互接続する内部接続技術が広く用いられている。これらの技術は、マイクロストリップライン、ストリップライン、コプレーナライン、スロットラインなどプレーナ伝送路のような内部接続回路の開発および設計において特に重要である。
従来、グランドプレートと接続するグランド用ビアホールを多層基板に設け、バイアスパターンに漏れ込んだ高周波信号がグランドプレートに挟まれた導電層を介して不要伝搬モードが発生するのを抑制する提案がなされている。この従来技術は例えば、特開平9−321501号公報に開示される。
またプリント回路基板に、金属板、絶縁物、金属ピンにより所定のインピーダンスの同軸線路を構成し、ここに高周波信号を通すことにより所定インピーダンスの同軸線路を構成し、信号減衰を小さくする技術が、例えば特開平6−104601号公報に開示されている。
さらに、電磁波を遮蔽するためのビアホールを各ビアホール同士の間隔が実効波長の1/2未満となるように四辺に配置して、共振を生じさせないような技術が、例えば特開2001−68596号公報に開示されている。
上述した特許公報に記載されているように、プリント回路基板に垂直方向の内部接続部の代表的なものとしては、ビアホール構造がある。プリント回路基板に形成された単純なビアホールは、プリント回路基板を構成する絶縁層に寄生的な発振を生じさせ、プリント回路基板から不要な電磁輻射を発生する。このため、特許文献3に記載されているように、このような不要な輻射の影響を避けるためにグランドビアホールを障壁として用いる方法が行われている。
しかしながら、一つの信号ビアホールと、グランドビアホールの障壁からなる複合したビア伝送路に関してインピーダンスマッチングを正確に行うことは、複合したビア伝送路を小型化する場合に必須であるものの、どうしても避けて通れない困難な問題を生じているのが実状である。
従って本発明の主たる目的は、高密度実装に適した小型でかつ好適な特性インピーダンスを有するコンパクトビア伝送路を実現するとともに、多層プリント回路基板を含むプリント回路基板におけるビア伝送路の周波数範囲を拡大することである。
さらに本願発明の他の目的は、プリント回路基板を構成するコンパクトビア伝送路に対して、プリント回路基板の導体層間を絶縁する絶縁層の構造パラメータ例えば比誘電率および比透磁率と、コンパクトビア伝送路の構造パラメータ調整用ビアホールを構成する充填用媒体の構造パラメータとを異なるように形成することにより、内部接続回路およびプリント回路基板の小型化を図るとともに、所望の特性インピーダンスを実現することである。
本発明の第1の側面は、プリント回路基板に設けられたプリント回路基板用コンパクトビア伝送路であって、前記コンパクトビア伝送路は、前記コンパクトビア伝送路の内側導体境界を構成し信号が伝達する中心導体と、前記コンパクト伝送路の外側導体境界を構成する複数のグランドビアホールと、前記グランドビアホールに接続する前記プリント回路基板の導体層からなるグランドプレートと、前記内側導体境界と前記外側導体境界との間に設けられ前記プリント回路基板の構造パラメータを調整するための構造パラメータ調整用ビアホールとを含み、前記構造パラメータ調整用ビアホールは、前記プリント回路基板を構成する絶縁層の第1の構造パラメータと異なる第2の構造パラメータを有する一様な媒体または複合媒体で充填されている。
前記プリント回路基板は、複数の導体層を有する多層プリント回路基板であることが望ましい。
前記第1および第2の構造パラメータは、比誘電率と比透磁率のうちの少なくともいずれか1つであることが望ましい。
前記コンパクトビア伝送路は、前記プリント回路基板に実装され前記コンパクトビア伝送路に接続される内部接続回路とインピーダンス整合がとられていることが望ましい。
前記第2の構造パラメータの値は、前記第1の構造パラメータの値よりも小さいことが望ましい。
前記グランドビアホールは円周上に配列されてもよい。また、前記グランドビアホールが正方形に配列されてもよい。
本発明の第2の側面は、プリント回路基板に設けられたプリント回路基板用コンパクトビア伝送路であって、前記コンパクトビア伝送路は、前記コンパクトビア伝送路の内側導体境界を構成し信号が伝達する中心導体と、前記コンパクト伝送路の外側導体境界を構成する複数のグランドビアホールと、前記グランドビアホールに接続する前記プリント回路基板の導体層からなるグランドプレートと、前記内側導体境界と前記外側導体境界との間に設けられ前記プリント回路基板の構造パラメータを調整するための構造パラメータ調整用ビアホールと、前記内側導体境界と前記外側導体境界との間に前記プリント回路基板を穿つように設けられた空気孔とを含む。
前記空気孔は、前記プリント回路基板に設けられたビア伝送路とこのビア伝送路に接続する内部接続回路との特性インピーダンスを調整するように前記プリント回路基板に設けられることが望ましい。
前記空気孔は、少なくとも2つの異なった大きさの円形形状からなる前記空気孔を含んでもよい。
前記空気孔は、前記内側導体境界と前記外側導体境界との間に不規則に配置されてもよい。
前記空気孔は、前記信号ビアホールに対して対称となるよう配置されてもよい。
前記空気孔の断面形状の最大長が、前記プリント回路基板の絶縁層中を伝搬する信号の所定の周波数範囲における最小波長の1/8以下であることが望ましい。
前記グランドビアホールは円周上に配列されてもよい。また、前記グランドビアホールが正方形に配列されてもよい。
前記プリント回路基板を伝搬する主たる電磁波の電界および磁界が伝搬方向に対して垂直方向であり、かつ電界と磁界とが互いに直交していることが望ましい。
本発明の第3の側面は、プリント回路基板に設けられたプリント回路基板用コンパクトビア伝送路であって、前記コンパクトビア伝送路は、前記コンパクトビア伝送路の2つの内側導体境界を構成し差動信号が伝達する2つの中心導体と、前記2つの中心導体の周囲にそれぞれ配置された2つの外側導体境界を構成する複数のグランドビアホールと、前記グランドビアホールに接続する前記プリント回路基板の導体層からなるグランドプレートと、前記2つの内側導体境界と前記2つの外側導体境界との間に設けられ前記プリント回路基板の構造パラメータを調整するための2つの構造パラメータ調整用ビアホールとを含み、前記2つの構造パラメータ調整用ビアホールは、前記プリント回路基板を構成する絶縁層の第1の構造パラメータと異なる第2の構造パラメータを有する一様な媒体または複合媒体でそれぞれ充填されている。
本発明の第4の側面は、プリント回路基板に設けられたプリント回路基板用コンパクトビア伝送路の内側導体境界を構成し信号が伝達する中心導体と、前記コンパクト伝送路の外側導体境界を構成する複数のグランドビアホールおよびこのグランドビアホールに接続する前記プリント回路基板の導体層からなるグランドプレートとを含むプリント回路基板用コンパクトビア伝送路の設計方法であって、前記内側導体境界と前記外側導体境界との間に前記プリント回路基板の構造パラメータを調整するための構造パラメータ調整用ビアホールを設け、前記構造パラメータ調整用ビアホールを、前記プリント回路基板を構成する絶縁層の第1の構造パラメータと異なる第2の構造パラメータを有する一様媒体または複合媒体でそれぞれ充填する。
前記第2の構造パラメータは、前記第1の構造パラメータよりも小さいことが望ましい。
前記第1および第2の構造パラメータは、比誘電率と比透磁率のうちの少なくともいずれか1つであることが望ましい。
前記コンパクトビア伝送路は、前記プリント回路基板に実装され前記コンパクトビア伝送路に接続される内部接続回路とインピーダンス整合がとられていることが望ましい。
本発明の第5の側面は、プリント回路基板に設けられたプリント回路基板用コンパクトビア伝送路の内側導体境界を構成し信号が伝達する中心導体と、前記コンパクト伝送路の外側導体境界を構成する複数のグランドビアホールおよびこのグランドビアホールに接続する前記プリント回路基板の導体層からなるグランドプレートとを含むプリント回路基板用コンパクトビア伝送路の設計方法であって、前記内側導体境界と前記外側導体境界との間に前記プリント回路基板の構造パラメータを調整するための構造パラメータ調整用ビアホールを設け、前記内側導体境界と前記外側導体境界との間にさらに前記プリント回路基板を穿つように空気孔を形成する。
前記空気孔は、前記プリント回路基板に設けられたビア伝送路とこのビア伝送路に接続する内部接続回路との特性インピーダンスを調整するように前記プリント回路基板に設けられることが望ましい。
前記プリント回路基板を伝搬する主たる電磁波の電界および磁界が伝搬方向に対して垂直方向であり、かつ電界と磁界とが互いに直交していることが望ましい。
前記空気孔の断面形状の最大長が、前記プリント回路基板の絶縁層中を伝搬する信号の所定の周波数範囲における最小波長の1/8以下であることが望ましい。
図1Aは、プリント回路基板において、本願発明におけるコンパクトビア伝送路を示す平面図である。
図1Bは、プリント回路基板において、本願発明におけるコンパクトビア伝送路を示す縦断面図である。
図2Aは、プリント回路基板において、グランドビアホールが円周上に配置された本願発明におけるコンパクトビア伝送路を示す平面図である。
図2Bは、プリント回路基板において、グランドビアホールが円周上に配置された本願発明におけるコンパクトビア伝送路を示す縦断面図である。
図3Aは、プリント回路基板において、グランドビアホールが正方形に配置された本願発明におけるコンパクトビア伝送路を示す平面図である。
図3Bは、プリント回路基板において、グランドビアホールが正方形に配置された本願発明におけるコンパクトビア伝送路を示す縦断面図である。
図4Aは、プリント回路基板において、コンパクトビア伝送路の構造パラメータ調整用ビアホールの領域に、空気孔が形成された本願発明におけるコンパクトビア伝送路を示す平面図である。
図4Bは、プリント回路基板において、コンパクトビア伝送路の構造パラメータ調整用ビアホールの領域に、空気孔が形成された本願発明におけるコンパクトビア伝送路を示す縦断面図である。
図5Aは、プリント回路基板において、中心導体とグランドビアホール間に形成された空気孔を有し、構造パラメータ調整用ビアホールと、プリント回路基板のグランド層を形成する導体プレートを備えた本願発明におけるコンパクトビア伝送路を示す平面図である。
図5Bは、プリント回路基板において、中心導体とグランドビアホール間に形成された空気孔を有し、構造パラメータ調整用ビアホールと、プリント回路基板のグランド層を形成する導体プレートを備えた本願発明におけるコンパクトビア伝送路を示す縦断面図である。
図6Aは、プリント回路基板において、円形でかつ異なる大きさの空気孔が形成された本願発明におけるコンパクトビア伝送路を示す平面図である。
図6Bは、プリント回路基板において、円形でかつ異なる大きさの空気孔が形成された本願発明におけるコンパクトビア伝送路を示す縦断面図である。
図7は、本願発明における正方形および長方形の空気孔が形成されたコンパクトビア伝送路を示す平面図である。
図8は、本願発明における予め定められた基準に従って空気孔が配置されたコンパクトビア伝送路を示す平面図である。
図9は、本願発明における空気孔が不規則に配置されたコンパクトビア伝送路を示す平面図である。
図10Aは、プリント回路基板において、本願発明におけるコンパクトビア伝送路からストリップラインに至る伝送路を示す平面図である。
図10Bは、プリント回路基板において、本願発明におけるコンパクトビア伝送路からストリップラインに至る伝送路を示す縦断面図である。
図11Aは、プリント回路基板において、本願発明におけるコンパクトビア伝送路からマイクロストリップラインに至る伝送路を示す平面図である。
図11Bは、プリント回路基板において、本願発明におけるコンパクトビア伝送路からマイクロストリップラインに至る伝送路を示す縦断面図である。
図12は、プリント回路基板において、本願発明における差動信号を伝送するためにコンパクトビア伝送路を形成するとともにそれぞれ2つのストリップラインと接続する複合ビアホール構造を有する2つの基本セルを示す平面図である。
図13は、プリント回路基板において、本願発明におけるコンパクトビア伝送路が形成されストリップラインと接続したSMAコネクタにおけるビアホール構造を示す平面図である。
図14Aは、プリント回路基板において、グランドビアホールが円周上に配置され、中心導体、グランドビアホール、構造パラメータ調整用ビアホール、充填用媒体が多層プリント回路基板表面から途中まで形成された本願発明におけるコンパクトビア伝送路を示す平面図である。
図14Bは、プリント回路基板において、グランドビアホールが円周上に配置され、中心導体、グランドビアホール、構造パラメータ調整用ビアホール、充填用媒体が多層プリント回路基板表面から途中まで形成された本願発明におけるコンパクトビア伝送路を示す縦断面図である。
図15Aは、コンパクトビア伝送路の構造パラメータ調整用ビアホールの領域に空気孔が形成され、中心導体、グランドビアホール、構造パラメータ調整用ビアホール、充填用媒体が多層プリント回路基板表面から途中まで形成された本願発明におけるコンパクトビア伝送路を示す平面図である。
図15Bは、コンパクトビア伝送路の構造パラメータ調整用ビアホールの領域に空気孔が形成され、中心導体、グランドビアホール、構造パラメータ調整用ビアホール、充填用媒体が多層プリント回路基板表面から途中まで形成された本願発明におけるコンパクトビア伝送路を示す縦断面図である。
図16Aは、12層の導体層からなる多層基板に実装された通常のビア伝送路及び本発明におけるコンパクトビア伝送路に対する反射係数のシミュレーション結果を示す図である。
図16Bは、12層の導体層からなる多層基板に実装された通常のビア伝送路及び本発明におけるコンパクトビア伝送路に対する透過係数のシミュレーション結果を示す図である。
図17Aは、12層の導体層からなる多層基板に実装された通常のビア伝送路及びコ本発明におけるンパクトビア伝送路に対する反射係数のシミュレーション結果を示す図である。
図17Bは、12層の導体層からなる多層基板に実装された通常のビア伝送路及び本発明におけるコンパクトビア伝送路に対する透過係数のシミュレーション結果を示す図である。
図18Aは、12層の導体層からなる多層基板に実装された通常のビア伝送路及び本発明におけるコンパクトビア伝送路に対する反射係数のシミュレーション結果を示す図である。
図18Bは、12層の導体層からなる多層基板に実装された通常のビア伝送路及び本発明におけるコンパクトビア伝送路に対する透過係数のシミュレーション結果を示す図である。
次に、本発明の実施の形態の概要について説明する。
本発明によるコンパクトビア伝送路(Compact via transition)は、コンパクトビア伝送路の内側導体層の境界を形成し信号用ビアホールを構成する中心導体と、この中心導体の周囲に配置されコンパクトビア伝送路の外側導体層の境界を形成する複数のグランドビアホールと、プリント回路基板導体層からなる複数の導体プレートと、コンパクトビア伝送路の内側導体層の境界を伝搬する信号と外側導体層の境界電位とを高周波信号帯域においてクロストークしないように電気的に分離するための構造パラメータ調整用ビアホールとを有している。この構造パラメータ調整用ビアホールは、一様の物質または異なる複数の物質からなる複合材料で充填されていても良い。特別な例として、信号用ビアホールを構成する中心導体とビア伝送路のグランドビアホール間に、空気孔を形成してプリント回路基板の構造パラメータを調整する方法がある。
本発明の構造パラメータ調整用ビアホールを充填する充填用媒体は、プリント回路基板を小型化するとともに、通常このコンパクトビア伝送路とプリント回路基板に実装されコンパクトビア伝送路に接続する回路との特性インピーダンスを整合するようにして選択される。構造パラメータ調整用ビアホールを充填した媒体材料または空気孔の誘電率と透磁率のどちらか一方、あるいは両方のパラメータをプリント回路基板を構成する絶縁層の対応するパラメータとは異なるように選択することにより、プリント回路基板を小型化することができるので、実装密度を向上することが出来る。また、本発明のビア伝送路を用いたプリント回路基板は、広帯域の周波数で動作可能なので、高速のデジタル信号を伝送することが出来る。
次に、本発明の実施の形態について図面を参照して詳細に説明する。
以下の実施の形態においては、主として1つの信号ビアホールを含むコンパクトビア伝送路に関して説明を行うが、本願発明は必ずしもコンパクトビア伝送路に限定されるものではないし、また例えば1対の信号ビアホールのように、プリント回路基板に実装されたコンパクトビア伝送路における任意の複数の信号ビア伝送路に対しても容易に適用し得る。
複雑で高密度にビアホールが配置された任意数のコンパクトビア伝送路は、プレーナ伝送路などの任意の種類の内部接続回路を接続するのに用いることができる。また本願発明のコンパクトビア伝送路は、任意の伝送路を有する多層プリント回路基板に対しても適用可能である。
図1A及び図1Bは、プリント回路基板において、本願発明におけるコンパクトビア伝送路を示す平面図及び縦断面図である。図1A及び図1Bを参照すると、多層プリント回路基板の設計例として、10層の導体層1〜10からなる多層プリント回路基板に形成されたコンパクトビア伝送路の例が示されている。多層プリント回路基板において、絶縁層105によって絶縁された導体層1〜10によって、グランドライン107、信号ライン108、電源ライン109が形成される。コンパクトビア伝送路は、中心導体101と、中心導体101の周囲に配置されたグランドビアホール102と、導体層106から形成されたグランドプレート106と、充填用媒体104によって充填された直径dcleの構造パラメータ調整用ビアホール103とを含む構成とされる。ここで、信号ビアホールを構成する中心導体101は、高周波信号を伝送する。
充填用媒体104の構造パラメータ、例えば誘電率や透磁率の一方あるいは両方が、小型化と内部回路との特性インピーダンス整合との両方を満足するように、絶縁層105の構造パラメータとは異なるように選択される。すなわち、コンパクトビア伝送路に結合された回路から入射される電磁波信号のエネルギーはその結合点において反射によってその一部が戻ってしまうが、コンパクトビア伝送路のディメンションや、誘電率や透磁率の一方あるいは両方の値を調整することにより、反射をきわめて小さくすることができ、信号振幅をほとんど減衰させずに信号の伝送を行うことができる。
また、隣接したグランドビアホール間の距離がλ/4(λは所定の周波数範囲においてプリント回路基板の絶縁層における伝搬信号の最小波長)よりも十分小さくなる程度にビア伝送路の外側導体境界を形成するグランドビアホールの数が多い場合は、このビア伝送路は十分絶縁された伝送路として考察することが可能である。またグランドビアホールを含むビア伝送路の外側境界は近似的に連続した導体による境界として考察することが可能である。ビア伝送路の特性インピーダンスは、連続した導体による境界を同軸ケーブルの一部として見なし、この境界に沿って信号波が進むとして良い近似で計算可能である。
プリント回路基板に実装されたビア伝送路を小型化するための物理的基礎条件について説明するために、ビア伝送路に関するいくつかの典型的な幾何学形状並びに配置について考察する。
図2A及び図2Bは、プリント回路基板において、グランドビアホールが円周上に配置された本願発明におけるコンパクトビア伝送路を示す平面図及び縦断面図である。図2A及び図2Bを参照すると、図2A及び図2Bに示すコンパクトビア伝送路の基本構造は図1A及び図1Bに示された構造と、グランドビアホール202が中心導体201を中心として円周上に、かつ等間隔で配置されている点を除き同様である。プリント回路基板に用いられている導体層を互いに絶縁するために用いられている絶縁層205と、構造パラメータ調整用ビアホール203の充填用媒体204とが同じであれば、このビア伝送路の特性インピーダンスは、円周上の連続した内側導体境界と外側導体境界との間を信号波が進むとした場合に用いられる良く知られた次の(1)式で近似できる。
Figure 2004107830
ここでZrは、コンパクトビア伝送路の特性インピーダンス、R=Dr/2は中心導体の中心と外側導体境界を構成するグランドビアホール間の距離、rrod=drod/2は中心導体の半径、εは絶縁層205の比誘電率であり、絶縁材205の比透磁率は1とした。
本願発明のコンパクトビア伝送路においては、直径dcleの構造パラメータ調整用ビアホール203を充填する充填用媒体204の比誘電率が、プリント回路基板を構成する絶縁層205の比誘電率と異なることが必須である。
従ってこの場合においては、プリント回路基板に実装されたビア伝送路の特性インピーダンスは、構造パラメータ調整用ビアホール203を充填した充填用媒体204の比誘電率と、プリント回路基板の絶縁層205の比誘電率との両方から定まる実効比誘電率により算出される。この実効比誘電率は、既知の理論および実験的方法により求められる。もし、コンパクトビア伝送路の構造パラメータ調整用ビアホールに充填した充填用媒体204の比誘電率が絶縁層205の比誘電率よりも小さい場合、ビア伝送路の実効比誘電率は、絶縁層205の比誘電率よりも小さくなる。
これにより、充填用媒体204と絶縁層205の材料が同じビア伝送路と、上記に説明した本願発明によるコンパクトビア伝送路とを比較した場合、2つのビア伝送路の特性インピーダンスが等しく、かつ構造パラメータ調整用ビアホールを充填した充填用媒体以外のパラメータが等しいとして、本願発明によるコンパクトビア伝送路の断面積は、従来の充填用媒体204と絶縁層205の材料が同じビア伝送路の断面積よりも小さくなる。
上述したことからわかるように、図2A及び図2Bに示すグランドビアホール202が円周上に配置されたコンパクトビア伝送路の特性インピーダンスは、次の(2)式で表される。
Figure 2004107830
ここで、ZCVT,rはコンパクトビア伝送路の特性インピーダンス、εeffは絶縁層205と構造パラメータ調整用ビアホールを充填した充填用媒体204の両方から定まる実効比誘電率である。
(2)式からわかるように、構造パラメータ調整用ビアホールを充填している充填用媒体の比誘電率が小さくなると、実効比誘電率も小さくなり、特性インピーダンスを一定、例えば50Ωに保つには必然的に距離Rが小さくなる。このことはコンパクトビア伝送路を開発するための設計方針を与える。このように、プリント回路基板のビア伝送路の小型化を実現するためには、構造パラメータ調整用ビアホールを充填する絶縁層の比誘電率を、プリント回路基板の導体層を絶縁する絶縁材料の比誘電率よりも小さくするように選択することが重要である。
図3A及び図3Bは、それぞれグランドビアホール302が中心導体301を囲むように正方形に配置されたプリント回路基板におけるコンパクトビア伝送路を示す平面図および断面図である。説明を簡略化するために、図1A及び図1Bと同様に、コンパクトビア伝送路はプリント回路基板に組み込まれているものとして示されている。
もしコンパクトビア伝送路を構成する直径dcleの構造パラメータ調整用ビアホール303が、プリント回路基板の導体層を絶縁する絶縁層と同じ材料で充填されている場合、ビア伝送路の特性インピーダンスは、正方形の連続した内側導体境界と外側導体境界との間を信号波が進むとした場合に用いられる良く知られた次の(3)式で近似できる。
Figure 2004107830
ここでZsqは、コンパクトビア伝送路の特性インピーダンス、Rsq=Dsq/2は中心導体の中心と外側導体境界を構成するグランドビアホールのうち中心導体に最も近いグランドビアホール間の距離、rrod=drod/2は中心導体の半径、εは絶縁層305の比誘電率であり、絶縁層305の比透磁率は1とした。
プリント回路基板にコンパクトビア伝送路を形成するために、構造パラメータ調整用ビアホール303を充填する充填用媒体304の比誘電率を、プリント回路基板の導体層を絶縁する絶縁層305の比誘電率よりも小さくすることが必要であり、この場合において、図3A及び図3Bに示すグランドビアホールが正方形に配置されたコンパクトビア伝送路の特性インピーダンスは、次の(4)式で表される。
Figure 2004107830
ここで、ZCVT,rはコンパクトビア伝送路の特性インピーダンス、εeffは絶縁層305と構造パラメータ調整用ビアホールを充填した充填用媒体304の両方から定まる実効比誘電率である。
正方形に配置されたグランドビアホールを用いたコンパクトビア伝送路に対する考察からの結論は、円周上に配置されたグランドビアを用いたコンパクトビア伝送路から得られた結論と同様である。すなわち、構造パラメータ調整用ビアホールを充填する充填用媒体の比誘電率を小さくすることにより、コンパクトビア伝送路を小型化することが可能となる。このように、上述した2つの実施の形態は、信号ビアを構成する中心導体を囲むようにグランドビアを形成し、かつ構造パラメータ調整用ビアホールを充填する充填用媒体がプリント回路基板の導体層を絶縁するための絶縁材料とは異なるように形成するという設計思想に基づくものである。
複合媒体を形成する上で特別で大変重要な方法は、ビアホール構造として空気孔を用いた方法である。この理由は、空気の比誘電率と比透磁率は実質的には1であることから、空気孔を用いた複合媒体はコンパクトビア伝送路を構成する上で好適であるためである。
以下に空気孔を用いてコンパクトビア伝送路を形成した実施の形態について説明する。図4A及び図4Bは、それぞれ信号ビアホールを構成する中心導体401の周囲に正方形に配置されたグランドビアホール402を有するコンパクトビア伝送路を示す平面図および断面図である。このコンパクトビア伝送路において、構造パラメータ調整用ビアホール403を充填した複合絶縁体404は、複合絶縁体404の比誘電率がプリント回路基板の導体層を絶縁するための絶縁層405の比誘電率よりも小さく、構造的には構造パラメータ調整用ビアホール403の領域にある絶縁層405を穿つように空気孔が設けられて形成されている。ここで、プリント回路基板の導体層配置については図1A及び図1Bに示した構造と同様である。絶縁層405を穿つように設けられた空気孔410は、プリント回路基板の絶縁層405の比誘電率よりも実効的に比誘電率が小さいと見なすことができるような構造パラメータ調整用ビアホール403の複合媒体を形成する。構造パラメータ調整用ビアホール403の複合媒体の実効比誘電率は、空気孔410によって占有される体積に依存し、既知の理論と実験結果とから求めることが出来る。このような構造パラメータ調整用ビアホールに形成された複合媒体を用いて、空気孔を用いない場合のビア伝送路の特性インピーダンスと同じ値を保ちながら、より小型のビア伝送路を開発することが可能である。この結論は、コンパクトビア伝送路構造において、グランドビアホールが円周上または正方形に配置された場合の特性インピーダンスを表す前述の(2)式〜(4)式を用いて導き出すことが出来る。さらに空気孔を形成して複合媒体の実効誘電率を減少させ、プリント回路基板の絶縁層よりも実効損失係数を小さくすることが出来る。
このように、空気孔とプリント回路基板の絶縁材料とから構成される複合媒体によって、コンパクトビア伝送路の断面積を小さくした本願発明によるコンパクトビア伝送路を構成することが出来る。また実効比誘電率と、外側導体層を形成するグランドビアへの距離を小さくすることにより、コンパクトビア伝送路において、高次の高調波成分が伝送可能となり、これによりコンパクトビア伝送路の動作周波数範囲を拡大することが出来る。さらに、プリント回路基板に実装されたコンパクトビア伝送路の空気孔は空冷する際の空気循環を良好にし、これにより高密度実装における放熱特性を改善することができる。
コンパクトビア伝送路において電磁波のうちの基本波は、主として信号ビアホールを構成する中心導体と外側導体境界を構成するグランドビアホール間に存在するので、応用上、空気孔は構造パラメータ調整用ビアホールの領域だけでなく、中心導体とグランドビアホール間の全ての領域に形成することができる。
図5A及び図5Bはそれぞれ、中心導体とグランドビアホール間に形成された空気孔を有し、構造パラメータ調整用ビアホール503と、プリント回路基板のグランド層を形成する導体プレートを備えたコンパクトビア伝送路を表す平面図および断面図である。空気孔510が構造パラメータ調整用ビアホール503の領域と、導電層507からなる導電プレート506を穿つようにこの領域とグランドビアホール502間の領域とに形成されている。コンパクトビア伝送路における空気孔の断面は、任意形状および任意サイズとすることが出来るが、プリント回路基板の導体層を絶縁するための絶縁層505を進行する伝搬信号の波長λよりもかなり小さく、例えばl<λ/8とする必要がある。ここで、lは空気孔の断面における最大の長さ、λは所定の周波数範囲においてプリント回路基板の絶縁層における伝搬信号の最小波長である。
図6A及び図6Bは、プリント回路基板において、円形でかつ異なる大きさの空気孔が形成された本願発明におけるコンパクトビア伝送路を示す平面図及び縦断面図である。図6において、それぞれ直径da1と直径da2の円柱状の空気孔が、中心導体601と正方形の外側導体境界を形成するグランドビアホール602間に配置されている。
図7は、本願発明における正方形および長方形の空気孔が形成されたコンパクトビア伝送路を示す平面図である。図7において空気孔710の水平断面形状は、正方形および長方形をしており、図示するように正方形と長方形とでは異なった大きさをしている。図7において、縦断面図は示していないが図5Bに示した縦断面図構造と同様である。すなわち、空気孔710は水平断面形状が図7に示した正方形および長方形をした柱状の構造を有している。
空気孔は、所定の規則に従って配置されるか、または不規則に配置されてもよい。図8に、空気孔810があらかじめ定められた規則により配置されたコンパクトビア伝送路の具体例が示される。コンパクトビア伝送路の外側導体境界を構成するグランドビアホール802が、中心導体801の周囲に、中心導体801からの距離が等しくなるように円周上に配置され、空気孔810は、中心導体801の周囲に、隣接した空気孔同士の距離が等しくなるように、また中心導体801からの距離が等しくなるように配置されている。
図9は、中心導体901と外側導体境界を構成するグランドビアホール902との間に空気孔910を不規則に配置した、コンパクトビア伝送路を示す平面図である。
コンパクトビア伝送路における空気孔の形成方法としては、機械的に穴を形成する方法、レーザ光により穴を形成する方法など様々な方法が考えられる。
プリント回路基板用のコンパクトビア伝送路を、プリント回路基板の種々の内部接続回路を結合するために用いるのは当然であるが、図10A及び図10Bに、12層の多層プリント回路基板において、コンパクトビア伝送路と、ストリップライン1011としてのプレーナ伝送路とを結合した具体例について示す。図10A及び図10Bからわかるように、コンパクトビア伝送路は、中心導体1001と、正方形に配置されたグランドビアホール1002と、プリント回路基板を構成する導体層1007からなるグランドプレート1006と、構造パラメータ調整用ビアホール1003とを有している。
コンパクトビア伝送路における複合媒体は、プリント回路基板の導体層を絶縁するための絶縁層1005と、予め決められた規則により、コンパクトビア伝送路の中心導体1001とグランドビアホール1002との間に異なった大きさに形成された空気孔1010とから構成されている。ここで、4つの大きな空気孔は、隣接した空気孔同士の距離が等しく、かつ中心導体1001の周囲に均等配置され、3つの小さな空気孔は、隣接した大きな空気孔の間に、中心導体1001の周囲に均等配置されている。さらに、全ての空気孔は、ストリップライン1011の水平軸に対して対称となるように配置される。ここで、図10Aからわかるように、ストリップライン1011を含む領域には、対応する小さな空気孔は存在しない。コンパクトビア伝送路における複合媒体の実効比誘電率は、絶縁層1005の比誘電率よりも小さく、このため、ストリップライン1011の特性インピーダンスを同じ値に保ちながら、ストリップライン1011に接続する伝送路を小型化することができる。
図11A及び図11Bに、12層の多層プリント回路基板において、コンパクトビア伝送路と、マイクロストリップライン1112としてのプレーナ伝送路とを結合した具体例について示す。図11A及び図11Bからわかるように、コンパクトビア伝送路は、中心導体1101と、円周上に配置されたグランドビアホール1102と、プリント回路基板を構成する導体層1107からなるグランドプレート1106と、構造パラメータ調整用ビアホール1103とを有している。
コンパクトビア伝送路における複合媒体は、プリント回路基板の導体層を絶縁するための絶縁層1105と、マイクロストリップライン1112の領域を除いてコンパクトビア伝送路の中心導体1101とグランドビアホール1102との間に不規則に配置された空気孔1110とから構成されている。コンパクトビア伝送路における複合媒体の実効比誘電率は、絶縁層1105の比誘電率よりも小さく、このため、マイクロストリップライン1112の特性インピーダンスを同じ値に保ちながら、マイクロストリップライン1112に至る伝送路を小型化することができる。
図12は、差動信号を伝送するためのコンパクトビア伝送路の一例を示しており、高密度ビアホール構造を有する2つの基本セルが示されている。これら2つの基本セルは信号ビアホール対を構成し、プレーナ伝送路の一例としてのストリップ伝送路対にそれぞれ接続される。コンパクトビア伝送路は、グランドビアホール1202によってそれぞれ囲まれた2つの信号ビアホール1201と、導体層から構成されるグランド層と、2つの構造パラメータ調整用ビアホール1203とから構成される。空気孔1210は、ビア伝送路を小型化するためと、コンパクトビア伝送路とストリップ伝送路対との特性インピーダンス整合をとることのために形成されている。
図13は、コンパクトビア伝送路の応用例であるSMA(sub−miniature−type−A)コネクタにおけるビアホール構造を示す平面図である。通常のSMAコネクタのピンは、信号ビアホール1301とグランドビアホール1313とを備えている。同図において、再度プレーナ伝送路構造の一例としてのストリップライン1311と信号ビアホール1301との接続が示されている。
しかしながら通常のビア伝送路は、高周波において大きな輻射と遺漏損失とを生じ、グランドビアホール1313との距離に依存する高次の励起発振に起因して動作周波数範囲の制限を受ける。
SMAコネクタにおける良好なビアホール構造を実現するために、本願発明によるコンパクトビア伝送路を用いることが有効である。図13においてコンパクトビア伝送路は、信号ビアホールを構成する中心導体1301と、円周上に配置されたグランドビアホール1302と、プリント回路基板の導体層から構成される電源プレート、グランドプレートなどの導体プレートと、構造パラメータ調整用ビアホール1303とを有する。また複合媒体は、絶縁層に空気孔1310を穿つことで形成される。
中心導体1301とグランドビアホール1313の距離と、空気孔1310の数と大きさとは、SMAコネクタとストリップラインを含む内部接続回路において、特性インピーダンスを最適化するように定められる。そして所定の周波数範囲において、主として基本モードの電磁波のみが伝播するような構造とする。より具体的には、プリント回路基板を伝搬する主たる電磁波の電界および磁界が伝搬方向に対して垂直方向であり、かつ電界と磁界とが互いに直交して伝搬するように設定する。但し、実際のプリント回路基板を伝搬する電磁波には上記に説明した基本モードの電磁波のみでなく、伝搬方向に対して電界および磁界が垂直方向からずれており、かつ電界と磁界とが互いに直交していないような電磁波も同時に含まれている。この場合においても、本願発明は同様に適用し得る。
上記の実施の形態においては、中心導体、グランドビアホール、構造パラメータ調整用ビアホール、充填用媒体は、多層プリント回路基板の表面から裏面に貫通するようにして設けたが、必ずしも貫通する必要はなく、多層プリント回路基板の表面から多層プリント回路基板を構成する内部の基板に至るまで中心導体、グランドビアホール、構造パラメータ調整用ビアホール、充填用媒体の一部あるいは全部を形成するようにしてもかまわない。
図14A及び図14Bは、プリント回路基板において、それぞれグランドビアホール1402が円周上に配置され、中心導体1401、グランドビアホール1402、構造パラメータ調整用ビアホール1403、充填用媒体1404が多層プリント回路基板表面から途中まで形成された本願発明によるコンパクトビア伝送路を示す平面図および断面図である。前述した図2A及び図2Bに示す構造においては、中心導体201、グランドビアホール202、構造パラメータ調整用ビアホール203、充填用媒体204は、多層プリント回路基板の表面から裏面に貫通するようにして設けた。一方、本実施の形態における図14A及び図14Bに示した構造では、最表面層である第1層から第3層に亘り中心導体1401を形成し、最表面層である第1層から第4層に亘りグランドビアホール1402、構造パラメータ調整用ビアホール1403、充填用媒体1404を形成している。
図15A及び図15Bは、それぞれコンパクトビア伝送路の構造パラメータ調整用ビアホールの領域に空気孔が形成され、中心導体1501、グランドビアホール1502、構造パラメータ調整用ビアホール1503、空気孔1510が多層プリント回路基板表面から途中まで形成された本願発明によるコンパクトビア伝送路を示す平面図および断面図である。図15A及び図15Bに示す本実施の形態の構造は、前述した図4A及び図4Bに示す構造と以下の点を除き類似する。図15A及び図15Bに示す本実施の形態では、最表面層である第1層から第3層まで中心導体1501を形成し、最表面層である第1層から第4層までグランドビアホール1502、構造パラメータ調整用ビアホール1503、空気孔1510を形成している。
このように、多層プリント回路基板の表面から多層プリント回路基板を構成する内部の基板に至るまで中心導体、グランドビアホール、構造パラメータ調整用ビアホール、充填用媒体の一部あるいは全部を形成することにより、コンパクトビア伝送路の特性インピーダンスをより最適化することができる。
次にコンパクトビア伝送路の優位性を示すために、コンパクトビア伝送路を含む構造において、高速信号伝搬についての幾つかのシミュレーション結果について説明する。シミュレーション結果は、差分時間領域(finite−difference time−domain=FDTD)法によって計算されたSパラメータの大きさでコンパクトビア伝送路の優位性を示す。このFDTD法は、内部接続回路の特徴を表すのに最も正確で、適切かつ多目的な理論計算手法といえる。
図16Aは、50Ωの同軸ケーブルからコンパクトビア伝送路を介して他の50Ωの同軸ケーブルに伝送する場合において、12層の導体層からなる多層基板に実装された通常のビア伝送路及び本発明におけるコンパクトビア伝送路に対する反射係数(S11パラメータ)の周波数依存性のシミュレーション結果を示す図である。図16Bは、50Ωの同軸ケーブルからコンパクトビア伝送路を介して他の50Ωの同軸ケーブルに伝送する場合において、12層の導体層からなる多層基板に実装された通常のビア伝送路及び本発明におけるコンパクトビア伝送路に対する透過係数(S12パラメータ)の周波数依存性のシミュレーション結果を示す図である。コンパクトビア伝送路は、12層の多層プリント回路基板に実装されており、中心導体と、正方形に配置された8つのグランドビアホールと、導体層からなる電源プレート、グランドプレートなどの導体プレート、8つの空気孔と構造パラメータ調整用ビアホールとにより形成されている。
シミュレーションに用いられたコンパクトビア伝送路と12層の多層基板の幾何学形状については、図6A及び図6Bに示したものと同じである。ここでシミュレーションに用いられた中心導体と8つのグランドビアホールの大きさは、下記の通りである。すなわち、中心導体の直径drodは0.65mm、グランドビアホールが配置された一辺の長さRsq=Dsq/2は1.66mm、信号ビアホールのパッド直径は0.95mm、コンパクトビア伝送路の構造パラメータ調整用ビアホールの直径dcleは1.65mm、大きな空気孔の直径da1は0.5mm、小さな空気孔の直径da2は0.3mmである。
このコンパクトビア伝送路を含む内部接続構造に対してのSパラメータの大きさは、15GHzまで実線により示されている。また比較のために、同じプリント回路基板に実装されたビア伝送路に対して同一のパラメータを有する通常の同軸ケーブルのSパラメータが、破線で示されている。図16Aにおいて、反射係数|S |は小さい程伝送特性は良好である。例えば10GHzにおいて、通常のビア伝送路とコンパクトビア伝送路の|S11|の差は6dB程度であるが、これは、リニアスケールではコンパクトビア伝送路における信号の反射量は通常ビア伝送路の反射量の半分になることを示している。
また、図16Bにおいて、透過係数|S21|が示されているが、これは信号の損失量を示しており、ゼロに近いほど伝送特性は良好であるといえる。10GHzにおいて、コンパクトビア伝送路における信号損失は−0.3dBであり、リニアスケールでは、3%程度であるのに対し、通常ビア伝送路における信号損失は、−1.0dB以上であり、リニアスケールでは10%以上となる。このように、シミュレーションによって得られたSパラメータの比較により、信号の反射量と損失量に関して、通常ビアに対するコンパクトビア伝送路の優位性は明らかである。
通常のビアにおいて、反射量を減らすために、比誘電率4.2と中心ビアホール導体の直径drod=0.65mmとを一定に保ちながら、50Ωの特性インピーダンス整合が行われるように、中心導体とグランドビアホール間の距離を調整することを考えてみる。前述の(3)式に従えば、図6A及び図6Bに示したコンパクトビア伝送路の寸法の約1.5倍まで中心導体とグランドビアホールとの距離を増加させると、インピーダンス整合が実現できるが、通常構造が大きい程、より低い周波数において高次周波数の不要伝搬モードが発生するため、使用可能な周波数は低くなってしまう。以上説明したように、ビア伝送路を小型化する上で、空気孔を用いることは極めて有効であることがこれらのシミュレーション結果から理解することができる。
図17Aは、コンパクトビア伝送路を介して50Ωの同軸ケーブルと50Ωストリップラインとの間で信号を伝送する場合において、12層の導体層からなる多層基板に実装された通常のビア伝送路及び本発明におけるコンパクトビア伝送路に対する反射係数(S11パラメータ)の周波数依存性のシミュレーション結果を示す図である。図17Bは、コンパクトビア伝送路を介して50Ωの同軸ケーブルと50Ωストリップラインとの間で信号を伝送する場合において、12層の導体層からなる多層基板に実装された通常のビア伝送路及び本発明におけるコンパクトビア伝送路に対する透過係数(S12パラメータ)の周波数依存性のシミュレーション結果を示す図である。
コンパクトビア伝送路とストリップラインとは、図10A及び図10Bに示されているように12層の多層基板に実装されている。ここで、プリント回路基板、信号ビアホール、グランドビアホール、構造パラメータ調整用ビアホール、コンパクトビア伝送路を構成する空気孔に関する全ての大きさは、上述したシミュレーション結果の際に用いた寸法と同一である。またグランドビアホールと空気孔の配列は、上述した場合と同様であるが、図10A及び図10Bからわかるように、1つの小さい方の空気孔がストリップライン1011が配置されている領域から除外されており、その代わりに第3導体層1011が設けられている。
同軸ケーブルは、プリント回路基板の底面に配置された第12層の導体層により形成されたコンパクトビア伝送路の信号ビアホールに接続している。コンパクトビア伝送路、同軸ケーブル、ストリップラインとを含む内部接続構造に対するSパラメータの大きさは、15GHzまで実線により示されている。
また比較のために、同じ内部接続構造を有し空気孔を設けていない点だけが異なるビア伝送路についてのSパラメータが、破線で示されている。図16A及び図16Bを参照して前述したのと同様に、これら図17A及び図17Bから、信号ビアホールとグランドビアホール間に空気孔を設けることにより電気的特性を改善し、かつビア伝送路の小型化を図れることが理解される。
図18Aは、コンパクトビア伝送路を介して50Ωの同軸ケーブルと50Ωマイクロストリップラインとの間で信号を伝送する場合において、12層の導体層からなる多層基板に実装された通常のビア伝送路及び本発明におけるコンパクトビア伝送路に対する反射係数(S11パラメータ)の周波数依存性のシミュレーション結果を示す図である。図18Bは、コンパクトビア伝送路を介して50Ωの同軸ケーブルと50Ωマイクロストリップラインとの間で信号を伝送する場合において、12層の導体層からなる多層基板に実装された通常のビア伝送路及び本発明におけるコンパクトビア伝送路に対する透過係数(S12パラメータ)の周波数依存性のシミュレーション結果を示す図である。
図18A及び図18Bに示す内部接続構造に関する全てのパラメータと配置とは、図17A及び図17Bで検討したものと同一であるが、図17A及び図17Bのストリップラインが基板表面の第1層に形成された50Ωのマイクロストリップラインに置き換えられている点のみが異なっている。コンパクトビア伝送路、同軸ケーブル、マイクロストリップラインを含む内部接続構造に対するSパラメータの大きさは、15GHzまで実線により示されている。
また比較のために、同じ内部接続構造を有し空気孔を設けていない点だけが異なるビア伝送路についてのSパラメータが、破線で示されている。また上述した2つの内部接続構造に関するシミュレーション結果から得られた結論は、図18A及び図18Bに示す構造についても同様である。即ち図16A、図16B、図17A及び図17Bを参照して前述したのと同様に、これら図18A及び図18Bから、信号ビアホールとグランドビアホール間に空気孔を設けることにより電気的特性を改善し、かつビア伝送路の小型化を図れることが理解される。
以上説明したように、同軸ケーブル、ボンディングワイヤ、LSIの各ピン、プレーナ伝送路などあらゆる種類の内部接続構造に本発明によるプリント回路基板用コンパクトビア伝送路を用いることは、プリント回路基板を小型化し、プリント回路基板に形成された信号配線の動作周波数範囲を安定して拡大するために極めて有効である。またビアホールを信号が通過する際の信号損失を低減することが出来る。
特別な例として、中心導体とコンパクトビア伝送路の外側導体層境界との間に複数の空気孔を形成することにより、必要な比誘電率を有する媒体材料で構造パラメータ調整用ビアホールを充填したと同様の効果が得られる。
この空気孔は、この空気孔の断面形状における最大長lが、所定の周波数範囲においてプリント回路基板の絶縁層における伝搬信号の最小波長として定められた波長λよりも大幅に小さく(通常l<λ/8)する制限はあるものの、コンパクトビア伝送路を満たす物質の要求特性を実現するために、任意形状で任意の配置を行うことが出来る。
付加的効果として、空気孔はビア伝送路の信号損失を減少させるだけでなく、空冷用の空気の流れを改善し、これにより高密度実装における放熱特性を改善することが出来る。また本願発明によるコンパクトビア伝送路は、プリント回路基板に実装された複雑で高密度のビアホール構造並びに差動信号で伝達するビアホール構造の開発および設計に対して、極めて有効である。
産業上の利用の可能性
本発明は、プリント回路基板用コンパクトビア伝送路及びその設計方法に関するものであれば、あらゆるものに適用することが可能であり、その利用の可能性において何ら限定するものではない。
幾つかの好適な実施の形態及び実施例に関連付けして本発明を説明したが、これら実施の形態及び実施例は単に実例を挙げて発明を説明するためのものであって、限定することを意味するものではないことが理解できる。本明細書を読んだ後であれば、当業者にとって等価な構成要素や技術による数多くの変更および置換が容易であることが明白であるが、このような変更および置換は、添付の請求項の真の範囲及び精神に該当するものであることは明白である。

Claims (23)

  1. プリント回路基板に設けられたプリント回路基板用コンパクトビア伝送路であって、前記コンパクトビア伝送路は、
    前記コンパクトビア伝送路の内側導体境界を構成し信号が伝達する中心導体と、
    前記コンパクト伝送路の外側導体境界を構成する複数のグランドビアホールと、
    前記グランドビアホールに接続する前記プリント回路基板の導体層からなるグランドプレートと、
    前記内側導体境界と前記外側導体境界との間に設けられ前記プリント回路基板の構造パラメータを調整するための構造パラメータ調整用ビアホールとを含み、
    前記構造パラメータ調整用ビアホールは、前記プリント回路基板を構成する絶縁層の第1の構造パラメータと異なる第2の構造パラメータを有する一様な媒体または複合媒体で充填されているプリント回路基板用コンパクトビア伝送路。
  2. 前記プリント回路基板は、複数の導体層を有する多層プリント回路基板である請求項1記載のプリント回路基板用コンパクトビア伝送路。
  3. 前記第1および第2の構造パラメータは、比誘電率と比透磁率のうちの少なくともいずれか1つである請求項1記載のプリント回路基板用コンパクトビア伝送路。
  4. 前記コンパクトビア伝送路は、前記プリント回路基板に実装され前記コンパクトビア伝送路に接続される内部接続回路とインピーダンス整合がとられている請求項1記載のプリント回路基板用コンパクトビア伝送路。
  5. 前記第2の構造パラメータの値は、前記第1の構造パラメータの値よりも小さい請求項3記載のプリント回路基板用コンパクトビア伝送路。
  6. プリント回路基板に設けられたプリント回路基板用コンパクトビア伝送路であって、前記コンパクトビア伝送路は、
    前記コンパクトビア伝送路の内側導体境界を構成し信号が伝達する中心導体と、
    前記コンパクト伝送路の外側導体境界を構成する複数のグランドビアホールと、
    前記グランドビアホールに接続する前記プリント回路基板の導体層からなるグランドプレートと、
    前記内側導体境界と前記外側導体境界との間に設けられ前記プリント回路基板の構造パラメータを調整するための構造パラメータ調整用ビアホールと、
    前記内側導体境界と前記外側導体境界との間に前記プリント回路基板を穿つように設けられた空気孔とを含むプリント回路基板用コンパクトビア伝送路。
  7. 前記空気孔は、前記プリント回路基板に設けられたビア伝送路とこのビア伝送路に接続する内部接続回路との特性インピーダンスを調整するように前記プリント回路基板に設けられる請求項6記載のプリント回路基板用コンパクトビア伝送路。
  8. 前記空気孔は、少なくとも2つの異なった大きさの円形形状からなる前記空気孔を含む請求項6記載のプリント回路基板用コンパクトビア伝送路。
  9. 前記空気孔は、前記内側導体境界と前記外側導体境界との間に不規則に配置される請求項6記載のプリント回路基板用コンパクトビア伝送路。
  10. 前記空気孔は、前記信号ビアホールに対して対称となるように配置される請求項6記載のプリント回路基板用コンパクトビア伝送路。
  11. 前記空気孔の断面形状の最大長が、前記プリント回路基板の絶縁層中を伝搬する信号の所定の周波数範囲における最小波長の1/8以下である請求項6記載のプリント回路基板用コンパクトビア伝送路。
  12. 前記グランドビアホールが円周上に配列される請求項1乃至請求項11のいずれかに記載のプリント回路基板用コンパクトビア伝送路。
  13. 前記グランドビアホールが正方形に配列される請求項1乃至請求項11のいずれかに記載のプリント回路基板用コンパクトビア伝送路。
  14. 前記プリント回路基板を伝搬する主たる電磁波の電界および磁界が伝搬方向に対して垂直方向であり、かつ電界と磁界とが互いに直交している請求項7記載のプリント回路基板用コンパクトビア伝送路。
  15. プリント回路基板に設けられたプリント回路基板用コンパクトビア伝送路であって、前記コンパクトビア伝送路は、
    前記コンパクトビア伝送路の2つの内側導体境界を構成し差動信号が伝達する2つの中心導体と、
    前記2つの中心導体の周囲にそれぞれ配置された2つの外側導体境界を構成する複数のグランドビアホールと、
    前記グランドビアホールに接続する前記プリント回路基板の導体層からなるグランドプレートと、
    前記2つの内側導体境界と前記2つの外側導体境界との間に設けられ前記プリント回路基板の構造パラメータを調整するための2つの構造パラメータ調整用ビアホールとを含み、
    前記2つの構造パラメータ調整用ビアホールは、前記プリント回路基板を構成する絶縁層の第1の構造パラメータと異なる第2の構造パラメータを有する一様な媒体または複合媒体でそれぞれ充填されているプリント回路基板用コンパクトビア伝送路。
  16. プリント回路基板に設けられたプリント回路基板用コンパクトビア伝送路の内側導体境界を構成し信号が伝達する中心導体と、前記コンパクト伝送路の外側導体境界を構成する複数のグランドビアホールおよびこのグランドビアホールに接続する前記プリント回路基板の導体層からなるグランドプレートとを含むプリント回路基板用コンパクトビア伝送路の設計方法であって、
    前記内側導体境界と前記外側導体境界との間に前記プリント回路基板の構造パラメータを調整するための構造パラメータ調整用ビアホールを設け、前記構造パラメータ調整用ビアホールを、前記プリント回路基板を構成する絶縁層の第1の構造パラメータと異なる第2の構造パラメータを有する一様媒体または複合媒体でそれぞれ充填するプリント回路基板用コンパクトビア伝送路の設計方法。
  17. 前記第2の構造パラメータは、前記第1の構造パラメータよりも小さい請求項16記載のプリント回路基板用コンパクトビア伝送路の設計方法。
  18. 前記第1および第2の構造パラメータは、比誘電率と比透磁率のうちの少なくともいずれか1つである請求項16記載のプリント回路基板用コンパクトビア伝送路の設計方法。
  19. 前記コンパクトビア伝送路は、前記プリント回路基板に実装され前記コンパクトビア伝送路に接続される内部接続回路とインピーダンス整合がとられている請求項16記載のプリント回路基板用コンパクトビア伝送路の設計方法。
  20. プリント回路基板に設けられたプリント回路基板用コンパクトビア伝送路の内側導体境界を構成し信号が伝達する中心導体と、前記コンパクト伝送路の外側導体境界を構成する複数のグランドビアホールおよびこのグランドビアホールに接続する前記プリント回路基板の導体層からなるグランドプレートとを含むプリント回路基板用コンパクトビア伝送路の設計方法であって、
    前記内側導体境界と前記外側導体境界との間に前記プリント回路基板の構造パラメータを調整するための構造パラメータ調整用ビアホールを設け、前記内側導体境界と前記外側導体境界との間にさらに前記プリント回路基板を穿つように空気孔を形成するプリント回路基板用コンパクトビア伝送路の設計方法。
  21. 前記空気孔は、前記プリント回路基板に設けられたビア伝送路とこのビア伝送路に接続する内部接続回路との特性インピーダンスを調整するように前記プリント回路基板に設けられる請求項20記載のプリント回路基板用コンパクトビア伝送路の設計方法。
  22. 前記プリント回路基板を伝搬する主たる電磁波の電界および磁界が伝搬方向に対して垂直方向であり、かつ電界と磁界とが互いに直交している請求項21記載のプリント回路基板用コンパクトビア伝送路の設計方法。
  23. 前記空気孔の断面形状の最大長が、前記プリント回路基板の絶縁層中を伝搬する信号の所定の周波数範囲における最小波長の1/8以下である請求項20記載のプリント回路基板用コンパクトビア伝送路の設計方法。
JP2005506593A 2003-06-02 2004-06-01 プリント回路基板用コンパクトビア伝送路およびその設計方法 Expired - Fee Related JP4652230B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003156862 2003-06-02
JP2003156862 2003-06-02
PCT/JP2004/007915 WO2004107830A1 (ja) 2003-06-02 2004-06-01 プリント回路基板用コンパクトビア伝送路およびその設計方法

Publications (2)

Publication Number Publication Date
JPWO2004107830A1 true JPWO2004107830A1 (ja) 2006-07-20
JP4652230B2 JP4652230B2 (ja) 2011-03-16

Family

ID=33487390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005506593A Expired - Fee Related JP4652230B2 (ja) 2003-06-02 2004-06-01 プリント回路基板用コンパクトビア伝送路およびその設計方法

Country Status (4)

Country Link
US (2) US7463122B2 (ja)
JP (1) JP4652230B2 (ja)
CN (1) CN1799290A (ja)
WO (1) WO2004107830A1 (ja)

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348498B2 (en) * 2003-07-17 2008-03-25 Hewlett-Packard Development Company, L.P. Partially voided anti-pads
US7388158B2 (en) * 2004-09-17 2008-06-17 Terdyne, Inc. Concentric spacer for reducing capacitive coupling in multilayer substrate assemblies
DE102004060962A1 (de) * 2004-12-17 2006-07-13 Advanced Micro Devices, Inc., Sunnyvale Mehrlagige gedruckte Schaltung mit einer Durchkontaktierung für Hochfrequenzanwendungen
US7411474B2 (en) 2005-10-11 2008-08-12 Andrew Corporation Printed wiring board assembly with self-compensating ground via and current diverting cutout
JP4824445B2 (ja) * 2006-03-16 2011-11-30 アイカ工業株式会社 多層プリント配線板
US7450396B2 (en) * 2006-09-28 2008-11-11 Intel Corporation Skew compensation by changing ground parasitic for traces
US8378762B2 (en) 2007-03-02 2013-02-19 Nec Corporation Compact filtering structure
JP2008262989A (ja) * 2007-04-10 2008-10-30 Toshiba Corp 高周波回路基板
US20080290959A1 (en) * 2007-05-22 2008-11-27 Mohammed Ershad Ali Millimeter wave integrated circuit interconnection scheme
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
WO2009028108A1 (en) * 2007-08-31 2009-03-05 Nec Corporation Multi-layer substrate
US7733265B2 (en) 2008-04-04 2010-06-08 Toyota Motor Engineering & Manufacturing North America, Inc. Three dimensional integrated automotive radars and methods of manufacturing the same
US7830301B2 (en) 2008-04-04 2010-11-09 Toyota Motor Engineering & Manufacturing North America, Inc. Dual-band antenna array and RF front-end for automotive radars
US8022861B2 (en) 2008-04-04 2011-09-20 Toyota Motor Engineering & Manufacturing North America, Inc. Dual-band antenna array and RF front-end for mm-wave imager and radar
CN101730383B (zh) * 2008-10-23 2012-03-14 鸿富锦精密工业(深圳)有限公司 印刷电路板
US20100110650A1 (en) * 2008-10-31 2010-05-06 Maxwell Martha A Soldering Strategies for Printed Circuit Board Assemblies
US7990237B2 (en) 2009-01-16 2011-08-02 Toyota Motor Engineering & Manufacturing North America, Inc. System and method for improving performance of coplanar waveguide bends at mm-wave frequencies
CN101907909A (zh) * 2009-06-05 2010-12-08 鸿富锦精密工业(深圳)有限公司 具有固定孔的主板
CN101945537A (zh) * 2009-07-10 2011-01-12 英华达(上海)电子有限公司 一种具有过孔结构的印刷电路板及其制造方法
WO2011063105A2 (en) * 2009-11-18 2011-05-26 Molex Incorporated Circuit board with air hole
EP2434847A1 (en) * 2009-11-27 2012-03-28 BAE Systems PLC Circuit board
WO2011064571A2 (en) * 2009-11-27 2011-06-03 Bae Systems Plc Circuit board
US8542494B2 (en) * 2010-04-29 2013-09-24 International Business Machines Corporation Circuit board having holes to increase resonant frequency of via stubs
CN107069274B (zh) 2010-05-07 2020-08-18 安费诺有限公司 高性能线缆连接器
US9084353B2 (en) 2010-06-29 2015-07-14 Fci Structured circuit board and method
US8786496B2 (en) 2010-07-28 2014-07-22 Toyota Motor Engineering & Manufacturing North America, Inc. Three-dimensional array antenna on a substrate with enhanced backlobe suppression for mm-wave automotive applications
US8570765B2 (en) * 2010-08-31 2013-10-29 Asustek Computer Inc. Circuit board with via hole and electronic device equipped with the same
TWI459520B (zh) * 2011-01-31 2014-11-01 Xintec Inc 轉接板及其形成方法
CN102711362A (zh) * 2011-03-28 2012-10-03 鸿富锦精密工业(深圳)有限公司 印刷电路板
CN103066040B (zh) * 2011-10-21 2015-07-29 中国科学院上海微系统与信息技术研究所 一种可用于微波频段的圆片级穿硅传输结构及制造方法
US8566773B2 (en) * 2012-02-15 2013-10-22 International Business Machines Corporation Thermal relief automation
US8464200B1 (en) 2012-02-15 2013-06-11 International Business Machines Corporation Thermal relief optimization
JP5739363B2 (ja) * 2012-02-24 2015-06-24 株式会社日立製作所 配線基板
CN108336593B (zh) * 2012-06-29 2019-12-17 安费诺有限公司 低成本高性能的射频连接器
WO2014022688A1 (en) * 2012-08-01 2014-02-06 Samtec, Inc. Multi-layer transmission lines
CN104704682B (zh) 2012-08-22 2017-03-22 安费诺有限公司 高频电连接器
JP6011642B2 (ja) * 2013-01-24 2016-10-19 日本電気株式会社 誘電体共振器、誘電体フィルタ及び誘電体デュプレクサ
US9859603B2 (en) 2013-01-24 2018-01-02 Nec Corporation Printed wiring board, electronic device, and wiring connection method
US8723052B1 (en) 2013-02-27 2014-05-13 Boulder Wind Power, Inc. Methods and apparatus for optimizing electrical interconnects on laminated composite assemblies
US8785784B1 (en) 2013-03-13 2014-07-22 Boulder Wind Power, Inc. Methods and apparatus for optimizing structural layout of multi-circuit laminated composite assembly
US8911240B2 (en) * 2013-03-15 2014-12-16 Samtec, Inc. Right-angle board-mounted connectors
CN105580196A (zh) 2013-09-24 2016-05-11 日本电气株式会社 印刷电路板及在印刷电路板上安装的方法
US9560741B2 (en) 2013-10-10 2017-01-31 Curtiss-Wright Controls, Inc. Circuit board via configurations for high frequency signaling
TW201515530A (zh) * 2013-10-11 2015-04-16 Adv Flexible Circuits Co Ltd 電路板高頻信號連接墊的抗衰減結構
US10263342B2 (en) 2013-10-15 2019-04-16 Northrop Grumman Systems Corporation Reflectarray antenna system
US9793775B2 (en) 2013-12-31 2017-10-17 Boulder Wind Power, Inc. Methods and apparatus for reducing machine winding circulating current losses
CN103796424B (zh) * 2014-01-06 2017-06-27 联想(北京)有限公司 一种多层电路板及其阻抗控制方法
US9905975B2 (en) 2014-01-22 2018-02-27 Amphenol Corporation Very high speed, high density electrical interconnection system with edge to broadside transition
CN104378912A (zh) * 2014-12-05 2015-02-25 浪潮集团有限公司 一种pcb阻抗可控的通孔设计方法
US10068181B1 (en) 2015-04-27 2018-09-04 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafer and methods for making the same
JP2016213089A (ja) * 2015-05-11 2016-12-15 株式会社オートネットワーク技術研究所 熱収縮チューブ取付治具、熱収縮チューブ付電線の製造方法及び熱収縮チューブ付電線
CN105072800B (zh) * 2015-06-25 2016-04-06 北京中微普业科技有限公司 一种pcb板不同层面实现微波同轴传输的pcb板结构
CN114552261A (zh) 2015-07-07 2022-05-27 安费诺富加宜(亚洲)私人有限公司 电连接器
US20180184516A1 (en) * 2015-07-08 2018-06-28 Nec Corporation Printed wiring board
TWI754439B (zh) 2015-07-23 2022-02-01 美商安芬諾Tcs公司 連接器、製造連接器方法、用於連接器的擴充器模組以及電子系統
CN105263255B (zh) * 2015-09-25 2018-09-04 深圳崇达多层线路板有限公司 一种抗静电放电且具有电磁兼容性的电路板
CN105578714A (zh) * 2015-12-11 2016-05-11 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种多层高速pcb的新型叠层结构及信号过孔优化方法
CN205336651U (zh) * 2016-01-21 2016-06-22 京东方科技集团股份有限公司 一种印刷电路板及具有该印刷电路板的电子设备
WO2017155531A1 (en) * 2016-03-10 2017-09-14 Technische Universiteit Delft Superconducting microwave-frequency vias for mult-planar quantum circuits
JP6571035B2 (ja) * 2016-03-18 2019-09-04 日本ルメンタム株式会社 プリント回路基板、光モジュール、及び伝送装置
US10243304B2 (en) 2016-08-23 2019-03-26 Amphenol Corporation Connector configurable for high performance
US10973116B2 (en) * 2016-09-30 2021-04-06 Intel Corporation 3D high-inductive ground plane for crosstalk reduction
CN107069354B (zh) * 2017-05-22 2018-12-07 中国电子科技集团公司第二十九研究所 一种微型射频连接器及其制作方法
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US11276727B1 (en) 2017-06-19 2022-03-15 Rigetti & Co, Llc Superconducting vias for routing electrical signals through substrates and their methods of manufacture
CN107241857B (zh) 2017-06-27 2019-08-13 华为技术有限公司 一种印刷电路板和通信设备
US20190021163A1 (en) * 2017-07-11 2019-01-17 Robert C. Shelsky Z-axis guardbanding using vertical ground conductors for crosstalk mitigation
US10276282B2 (en) * 2017-07-28 2019-04-30 Raytheon Company Coaxial transmission line structure
JP6810001B2 (ja) * 2017-08-24 2021-01-06 株式会社Soken 高周波伝送線路
US11075456B1 (en) * 2017-08-31 2021-07-27 Northrop Grumman Systems Corporation Printed board antenna system
EP3704762A4 (en) 2017-10-30 2021-06-16 Amphenol FCI Asia Pte. Ltd. CARD EDGE PLUG WITH LOW CROSS-TALKING
US10601181B2 (en) 2017-12-01 2020-03-24 Amphenol East Asia Ltd. Compact electrical connector
US10777921B2 (en) 2017-12-06 2020-09-15 Amphenol East Asia Ltd. High speed card edge connector
US10524351B2 (en) * 2018-01-02 2019-12-31 Qualcomm Incorporated Printed circuit board (PCB) with stubs coupled to electromagnetic absorbing material
JP2019140226A (ja) * 2018-02-09 2019-08-22 富士通株式会社 回路基板、回路基板の製造方法及び電子装置
CN208862209U (zh) 2018-09-26 2019-05-14 安费诺东亚电子科技(深圳)有限公司 一种连接器及其应用的pcb板
CN113169484A (zh) 2018-10-09 2021-07-23 安费诺商用电子产品(成都)有限公司 高密度边缘连接器
TWM576774U (zh) 2018-11-15 2019-04-11 香港商安費諾(東亞)有限公司 具有防位移結構之金屬殼體及其連接器
WO2020112481A1 (en) 2018-11-29 2020-06-04 Lockheed Martin Corporation Apparatus and method for impedance balancing of long radio frequency (rf) via
CN113170577A (zh) * 2018-12-19 2021-07-23 索尼集团公司 基板和电子装置
US11381015B2 (en) 2018-12-21 2022-07-05 Amphenol East Asia Ltd. Robust, miniaturized card edge connector
CN109687078A (zh) * 2018-12-24 2019-04-26 中国电子科技集团公司第五十四研究所 一种小型化准同轴互联结构
US11189971B2 (en) 2019-02-14 2021-11-30 Amphenol East Asia Ltd. Robust, high-frequency electrical connector
CN111601451A (zh) * 2019-02-20 2020-08-28 大唐移动通信设备有限公司 一种互联结构组件及毫米波天线组件
TWM582251U (zh) 2019-04-22 2019-08-11 香港商安費諾(東亞)有限公司 Connector set with built-in locking mechanism and socket connector thereof
EP3973597A4 (en) 2019-05-20 2023-06-28 Amphenol Corporation High density, high speed electrical connector
CN112118674B (zh) * 2019-06-21 2023-01-10 泰科电子(上海)有限公司 电路板和连接器
CN110459528A (zh) * 2019-07-25 2019-11-15 成都嘉纳海威科技有限责任公司 一种新型射频传输结构
CN112449479A (zh) * 2019-08-30 2021-03-05 深南电路股份有限公司 同轴射频电路板及其制作方法
CN110536548A (zh) * 2019-09-20 2019-12-03 苏州浪潮智能科技有限公司 一种印刷电路板及电子产品
CN112770492B (zh) * 2019-10-18 2022-09-09 恒为科技(上海)股份有限公司 一种高速信号过孔的设计方法、系统及存储介质
US11588277B2 (en) 2019-11-06 2023-02-21 Amphenol East Asia Ltd. High-frequency electrical connector with lossy member
US11799230B2 (en) 2019-11-06 2023-10-24 Amphenol East Asia Ltd. High-frequency electrical connector with in interlocking segments
CN114128410B (zh) * 2019-11-27 2024-04-02 庆鼎精密电子(淮安)有限公司 高频传输电路板及其制作方法
EP4092726A4 (en) * 2020-01-16 2024-03-20 Fujikura Ltd. SUBSTRATE AND ANTENNA MODULE
WO2021154718A1 (en) 2020-01-27 2021-08-05 Fci Usa Llc High speed, high density direct mate orthogonal connector
TW202135385A (zh) 2020-01-27 2021-09-16 美商Fci美國有限責任公司 高速連接器
US10892549B1 (en) 2020-02-28 2021-01-12 Northrop Grumman Systems Corporation Phased-array antenna system
TWM630230U (zh) 2020-03-13 2022-08-01 大陸商安費諾商用電子產品(成都)有限公司 加強部件、電連接器、電路板總成及絕緣本體
US11728585B2 (en) 2020-06-17 2023-08-15 Amphenol East Asia Ltd. Compact electrical connector with shell bounding spaces for receiving mating protrusions
US11831092B2 (en) 2020-07-28 2023-11-28 Amphenol East Asia Ltd. Compact electrical connector
US11652307B2 (en) 2020-08-20 2023-05-16 Amphenol East Asia Electronic Technology (Shenzhen) Co., Ltd. High speed connector
CN212874843U (zh) 2020-08-31 2021-04-02 安费诺商用电子产品(成都)有限公司 电连接器
CN215816516U (zh) 2020-09-22 2022-02-11 安费诺商用电子产品(成都)有限公司 电连接器
CN213636403U (zh) 2020-09-25 2021-07-06 安费诺商用电子产品(成都)有限公司 电连接器
CN112769448A (zh) * 2020-12-31 2021-05-07 锐石创芯(深圳)科技有限公司 射频前端模组及通信终端
US11569613B2 (en) 2021-04-19 2023-01-31 Amphenol East Asia Ltd. Electrical connector having symmetrical docking holes
CN114364167B (zh) * 2021-12-23 2023-11-07 江苏普诺威电子股份有限公司 适用于镭射通孔的双层封装基板对准方法
WO2024135849A1 (ja) * 2022-12-23 2024-06-27 京セラ株式会社 配線基板、配線基板を用いた電子部品実装用基板、および電子モジュール

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04257287A (ja) * 1991-02-08 1992-09-11 Gurafuiko:Kk プリント配線板
JPH0637416A (ja) * 1992-07-14 1994-02-10 Fujitsu Ltd プリント配線板
JPH11284414A (ja) * 1998-03-31 1999-10-15 Kyocera Corp 多層回路基板
JP2000246510A (ja) * 1999-03-04 2000-09-12 Mitsubishi Materials Corp すぐれた放熱性を有する表面被覆超硬合金製スローアウエイ切削チップ
JP2001127439A (ja) * 1999-10-27 2001-05-11 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US6486414B2 (en) * 2000-09-07 2002-11-26 International Business Machines Corporation Through-hole structure and printed circuit board including the through-hole structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451720A (en) * 1994-03-23 1995-09-19 Dell Usa, L.P. Circuit board thermal relief pattern having improved electrical and EMI characteristics
US5668509A (en) * 1996-03-25 1997-09-16 Hughes Electronics Modified coaxial to GCPW vertical solderless interconnects for stack MIC assemblies
US6388206B2 (en) 1998-10-29 2002-05-14 Agilent Technologies, Inc. Microcircuit shielded, controlled impedance “Gatling gun”via
JP2000216510A (ja) * 1999-01-25 2000-08-04 Nec Corp プリント配線板及びその製造方法並びにプリント配線板におけるコネクタインダクタンス要因の波形歪み低減法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04257287A (ja) * 1991-02-08 1992-09-11 Gurafuiko:Kk プリント配線板
JPH0637416A (ja) * 1992-07-14 1994-02-10 Fujitsu Ltd プリント配線板
JPH11284414A (ja) * 1998-03-31 1999-10-15 Kyocera Corp 多層回路基板
JP2000246510A (ja) * 1999-03-04 2000-09-12 Mitsubishi Materials Corp すぐれた放熱性を有する表面被覆超硬合金製スローアウエイ切削チップ
JP2001127439A (ja) * 1999-10-27 2001-05-11 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US6486414B2 (en) * 2000-09-07 2002-11-26 International Business Machines Corporation Through-hole structure and printed circuit board including the through-hole structure

Also Published As

Publication number Publication date
US20090091406A1 (en) 2009-04-09
CN1799290A (zh) 2006-07-05
US7750765B2 (en) 2010-07-06
WO2004107830A1 (ja) 2004-12-09
US7463122B2 (en) 2008-12-09
JP4652230B2 (ja) 2011-03-16
US20060255876A1 (en) 2006-11-16

Similar Documents

Publication Publication Date Title
JP4652230B2 (ja) プリント回路基板用コンパクトビア伝送路およびその設計方法
JP5088135B2 (ja) 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ
US7868257B2 (en) Via transmission lines for multilayer printed circuit boards
JP5616338B2 (ja) 平行な伝導表面間のギャップにおける導波管と伝送ライン
US20100182105A1 (en) Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals
JP5354223B2 (ja) 組み合わせビア構造体に基づくフィルタ
JP5354231B2 (ja) 多層基板中に縦方向に構成された共振素子およびこれらを用いたフィルタ
US6515562B1 (en) Connection structure for overlapping dielectric waveguide lines
JP2006024618A (ja) 配線基板
JP3996879B2 (ja) 誘電体導波管とマイクロストリップ線路の結合構造およびこの結合構造を具備するフィルタ基板
JP6211835B2 (ja) 高周波伝送線路
JP4659087B2 (ja) 差動平衡信号伝送基板
JP3981346B2 (ja) 誘電体導波管線路と導波管との接続構造並びにその構造を用いたアンテナ装置及びフィルター装置
EP1568099B1 (en) A circuit that taps a differential signal
RU2378745C2 (ru) Полосно-пропускающий фильтр
JP7077137B2 (ja) 伝送線路およびコネクタ
JPH11308025A (ja) 方向性結合器
JP3439973B2 (ja) 誘電体導波管線路の分岐構造
JP4680076B2 (ja) 高周波回路チップの実装構造
JP2009094752A (ja) 高周波伝送線路
JP2000077912A (ja) 誘電体導波管線路の接続構造
JP3517097B2 (ja) 誘電体導波管線路の分岐構造
JP2005347924A (ja) 高周波信号伝送線路基板
JP2004104816A (ja) 誘電体導波管線路および配線基板
JP2010074793A (ja) カプラ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101215

R150 Certificate of patent or registration of utility model

Ref document number: 4652230

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees