JP2008288297A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008288297A
JP2008288297A JP2007130143A JP2007130143A JP2008288297A JP 2008288297 A JP2008288297 A JP 2008288297A JP 2007130143 A JP2007130143 A JP 2007130143A JP 2007130143 A JP2007130143 A JP 2007130143A JP 2008288297 A JP2008288297 A JP 2008288297A
Authority
JP
Japan
Prior art keywords
shape
electrode
solder bump
semiconductor device
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007130143A
Other languages
English (en)
Other versions
JP5350604B2 (ja
Inventor
Junichi Kasai
純一 河西
Junji Tanaka
淳二 田中
Naomi Masuda
直実 舛田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion LLC
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Priority to JP2007130143A priority Critical patent/JP5350604B2/ja
Priority to US12/122,556 priority patent/US7816788B2/en
Publication of JP2008288297A publication Critical patent/JP2008288297A/ja
Priority to US12/877,661 priority patent/US8274158B2/en
Application granted granted Critical
Publication of JP5350604B2 publication Critical patent/JP5350604B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53022—Means to assemble or disassemble with means to test work or product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】本発明は、Ｘ線による電極と半田バンプとの接合状態の検査を、簡易かつ迅速に行うことができる半導体装置及びその製造方法を提供することを目的とする。
【解決手段】半導体装置１００は、半導体チップ１０と、半導体チップ１０に設けられた第１形状９０を有する第１電極３０と、半導体チップ１０が実装された実装部２０と、実装部２０に設けられた、第１形状９０とは異なる第２形状９２を有する第２電極３２と、第１電極３０及び前記第２電極３２を接合する第１半田バンプ４０と、を具備し、第１半田バンプ４０は、第１電極３０及び前記第２電極３２の表面全体を覆っている。第1半田バンプ４０に対してＸ線による検査を行い、第1半田バンプ４０の形状から接合状態の良否を判定する。
【選択図】図５

Description

本発明は半導体装置に係り、特にフリップチップボンディング（以下ＦＣＢ）の実装技術を用いた半導体装置及びその製造方法に関する。
半導体装置の小型化・高機能化に伴い、構成部品を高密度に実装するための開発が進められている。これを実現するための方法の１つとして、ＦＣＢの実装技術がある。
ＦＣＢでは半導体チップ上の電極に、例えば半田などからなる内部接続端子（以下半田バンプ）を形成し、配線基板または別の半導体チップ（以下実装部）上に、半田バンプ形成面を下にして実装する。半田バンプは熱処理によって一度溶融することで半田ボールとなり、実装部上の電極表面に広がり固化することで再び半田バンプとなる。このようにして、半導体チップ上の電極と実装部上の電極とが、半田バンプを介して物理的かつ電気的に接続される。
不良品の生産リスクを抑制するために、電極と半田バンプとが適切に接合されているかどうかの検査を迅速に行う必要がある。しかし、フリップチップ構造の半導体装置においては電極と半田バンプとの接合部が半導体チップの陰に隠れてしまうため、光学的な方法による外観検査のみでは接合状態の把握が困難であった。そのため、Ｘ線を用いた撮影による検査や、電気的な導通確認による検査が行われてきた。
特許文献１には、半導体チップと配線基板とを接合する半田バンプの一部が、半導体チップの外にはみ出した形で実装された半導体装置が示されている。これによれば、半田バンプの一部が露出しているため、光学的な方法による接合状態の検査が容易となる。特許文献２には、半導体チップ上の電極をティアドロップ形状に形成した半導体装置が示されている。これによれば、電極を円形状に形成する場合に比べ、配線のためのスペースをより広く確保することができる。特許文献３には、Ｘ線を用いた半田バンプの接合状態の検査装置が示されている。
特開平９−８２７６０号公報 特開２００３−２４３５６９号公報 特開平１１−２６９３１号公報
前述のＸ線による検査においては、Ｘ線によって撮影された半田バンプと実装部上の電極との相対的な位置関係から、接合状態の良否を判断する。しかし、例えばチップオンチップ型の半導体装置のように、実装部上の電極が非常に薄い（１μｍ程度）場合には、Ｘ線による撮影画像には電極が写らず、半田バンプのみが撮影される。この場合、上面からのＸ線撮影画像によっては接合状態の把握が困難であるため、例えば高倍率のＸ線装置を用いて、斜め又は横方向から撮影を行い、電極部と半田バンプとの接合状態を観察するなどの方法を用いる必要がある。このような検査方法は、高価なＸ線装置を必要とするだけでなく、測定に比較的長時間を要する。
また、電気的な導通確認による検査は、電極と半田バンプとの接合工程の直後に行うことが難しい。このため、欠陥品が発見された場合に、半田バンプ接合工程以降の工程が無駄になってしまうため製造コストのロスが大きい。
そこで本発明は、Ｘ線による電極と半田バンプとの接合状態の検査を簡易かつ迅速に行うことができる半導体装置及びその製造方法を提供することを目的とする。
本発明は、半導体チップと、前記半導体チップに設けられた第１形状を有する第１電極と、前記半導体チップが実装された実装部と、前記実装部に設けられた、前記第１形状とは異なる第２形状を有する第２電極と、前記第１電極及び前記第２電極を接合する第１半田バンプと、を具備し、前記第１半田バンプは、前記第１電極及び前記第２電極の表面全体を覆っていることを特徴とする半導体装置である。本発明によれば、前記第１電極の形状と前記第２電極の形状とが異なるため、前記第１半田バンプにおいて、半導体チップ側の形状と実装部側の形状とが異なる。これにより、Ｘ線を用いた検査において、良品と不良品との判定を簡易かつ迅速に行うことができる。
上記構成において、前記第２形状は、前記第１形状と重ね合わせた場合に、前記第２形状の少なくとも一部が前記第１形状からはみ出す構成とすることができる。これにより、電極に対して垂直方向からＸ線による検査を行うことができ、Ｘ線による検査をさらに簡易かつ迅速に行うことができる。
上記構成において、前記実装部に設けられた、前記第２形状とは異なる第３形状を有する第３電極と、前記第１電極及び前記第３電極を接合する第２半田バンプと、を具備する構成とすることができる。これにより、前記第１半田バンプの形状と前記第２半田バンプの形状とが異なるか否かにより良品と不良品とを容易に判別することができるため、Ｘ線による検査をさらに簡易かつ迅速に行うことができる。
上記構成において、前記第２電極は、前記第３電極に囲まれている構成とすることができる。これにより、前記第２電極に作用する熱応力を抑制することができる。
上記構成において、前記第２電極は、前記実装部の中心に設けられている構成とすることができる。これにより、前記第２電極に作用する熱応力を抑制することができる。
本発明は、第１形状を有する第１電極が設けられた半導体チップを、前記第１形状とは異なる第２形状を有する第２電極が設けられた実装部に、前記第１電極及び前記第２電極を、第１半田バンプを介して接合することで実装する第１半田バンプ接合工程と、前記第１半田バンプをＸ線により撮影し、前記第１半田バンプ及び前記第２電極の接合状態の良否を判定するＸ線検査工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、前記第１電極の形状と前記第２電極の形状とが異なるため、前記第１半田バンプにおいて、半導体チップ側の形状と実装部側の形状とが異なる。これにより、前記Ｘ線検査工程において、良品と不良品との判定を簡易かつ迅速に行うことができる。
上記構成において、前記Ｘ線検査工程は、前記第１半田バンプが前記第２電極の表面全体を覆っている場合に良品と判定する構成とすることができる。これにより、Ｘ線による検査をさらに簡易かつ迅速に行うことができる。
上記構成において、前記実装部に設けられた、前記第２形状とは異なる第３形状を有する第３電極を、第２半田バンプを介して前記第１電極に接合する第２半田バンプ接合工程を有し、前記Ｘ線検査工程は、前記第１半田バンプの形状が、前記第２半田バンプの形状と異なる場合に良品と判定する構成とすることができる。これにより、Ｘ線による検査をさらに簡易かつ迅速に行うことができる。
上記構成において、前記Ｘ線検査工程は、前記第１半田バンプをＸ線により撮影した陰影が、前記第１形状と前記第２形状を重ねた形状に対応する第１基準形状と同じである場合に良品と判定する構成とすることができる。これにより、Ｘ線による検査をさらに簡易かつ迅速に行うことができる。
上記構成において、前記第１半田バンプ接合工程は、前記第１電極の表面に形成された半田ボールから前記第１半田バンプを形成する工程を含み、前記Ｘ線検査工程は、前記第１半田バンプをＸ線により撮影した陰影が、前記半田ボールの形状に対応する第２基準形状と異なる場合に良品と判定する構成とすることができる。これにより、Ｘ線による検査をさらに簡易かつ迅速に行うことができる。
本発明は、第１形状を有する第１電極が設けられた半導体チップ、及び前記第１形状とは異なる第２形状を有する第２電極が設けられた実装部を、第１半田バンプを介して接合する半田バンプ接合部と、前記第１半田バンプをＸ線により撮影するＸ線撮影部と、前記Ｘ線撮影部にて得られた撮影画像から、前記第１半田バンプ及び前記第２電極の接合状態の良否を判定する制御部と、を具備することを特徴とする半導体装置の製造装置である。本発明によれば、前記第１電極の形状と前記第２電極の形状とが異なるため、前記第１半田バンプにおいて、半導体チップ側の形状と実装部側の形状とが異なる。これにより、前記制御部において、良品と不良品との判定を簡易かつ迅速に行うことができる。
上記構成において、前記制御部は、前記第１半田バンプが前記第２電極の表面全体を覆っている場合に、良品と判定する構成とすることができる。これにより、Ｘ線による検査をさらに簡易かつ迅速に行うことができる。
前記半田バンプ接合部は、前記実装部に設けられた、前記第２形状とは異なる第３形状を有する第３電極を、第２半田バンプを介して前記第１電極に接合し、前記制御部は、前記第１半田バンプの形状が、前記第２半田バンプの形状と異なる場合に良品と判定する構成とすることができる。これにより、Ｘ線による検査をさらに簡易かつ迅速に行うことができる。
前記制御部は、前記第１半田バンプをＸ線により撮影した陰影が、前記第１形状と前記第２形状を重ねた形状に対応する第１基準形状と同じである場合に良品と判定する構成とすることができる。これにより、Ｘ線による検査をさらに簡易かつ迅速に行うことができる。
前記半田バンプ接合部は、前記第１電極の表面に形成された半田ボールから前記第１半田バンプを形成し、前記制御部は、前記第１半田バンプをＸ線により撮影した陰影が、前記半田ボールに対応する第２基準形状と異なる場合に良品と判定することを特徴とする構成とすることができる。これにより、Ｘ線による検査をさらに簡易かつ迅速に行うことができる。
本発明によれば、半導体チップ側の電極の形状と実装部側の電極の形状とが異なるため、電極同士を接合する半田バンプにおいて、半導体チップ側の形状と実装部側の形状とが異なる。これにより、Ｘ線を用いた検査において、良品と不良品との判定を簡易かつ迅速に行うことができる。
以下、図面を用い本発明に係る実施例について説明する。
実施例１は、実装部として半導体チップを用いた、いわゆるチップオンチップ型の半導体装置である。図１から図４を用い、実施例１に係る半導体装置１００の製造方法について説明する。
図１（ａ）は、実装する側の半導体チップの下面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ１線に沿った断面図である。シリコンからなる第１半導体チップ１０の主面には、外部に配線を引き出すための銅からなる第１電極３０が形成されている。第１電極３０の表面には、外部と物理的かつ電気的な接続を行うため、錫と銀からなる半田ボール４８が形成されている。第１電極３０を上面から見た平面形状（第１形状９０）は円形である。これは、後述する工程において半田ボール４８が加熱溶融した際、半田ボール４８は表面張力によって丸まり概半球状となるので、電極を円形とすることで半田との濡れ性が向上するためである。
図２（ａ）は、実装される側の半導体チップの上面図であり、図２（ｂ）は図２（ａ）のＢ−Ｂ１線に沿った断面図である。図３は電極の形状を比較するための参考図である。シリコンからなる第２半導体チップ２０（実装部）の主面には、後述するＸ線検査用の銅からなる第２電極３２、及び第２半導体チップ２０から外部に配線を引き出すための銅からなる第３電極３４が形成されている。第２電極３２及び第３電極３４の表面には、半田との濡れ性を高めるためのフラックス（不図示）が塗布されている。第２電極３２の上面から見た平面形状（第２形状９２）は、第１形状９０とは異なる十字形である。図３に示されるように、第１形状９０と第２形状９２を重ねた場合、第２形状９２の一部が第１形状からはみ出す形となる。また、第３電極３４の上面から見た平面形状（第３形状９４）は第１形状９０と同じく円形である。これは、第１電極３０の場合と同じく半田との濡れ性を考慮したものである。図２（ａ）に示されるように、第２電極３２は第３電極３４に囲まれる形で、第２半導体チップ２０の中央部に設けられている。たとえば実施例１の場合、図２（ａ）に示されるように第２電極３２は、そのすぐ外側を８つの第３電極３４ａによって囲まれている。これは後述する半田ボールの過熱溶融工程や、半導体チップのパッケージング時の樹脂封止工程において電極に熱応力がかかるため、熱応力の影響が大きい外側には熱応力に強い円形の第３電極３４を、熱応力の影響が小さい内側には熱応力に弱い十字状の第２電極３２を設けたものである。
図４を参照に、第１半導体チップ１０を第２半導体チップ２０にフリップチップボンディングにより実装する。まず、半田ボール４８を加熱により溶融させる。次に第１電極３０、並びに第２電極３２及び第３電極３４の位置合わせを行った上で、半田ボール４８を第２電極３２及び第３電極３４に融着させる。第２電極３２及び第３電極３４の表面にはフラックスが塗布してあるため、半田ボール４８が十分に溶融した状態であれば、半田ボール４８は第２電極３２及び第３電極３４の表面全体を覆う。その後、半田ボール４８が固化すると、第１電極３０と第２電極３２との間には第１半田バンプ４０が、第１電極３０と第３電極３４との間には第２半田バンプ４２がそれぞれ形成される。以上の半田バンプ接合工程により、実施例１に係る半導体装置１００が完成する。
図５は実施例１に係る半導体装置の断面図である。第１半導体チップ１０の主面には、円形の第１形状９０を有する第１電極３０が設けられている。実装部である第２半導体チップ２０の中心には、十字形の第２形状９２を有する第２電極３２が設けられ、第２電極３２の周辺には、第１形状９０と同じ円形の第３形状９４を有する第３電極３４が設けられている。第１電極３０と第２電極３２とは第１半田バンプ４０を介して接合されており、第１電極３０と第３電極３４とは第２半田バンプ４２を介して接合されている。第１半田バンプ４０は第２電極３２の表面全体を覆っている。
半導体装置１００は半田バンプ接合工程を経た後、Ｘ線検査工程によって検査を受け、良品と不良品とに選別される。具体的には、Ｘ線により第１半田バンプ４０と第２電極３２との接合部を撮影し、接合状態が良好である場合に良品と判定する。
図６は、第１半田バンプ４０と第２電極３２とが良好に接合された状態を示す斜視図である。実施例１に係る半導体装置１００は、第１電極３０と第２電極３２の形状が異なるため、Ｘ線検査の対象となる第１半田バンプ４０においても、上部（第１電極３０との接合部）の形状と、下部（第２電極３２との接合部）の形状が異なる。すなわち、図６に示されるように上部の形状は第１電極３０と同じ第１形状９０となり、下部の形状は第２電極３２と同じ第２形状９２となる。一方、接合状態が不良である場合には、第１半田バンプ４０が第２電極の表面を十分に覆わないため、第１半田バンプ４０の下部の形状は、第２形状９２以外の形状（例えば円形）となる。このように、第１電極３０と第２電極３２の形状が異なるため、Ｘ線による撮影画像に電極が映らない場合であっても、第１半田バンプ４０の形状から、接合状態の良否を容易に判定することができる。その結果、Ｘ線による接合状態の検査を簡易かつ迅速に行うことができる。
また、第１半田バンプ４０が第２電極３２の表面全体を覆っているか否かにより、接合状態の良否を判定することが可能である。例えば、第２電極３２に対して垂直な方向からＸ線による撮影を行い、陰影が第２形状９２と同じ場合は、第１半田バンプ４０が第２電極３２の表面全体を覆っているため良品と判定する。この方法によれば、第１半田バンプ４０と第２電極３２との接合部のみを観察すればよいため、接合状態の判定がさらに容易となる。
また、第１半田バンプ４０と第２半田バンプ４２の形状が異なるか否かにより、接合状態の良否を判定することが可能である。例えば、形状の違いが最もよく分かるように、電極に対し垂直方向からＸ線による撮影を行い、両者の陰影が異なる場合に良品と判定する。接合状態が良好な場合には、第２電極の形状（第２形状９２）と第３電極の形状（第３形状９４）とが異なることから、第１半田バンプ４０の形状と第２半田バンプ４２の形状が異なるためである。この方法によれば、電極に対し垂直方向からＸ線による撮影を行うことができるため、接合状態の判定がさらに容易となる。
以上のように、Ｘ線による接合状態の検査を簡易かつ迅速に行うことができるため、半田バンプ接合工程のすぐ後にＸ線による検査を行い、早い段階で生産ラインから不良品を取り除くことができる。これにより、以後の製造工程を無駄にすることなく、不良品の発生リスクを最小限に抑え、製造コストを削減することができる。
実施例２はＸ線検査工程において、あらかじめ定められた基準形状と、Ｘ線により撮影された陰影とを比較することにより、接合状態の良否を判定する例である。Ｘ線検査に用いる半導体装置１００の構成は、実施例１と同じである。
図７（ａ）及び図７（ｂ）は図５の半導体装置１００に対し、第１電極３０及び第２電極３２に垂直な方向にＸ線を照射して撮影した画像である。第１電極３０及び第２電極３２の厚みは約１μｍと薄いため、Ｘ線による撮影画像には第１半田バンプ４０の陰影４０ｘ及び第２バンプ４２の陰影４２ｘのみが撮影される。良好に接合された第１半田バンプ４０の陰影である図７（ｂ）の形状を、第１基準形状８０とする。
第１基準形状８０は、第１形状９０と第２形状９２を重ねた形状に対応する。すなわち、第１半田バンプ４０は第１電極３０との接合部では円形（第１形状９０）であり、第２電極３２との接合部では十字形（第２形状９２）であるため、第１半田バンプ４０の陰影４０ｘは、図７（ｂ）に示されるように円から十字がはみ出した形状となる。第１基準形状８０としては、図７（ｂ）の相似形や、斜めから撮影した場合の陰影などを用いてもよい。
Ｘ線検査工程においては、第１半田バンプ４０の陰影４０ｘの形状と、第１基準形状８０と比較し、両者が同じ、もしくは一定以上のマッチング率であれば良品と判定する。
実施例２のＸ線検査方法によれば、比較的解像度の低いＸ線装置であっても、接合状態の把握が可能である。また、従来例にあるように斜め方向からの撮影を行う必要もないため、簡易な検査が可能である。また、比較的短い時間で検査を行うことができる。
実施例３は、実施例２における基準形状として、半田バンプ接合前の半田ボールの陰影を用いる例である。Ｘ線検査に用いる半導体装置１００の構成は、実施例１と同じである。
半田バンプ接合前の第１半導体チップ１０の断面図は、図１（ｂ）のようになっている。図８（ａ）及び図８（ｂ）は半田バンプ接合前の第１半導体チップ１０に対し、第１電極３０に垂直な方向にＸ線を照射して撮影した画像である。第１電極３０の厚みは約１μｍと薄いため、Ｘ線による撮影画像には半田ボール４８の陰影４８ｘのみが撮影される。図８（ｂ）の形状を第２基準形状８２とする。
第２基準形状８２は、半田ボール４８の形状に対応する。すなわち、半田ボール４８は概球形状であるため陰影４８ｘは円形であり、その直径は半田ボール４８の直径と等しい。第２基準形状としては図８（ｂ）の相似形や、斜めから撮影した場合の陰影などを用いてもよい。
Ｘ線検査工程においては、第１半田バンプ４０の陰影４０ｘと、第２基準形状８２とを比較し、両者が異なる場合（例えば図７（ｂ）のように半田ボールの陰影から十字形のはみだしが見られる場合）に良品と判定する。
実施例３においても実施例２の場合と同様に、Ｘ線による簡易かつ迅速な接合状態の検査が可能である。また、マッチング率を用いずにはみ出し部分の有無により判定を行うため、実施例２の判定方法に比べて画像処理に用いるデータ量が少なく、良否判定も容易であるという利点がある。
実施例２及び実施例３においては、電極に対し垂直な方向からＸ線による撮影を行ったが、斜め方向、あるいは水平方向から撮影を行ってもよい。
実施例４は、実施例１に係る半導体装置の製造装置である。図９は半導体装置１００の製造装置１１０を示した模式図である。半導体製造装置１１０は、大別して、半田バンプ接合部５０、Ｘ線撮影部６０、及び、両者を制御するための制御部７０とからなる。半田バンプ接合部５０は、不図示のフリップチップボンダーから構成されている。Ｘ線撮影部６０は、Ｘ線照射部６２及びＸ線受光部６４から構成されている。半田バンプ接合部５０及びＸ線受光部６４は、制御部７０と接続されている。図９では内部の状態を図示するために、半導体製造装置１１０、半田バンプ接合部５０、及びＸ線撮影部６０の一部を透視している。また、半導体装置１００の一部を省略して模式的に示しており、Ｘ線照射部６０においては第１半田バンプ４０及び第２半田バンプ４２を図示するために半導体装置１００の一部を透視している。
図１０は制御部７０における処理の流れを示す図である。図９及び図１０を参照に半導体製造装置１１０の動作を説明する。まずステップＳ１０において制御部７０が半田バンプ接合部５０に、第１半導体チップ１０及び第２半導体チップ２０を、第１半田バンプ４０（不図示）及び第２半田バンプ４２を介して接合させる。これにより、実施例１に係る半導体装置１００が完成する。次にステップＳ１２において制御部７０が搬送部（不図示）に、半導体装置１００をＸ線撮影部６０へと搬送させる。
次にステップＳ１４において制御部７０がＸ線照射部６２に、半導体装置１００に対しＸ線を照射させる。半導体装置１００を透過したＸ線はＸ線受光部６４により受光され、電気信号に変換される。次にステップＳ１６において制御部７０が、Ｘ線受光部６４から制御部７０に伝達された電気信号を撮影画像データに変換する。次にステップＳ１８において制御部７０が、撮影画像データを良否判定に適した形に変更する。
次にステップＳ２０において制御部７０が、良品と不良品の判定を行う。判定は実施例１から実施例３において記述したいずれかの方法で、電極と半田バンプとの接合状態の良否を判定することにより行う。接合状態が良好である場合には、ステップＳ２２において制御部７０が良品と判定する。接合状態が不良である場合には、ステップＳ２４において制御部７０が不良品と判定する。
実施例４に係る半導体製造装置１１０では、半田バンプ接合部５０において接合される第１半導体チップ１０側の第１電極３０の形状と、第２半導体チップ２０側の第２電極３２の形状とが異なる。これにより、Ｘ線撮影部６０において撮影された第１半田バンプ４０の陰影から、制御部７０において接合状態の良否を容易に判定することができるため、Ｘ線による接合状態の検査を簡易かつ迅速に行うことができる。
また、半田バンプ接合部５０のすぐ後にＸ線撮影部６０が備えられているため、制御部７０を介して接合状態の良否をリアルタイムにモニタリングすることができる。これにより、早い段階で生産ラインから不良品を取り除くことができ、不良品の発生リスクを最小限に抑えることができると共に、半導体装置の製造コストを削減することができる。
実施例１から実施例４では実装部として第２半導体チップ２０を用いたが、実装部として中継基板を用いることもできる。中継基板上に電極を設ける場合、半導体チップ上に電極を設ける場合と比較して電極の厚みを大きく（数十μｍ）することが可能である。この場合、Ｘ線による撮影画像には電極及び半田バンプの両方が撮影され、従来の方法によっても接合状態の良否を判定することが可能である。しかし、実施例１のように実装部側の第２電極３２の形状を、半導体チップ側の第１電極３０の形状と異なるものにすることで、第１電極３０と第２電極３２とを接合する半田バンプの形状から、より容易に接合状態の良否を判定することができる。このように、本発明は半導体チップをフリップチップ方式で中継基板に実装する場合にも使用することができる。
実施例１から実施例４では第２電極３２の形状（第２形状９２）を十字形としたが、第１電極３０の形状（第１形状９０）と異なる形状であれば他の形状としてもよい。例えば正方形、長方形、楕円形、星型などの形状を用いることができる。ただし、第１形状９０と第２形状９２とを重ねた場合に、第２形状９２の少なくとも一部が第１形状９０からはみ出すことが好ましい。これにより、電極に対し垂直な方向からのＸ線撮影によっても接合状態の把握が可能となり、Ｘ線による検査を簡易かつ迅速に行うことができるためである。
実施例１から実施例４において、第２電極３２及び第３電極３４の表面積はほぼ同じであることが好ましい。すなわち、仮に同体積の半田ボールをそれぞれの電極上に形成した場合に、半田ボールの高さがほぼ等しくなることが好ましい。図４において半田ボール４８から形成される第１半田バンプ４０及び第２半田バンプ４２の高さは、電極面積の大きい方の半田バンプの高さと等しくなるため、電極面積があまりにも大きく異なると、半田バンプがいびつな形状となるためである。
実施例１から実施例４では第１半田バンプ４０、第２半田バンプ４２、及び半田ボール４８に錫と銀からなる半田を用いたが、所定の温度（第１半導体チップ１０をはじめとする搭載部品にダメージを与えない温度。例えば２３５℃以下）で溶融し、金属同士を接合することのできる合金であれば他の部材を用いてもよい。例えば錫と銀と銅、錫と鉛などを用いることが可能である。
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図１（ａ）及び図１（ｂ）は、実施例１に係る半導体装置の製造方法を示す図（その１）である。 図２（ａ）及び図２（ｂ）は、実施例１に係る半導体装置の製造方法を示す図（その２）である。 図３は実施例１に係る半導体装置における、電極の形状を比較するための参考図である。 図４（ａ）は実施例１に係る半導体装置の製造方法を示す図（その３）である。 図５は実施例１に係る半導体装置の断面図である。 図６は実施例１に係る半導体装置における、半田バンプと電極との接合状態を示す斜視図である。 図７（ａ）及び図７（ｂ）は、実施例２に係る半導体装置を、Ｘ線により撮影した上面図である。 図８（ａ）及び図８（ｂ）は、実施例３に係る半導体装置を、半田バンプ接合工程前にＸ線により撮影した上面図である。 図９は実施例４に係る半導体製造装置の構造を示す模式図である。 図１０は実施例４に係る半導体製造装置の制御部における処理を示す流れ図である。
符号の説明
１０ 第１半導体チップ
２０ 第２半導体チップ及び実装部
３０ 第１電極
３２ 第２電極
３４ 第３電極
４０ 第１半田バンプ
４２ 第２半田バンプ
５０ 半田バンプ接合部
６０ Ｘ線撮影部
７０ 制御部
８０ 第１基準形状
８２ 第２基準形状
９０ 第１形状
９２ 第２形状
９４ 第３形状
１００ 半導体装置
１１０ 半導体製造装置

Claims (15)

  1. 半導体チップと、
    前記半導体チップに設けられた第１形状を有する第１電極と、
    前記半導体チップが実装された実装部と、
    前記実装部に設けられた、前記第１形状とは異なる第２形状を有する第２電極と、
    前記第１電極及び前記第２電極を接合する第１半田バンプと、
    を具備し、
    前記第１半田バンプは、前記第１電極及び前記第２電極の表面全体を覆っていることを特徴とする半導体装置。
  2. 前記第２形状は、前記第１形状と重ね合わせた場合に、前記第２形状の少なくとも一部が前記第１形状からはみ出すことを特徴とする請求項１記載の半導体装置。
  3. 前記実装部に設けられた、前記第２形状とは異なる第３形状を有する第３電極と、
    前記第１電極及び前記第３電極を接合する第２半田バンプと、
    を具備することを特徴とする請求項１または２記載の半導体装置。
  4. 前記第２電極は、前記第３電極に囲まれていることを特徴とする請求項３記載の半導体装置。
  5. 前記第２電極は、前記実装部の中心に設けられていることを特徴とする請求項１から４のうちいずれか１項に記載の半導体装置。
  6. 第１形状を有する第１電極が設けられた半導体チップを、前記第１形状とは異なる第２形状を有する第２電極が設けられた実装部に、前記第１電極及び前記第２電極を、第１半田バンプを介して接合することで実装する第１半田バンプ接合工程と、
    前記第１半田バンプをＸ線により撮影し、前記第１半田バンプ及び前記第２電極の接合状態の良否を判定するＸ線検査工程と、
    を有することを特徴とする半導体装置の製造方法。
  7. 前記Ｘ線検査工程は、前記第１半田バンプが前記第２電極の表面全体を覆っている場合に良品と判定することを特徴とする請求項６記載の半導体装置の製造方法。
  8. 前記実装部に設けられた、前記第２形状とは異なる第３形状を有する第３電極を、第２半田バンプを介して前記第１電極に接合する第２半田バンプ接合工程を有し、
    前記Ｘ線検査工程は、前記第１半田バンプの形状が、前記第２半田バンプの形状と異なる場合に良品と判定することを特徴とする請求項６記載の半導体装置の製造方法。
  9. 前記Ｘ線検査工程は、前記第１半田バンプをＸ線により撮影した陰影が、前記第１形状と前記第２形状を重ねた形状に対応する第１基準形状と同じである場合に良品と判定することを特徴とする請求項６記載の半導体装置の製造方法。
  10. 前記第１半田バンプ接合工程は、前記第１電極の表面に形成された半田ボールから前記第１半田バンプを形成する工程を含み、
    前記Ｘ線検査工程は、前記第１半田バンプをＸ線により撮影した陰影が、前記半田ボールの形状に対応する第２基準形状と異なる場合に良品と判定することを特徴とする請求項６記載の半導体装置の製造方法。
  11. 第１形状を有する第１電極が設けられた半導体チップ、及び前記第１形状とは異なる第２形状を有する第２電極が設けられた実装部を、第１半田バンプを介して接合する半田バンプ接合部と、
    前記第１半田バンプをＸ線により撮影するＸ線撮影部と、
    前記Ｘ線撮影部にて得られた撮影画像から、前記第１半田バンプ及び前記第２電極の接合状態の良否を判定する制御部と、
    を具備することを特徴とする半導体装置の製造装置。
  12. 前記制御部は、前記第１半田バンプが前記第２電極の表面全体を覆っている場合に、良品と判定することを特徴とする請求項１１記載の半導体装置の製造装置。
  13. 前記半田バンプ接合部は、前記実装部に設けられた、前記第２形状とは異なる第３形状を有する第３電極を、第２半田バンプを介して前記第１電極に接合し、
    前記制御部は、前記第１半田バンプの形状が、前記第２半田バンプの形状と異なる場合に良品と判定することを特徴とする請求項１１記載の半導体装置の製造装置。
  14. 前記制御部は、前記第１半田バンプをＸ線により撮影した陰影が、前記第１形状と前記第２形状を重ねた形状に対応する第１基準形状と同じである場合に良品と判定することを特徴とする請求項１１記載の半導体装置の製造装置。
  15. 前記半田バンプ接合部は、前記第１電極の表面に形成された半田ボールから前記第１半田バンプを形成し、
    前記制御部は、前記第１半田バンプをＸ線により撮影した陰影が、前記半田ボールに対応する第２基準形状と異なる場合に良品と判定することを特徴とする請求項１１記載の半導体装置の製造装置。
JP2007130143A 2007-05-16 2007-05-16 半導体装置及びその製造方法 Expired - Fee Related JP5350604B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007130143A JP5350604B2 (ja) 2007-05-16 2007-05-16 半導体装置及びその製造方法
US12/122,556 US7816788B2 (en) 2007-05-16 2008-05-16 Structure, method and system for assessing bonding of electrodes in FCB packaging
US12/877,661 US8274158B2 (en) 2007-05-16 2010-09-08 Structure, method and system for assessing bonding of electrodes in FCB packaging

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007130143A JP5350604B2 (ja) 2007-05-16 2007-05-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008288297A true JP2008288297A (ja) 2008-11-27
JP5350604B2 JP5350604B2 (ja) 2013-11-27

Family

ID=40095090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007130143A Expired - Fee Related JP5350604B2 (ja) 2007-05-16 2007-05-16 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US7816788B2 (ja)
JP (1) JP5350604B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013135014A (ja) * 2011-12-26 2013-07-08 Fujitsu Ltd 電子部品及び電子機器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5263053B2 (ja) * 2009-07-24 2013-08-14 株式会社村田製作所 半導体パッケージおよび半導体パッケージモジュール
JP5539077B2 (ja) * 2010-07-09 2014-07-02 ローム株式会社 半導体装置
US9553040B2 (en) * 2012-03-27 2017-01-24 Mediatek Inc. Semiconductor package
KR101993331B1 (ko) * 2013-01-03 2019-06-27 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
JP5842859B2 (ja) * 2013-04-15 2016-01-13 株式会社村田製作所 多層配線基板およびこれを備えるモジュール
JP2019016678A (ja) * 2017-07-06 2019-01-31 株式会社フジクラ 基板モジュール及び基板モジュールの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951017A (ja) * 1995-08-04 1997-02-18 Fujitsu Ltd 半導体モジュール
JP2001068836A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2934455B2 (ja) * 1988-08-26 1999-08-16 株式会社日立製作所 Ｘ線透過画像によるはんだ付部の検査方法及びその装置
JP2853261B2 (ja) * 1989-05-16 1999-02-03 三菱マテリアル株式会社 金属分析方法および分析装置
CA2034703A1 (en) * 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
AU5143693A (en) * 1992-06-19 1994-01-24 Motorola, Inc. Self-aligning electrical contact array
KR100192766B1 (ko) * 1995-07-05 1999-06-15 황인길 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조
JP3310499B2 (ja) * 1995-08-01 2002-08-05 富士通株式会社 半導体装置
JP3805031B2 (ja) * 1995-10-20 2006-08-02 キヤノン株式会社 光電変換装置
KR100438256B1 (ko) * 1995-12-18 2004-08-25 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
DE69731061T2 (de) * 1996-07-08 2005-10-06 Koninklijke Philips Electronics N.V. Röntgenstrahluntersuchungsvorrichtung mit halbleiterröntgendetektor
US6316735B1 (en) * 1996-11-08 2001-11-13 Ricoh Company, Ltd. Semiconductor chip mounting board and a semiconductor device using same board
US5796169A (en) * 1996-11-19 1998-08-18 International Business Machines Corporation Structurally reinforced ball grid array semiconductor package and systems
CN1138463C (zh) * 1996-12-13 2004-02-11 松下电器产业株式会社 电子部件及其安装方法和装置
US6002172A (en) * 1997-03-12 1999-12-14 International Business Machines Corporation Substrate structure and method for improving attachment reliability of semiconductor chips and modules
US6271481B1 (en) * 1998-09-03 2001-08-07 Visteon Global Technologies, Inc. Pad configurations for improved etching of multilayer circuit assemblies
US6177682B1 (en) * 1998-10-21 2001-01-23 Novacam Tyechnologies Inc. Inspection of ball grid arrays (BGA) by using shadow images of the solder balls
US6927491B1 (en) * 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
US6222277B1 (en) * 1999-06-23 2001-04-24 Emc Corporation Non-collapsing interconnection for semiconductor devices
EP1077490A1 (en) * 1999-08-17 2001-02-21 Lucent Technologies Inc. Improvements in or relating to integrated circuit dies
JP3343730B2 (ja) * 1999-08-27 2002-11-11 埼玉日本電気株式会社 実装基板及び電気部品の実装方法
JP2001217355A (ja) * 1999-11-25 2001-08-10 Hitachi Ltd 半導体装置
US6410861B1 (en) * 1999-12-03 2002-06-25 Motorola, Inc. Low profile interconnect structure
JP3517388B2 (ja) * 2000-06-14 2004-04-12 新光電気工業株式会社 バンプの検査方法及びバンプの検査装置
US6858941B2 (en) * 2000-12-07 2005-02-22 International Business Machines Corporation Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array
JP4341187B2 (ja) * 2001-02-13 2009-10-07 日本電気株式会社 半導体装置
JP3711341B2 (ja) * 2001-04-27 2005-11-02 沖電気工業株式会社 半導体装置
TWI285946B (en) * 2002-10-25 2007-08-21 Siliconware Precision Industries Co Ltd Semiconductor device with reinforced flip-chip structure and method for fabricating the same
TW555152U (en) * 2002-12-13 2003-09-21 Advanced Semiconductor Eng Structure of flip chip package with area bump
JP4010244B2 (ja) * 2002-12-20 2007-11-21 ヤマハ株式会社 表面実装型パッケージ
TW586199B (en) * 2002-12-30 2004-05-01 Advanced Semiconductor Eng Flip-chip package
TWI233682B (en) * 2003-08-22 2005-06-01 Advanced Semiconductor Eng Flip-chip package, semiconductor chip with bumps, and method for manufacturing semiconductor chip with bumps
US7084500B2 (en) * 2003-10-29 2006-08-01 Texas Instruments Incorporated Semiconductor circuit with multiple contact sizes
JP2005209239A (ja) * 2004-01-20 2005-08-04 Nec Electronics Corp 半導体集積回路装置
KR100558066B1 (ko) * 2004-05-14 2006-03-10 삼성전자주식회사 적층형 반도체 디바이스의 메탈 범프 리페어 장치 및 방법
US7033864B2 (en) * 2004-09-03 2006-04-25 Texas Instruments Incorporated Grooved substrates for uniform underfilling solder ball assembled electronic devices
TWI237364B (en) * 2004-12-14 2005-08-01 Advanced Semiconductor Eng Flip chip package with anti-floating mechanism
WO2006100746A1 (ja) * 2005-03-18 2006-09-28 Fujitsu Limited 電子部品および回路基板
US7312529B2 (en) * 2005-07-05 2007-12-25 International Business Machines Corporation Structure and method for producing multiple size interconnections
US7772104B2 (en) * 2007-02-02 2010-08-10 Freescale Semiconductor, Inc. Dynamic pad size to reduce solder fatigue
US7564130B1 (en) * 2007-07-06 2009-07-21 National Semiconductor Corporation Power micro surface-mount device package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951017A (ja) * 1995-08-04 1997-02-18 Fujitsu Ltd 半導体モジュール
JP2001068836A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013135014A (ja) * 2011-12-26 2013-07-08 Fujitsu Ltd 電子部品及び電子機器
US10056342B2 (en) 2011-12-26 2018-08-21 Fujitsu Limited Electronic component and electronic device
US10062658B2 (en) 2011-12-26 2018-08-28 Fujitsu Limited Electronic component and electronic device

Also Published As

Publication number Publication date
US20080303144A1 (en) 2008-12-11
JP5350604B2 (ja) 2013-11-27
US20110057309A1 (en) 2011-03-10
US7816788B2 (en) 2010-10-19
US8274158B2 (en) 2012-09-25

Similar Documents

Publication Publication Date Title
JP5350604B2 (ja) 半導体装置及びその製造方法
US9035442B2 (en) Semiconductor module
JP6772232B2 (ja) プリント回路板及び電子機器
TWI674473B (zh) 接合裝置
CN109155261A (zh) 半导体装置的制造方法和制造装置
JP2010232593A (ja) 半導体装置の製造方法および半導体装置
JP4462193B2 (ja) 半導体装置及び半導体装置の検査方法、並びに半導体装置の検査装置
Gagnon et al. Thermo-compression bonding and mass reflow assembly processes of 3D logic die stacks
JP2001060605A (ja) 実装基板上での電子部品の接合部の検査方法および装置
JP5331371B2 (ja) 電子部品パッケージ、回路基板、電子部品実装装置、およびそれらの接合部の検査方法
US8716868B2 (en) Semiconductor module for stacking and stacked semiconductor module
JPH06163634A (ja) フリップチップ型半導体装置の実装方法
JP2009239239A5 (ja)
TWI518869B (zh) 積層型半導體模組
JPH1074802A (ja) ボールグリッドアレイパッケージの接続構造及びその接続検査方法
JP2007266501A (ja) 半導体装置の実装方法及び実装基板
JP2007178370A (ja) はんだ接合検査方法および集積回路部品製造方法
TWI647768B (zh) Semiconductor device manufacturing method
JP2023065027A (ja) 半導体受光素子、半導体受光素子の製造方法および検査方法
JP2005322947A (ja) 半導体装置、その製造方法、実装装置及び実装方法
JP2960301B2 (ja) 回路素子接合部の検査方法
JP2005323186A (ja) 感受ゾーン保護パッケージ構造を持つ映像センサー
JP2006041167A (ja) 半導体装置の検査方法および検査装置
TWI304645B (en) A chip bonding process for flip-chip assembly
JP3675374B2 (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100327

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100413

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100511

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120926

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130822

R150 Certificate of patent or registration of utility model

Ref document number: 5350604

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees