CN102122649A - 显示设备及其制造方法 - Google Patents

显示设备及其制造方法 Download PDF

Info

Publication number
CN102122649A
CN102122649A CN2010105327651A CN201010532765A CN102122649A CN 102122649 A CN102122649 A CN 102122649A CN 2010105327651 A CN2010105327651 A CN 2010105327651A CN 201010532765 A CN201010532765 A CN 201010532765A CN 102122649 A CN102122649 A CN 102122649A
Authority
CN
China
Prior art keywords
substrate
pad electrode
dielectric layer
display device
weld pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105327651A
Other languages
English (en)
Other versions
CN102122649B (zh
Inventor
白明基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN102122649A publication Critical patent/CN102122649A/zh
Application granted granted Critical
Publication of CN102122649B publication Critical patent/CN102122649B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05687—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

公开了一种显示设备及其制造方法。该显示设备包括第一基板，该第一基板具有在其中心限定的显示区域和在其外部区域中限定的非显示区域，该显示区域具有薄膜晶体管阵列，该非显示区域具有焊垫电极；与非显示区域的预定区域相对的IC基板；形成在IC基板上的电路焊垫电极；形成在电路焊垫电极上的台阶图案，该台阶图案由有机介电层制成；形成在台阶图案中以部分地暴露出电路焊垫电极的电路焊垫接触孔；在包括电路焊垫接触孔的台阶图案中形成的透明电路焊垫电极；和形成在第一基板和IC基板之间的导电粘合剂，该导电粘合剂包括用于使所述透明电路焊垫电极和所述焊垫电极彼此电连接的导电球。

Description

显示设备及其制造方法
相关申请的交叉引用
本申请要求2009年12月21日提交的韩国专利申请No.10-2009-127943的权益，在此通过参考将其并入本文正如在此全部阐述一样。
技术领域
本申请涉及一种显示设备，更特别地，涉及一种当将使用LDIC技术制造的驱动IC与由IC基板制成的显示设备的基板以及玻璃基板相接合时改变IC基板结构以获得足够台阶的显示设备，并涉及其制造方法。
背景技术
随着正式进入信息时代，用于可视地表达电信息信号的显示器领域已经急剧发展。与之伴随的，已经开发出具有纤薄、轻重量和低电耗的卓越功能的各种平板显示设备，它们快速取代了常规的阴极射线管(CRT)设备。
这种平板显示设备包括液晶显示设备(LCD)、等离子显示面板设备(PDP)、场发射显示设备(FED)、电致发光显示设备(ELD)等。它们通常由平坦显示面板构成以呈现图像，且该平坦显示面板具有一对相互接合的透明绝缘基板，其间形成有发光或偏振材料层。
液晶显示设备(LCD)通过借助于电场控制液晶的光透射率，来显示图像。为此，液晶显示设备包括具有液晶单元的液晶显示面板、被配置为将光发射到显示面板的背光单元和被配置为驱动液晶单元的驱动电路。
在液晶显示面板中通过相互交替排列的栅极线和数据线，限定和形成多个单元像素区域。此时，每个像素区域包括薄膜晶体管阵列基板、滤色器阵列基板、位于两个基板之间以保持单元间隙的间隔壁、和在该单元间隙中填充的液晶。
薄膜晶体管阵列基板由栅极线和数据线、在栅极和数据线的每个交叉点中作为开关器件形成的薄膜晶体管、形成在各液晶单元单位中的与薄膜晶体管连接的像素电极、和在其上涂覆的取向层构成。栅极和数据线分别经由焊垫部分接收来自驱动电路的信号。
薄膜晶体管响应于提供到栅极线的扫描信号，将提供到数据线的像素电压信号传输到像素电极。
滤色器基板由形成在各液晶单元单位中的滤色器、被配置为将各滤色器彼此区分开并反射外部光的黑矩阵、被配置为将参考电压共同提供到每个液晶单元的公共电极、以及在其上涂覆的取向层构成。
在将如上所述的单独制造的薄膜晶体管基板和滤色器阵列基板彼此相对地对准并接合之后，注入和密封液晶。
这种液晶显示设备的驱动电路包括被配置为驱动液晶面板的栅极线的栅极驱动器、被配置为驱动数据线的数据驱动器、被配置为控制栅极驱动器和数据驱动器的驱动时序的时序控制器、和被配置为提供对各驱动电路和液晶面板进行驱动所需的电压信号的电源单元。
数据驱动器和栅极驱动器被划分为多个将被制造成芯片形式的集成电路(IC)。
每个集成电路被嵌入到载带封装(TCP)上的IC区域开口中、或者基于膜上芯片(COF)而嵌入到TCP的基膜中，且该集成电路基于卷带自动接合(TAB)而与液晶面板电连接。此外，驱动IC可基于玻璃上芯片(COG)而直接嵌入到液晶面板中。
时序控制器和电源单元被制造成芯片形式，且它们被嵌入到主印刷电路板(PCB)上。
如下，将参考附图描述常规液晶显示设备的焊垫部分形成方法。
图1A至1F是示出常规液晶显示设备的焊垫部分形成方法的工艺截面图。
如图1A中所示，在包括薄膜晶体管阵列的下部基板的焊垫部分10上形成焊垫金属11。
如图1B中所示，导电粘合剂20与其中形成有焊垫金属11的表面相对，并且按压设备30将微弱的压力和热施加到该表面和导电粘合剂20上，以实施预接合。此时，保护膜21被贴装到与导电粘合剂20接触的按压设备30的表面上，并且在图1C中示出的工艺中，该保护膜21从导电粘合剂20上剥离。
如图1D中所示，具有凸块41的半导体IC 40与其上设置有导电粘合剂20的基板10相对。这种情况下，导电粘合剂20面对凸块41。该凸块可以由诸如镍、铜等金属材料制成，且具有n-μm的高度。
如图1E中所示，使用按压设备30，可以将比图1B的工艺中的压力和热更强的压力和热施加到半导体IC 40，并实施接合工艺。在该工艺中，压力被传递，以将IC基板40的连接焊垫端子41与设置在基板10上的焊垫金属11相接合，并且受到按压的导电粘合剂20保留在其他区域中。
在此，尽管在图中未示出，导电粘合剂20包括导电球和粘合剂材料。该导电球保留在金属材料的凸块41与焊垫金属11之间以产生电接触，而该粘合剂材料在其他区域中用作粘合剂。
根据常规焊垫部分形成工艺，使用其中安装有典型半导体IC的TCP(载带封装)或COF(膜上芯片)来实施接合。在半导体IC的情况下，在接合工艺中使用具有相当厚度的导电粘合剂，以获得接合工艺中所需的台阶。
同时，目前，正在开发LDIC(低温多晶硅驱动器集成电路)技术。根据LDIC，在LTPS(低温多晶硅)基玻璃基板上形成驱动IC，并将驱动IC贴装到液晶面板上。
但是，当将其中安装有驱动IC的基板贴装到液晶面板的下部基板上时，不能通过弱接触实现焊垫部分的均匀性。
发明内容
因此，本发明涉及一种显示设备以及其制造方法。
常规液晶显示设备和焊垫部分以及制造方法具有以下缺陷。
首先，为了将在低温多晶硅形成工艺中制造的驱动IC基板或者用于特定功能的IC基板贴装到显示面板，无法原样使用在常规半导体晶片上形成的IC。
例如，为了使IC基板与显示面板电连接，在半导体晶片上形成金属凸块，且此时，使用电镀。由于可能发生对玻璃基板的损伤，因此难以在玻璃基板上实施电镀。
而且，为了使具有在玻璃基板上形成的IC的LDIC与基板相接合，具有金属凸块的LDIC需要按压工艺。此时，发生LDIC的玻璃基板损伤，且因此难以实施用于LDIC金属凸块的按压工艺。
结果，在具有玻璃基板的LDIC中无法实施这种工艺，并且当使用由玻璃基板形成的驱动IC基板时需要其他方法。
创造了本发明以解决这些间题，本发明的一个目的是提供一种显示设备，用于当将使用LDIC技术制造的驱动IC与由IC基板和玻璃基板制成的显示设备的基板相接合时，改变IC基板的结构以获得足够的台阶，和提供其制造方法。
本公开的其他优点、目的和特征部分将在以下说明书中阐述，而部分会在本领域技术人员审阅了以下内容而变得显而易见的，或者可通过实践本发明认识到。本发明的目的和其他优点可通过所撰写的说明书和其权利要求以及附图中特别指出的结构认识和获得。
根据本发明的目的为了实现这些目的或其他优点，如本文中具体实现或广泛描述的，一种显示设备包括第一基板，其包括在其中心限定的显示区域和在其外部区域中限定的非显示区域，该显示区域包括薄膜晶体管阵列，该非显示区域包括焊垫电极；与在第一基板中限定的非显示区域的预定区域相对的IC基板；形成在IC基板上的电路焊垫电极；形成在电路焊垫电极上的台阶图案，该台阶图案由有机介电层构成；由有机介电层形成的电路焊垫接触孔；形成在台阶图案中以部分地暴露出电路焊垫电极的电路焊垫接触孔；在包括电路焊垫接触孔的台阶图案上形成的透明电路焊垫电极；和形成在第一基板和IC基板之间的导电粘合剂，该导电粘合剂包括用于使所述透明电路焊垫电极和所述焊垫电极彼此电连接的导电球。
所述台阶图案可由具有双层或更多层的多层有机介电层形成。
显示设备可进一步包括无机介电层，其形成在除电路焊垫接触孔之外的台阶图案下方的其他区域中。
所述IC基板可以是玻璃基板。
所述显示设备可进一步包括其中形成有滤色器阵列的第二基板，与第一基板的显示区域相对。
所述焊垫电极可包括多个金属焊垫电极，与金属焊垫电极连接的多个透明焊垫电极，在金属焊垫电极和透明焊垫电极之间的内层的连接区域中形成的焊垫接触孔，和形成在金属焊垫电极之间的台阶产生孔。
可在金属焊垫电极下方形成虚拟多晶硅层，并与金属焊垫电极相对应地形成多个栅极虚拟图案。
可在虚拟多晶硅层和栅极虚拟图案之间形成栅极介电层，并可在栅极虚拟图案和金属焊垫电极之间形成层间介电层。
所述有机介电层中的所述双层或更多层中的至少一层可由光敏丙烯树脂制成。
所述有机介电层中的所述双层或更多层中的一层可由黑矩阵树脂制成。
所述有机介电层中的所述双层或更多层中的一层可以是滤色器色素。
所述台阶图案的厚度可为1～8μm。
在本发明的另一方面中，一种显示设备的制造方法包括以下步骤：制备第一基板，其包括在其中心限定的显示区域和在其外部区域中限定的非显示区域，该显示区域包括薄膜晶体管阵列，该非显示区域包括焊垫电极；制备由玻璃基板形成的IC基板；在IC基板上形成多个电路焊垫电极；在每个电路焊垫电极上形成由有机介电层形成的台阶图案，形成部分地构造到每个电路焊垫电极的电路焊垫接触孔；在具有电路焊垫接触孔的台阶图案上形成透明电路焊垫电极；和在第一基板和IC基板之间涂覆导电粘合剂，以使透明电路焊垫电极与第一基板的焊垫电极相对，并使第一基板和IC基板相接合，该导电粘合剂包括用于实现电连接的导电球。
形成台阶图案的步骤包括顺序地多重叠置双层或更多层的有机介电层。
该制造方法还包括在电路焊垫电极上形成无机介电层的步骤，其中台阶图案位于所述双层或更多层的有机介电层的下方。
该制造方法还包括步骤：在第一基板上的焊垫电极下方形成虚拟多晶硅层；在虚拟多晶硅层上形成栅极介电层；在焊垫电极下方相对应地，在栅极介电层的预定区域中形成多个栅极虚拟图案，该多个栅极虚拟图案相互间隔预定距离；和在栅极介电层上形成层间介电层。
形成焊垫电极的步骤包括以下步骤：在层间介电层上形成相互间隔预定距离的多个金属焊垫电极，相应地超出相互间隔预定距离的栅极虚拟图案；在具有金属焊垫电极的层间介电层上沉积钝化层，形成被配置为部分地暴露出金属焊垫电极的焊垫接触孔，并形成配置为暴露出每两个金属焊垫电极之间的区域的台阶产生孔；和在焊垫接触孔中形成与金属焊垫电极连接的透明焊垫电极。
本发明具有以下优点。
根据该显示设备和制造方法，在显示设备的第一基板(薄膜晶体管阵列基板)的焊垫部分中形成凸块，可以改善均匀性。
而且，焊垫部分的高度可稳定增加。结果，当使IC基板与显示面板相接合时，可有利地控制压力状况等。
可以理解，本发明前面的一般描述和以下的具体描述是示意性和说明性的且意图提供如所要求的本发明的进一步说明。
附图说明
包括附图以提供对本公开的进一步理解，并结合且构成本公开的一部分，附图示出了本公开的实施方式并与该描述一起用于说明本公开的原理。
在附图中：
图1A至1F是示出形成常规液晶显示设备的焊垫部分的方法的截面图；
图2A和2B是示出根据显示设备焊垫部分形成方法的第一实施方式的IC基板和显示设备基板的截面图；
图3是示出图2A和2B中示出的IC基板和显示设备基板之间的接合状态的截面图；
图4是示出根据显示设备的焊垫部分形成方法的第二实施方式的显示设备第一基板的平面图；
图5是沿着图4中所示的线I～I’的结构的截面图；
图6是示出通过使用根据第二实施方式的显示设备的焊垫部分形成方法形成的显示设备第一基板和焊垫部分的截面图；
图7A至7D是示出如果采用本发明第一实施方式，在IC基板中形成的台阶图案高度的SEM图像；和
图8是如果采用本发明第一实施方式，测量rpm速度和在IC基板中形成的台阶图案的高度的图。
具体实施方式
现在将详细参考本发明的特定实施方式，附图中示出了其实例。将尽可能在全部附图中使用相同的附图标记表示相同或相似的部分。
如下，将详细描述根据本发明的显示设备的焊垫部分及其制造方法。
第一实施方式
图2A和2B是示出根据焊垫部分形成方法的一实施方式的IC基板和显示设备基板的截面图。
在根据本发明的示范性实施方式的焊垫部分形成方法中，如图2A中所示，制备第一基板100，并形成第一缓冲层110。
在此，第一基板100由玻璃制成，焊垫部分是相互接合以形成显示面板的两个基板之一的外部部分。
在此，图中所示的部分对应于其中形成有薄膜晶体管阵列的第一基板100的焊垫区域。其中形成有薄膜晶体管阵列的第一基板100的外部部分可以大于与第一基板100相对的第二基板(未示出)的外部部分，且该大的部分限定用于施加电信号的焊垫部分。
因此，包括由多晶硅形成的半导体层(未示出)的薄膜晶体管阵列(未示出)被形成在其上形成有第一缓冲层110的第一基板100上，还在所述焊垫区域上形成金属焊垫电极120。
也就是说，第一缓冲层110用于在形成半导体层时保护第一基板100，特别是用于保护第一基板100免于受到在低温多晶硅形成工艺中形成多晶硅所需的激光结晶或高温施热的影响。
之后，将钝化层130沉积在具有金属焊垫电极120的第一缓冲层110的正表面上，并选择性地去除所沉积的钝化层130，以形成焊垫接触孔135。
在将透明电极沉积在具有焊垫接触孔135的正表面上之后，选择性地去除所沉积的透明电极，以形成透明焊垫电极140。
在此，如果该显示设备是液晶显示设备，则薄膜晶体管阵列包括被配置为限定像素区域的相互交叉的栅极线和数据线、在栅极线和数据线之间的交叉点上形成的栅极、半导体层、由源/漏极构成的薄膜晶体管和在像素区域中形成的与漏极连接的像素电极。
这种情况下，金属焊垫电极120可在形成栅极或数据线的工艺期间形成，透明焊垫电极140可在形成像素电极的工艺期间形成。
该显示设备可替换为除了液晶显示设备之外的其他类型显示设备，例如OLED(有机发光二极管)显示设备、等离子显示设备、EPD(电泳显示)设备等。这种情况下，用于每一种显示设备类型的阵列结构是可变的。在任一情况下或在每一种显示设备中，应当提供焊垫电极以便应用像素，并且该焊垫电极最终可与辅助IC基板电接合。结果，稍后将描述的焊垫部分形成方法可用于每一种类型的显示设备。
如图2B中所示，可制备由玻璃材料制成的IC基板200，且沉积第二缓冲层210。
因此，在第二缓冲层210上的预定区域中形成电路焊垫电极220。
在其上形成有电路焊垫电极220的第二缓冲层210上沉积无机介电层230。在此，提供无机介电层230的原因在于，在玻璃IC基板200或第二缓冲层210上直接形成的第一和第二有机介电层241和242可能发生脱离，并且当对第一和第二有机层241和242进行图案化时必须保护位于第一和第二有机介电层241和242下方的电路焊垫电极220。
由此，在无机介电层230上顺序地形成第一和第二有机介电层241和242。
之后，选择性地去除第一和第二有机介电层241和242，并形成台阶图案240。在此，将描述以双层、比如第一和第二有机介电层241和242的形式在无机层上涂覆有机介电层的原因。例如，当首先进行涂覆时，形成近似3μm以下的有机介电层，并以双层形式形成有机介电层以获得足够厚度。根据情况，有机介电层的数量可根据所需厚度而增加更多。
如果以单层形式形成有机层，则有机介电层由高粘度材料或负性光敏材料制成，以获得3μm以上的厚度。
第一和第二有机介电层241和242的材料可为黑矩阵树脂、滤色器涂料或丙烯有机介电元件或BCB(苯环丁烯(BenzoCycleButene))。有机介电层可以是光敏材料。
这种情况下，在IC基板的接合工艺中，台阶图案240可对应于第一基板100的焊垫部分，并且在该台阶图案240中形成图案，以去除电路焊垫电极220的中央上方的部分。
在形成台阶图案240之后，去除暴露出的电路焊垫电极220的中央上方的无机介电层230，以形成电路焊垫接触孔245。
这种情况下，台阶图案形成和无机介电层图案化可通过不同掩模或者单个相同掩模来实施。
如果使用单个相同掩模，则使用衍射曝光掩模或半色调掩模，如稍后将描述的。
也就是说，可在衍射曝光掩模或半色调掩模中限定用于电路焊垫电极中央的透射部分和用于电路焊垫电极中央以外的上部部分的半透射部分、以及用于其他区域的遮敝部分。
以这种方式限定衍射曝光掩模或半色调掩模的区域的原因在于，第一和第二有机介电层241和242由正性光敏材料形成。如果第一和第二有机介电层241和242由负性光敏材料形成，或者由不同于第二有机介电层242的材料形成并进一步提供负性光敏层用于图案化，则掩模的透射部分和遮敝部分可是相反的形状。
结果，通过使用衍射曝光掩模或半ton掩模对第二有机介电层242和第一有机介电层241进行曝光和显影，从而首先去除与透射部分对应的电路焊垫电极220的中央上方的部分。由于这一点，形成了电路焊垫接触孔245。在上述曝光和显影工艺中，将去除与透射部分对应的预定部分上方的第二和第一有机介电层242和241。由于光量差别，因此，在通过曝光和显影方案修正的状态下，第二有机介电层242保留在对应于半透射部分的部分中。
因此，对所暴露出的电路焊垫电极220的中央上方的无机介电层230进行干蚀刻并去除。
可去除与半透射部分对应部分上方的经过修正的第二有机介电层242以及在第二有机介电层242下方的第一有机介电层241。
如上所述，在包括电路焊垫接触孔245的由图案化的第一和第二有机介电层241和242构成的台阶图案240上沉积透明电极。所沉积的透明电极被选择性地去除，以保留与电路焊垫接触孔245以及邻近电路焊垫接触孔245的部分相对应的透明电路焊垫电极250。
在此，形成具有相对突起高度的台阶图案240的原因在于，当顺序接合第一基板100和IC基板200时，每个基板在每个区域中都具有高度差。如果以典型焊垫电极的高度形成它们，则不能实现相互通信。为了防止该问题发生，可形成具有1～8μm厚度的台阶图案。
在此，在IC基板200上形成第二缓冲层210，以限定IC基板200的半导体层。当形成半导体层时，第二缓冲层210保护第一基板100。特别是，在低温多晶硅形成工艺中，第二缓冲层210保护第一基板100免于受到多晶硅形成时所需的激光结晶或高温施热的影响。
激光结晶是将激光施加到其上沉积有非晶硅薄膜层的基板以生长多晶硅的方法。除了激光结晶之外，金属诱导结晶方法可用在低温多晶硅形成工艺中。根据金属诱导结晶方法，金属沉积在非晶硅上以形成多晶硅。
通过使用多晶硅在玻璃基板中制造薄膜晶体管，该薄膜晶体管构成了IC基板200的电路。此时，多晶硅的制造方法根据工艺温度可包括低温工艺和高温工艺。高温工艺需要接近1000℃以上的工艺温度，该1000℃是热绝缘基板的转换温度。由于玻璃基板具有劣化的热阻，因此必须使用具有良好热阻的相对昂贵的石英基板。此外，由于低质量的结晶，比如高的表面粗糙度和精细的颗粒尺寸，因此，与通过低温工艺形成的多晶硅相比，通过高温工艺形成的多晶硅薄膜层具有恶化器件可用性的缺点。由于这一点，正在开发通过使用能够低温沉积的非晶硅的结晶形成多晶硅的技术。
图3是示出图2A和2B中示出的IC基板和显示设备的第一基板之间的接合状态的截面图。
如图3中所示，图2B中所示的IC基板的台阶图案与图2A中相应示出的显示设备的焊垫区域相反。注入包括导电球的粘合剂，并使其接合在焊垫区域和台阶图案之间。
在此，导电球300被填充在透明电路焊垫电极250和透明焊垫电极140之间以实现电连接，而粘合剂保留在其他区域中以将IC基板200粘合至第一基板100的焊垫部分。
在这种情况下，保留在粘合剂中的导电球300可以在除了焊垫电极区域之外的其他区域中不具有电连接。
金属焊垫电极120和电路焊垫金属220由低电阻金属制成，例如Cu、Mo、Cr、Al、AlNd、AlMo等。
在此，台阶图案240具有接近1μm～8μm、优选3μm～5μm的厚度。由于这种台阶图案240，形成了与显示设备的第一基板100的焊垫部分对应的突起，该突起使得第一基板100的焊垫部分在与IC基板200物理上相对时，能够与IC基板200平滑地电连接。
透明焊垫电极140和电路透明焊垫电极250例如可以由氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)制成。
导电球300由顺序电镀有具有高导电性的金属材料(比如镍(Ni))和金(Au)的塑料球形材料制成。尽管图中未示出，导电球300被包括在热塑性树脂中，且被注入到IC基板200和第一基板100之间以相互接合这两个基板，如上所述。
也就是说，如图3中所示，根据本发明的显示设备具有被限定为显示区域的中央、和被限定为非显示区域的外部区域。显示区域包括薄膜晶体管阵列。非显示区域包括具有金属焊垫电极120以及与金属焊垫电极120连接的透明焊垫电极140的第一基板100，与第一基板100的非显示区域的预定部分相对的IC基板200，形成在IC基板200上的电路焊垫电极220，形成在电路焊垫电极220上的由有机介电材料制成的台阶图案240，形成在台阶图案240中以部分暴露出电路焊垫电极220的电路焊垫接触孔245，形成在具有电路焊垫接触孔245的台阶图案240上的透明电路焊垫电极250，和形成在第一基板100和IC基板200之间的导电粘合剂，其具有被配置为使透明电路焊垫电极250和透明焊垫电极140相互电连接的导电球300。
将参考上述内容描述其他结构部分，包括第一和第二缓冲层110和210、钝化层130、焊垫接触孔135和无机介电层230。
尽管图中未示出，可进一步提供第二基板(未示出)，其与第一基板100的显示区域相对。在第二基板上形成滤色器阵列。该滤色器阵列包括被配置为阻断除了第二基板上的像素区域之外的其他区域的光的黑矩阵层、被配置为呈现色彩的R、G和B滤色器层、以及与第一基板的像素电极一起用于呈现图像的公共电极。这些结构形成了滤色器阵列基板。
上述第一实施方式提出了一种改善与IC基板上的焊垫部分对应的高度的方法。根据情况，可以改变显示设备的第一基板上的高度状况。如下，将描述该方法。
第二实施方式
图4是示出图解根据本发明第二实施方式的显示设备的焊垫部分形成方法的显示设备第一基板的平面图的图。图5是示出沿着图4中所示的线I～I’的结构的截面图。图6是示出基于根据本发明第二实施方式的显示设备的焊垫部分形成方法的显示设备的第一基板和焊垫部分的形成状态的截面图。
如图4和5中所示，基于以下顺序实施根据第二实施方式的显示设备的焊垫部分形成方法。
首先，在第一基板100上形成缓冲层110。
因此，在缓冲层110上的预定区域中形成多晶硅虚拟图案150。根据情况，可以以金属焊垫电极形状形成多个多晶硅虚拟图案150，而不是形成单个图案。这种情况下，可预计得到相对较大的台阶。
之后，在包括多晶硅虚拟图案150的缓冲层110上形成栅极介电层155。
因此，可以在栅极介电层155上形成彼此间隔预定距离、且具有与栅极线(未示出)的层相同的层的多个栅极虚拟图案160，以对应于多晶硅虚拟图案150上方的区域。
之后，在栅极虚拟图案160上形成层间介电层165。
然后，在层间介电层165上，与栅极虚拟图案160上方的区域对应地形成金属焊垫电极170。这种情况下，金属焊垫电极170由金属制成，具有与数据线的层相同的层，且金属焊垫电极170和数据线可在相同工艺中形成。
于是，在具有金属焊垫电极170的正表面上沉积钝化层175。
所沉积的层175被选择性地去除，以暴露出金属焊垫电极170的预定区域。在该区域中形成焊垫接触孔178，还在每两个栅极虚拟图案160之间的区域中形成台阶产生孔177。
在此，栅极虚拟图案160和多晶硅虚拟图案可形成为各种多边形，包括矩形和正方形，或者圆形，且它们可以沿着金属焊垫电极170的方向形成。
于是，在具有焊垫接触孔178的钝化层175上沉积透明电极，并选择性地去除该透明电极。与焊垫接触孔178的内部区域以及与焊垫接触孔178相邻的区域相对应地，形成透明焊垫电极180。
这种情况下，如图5中所示，IC基板的结构与参考图2B描述的IC基板的结构相同。在其上具有通过使用上述虚拟图案形成的台阶的显示设备的第一基板100，与通过其中形成有电路的玻璃基板构成的IC基板200相对。如图6中所示，透明焊垫电极180和透明电路焊垫电极250通过导电球300而连接。
然后，多晶硅虚拟图案150与半导体层一起被图案化，并且当形成栅极线时，栅极虚拟图案160一起被图案化。金属焊垫电极170连接到数据线的端部，并且它们在相同层中形成。这种情况下，金属焊垫电极170用于将信号直接施加到数据线。
如图4中所示，台阶产生孔177限定每两个栅极虚拟图案160之间的空间，以产生台阶。为单个金属焊垫电极提供了多个焊垫接触孔178，使得经由这些焊垫接触孔178连接的金属焊垫电极和透明焊垫电极可保持低电阻和足够的导电性。
在这种情况下，根据该第二实施方式，通过台阶在显示设备的第一基板中提供突起。当该第一基板与具有以有机介电层的多层图案形成的台阶图案的IC基板相对时，可以有效地实现电连接。
同时，与第一实施方式相似，可以通过使用有机介电层在第一基板上形成具有3μm以上厚度的台阶图案。
也就是说，根据该显示设备的焊垫部分形成方法，当其中实施低温多晶硅形成工艺的IC基板与显示设备的第一基板相接合时，必须经由该IC基板与该显示设备基板的电接触来实现稳定通信。在这种情况下，可以提供一种与由非晶硅制成的常规显示面板(例如液晶面板或有机发光显示面板)接合的方法。此外，还可以提供一种能够通过在低温多晶硅形成工艺中形成虚拟图案而获得所需台阶的结构，而不需增加新工艺。
同时，将描述在本发明第一实施方式中形成的台阶图案的高度。
图7A至7D是示出当采用第一实施方式时在IC基板中形成的台阶图案高度的SEM图。
图7A至7D是通过将预定旋转时间内的有机物涂覆速度改变为250、300、400和500rpm，在预定时间周期之后的台阶图案截面的SEM图片。根据增加和降低RPM，台阶图案的高度可为10.30μm、8.06μm、6.55μm、5.36μm。这显示出，高度被降低。已证实，除了高度之外，形态基本没有随着rpm变化而改变。这意味着，可以通过增加速度来形成具有期望高度的有机台阶图案。而且，rpm变得越高，均匀性就改善得越多。
在这种情况下，该台阶图案是通过旋涂有机介电层一次、或者旋涂双层有机介电层而形成的。
图8是当采用本发明的第一实施方式时，在rpm速度变化以及固化之前和之后，测量在IC基板中形成的台阶图案高度的图表。
如图8中所示，如果在固化台阶图案之前和之后测量台阶图案高度，则证实了在固化之后该高度降低了大约1μm。
这意味着，可以通过固化以及涂覆速度来调整台阶图案的高度。
当显示设备的第一基板和IC基板彼此相对时，形成图案以在两个基板上都产生台阶或者在至少一个基板上产生台阶，从而使需要电连接的预定区域突起，而无需施加大压力。结果，可平滑且有效地实施接合工艺。
而且，当如第一实施例中所示的在IC基板上形成由有机介电层构造的台阶图案时，可形成具有预定均匀度的台阶图案。结果，可改善焊垫部分的连接均匀性。
同时，IC基板与显示设备第一基板上形成的数据线的焊垫端子对应。在这种情况下，栅极焊垫部分可包括嵌入在第一基板中的栅极驱动IC。根据情况，栅极焊垫部分和数据焊垫部分都可以通过使用LDIC基板形成。
本领域技术人员将理解，在本发明中可作出各种修改和各种变化而不超出本发明的精神和范围。由此，本发明意图覆盖本发明的修改和变化，只要其落在所附权利要求及其等价物的范围内即可。

Claims (20)

1.一种显示设备，其包括：
第一基板，其包括在其中央限定的显示区域和在其外部区域限定的非显示区域，该显示区域包括薄膜晶体管阵列，该非显示区域包括焊垫电极；
IC基板，其与所述非显示区域的预定区域相对；
形成在所述IC基板上的电路焊垫电极；
形成在所述电路焊垫电极上的台阶图案，该台阶图案由有机介电层形成；
形成在所述台阶图案中的电路焊垫接触孔，以部分地暴露出所述电路焊垫电极；
在包括所述电路焊垫接触孔的台阶图案上形成的透明电路焊垫电极；和
形成在所述第一基板和所述IC基板之间的导电粘合剂，该导电粘合剂包括用于使所述透明电路焊垫电极和所述焊垫电极彼此电连接的导电球。
2.如权利要求1所述的显示设备，其中所述台阶图案由具有双层或更多层的多层有机介电层形成。
3.如权利要求1所述的显示设备，还包括在所述台阶图案下方的除了所述电路焊垫接触孔之外的其他区域中形成的无机介电层。
4.如权利要求1所述的显示设备，其中所述IC基板是玻璃基板。
5.如权利要求1所述的显示设备，还包括：
第二基板，在该第二基板中形成有滤色器阵列，该第二基板与所述第一基板的显示区域相对。
6.如权利要求1所述的显示设备，其中所述焊垫电极包括多个金属焊垫电极，与所述金属焊垫电极连接的多个透明焊垫电极，在所述金属焊垫电极和所述透明焊垫电极之间的内层的连接区域中形成的焊垫接触孔，和形成在所述金属焊垫电极之间的台阶产生孔。
7.如权利要求6所述的显示设备，其中，在所述金属焊垫电极下方形成虚拟多晶硅层，并与所述金属焊垫电极相对应地形成多个栅极虚拟图案。
8.如权利要求7所述的显示设备，其中在所述虚拟多晶硅层和所述栅极虚拟图案之间形成栅极介电层，并在所述栅极虚拟图案和所述金属焊垫电极之间形成层间介电层。
9.如权利要求2所述的显示设备，其中所述有机介电层中的所述双层或更多层中的至少一层由丙烯有机介电元件制成。
10.如权利要求2所述的显示设备，其中所述有机介电层中的所述双层或更多层中的一层由黑矩阵树脂制成。
11.如权利要求2所述的显示设备，其中所述有机介电层中的所述双层或更多层中的一层是滤色器涂料。
12.如权利要求1所述的显示设备，其中所述台阶图案的厚度是1～8μm。
13.一种显示设备的制造方法，包括以下步骤：
制备第一基板，该第一基板包括在其中央限定的显示区域和在其外部区域中限定的非显示区域，该显示区域包括薄膜晶体管阵列，该非显示区域包括焊垫电极；
制备由玻璃基板形成的IC基板；
在所述IC基板上形成多个电路焊垫电极；
在每一个电路焊垫电极上形成由有机介电层制成的台阶图案，并且对每个电路焊垫电极部分地形成电路焊垫接触孔；
在具有所述电路焊垫接触孔的台阶图案上形成透明电路焊垫电极；和
在所述第一基板和所述IC基板之间涂覆导电粘合剂，以使得所述透明电路焊垫电极与所述第一基板的焊垫电极相对，并使所述第一基板和所述IC基板相接合，该导电粘合剂包括用于实现电连接的导电球。
14.如权利要求13所述的制造方法，其中所述形成台阶图案的步骤包括顺序地多重叠置双层或更多层的有机介电层。
15.如权利要求14所述的制造方法，还包括在所述电路焊垫电极上形成无机介电层的步骤，其中所述无机介电层位于所述双层或更多层的有机介电层的下方。
16.如权利要求13所述的制造方法，还包括以下步骤：
在所述第一基板上的焊垫电极下方形成虚拟多晶硅层；
在所述虚拟多晶硅层上形成栅极介电层；
在所述焊垫电极下方相对应地，在所述栅极介电层的预定区域上形成多个栅极虚拟图案，该多个栅极虚拟图案相互间隔预定距离；和
在所述栅极虚拟图案和栅极介电层上形成层间介电层。
17.如权利要求16所述的制造方法，其中所述形成焊垫电极的步骤包括以下步骤：
在所述层间介电层上形成相互间隔预定距离的多个金属焊垫电极，相应地超出相互间隔预定距离的栅极虚拟图案；
在具有所述金属焊垫电极的所述层间介电层上沉积钝化层，形成焊垫接触孔以部分地暴露出所述金属焊垫电极，并形成台阶产生孔以暴露出每两个金属焊垫电极之间的区域；和
在所述焊垫接触孔中形成与所述金属焊垫电极连接的透明焊垫电极。
18.如权利要求14的制造方法，其中所述有机介电层中的所述双层或更多层中的至少一层由丙烯有机介电元件制成。
19.如权利要求14的制造方法，其中所述有机介电层中的所述双层或更多层中的一层由黑矩阵树脂制成。
20.如权利要求14的制造方法，其中所述有机介电层中的所述双层或更多层中的一层是滤色器涂料。
CN2010105327651A 2009-12-21 2010-10-29 显示设备及其制造方法 Expired - Fee Related CN102122649B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090127943A KR101319348B1 (ko) 2009-12-21 2009-12-21 표시 장치 및 이의 제조 방법
KR10-2009-0127943 2009-12-21

Publications (2)

Publication Number Publication Date
CN102122649A true CN102122649A (zh) 2011-07-13
CN102122649B CN102122649B (zh) 2013-12-25

Family

ID=44149812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105327651A Expired - Fee Related CN102122649B (zh) 2009-12-21 2010-10-29 显示设备及其制造方法

Country Status (3)

Country Link
US (1) US8502333B2 (zh)
KR (1) KR101319348B1 (zh)
CN (1) CN102122649B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103227119A (zh) * 2012-12-26 2013-07-31 无锡沃浦光电传感科技有限公司 光电阵列器件平面化接地方法
CN103325337A (zh) * 2012-03-22 2013-09-25 乐金显示有限公司 平板显示装置及其制造方法
CN104040717A (zh) * 2012-01-17 2014-09-10 索尼公司 半导体装置的制造方法
CN104602450A (zh) * 2014-12-31 2015-05-06 京东方科技集团股份有限公司 电路板及其制造方法和显示装置
CN106129028A (zh) * 2016-07-13 2016-11-16 京东方科技集团股份有限公司 一种发光二极管显示阵列及其制作方法、可穿戴设备
CN107015685A (zh) * 2015-12-07 2017-08-04 乐金显示有限公司 集成触摸屏面板的显示装置
CN109585459A (zh) * 2018-12-05 2019-04-05 惠科股份有限公司 阵列基板的制备方法、阵列基板、显示面板及显示装置
CN112965308A (zh) * 2021-02-04 2021-06-15 豪威半导体（上海）有限责任公司 Lcos结构及其形成方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130000118A1 (en) * 2011-06-28 2013-01-03 Shenzhen China Star Optpelectronics Technology Co. Assembly Method of Liquid Crystal Panel
KR101341030B1 (ko) * 2012-08-29 2013-12-13 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102162912B1 (ko) * 2013-12-06 2020-10-07 엘지디스플레이 주식회사 터치패널을 구비한 유기전계 발광장치 및 그 제조방법
US9754928B2 (en) * 2014-07-17 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. SMD, IPD, and/or wire mount in a package
KR102308663B1 (ko) * 2015-08-27 2021-10-05 엘지디스플레이 주식회사 표시장치 및 표시패널
KR102433260B1 (ko) * 2017-11-08 2022-08-16 엘지디스플레이 주식회사 표시 장치
CN114509902B (zh) * 2022-01-27 2023-01-31 绵阳惠科光电科技有限公司 阵列基板及其制备方法、显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1373388A (zh) * 2001-02-28 2002-10-09 达碁科技股份有限公司 半导体装置与其制造方法及应用该半导体装置的液晶显示器
CN1782795A (zh) * 2004-12-02 2006-06-07 索尼株式会社 液晶装置和液晶显示器及液晶投影仪
CN1794071A (zh) * 2004-12-23 2006-06-28 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
US20090273080A1 (en) * 2004-04-14 2009-11-05 Hideaki Abe Display device and manufacturing method of the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3759435B2 (ja) * 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
KR101016284B1 (ko) * 2004-04-28 2011-02-22 엘지디스플레이 주식회사 Ｃｏｇ 방식 액정표시소자 및 그 제조방법
KR101296652B1 (ko) * 2007-06-27 2013-08-14 엘지디스플레이 주식회사 액정표시장치의 패드부 및 그의 제조방법
KR101329078B1 (ko) * 2008-05-28 2013-11-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1373388A (zh) * 2001-02-28 2002-10-09 达碁科技股份有限公司 半导体装置与其制造方法及应用该半导体装置的液晶显示器
US20090273080A1 (en) * 2004-04-14 2009-11-05 Hideaki Abe Display device and manufacturing method of the same
CN1782795A (zh) * 2004-12-02 2006-06-07 索尼株式会社 液晶装置和液晶显示器及液晶投影仪
CN1794071A (zh) * 2004-12-23 2006-06-28 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104040717B (zh) * 2012-01-17 2017-04-05 索尼公司 半导体装置的制造方法
CN104040717A (zh) * 2012-01-17 2014-09-10 索尼公司 半导体装置的制造方法
CN103325337A (zh) * 2012-03-22 2013-09-25 乐金显示有限公司 平板显示装置及其制造方法
CN103325337B (zh) * 2012-03-22 2016-03-23 乐金显示有限公司 平板显示装置及其制造方法
US9362467B2 (en) 2012-03-22 2016-06-07 Lg Display Co., Ltd. Flat panel display device and method of fabricating the same
CN103227119A (zh) * 2012-12-26 2013-07-31 无锡沃浦光电传感科技有限公司 光电阵列器件平面化接地方法
CN104602450A (zh) * 2014-12-31 2015-05-06 京东方科技集团股份有限公司 电路板及其制造方法和显示装置
CN107015685A (zh) * 2015-12-07 2017-08-04 乐金显示有限公司 集成触摸屏面板的显示装置
CN107015685B (zh) * 2015-12-07 2020-06-26 乐金显示有限公司 集成触摸屏面板的显示装置
US10739925B2 (en) 2015-12-07 2020-08-11 Lg Display Co. Ltd. Touch screen panel-integrated display device and method for fabricating the same
CN106129028A (zh) * 2016-07-13 2016-11-16 京东方科技集团股份有限公司 一种发光二极管显示阵列及其制作方法、可穿戴设备
CN106129028B (zh) * 2016-07-13 2018-10-19 京东方科技集团股份有限公司 一种发光二极管显示阵列及其制作方法、可穿戴设备
US10263153B2 (en) 2016-07-13 2019-04-16 Boe Technology Group Co., Ltd. Light-emitting diode (LED) display array, manufacturing method thereof, and wearable device
CN109585459A (zh) * 2018-12-05 2019-04-05 惠科股份有限公司 阵列基板的制备方法、阵列基板、显示面板及显示装置
US11289516B2 (en) 2018-12-05 2022-03-29 HKC Corporation Limited Array substrate fabrication method, array substrate, and display panel
CN112965308A (zh) * 2021-02-04 2021-06-15 豪威半导体（上海）有限责任公司 Lcos结构及其形成方法

Also Published As

Publication number Publication date
US20110147748A1 (en) 2011-06-23
KR20110071387A (ko) 2011-06-29
CN102122649B (zh) 2013-12-25
US8502333B2 (en) 2013-08-06
KR101319348B1 (ko) 2013-10-16

Similar Documents

Publication Publication Date Title
CN102122649B (zh) 显示设备及其制造方法
CN1992291B (zh) 薄膜晶体管基板及其制造方法
CN100565309C (zh) 液晶显示器件及其制造方法
US20130293595A1 (en) Liquid crystal display device and method of fabricating the same
CN1936660A (zh) 液晶显示装置及其制造方法
US8355195B2 (en) Electrophoretic display device and electronic apparatus
WO2015039389A1 (zh) 阵列基板及其制作方法、显示装置
KR100698062B1 (ko) 액정표시소자 및 그 제조방법
WO2013104300A1 (zh) 阵列基板及包括该阵列基板的显示装置
US10497721B2 (en) Array substrate, manufacturing method thereof, maintenance method thereof, and display device
CN102566148A (zh) 液晶显示面板及其制造方法
WO2017022609A1 (ja) 表示パネル
KR102350395B1 (ko) 평판 표시 패널 및 그의 제조 방법
US20190109155A1 (en) Array substrate, method of producing the same, and display panel
US8012845B2 (en) Insulating film pattern, method for manufacturing the same, and method for manufacturing thin film transistor substrate using the same
KR101043649B1 (ko) 수평 전계형 액정 표시 장치 및 그 제조 방법
KR20130048434A (ko) 액정표시셀 및 이의 제조방법
KR101205767B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
KR101296652B1 (ko) 액정표시장치의 패드부 및 그의 제조방법
US10497725B2 (en) Method of producing display panel board
US20160274404A1 (en) Display panel, display device, and method for manufacturing display panel
KR20120030732A (ko) 표시장치 및 그 제조방법
US20080252837A1 (en) Liquid crystal display device and manufacturing method thereof
KR101747721B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR20060087952A (ko) 액정 표시 패널 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131225

Termination date: 20181029

CF01 Termination of patent right due to non-payment of annual fee