CN104040717B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN104040717B
CN104040717B CN201380005195.2A CN201380005195A CN104040717B CN 104040717 B CN104040717 B CN 104040717B CN 201380005195 A CN201380005195 A CN 201380005195A CN 104040717 B CN104040717 B CN 104040717B
Authority
CN
China
Prior art keywords
substrate
semiconductor substrate
thickness
diaphragm
thinned section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380005195.2A
Other languages
English (en)
Other versions
CN104040717A (zh
Inventor
藤井宣年
青柳健
青柳健一
萩本贤哉
岩元勇人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN104040717A publication Critical patent/CN104040717A/zh
Application granted granted Critical
Publication of CN104040717B publication Critical patent/CN104040717B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/137—Batch treatment of the devices
    • H10W90/00—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)

Abstract

本发明包括以下：粘合具有第一元件的第一基板的元件形成面和具有第二元件的第二基板的元件形成面使得各面彼此面对；至少在具有第二元件的第二基板的端部形成保护膜；以及使第一基板变薄。

Description

半导体装置的制造方法
技术领域
本公开内容涉及具有多个基板粘合的结构的半导体装置的制造方法。
背景技术
通过精细工艺的采用和二维LSI(大规模集成)中的安装密度的提高，已经实现了半导体装置的高集成化。然而，近年来，精密加工的物理限制已经进入人们的视线，并且三维LSI已经引起了关注。
在三维LSI中，半导体装置以如下的方式形成，其中，在其上形成具有各种功能的元件(例如，存储器元件、逻辑元件、以及图像传感器元件)的基板彼此粘合，之后，使用研磨工艺使上层基板变薄到所期望的厚度(例如，参见日本未审查专利申请公开No.2011-96851(PTL1))。
引用列表
专利文献
PTL1：日本未审查专利申请公开No.2011-96851
发明内容
然而，在三维LSI中，在如上所述减小厚度时，更有可能损伤下层基板。这是因为，通过研磨处理成锐角形状并且称为如我们所说的刀口(knife edge)的上层基板的端部无法承受施加于其上的应力，并且发生开裂或剥离。在下层基板的表面之上的由开裂或剥离引起的刀口的碎片损伤形成在下层基板上的配线等。由于这个原因，出现了一个问题是，半导体装置的可靠性和制造成品率可能会降低。
因此，期望提供一种半导体装置的制造方法，其允许提高半导体装置的可靠性和制造成品率。
根据本公开的实施方式的第一半导体装置的制造方法包括以下的步骤(A1)至(C1)：
(A1)将具有第一元件的第一基板的元件形成面和具有第二元件的第二基板的元件形成面粘合(bonding)成彼此相对；
(B1)至少在具有第二元件的第二基板的端部形成保护膜；以及
(C1)减小第一基板的厚度。
在根据本公开的实施方式的半导体装置的第一制造方法中，在下层基板(第一基板)的端部形成保护膜，之后，减小上层基板(第二基板)的厚度。因此，降低了在减小上层基板的厚度时发生的对下层基板的损伤。
根据本公开的实施方式的半导体装置的第二制造方法包括以下的步骤(A2)至(D2)：
(A2)在具有第一元件的第一基板的端部形成变薄部分；
(B2)至少在具有第二元件的第二基板的端部形成不吸收激光束的保护膜；
(C2)以第一元件和第二元件彼此相对的方式粘合第一基板和第二基板；以及
(D2)使用激光选择性地除去第一基板的变薄部分。
在根据本公开的实施方式的半导体装置的第二制造方法中，在下层基板(第二基板)的端部形成不吸收激光束的保护膜，在上层基板(第一基板)的端部形成变薄部分，并且除去上层基板的端部。因此，减小了在除去上层基板的端部时发生的对下层基板的损伤。
根据本公开的实施方式的半导体装置的第三制造方法包括以下的步骤(A3)至(C3)：
(A3)以第一元件和第二元件彼此相对的方式粘合具有第一元件的第一基板和具有第二元件的第二基板；
(B3)减小除第一基板的端部以外的内部区域的厚度；以及
(C3)除去第一基板的端部。
在根据本公开的实施方式的半导体装置的第三制造方法中，在上层基板(第一基板)的变薄处理中，减小除上层基板的端部以外的内部区域的厚度，之后除去上层基板的端部。因此，减小了在除去上层基板的端部时发生的对下层基板的损伤。
根据本公开实施方式的半导体装置的第一制造方法，在下层基板的端部形成保护膜，之后，减小上层基板的厚度。因此，可以在不损伤下层基板的情况下减小上层基板的厚度。
根据本公开实施方式的半导体装置的第二制造方法，在下层基板的端部形成不吸收激光束的保护膜，并且在上层基板的端部形成变薄部分。因此，可以在不损伤下层基板的情况下除去上层基板的端部。
根据本公开实施方式的半导体装置的第三制造方法，减小除上层基板的端部以外的内部区域的厚度，之后，除去上层基板的端部。因此，可以在不损伤下层基板的情况下除去上层基板的端部。
在根据本公开的上述相应的实施方式的半导体装置的第一至第三制造方法中，可以提高半导体装置的可靠性和制造成品率。
附图说明
图1是根据本公开的第一至第四实施方式中的任一个的图像拾取装置的配置的示意性框图。
图2是图1中示出的图像拾取装置的简化配置图。
图3是现有图像拾取装置的简化配置图。
图4是图1中示出的图像拾取装置的横截面图。
图5A是根据本公开第一实施方式的半导体装置的制造方法的示意过程图。
图5B是示出继图5A中示出的过程之后的过程的示意过程图。
图5C是示出继图5B中示出的过程之后的示意过程图。
图6A是示出根据本公开第一实施方式的半导体装置的制造方法的另一实例的示意过程图。
图6B是示出继图6A示出的过程之后的过程的示意过程图。
图6C是示出继图6B示出的过程之后的过程的示意过程图。
图7A是示出根据本公开第二实施方式的半导体装置的制造方法的示意过程图。
图7B是示出继图7A示出的过程之后的过程的示意过程图。
图7C是示出继图7B示出的过程之后的过程的示意过程图。
图7D是示出继图7C示出的过程之后的过程的示意过程图。
图8A是示出根据本公开第三实施方式的半导体装置的制造方法的示意过程图。
图8B是示出继图8A示出的过程之后的过程的示意过程图。
图8C是示出继图8B示出的过程之后的过程的示意过程图。
图9A是示出根据本公开第四实施方式的半导体装置的制造方法的示意过程图。
图9B是示出继图9A示出的过程之后的过程的示意过程图。
图9C是示出继图9B示出的过程之后的过程的示意过程图。
图10是根据应用例的电子设备(相机)的示意框图。
具体实施方式
在下文中，将参照附图描述本公开的一些实施方式。值得注意的是，按照以下给出的顺序进行描述。
1.图像拾取装置的配置
2.第一实施方式(在下层基板上形成保护膜且然后执行变薄处理的方法)
3.第二实施方式(在粘合之前处理下层基板的方法)
4.第三实施方式(使用激光除去上层基板的变薄部分的方法)
5.第四实施方式(上层基板的元件形成区域的厚度减小且之后除去上层基板的端部的方法)
6.应用例(电子设备的实例)
<1.图像拾取装置的配置>
图1示出了应用在下文中将描述的根据本公开的第一至第四实施方式中的任一个的半导体装置的MOS固体图像拾取装置(图像拾取装置1)的总体配置。该图像拾取装置1是适于拍摄彩色图像(静态图像或动态图像)的图像拾取装置，并且由像素区域3(所谓的像素阵列)和外围区域4构成。像素区域3以以下这种方式被配置：其每个包括光电转换部的多个像素2在基板上排列成矩阵模式。
设置在像素区域3的像素2包括：用作光电转换部的光电二极管PD、多个像素晶体管Tr(MOS晶体管)等。例如，多个像素晶体管Tr可以是转移(transfer)晶体管、复位晶体管、和放大晶体管这三种类型晶体管，或者可以可选地通过添加选择晶体管而由四种类型的晶体管构成。值得注意的是，单位像素的等效电路类似于典型等效电路，因此将省略其详细描述。像素2可以被配置为单个单位像素。然而，像素2可以被配置为像素共享结构。该像素共享结构使得多个光电二极管PD共享配置传输晶体管、以及传输晶体管以外的任意晶体管的浮动扩散。
在外围区域4，设置了控制电路5、垂直驱动电路6、列新号处理电路7、水平驱动电路8、输出电路9等等。
控制电路5接收输入时钟、和数据命令操作模式等等，并且输出诸如图像拾取装置1的内部信息的数据。更具体地，该控制面板5基于垂直同步信号、水平同步信号、以及主时钟生成用作用于操作垂直驱动电路6、列信号处理电路7、水平驱动电路8等等的基准信号的时钟信号和控制信号。此外，控制电路5将这些时钟信号和控制信号输入到垂直驱动电路6、列信号处理电路7、水平驱动电路8等等。
例如，垂直驱动电路6可以由移位寄存器构成。该垂直驱动电路6选择像素驱动配线，并且将用于驱动像素的脉冲提供到所选择的像素驱动配线，以基于每行来驱动像素。更具体地，垂直驱动电路6基于每行在垂直方向顺次执行像素区域3的每个像素2的选择扫描，并且通过垂直信号线9将基于根据每个像素2上的光电二极管PD的光接收量生成的信号电荷的像素信号提供到列信号处理单元7。
例如，列信号处理单元7可针对像素2的每列而布置，并且对于从每个像素列的单行中的像素2输出的信号，执行诸如噪声抑制的信号处理操作。更具体地，列信号处理电路7执行信号处理操作，诸如用于抑制像素2中的固有的固定模式噪声的CDS、信号放大、以及模拟数字转换。在该列信号处理电路7的输出级，水平选择开关(在附图中未示出)设置为连接在水平信号线10之间。
例如，水平驱动电路8可以由移位寄存器构成，并且通过顺次输出水平扫描脉冲来依次选择每个列信号处理电路7，以驱动每个列信号处理电路7向水平信号线10输出像素信号。
输出电路9对于将通过水平信号线10从每个列信号处理电路7顺次提供的信号执行信号处理操作，以输出所得到的信号。在某些情况下，例如，该输出电路9可以只执行缓冲，或者可以执行黑电平调节、列变化校正、各种数字信号处理操作等等。输入/输出端子12涉及外部电路之中的信号处理。
图2的(A)和图的2(B)各示出了应用根据本公开第一至第四实施方式中的任一个的半导体装置的图像拾取装置1的简化配置，并且图3示出了现有MOS固体图像拾取装置(图像拾取装置100)的简化配置。
如图3所示，在现有可用图像拾取装置100中，在单个半导体基板110上形成了像素部102A、控制部102B、以及用于信号处理的逻辑电路LC。通常，图像传感器110由像素区域113和控制电路115构成。
相反，在应用根据本公开第一至第四实施方式中的任一个的半导体装置的图像拾取装置1中，如图2的(A)所示，像素部2A、控制部2B、逻辑电路LC形成在两个单独基板上(例如，第一半导体基板10A和第二半导体基板10B)。更具体地，图像拾取装置1具有如下配置，其中，像素部2A和控制部2B形成在第一半导体基板10A上，而包括用于执行信号处理操作的信号处理电路的逻辑电路LC形成在第二半导体基板10B上，并且第一半导体基板10A和第二半导体基板10B彼此电连接。
值得注意的是，单独地形成在第一半导体基板10A和第二半导体基板10B上的像素部2A、控制部2B、以及逻辑电路LC的组合没有特别限制，并且例如，如图2的(B)所示，可选地，像素部2A可以形成在第一半导体基板10A上，并且控制部2B和逻辑电路LC可以形成在第二半导体基板10B上。
基于图2的(A)示出的配置，图4示出了图像拾取装置1的横截面配置的一部分。在该图像拾取装置1中，上面形成了像素部102A和控制部102B的第一半导体基板10A和上面形成了逻辑电路LC的第二半导体基板10B彼此电连接地垂直(上下)堆叠。
更具体地，该图像拾取装置1被配置为(层状体10，见图4)通过粘合第二半导体基板10B和第一半导体基板10A上的、在其上形成MOS晶体管Tr的彼此相对的元件形成面(元件层16A和16B)来堆叠第二半导体基板10B在下侧的第一半导体基板10A与该第二半导体基板10B。在该图像拾取装置1中，用作光电转换部的光电二极管PD布置在第一半导体基板10A侧的表面侧(附图中的上侧的面，下文中，称为背面)上。在第一半导体基板10A和第二半导体基板10B的接合面上，分别形成了绝缘层13A和13B，在绝缘层13A和13B上形成了多层配线层14A和14B。
值得注意的是，设置在像素区域3中的像素部2A和控制部2B上的每个MOS晶体管Tr都具有如下的配置，其中，栅电极形成在其之间有栅极绝缘膜的源电极和漏电极对上(这些组成部分在附图中未示出)。此外，在第一半导体基板10A的背面，例如，可以形成防反射膜18、包括遮光膜19A的绝缘膜19、以及平坦化膜20。在与平坦化膜20上的每个像素2的光电二极管PD对应的位置，设置了片上透镜22，在其与片上透镜22之间设置有滤色器。
在具有这种配置的图像拾取装置1中，从第一半导体基板10A的背面经由片上透镜用光照射光电二极管PD，并且针对每个像素2生成信号电荷。例如，通过读取所有像素2中的图像信号作为对应于这种信号电荷的量的电压信号，可以获得图像数据。下文中，提供了对图像拾取装置1的制造方法的实例的描述。
(制造方法)
(第一半导体基板(第一基板)10A的制造)
首先，在基板11A上的元件形成区域中形成图像传感器，即，像素部2A和控制部2B。更具体地，在像素部2A中，例如，用作每个像素2中的光电转换部的光电二极管PD形成在基板11A上，之后，形成每个像素晶体管Tr。这里，相邻于光电二极管PD的像素晶体管Tr与转移晶体管对应，并且其源漏区域(附图中未示出)对应于浮动扩散FD。此外，MOS晶体管Tr形成在控制部2B中。例如，每个MOS晶体管Tr可以由一对n-型源/漏区域、以及栅极绝缘膜介于其间的栅电极(这些组成部分在附图中未示出)构成。
接下来，在基板11A上形成绝缘膜13A之后，形成连接孔15A，并且形成将与预定晶体管连接的连接导体15。随后，由多层(例如，三层)铜等构成的金属层被形成为配线层14A，以连接各连接导体15。目前描述的步骤，形成了其上具有像素部2A和控制部2B的第一半导体基板10A。
(第二半导体基板(第二基板)10B的制造)
接下来，在基板11B的元件形成区域中形成包括用于信号处理目的的列信号处理电路7等的逻辑电路LC。更具体地，例如，配置逻辑电路LC的多个MOS晶体管Tr形成在基板11B上。更具体地，例如，构成逻辑电路LC的多个MOS晶体管Tr形成在基板11B上。例如，各MOS晶体管Tr可以由一对n型源/漏区域、以及其间有栅极绝缘膜的栅电极(这些组成部分在附图中未示出)构成。
随后，以与上述第一半导体基板10A情况相同的方式，在基板11B上形成绝缘层13B、连接孔15A、连接导体15、以及配线层14B。到目前描述的步骤形成了其上具有逻辑电路LC的第二半导体基板10B。值得注意的是，在配线层14B的顶部，可以形成应力校正膜(附图中未示出)，用于缓解在下文中描述的粘合第一半导体基板10A和第二半导体基板10B时的应力。应力校正膜可以以如下的方式配置，例如，以例如大约100至200nm的范围内的膜厚度形成P-SiN膜(等离子体氮化物膜)或者P-SiON膜(等离子体氮氧化物膜)。
(粘合第一半导体基板10A和第二半导体基板10B)
接下来，利用彼此相对的配线层14A和14B粘合第一半导体基板10A和第二半导体基板10B。更具体地，例如，可以在第一半导体基板10A或第二半导体基板10B的接合面的一方的面上形成粘接材料层(附图中未示出)，并且利用其间的该粘接材料层粘合第一半导体基板10A和第二半导体基板10B。这里，通过在其上形成像素区域3的第一半导体基板10A放置在上层并且第二半导体基板10B放置在下层来执行粘合。
值得注意的是，为了第一半导体基板10A和第二半导体基板10B的粘合，除了通过使用上述粘接材料层来粘合之外，还可以使用等离子体粘合。在使用等离子体粘合的情况下，在第一半导体10A和第二半导体基板10B的各自结合面上形成等离子体SiO2、SiN、SiC、或SiCN膜等。第一半导体基板10A和第二半导体基板10B以如下方式彼此粘合以彼此重叠：针对在其上形成这些膜的各结合面执行等离子体处理，之后，对于重叠的结合面执行退火处理。这里，可以优选在对配线等没有影响的400摄氏度以下的温度的低温处理中执行退火处理。
(第一半导体基板10A的厚度的减小)
随后，研磨并抛光第一半导体基板10A的背面(基板11A侧)以减小第一半导体基板10A的厚度。更具体地，以如下的方式执行厚度的减小：例如，使得厚度为大约600μm的基板11A可以减小至大约3至6μm范围内的厚度，以使光电二极管PD彼此面对。通过减小第一半导体基板10A的厚度，第一半导体基板10A的背面用作背面照射型图像拾取装置1的光入射面。
最后，在半导体基板10A的背面形成抗反射膜18、包括遮光膜19A的绝缘膜19、以及平坦化膜20。此外，在平坦化膜20上形成对应于各像素的红(R)、绿(G)、和蓝(B)的滤色器21、以及片上透镜22，从而完成图像拾取装置1。
以下，关于根据本公开第一至第四实施方式的半导体装置的制造方法，提供了对减小第一半导体基板10A的厚度的方法的描述。值得注意的是，与上述图像拾取装置1的那些相同的任何组成要素用相同的参考标号表示，并且将适当地省略相关描述。
<2.第一实施方式>
图5A至图5C中的各个图示出了根据本公开第一实施方式的半导体装置的制造方法，具体地，减小第一半导体基板10A的厚度的处理。
在该实施方式中，开始，如图5A所示，例如，在宽度为2mm且深度为100μm的范围内除去第一半导体基板10A的端部，以形成变薄部分31。然后，使用例如上述等离子体粘合或其他方法将第一半导体基板10A和第二半导体基板10B彼此粘合。
随后，如图5B所示，研磨第一半导体基板10A以便以机械方式减小基板的整个表面的厚度，之后，使用例如离子束方法(见日本未审查专利申请公开No.2010-70788)在第一半导体基板10A的侧面上以及第二半导体基板10B的表面上形成膜厚度为3μm的SiN膜(保护膜32)。在研磨第一半导体基板10A时基板11A的碎片刺(stick)在第二半导体基板10B的表面上的情况下，该保护膜32用于覆盖包括这些碎片的第二半导体基板10B的表面。
对于该保护膜32的构成材料，优选地使用如下的材料，其对在后面执行的第一半导体基板10A的背面的化学液体处理中使用的化学液体(例如，酸系化学液体)具有耐力。该材料的具体实例包括等离子体SiN、SiC、和SiCN膜等。
然后，如图5C所示，使用化学液体处理平滑并进一步减小基板11A的表面的厚度。在该情况下，当在第二半导体基板10B的端部没有形成保护膜32时，将会有一种化学溶液可能会浸入到被基板11A损伤的部分，引起被用于配置形成在第二半导体基板10B的端部的配线层14B的金属材料的洗脱，导致发生污染的可能性的担忧。另一方面，在该实施方式中，在除去第一半导体基板10A的端部(变薄部分31)之后，在第二半导体基板10B的表面上形成保护膜32，因此由保护膜32密封了由于碎片碰撞引起的损伤部分。这防止了可能由于配线层14B的洗脱引起的金属污染。
值得注意的是，在该实施方式中，在除去了第一半导体基板10A的变薄部分31之后形成保护膜32并且减小了基板11A的整个表面的厚度。然而，如图6A所示，根据该实施方式的保护膜32可以可选地在粘合第一半导体基板10A和第二半导体基板10B之前形成在第二半导体基板10B的端部。在紧接着形成保护膜32之后，如图6B和图6C所示，执行在第一半导体基板10A的端部形成变薄部分31、研磨并变薄基板11A、以及除去变薄部分31。此外，对于形成保护膜32的方法没有具体限制，只要这种方法允许保护膜32可以局部地形成在第二半导体基板10B的端部即可。这种方法的实例可以包括：将局部等离子体和膜形成气体吹向端部的化学汽相膜形成法。作为可选地，可以利用能够仅在预定范围内通过从狭窄的喷嘴注入涂膜液来执行膜形成的涂布机的方法，以及以在整个表面上涂布涂布液或光致抗蚀剂并且然后执行光刻曝光和抗蚀剂的移除的方式仅在端部形成保护膜的方法。
在当前可用的变薄处理中，在开始执行研磨处理。在使用研磨处理研磨上层基板中，由于这是机械研磨，因此存在以下担忧：如之前所述的在上层基板的端部发生开裂或剥离的可能性。上层基板的开裂或剥离直接刺在下层基板的端部作为引起下层基板的表面的损伤的碎片。当配线层形成在这种损伤部分上时，配线露出，并且在利用随后将被执行的湿式蚀刻等的变薄处理中可能发生由于被用于配置配线的金属的洗脱而引起的污染。此外，即使在配线层没有形成在下层基板上的情况下，下层基板出现的损伤可能会引起灰尘的产生，并且这将造成制造成品率低下的问题。
作为解决这种问题的方法，例如，日本未审查专利申请公开No.2003-15193已经公开了以下一种方法，其中，中途中断对用作活性硅层的SOI侧的研磨，并且使用化学液体处理将基板除去到预定厚度的深度。通过使用该方法，在使用化学液体处理进一步变薄上层基板中也除去了上层基板的端部。
然而，该方法的前提是垂直堆叠的上层基板和下层基板的端部彼此粘合，并且残留(remain)在端部后面的上层基板侧的绝缘膜等利用将被用于除去上层基板的化学液体是可除去的(removable)。在堆叠的三维半导体装置的情况下，在制造装置时，在端部作出台阶，因此端部通常置于未粘合状态。此外，由于用作形成在装置的各层上的绝缘膜的SiN膜不能用化学液体除去，因此该方法除了端部处的灰尘源的生成之外不起作用。
相反，在该实施方式中，在使用化学液体处理的上层第一半导体基板10A的变薄处理之前，在第二半导体基板10B的端部形成保护膜32。通过形成该保护膜32，覆盖了由于在第一半导体基板10A的机械研磨时从基板11A产生的碎片的直接刺入而产生的第二半导体基板10B的损伤部分，并且防止了可能由随后将被执行的化学液体处理引起的第二半导体基板10B的蚀刻。因此，这防止了从第二半导体基板10B的损伤部分由于金属洗脱或者灰尘生成而引起的污染。
如上所述，根据本公开的该实施方式的半导体装置的制造方法，在使用化学液体处理的上层第一半导体基板10A的变薄处理之前，在第二半导体基板10B的端部形成保护膜32，在第一半导体基板10A的变薄处理中，该第二半导体基板10B可能会受到从基板11A产生的碎片的直接刺击(striking)。这防止了可能由化学液体引起的第二半导体基板10B的蚀刻。因此，这防止了由于从第二半导体基板10B侧的金属洗脱或灰尘生成而引起的污染，并且使得可以提高半导体装置的可靠性和制造成品率。
此外，在根据本公开的该实施方式的半导体装置的制造方法中，仅在第二半导体基板10B的期望部分形成保护膜32，因此抑制了可能由保护膜的应力引起的第二半导体基板10B的翘曲(warpage)，并且相比于保护膜形成在第二半导体基板10B的整个表面上的情况，处理变得容易。
<3.第二实施方式>
图7A至图7D中的各个图示出了根据本公开第二实施方式的半导体装置的制造方法，具体地，减小第一半导体基板的厚度的处理。本公开的该实施方式中的制造方法与根据上述实施方式的方法的不同在于，在粘合第一半导体基板10A和第二半导体基板10B之前，在第二半导体基板10B的端部(更具体地，在其上形成配线层的区域)形成变薄部分33，并且在其整个表面上形成保护膜34。
首先，形成第二半导体基板10B，之后，如图7A所示，使用修边处理减小形成第二半导体基板10B的配线层14的端部的厚度，以形成变薄部分33。值得注意的是，作为形成变薄部分的33的方法，可选地，可以使用除修边处理以外的任意方法。例如，可以使用仅对预定范围(在该情况下，端部)应用抛光处理的方法、或者使用干或湿处理的蚀刻处理方法。
然后，如图7B所示，在第二半导体基板10B的整个表面上，更具体地，在通过元件形成面的除去而露出的变薄部分的侧面和表面上，形成保护膜34。例如，使用与用于在上述第一实施方式中形成的保护膜32的材料类似的材料，即，对化学液体具有耐力的材料的等离子体SiN、SiC、SiCN膜等中的任一种，诸如，酸系化学液体(荧光硝酸系湿式蚀刻液体，fluonitric acid-based wet etching liquid)例如，用于减小第一半导体基板10A的厚度，以形成厚度为10μm的保护膜34。值得注意的是，作为形成保护膜34的方法，由于上面，即，第二半导体基板10B的元件形成面在完成膜形成处理之后成为粘合面，因此可以优选地均匀地形成保护膜34，以避免对粘合的不利影响。更具体地，在膜厚度可控性方面优良的ALD(原子层沉积)方法可能是优选的。可选地，可以使用CVD(化学气相沉积)方法。当使用CVD方法等时，通过在完成膜形成处理之后使用CMP方法等，可以优选地提高表面平坦性。
此外，在保护膜34的形成之前，可以优选地使用湿处理平滑和清洁第二半导体基板10B的表面。更具体地，除去了在使用洗涤清洁来除去第二半导体基板10B的表面上的灰尘或者使用如修边处理的机械加工处理时将被附着的金属系杂质。具体而言，支持执行使用酸系化学液体(例如，氢氟酸过氧化氢混合溶液(FPM))的清洁处理。这提高了保护膜34对第二半导体基板10B的粘结性和保护膜34的膜形成性能，以及对将被用于减小第一半导体基板10A的厚度的化学液体的保护能力。
如上所述，在本公开的该实施方式中，在第二半导体10B的端部处形成了变薄部分33并且形成保护膜以覆盖该变薄部分33之后，第一半导体基板10A和第二半导体基板10B彼此粘合。随后，减小第一半导体基板10A的厚度。结果，如同上述第一实施方式，可以防止在使用化学液体处理减小厚度时由于第二半导体基板10B端部处的金属洗脱和灰尘产生而引起的污染的发生。
<第四实施方式>
图8A至图8C中的各个图示出了根据本公开第三实施方式的半导体装置的制造方法，具体地，减小第一半导体基板10A的厚度的处理。本公开的该实施方式中的制造方法是用激光微水刀(laser microjet)来除去第一半导体基板10A的端部(变薄部分31)。
首先，如图8A所示，例如，在2mm的宽度和100μm的深度的范围内除去第一半导体基板10A的端部，以形成变薄部分31。使用激光微水刀一并除去该变薄部分31和变薄部分31的形成，使得可以抑制第一半导体基板10B中损伤的发生。更具体地，通过在第一半导体基板10A和第二半导体基板10B之间设置变薄部分31，在第一半导体基板10A和第二半导体基板10B之间设置了空隙。此外，一旦激光波长穿过第一半导体基板10A，则传播水的激光微水刀产生强烈的传播辐射通量，并且变得不能保持通过反射激光束而获得的强能量。结果，可以抑制由于激光引起的第二半导体基板10B的损伤。
接下来，如图8B所示，在第二半导体基板10B的端部形成保护膜35。使用不吸收激光束的材料(更具体地，SiO2或SiN膜等等)形成厚度为1μm的该保护膜35。结果，确保了在随后将要执行使用激光微水刀除去第一半导体基板10A的变薄部分31的处理时的处理选择比，并且凭借通过形成上述空隙得到的综合效应，可以防止由激光束引起的第二半导体基板10B的损伤。
之后，使用上述等离子体粘合等将第一半导体基板10A和第二半导体基板10B彼此粘合，之后，使用化学液体处理减小第一半导体基板10A的整个背面的厚度。
作为除去上层基板端部的现有可用方法，如同该实施方式，已经公开了使用激光束的方法(例如，见日本未审查专利申请公开No.2006-108532)。更具体地，对于堆叠的上层基板，用激光束照射其预定位置以除去上层基板的端部，之后研磨上层基板以减小其厚度。在该方法中，由于在研磨上层基板之前除去了上层基板的端部，因此没有形成刀口。因此，可以将上层基板研磨成预定厚度，而在研磨时不会引起对下层基板的表面的损伤。然而，通过使用激光束的处理通常没有选择比，因此在除去上层基板的端部的同时发生了下层基板的损伤。结果，如同当前可用变薄处理中的情况，可能会发生由于金属洗脱或灰尘生成而导致的污染。此外，激光束具有短焦距，因此在技术上可能难以没有任何改变地处理上层基板。即使允许处理上层基板，在聚焦激光束的同时，需要处理上层基板十次以上。
相反，在该实施方式中，在第一半导体基板10A的端部形成了变薄部分31，并且在第二半导体基板10B的端部设置了不吸收激光波长的保护膜35之后，使用激光束除去第一半导体基板10A的端部。这使得可以在没有因为激光束而引起对第二半导体基板10B的损伤的情况下执行处理。
值得注意的是，这里，对激光束的保护膜35仅在第二半导体基板10B的端部形成，然而，形成保护膜35的方法不限于此。作为可选地，在粘合第一半导体基板10A和第二半导体基板10B之前，可以在第二半导体基板10B的整个表面上设置保护膜35。
<5.第四实施方式>
图9A至图9C中的各个图示出了根据本公开第四实施方式的半导体装置的制造方法，具体地，减小第一半导体基板10A的厚度的处理。本公开的该实施方式中的制造方法研磨内部区域10a，以将其深度减小至预定厚度，之后除去端部，其中，在内部区域10a中，端部实际残留在第一半导体基板10A的背面上。
首先，如图9A所示，使用上述等离子体粘合等将第一半导体基板10A和第二半导体基板10B彼此粘合。随后，如图9B所示，可能会引起对第二半导体基板10B的表面的损伤的第一半导体基板10A的端部实际是残留的，并且研磨其中形成诸如MOS晶体管Tr的元件的内部区域10a。之后，使用湿式蚀刻方法将内部区域10a变薄至与预定膜厚度一样深。
接下来，如图9C伸缩式，使用端部修边方法除去第一半导体基板10A的端部。
值得注意的是，在粘合第一半导体基板10A和第二半导体基板10B之前或之后，如同上述第一至第三实施方式，可以在第二半导体基板10B的整个表面或端部设置诸如SiN膜的保护膜。这种方式使得可以抑制可能由除去第一半导体基板10A的端部过程中的碎片引起的对第二半导体基板10B的表面的机械损伤。
作为在粘合上层基板和下层基板之后除去上层基板的端部的现有可用方法，例如，除了在上述专利公报(日本未审查专利申请公开No.2011-96851)中公开的除去方法之外，在日本未审查专利申请公开No.2008-84976中披露了一种方法。更具体地，通过使用第一魔石执行研磨处理，在围绕元件形成区域的外围区域形成了环状凸部，之后，使用具有小于第一魔石的磨粒直径的第二魔石研磨包括环状凸部的上层基板的整个背面，以将其扁平化。虽然该方法使得可以避免像刀口一样处理上层基板，但是难以避免发生可能由第二研磨处理中上层基板的碎片的直接刺击引起的对下层基板的损伤。结果，可能发生由于后续化学液体处理引起的金属洗脱或者由于灰尘生成而引起的污染。
相反，在该实施方式中，在第一半导体基板10A的变薄处理中，端部实际上残留，并且机械地研磨其中形成元件的内部区域。之后，通过执行使用化学液体的化学处理进一步将基板11A变薄到与实际残留端部的预定厚度一样深，之后，使用端部修边方法除去第一半导体基板10A的端部。通过进行这种处理，可以防止由于后续化学液体处理引起的金属洗脱或者由于灰尘生成引起的污染。
<6.应用例>
包括使用在上述第一至第四实施方式中描述的任意制造方法形成的半导体装置的图像拾取装置1可以应用于具有拍摄功能、测量功能、显示功能等的各种电子设备。如上所述，图像拾取装置1能够提供高质量的彩色图像，因此优选地用于诸如相机(数码相机或摄像机)或移动电话和具有拍摄功能的PDA(个人数字助理)的移动设备。另外，图像拾取装置1还可以应用于特定物质测量(检测)设备等。例如，图10示出了相机(相机200)的功能框。
相机200设置有光学系统，其包括：镜头组231、图像拾取装置1、用作相机信号处理部的DSP电路232、帧存储器235、显示装置233、记录装置236、操作系统234、电源系统237等等。在这些组成部分中，DSP电路232、帧存储器235、显示装置233、记录装置236、操作系统234、以及电源系统237被配置为经由总线238彼此互连。
镜头组231从拍摄对象获取入射光(图像光)，以在图像拾取装置1的成像表面(光接收表面)上形成图像，并且由一个或多个镜头构成。图像拾取装置1基于由镜头组231成像在成像表面上的入射光输出图像拾取数据D0。例如，显示装置233可以由液晶显示装置或有机EL(电致发光)显示装置等等配置，并且显示由图像拾取装置1拍摄的动态图像或静态图像(已经由图像处理部22完成了其图像处理的彩色图像)。记录装置236将图像拾取装置1拍摄的动态图像或静态图像记录在记录介质上，诸如录像带和DVD(数字通用盘))。操作系统234用作响应用户操作的外部信号输入装置，并且接收关于相机200提供的各种功能的操作命令，以将这些命令发送到内部电路。电源系统237包括用作DSP电路232、帧存储器235、显示装置233、记录装置236、以及操作系统234的操作电源的各种电源。
到目前为止参照一些实施方式和变形例描述了本公开内容。然而，本公开内容不限于上述实施方式，并且可以进行各种修改。例如，在上述实施方式等中，作为图像传感器，例如，背面照射型或正面照射型CMOS图像传感器被采用为示例。然而，图像传感器不限于这种CMOS型，CCD(电荷耦合元件)图像传感器或MOS图像传感器也是可以接受的。
值得注意的是，本技术允许具有在以下(1)至(15)所描述的配置。
(1)一种半导体装置的制造方法，该方法包括：
将具有第一元件的第一基板的元件形成面和具有第二元件的第二基板的元件形成面粘合为彼此相对；
至少在具有第二元件的第二基板的端部形成保护膜；以及
减小第一基板的厚度。
(2)根据(1)的方法，进一步包括：
在粘合第一基板和第二基板之前，在第二基板的端部形成变薄部分；以及在通过形成变薄部分而露出的第二基板上的装置的侧面以及变薄部分的表面上形成保护膜。
(3)根据(1)或(2)的方法，进一步包括：在第二基板上形成变薄部分之后，平滑和清洁第二基板的表面。
(4)根据(1)至(3)中任一项的方法，进一步包括：在第一基板的端部形成变薄部分；并且在除去变薄部分之后，减小第一基板的整个表面的厚度。
(5)根据(1)至(4)中任一项的方法，其中，保护膜形成在第一基板的整个表面上。
(6)根据(1)至(5)中任一项的方法，其中，保护膜由具有耐化学性的材料形成。
(7)一种半导体装置的制造方法，该方法包括：
在具有第一元件的第一基板的端部形成变薄部分；
至少在具有第二元件的第二基板的端部形成不吸收激光束的保护膜；
以第一元件和第二元件彼此相对的方式粘合第一基板和第二基板；以及
使用激光选择性地除去第一基板的变薄部分。
(8)根据(7)的方法，进一步包括：在除去第一基板的变薄部分之后，减小第一基板的整个表面的厚度。
(9)根据(7)或(8)的方法，进一步包括：使用激光微水刀除去第一基板的变薄部分。
(10)根据(7)至(9)中任一项的方法，进一步包括：在粘合第一基板和第二基板之前，在第二基板的整个表面上形成保护膜。
(11)一种半导体装置的制造方法，该方法包括：
以第一元件和第二元件彼此相对的方式粘合具有第一元件的第一基板和具有第二元件的第二基板；
减小除第一基板的端部以外的内部区域的厚度；以及
除去第一基板的端部。
(12)根据(11)的方法，进一步包括：在粘合第一基板和第二基板之后，在第二基板的端部形成保护膜。
(13)根据(11)或(12)的方法，进一步包括：在第二基板的整个表面上形成保护膜之后，粘合第一基板和第二基板。
(14)根据(11)至(13)中任一项的方法，进一步包括：使用机械研磨方法减小第一基板的内部区域的厚度。
(15)根据(11)至(14)中任一项的方法，进一步包括：使用化学处理减小第一基板的内部区域的厚度。
本申请要求基于2012年1月17日在日本专利局提交的日本专利申请No.2012-007086、No.2012-007087、和No.2012-007088的优先权，其全部内容通过引用结合于此。
本领域普通技术人员能够理解，根据设计需求和其他影响因素，可以有各种修改、合并、子合并、和替换。然而，可以理解，这都包括在所附权利要求及其等同物的范围内。

Claims (16)

1.一种半导体装置的制造方法，所述方法包括：
提供第一基板和第二基板，所述第一基板上具有第一元件层，所述第二基板上具有第二元件层，所述第一元件层包含用于将光转换成图像信号的像素电路，所述第二元件层包含用于处理所述图像信号的逻辑电路；在截面图中所述第一基板比所述第一元件层更宽以具有延伸超出所述第一元件层的端部的端部部分；
将所述第一元件层与所述第二元件层彼此粘合；
至少在所述第二基板的端部上形成保护膜；以及
通过在所述端部部分减小所述第一基板的厚度来形成所述第一基板的第一变薄部分。
2.根据权利要求1所述的方法，进一步包括：
在粘合所述第一元件层和所述第二元件层之前，在所述第二基板的端部形成第二变薄部分；以及在通过形成所述第二变薄部分而露出的所述第二基板上的电子元件的侧面以及所述第二变薄部分的表面上形成所述保护膜。
3.根据权利要求2所述的方法，进一步包括：在所述第二基板上形成所述第二变薄部分之后，平滑并清洁所述第二基板的表面。
4.根据权利要求1所述的方法，进一步包括：除去所述第一变薄部分；并且在除去所述第一变薄部分之后减小所述第一基板的整个表面的厚度。
5.根据权利要求1所述的方法，其中，所述保护膜形成在所述第一基板的整个表面上。
6.根据权利要求1所述的方法，其中，所述保护膜由具有耐化学性的材料形成。
7.根据权利要求6所述的方法，其中，用于所述保护膜的所述材料是从等离子体SiN膜、等离子体SiC膜以及等离子体SiCN膜选择的。
8.一种半导体装置的制造方法，所述方法包括：
在具有第一元件的第一基板的端部形成变薄部分；
至少在具有第二元件的第二基板的端部形成不吸收激光束的保护膜；
在所述第一元件和所述第二元件彼此相对的状态下粘合所述第一基板和所述第二基板；以及
利用激光选择性地除去所述第一基板的所述变薄部分。
9.根据权利要求8所述的方法，进一步包括：在除去所述第一基板的所述变薄部分之后减小所述第一基板的整个表面的厚度。
10.根据权利要求8所述的方法，进一步包括：利用激光微水刀除去所述第一基板的所述变薄部分。
11.根据权利要求8所述的方法，进一步包括：在粘合所述第一基板和所述第二基板之前，在所述第二基板的整个表面上形成所述保护膜。
12.一种半导体装置的制造方法，所述方法包括：
在第一元件和第二元件彼此相对的状态下粘合具有所述第一元件的第一基板和具有所述第二元件的第二基板；
减小除所述第一基板的端部以外的内部区域的厚度；以及
除去所述第一基板的所述端部。
13.根据权利要求12所述的方法，进一步包括：在粘合所述第一基板和所述第二基板之后，在所述第二基板的端部形成保护膜。
14.根据权利要求12所述的方法，进一步包括：在所述第二基板的整个表面上形成保护膜之后，粘合所述第一基板和所述第二基板。
15.根据权利要求12所述的方法，进一步包括：使用机械研磨方法减小所述第一基板的内部区域的厚度。
16.根据权利要求12所述的方法，进一步包括：使用化学处理减小所述第一基板的内部区域的厚度。
CN201380005195.2A 2012-01-17 2013-01-08 半导体装置的制造方法 Expired - Fee Related CN104040717B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2012007086 2012-01-17
JP2012-007086 2012-01-17
JP2012-007088 2012-01-17
JP2012007088 2012-01-17
JP2012-007087 2012-01-17
JP2012007087 2012-01-17
PCT/JP2013/050093 WO2013108657A1 (ja) 2012-01-17 2013-01-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN104040717A CN104040717A (zh) 2014-09-10
CN104040717B true CN104040717B (zh) 2017-04-05

Family

ID=48799085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380005195.2A Expired - Fee Related CN104040717B (zh) 2012-01-17 2013-01-08 半导体装置的制造方法

Country Status (5)

Country Link
US (2) US9263496B2 (zh)
JP (1) JP5949784B2 (zh)
KR (1) KR102079407B1 (zh)
CN (1) CN104040717B (zh)
WO (1) WO2013108657A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016001664A (ja) * 2014-06-11 2016-01-07 ソニー株式会社 半導体装置およびその製造方法
US9893116B2 (en) * 2014-09-16 2018-02-13 Toshiba Memory Corporation Manufacturing method of electronic device and manufacturing method of semiconductor device
KR102524962B1 (ko) * 2016-11-14 2023-04-21 삼성전자주식회사 기판 구조체 제조 방법 및 이를 이용하여 제조된 기판 구조체
KR20180090494A (ko) * 2017-02-03 2018-08-13 삼성전자주식회사 기판 구조체 제조 방법
CN108899272A (zh) * 2018-07-06 2018-11-27 德淮半导体有限公司 用于制造半导体装置的方法
CN109461647A (zh) * 2018-11-16 2019-03-12 德淮半导体有限公司 半导体装置的制造方法
US10727216B1 (en) 2019-05-10 2020-07-28 Sandisk Technologies Llc Method for removing a bulk substrate from a bonded assembly of wafers
JP2021048303A (ja) * 2019-09-19 2021-03-25 キオクシア株式会社 半導体装置
JP7313775B2 (ja) * 2019-10-18 2023-07-25 株式会社ディスコ ウェーハの加工方法
WO2021256343A1 (ja) * 2020-06-18 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 表示装置、表示装置の製造方法及び電子機器
CN111799154A (zh) * 2020-07-16 2020-10-20 上海华力微电子有限公司 背照式图像传感器的制造方法
KR20250019228A (ko) * 2023-07-31 2025-02-10 삼성디스플레이 주식회사 표시 장치, 이의 제조 방법 및 표시 장치를 포함하는 헤드 장착형 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322745A (ja) * 2004-05-07 2005-11-17 Sony Corp 半導体素子、半導体素子の製造方法、固体撮像素子、並びに固体撮像素子の製造方法
US20090033782A1 (en) * 2007-07-31 2009-02-05 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device and driving method thereof
CN102122649A (zh) * 2009-12-21 2011-07-13 乐金显示有限公司 显示设备及其制造方法
CN102138215A (zh) * 2009-01-30 2011-07-27 松下电器产业株式会社 光学器件及其制造方法
US20110317050A1 (en) * 2010-06-28 2011-12-29 Takashi Shirono Method of manufacturing semiconductor device, semiconductor device, and camera module

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3849680B2 (ja) * 2003-10-06 2006-11-22 セイコーエプソン株式会社 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置
JP4634047B2 (ja) * 2004-01-23 2011-02-16 パイオニア株式会社 集積型半導体発光素子及びその製造方法
JP4389626B2 (ja) * 2004-03-29 2009-12-24 ソニー株式会社 固体撮像素子の製造方法
JP4915107B2 (ja) 2006-02-28 2012-04-11 ソニー株式会社 固体撮像装置および固体撮像装置の製造方法
JP5442394B2 (ja) 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
TWI515885B (zh) * 2009-12-25 2016-01-01 新力股份有限公司 半導體元件及其製造方法，及電子裝置
US8502375B2 (en) * 2010-06-29 2013-08-06 Sandisk Technologies Inc. Corrugated die edge for stacked die semiconductor package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322745A (ja) * 2004-05-07 2005-11-17 Sony Corp 半導体素子、半導体素子の製造方法、固体撮像素子、並びに固体撮像素子の製造方法
US20090033782A1 (en) * 2007-07-31 2009-02-05 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device and driving method thereof
CN102138215A (zh) * 2009-01-30 2011-07-27 松下电器产业株式会社 光学器件及其制造方法
CN102122649A (zh) * 2009-12-21 2011-07-13 乐金显示有限公司 显示设备及其制造方法
US20110317050A1 (en) * 2010-06-28 2011-12-29 Takashi Shirono Method of manufacturing semiconductor device, semiconductor device, and camera module

Also Published As

Publication number Publication date
US20150004738A1 (en) 2015-01-01
KR102079407B1 (ko) 2020-02-19
US9941326B2 (en) 2018-04-10
KR20140123482A (ko) 2014-10-22
US9263496B2 (en) 2016-02-16
CN104040717A (zh) 2014-09-10
JPWO2013108657A1 (ja) 2015-12-10
US20160118436A1 (en) 2016-04-28
JP5949784B2 (ja) 2016-07-13
WO2013108657A1 (ja) 2013-07-25

Similar Documents

Publication Publication Date Title
CN104040717B (zh) 半导体装置的制造方法
CN107068638B (zh) 半导体装置及其制造方法、固体摄像装置以及电子设备
TWI497696B (zh) 半導體器件，其製造方法及電子裝置
EP2717300B1 (en) Semiconductor device
JP6885393B2 (ja) 固体撮像装置、固体撮像装置の製造方法および電子機器
JP5682327B2 (ja) 固体撮像素子、固体撮像素子の製造方法、及び電子機器
JP7095013B2 (ja) 半導体装置および製造方法、並びに、電子機器
TWI757433B (zh) 固態影像感測器，製造固態影像感測器之方法，以及電子器件
CN103137636B (zh) 半导体装置、半导体装置制造方法及电子设备
JP5960232B2 (ja) ボンディングパッドを有する半導体デバイス及びその製造方法
US20170263665A1 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
JP6727948B2 (ja) 撮像素子、製造方法
US8829635B2 (en) Solid-state imaging device, manufacturing method thereof, electronic apparatus, and semiconductor device
CN102646688A (zh) 半导体装置及其制造方法、半导体晶片层叠法和电子设备
TWI629774B (zh) 製作影像感測器及半導體裝置之方法
TW201108405A (en) Method of manufacturing solid state imaging device, and solid state imaging device
CN106571376A (zh) 半导体器件及其制作方法、电子装置
JP2009099875A (ja) 半導体装置の製造方法
TWI861247B (zh) 攝像元件及攝像裝置
JP2015142067A (ja) 固体撮像装置およびその製造方法、半導体装置、並びに電子機器
CN111712905A (zh) 半导体装置和半导体装置的制造方法
JP4470409B2 (ja) 固体撮像素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170405

Termination date: 20220108

CF01 Termination of patent right due to non-payment of annual fee